[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6579104B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6579104B2
JP6579104B2 JP2016531390A JP2016531390A JP6579104B2 JP 6579104 B2 JP6579104 B2 JP 6579104B2 JP 2016531390 A JP2016531390 A JP 2016531390A JP 2016531390 A JP2016531390 A JP 2016531390A JP 6579104 B2 JP6579104 B2 JP 6579104B2
Authority
JP
Japan
Prior art keywords
region
impurity
silicon carbide
main surface
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016531390A
Other languages
English (en)
Other versions
JPWO2016002766A1 (ja
Inventor
弘 塩見
弘 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2016002766A1 publication Critical patent/JPWO2016002766A1/ja
Application granted granted Critical
Publication of JP6579104B2 publication Critical patent/JP6579104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置およびその製造方法に関し、特定的には、主面にトレンチが形成された炭化珪素半導体装置およびその製造方法に関する。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
たとえば、特開２００８−１４７２３２号公報（特許文献１）には、炭化珪素からなるトレンチ型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が記載されている。当該ＭＯＳＦＥＴによれば、短チャネル効果によるパンチスルーが発生しないようにチャネル層の厚さを所定の計算式で求められる長さ以上とし、かつベース層の下端は、ゲートトレンチの下端よりもドレイン電極側に位置するように設けられている。
また、Y. Nakano et al., "690V, 1.00mΩcm2 4H-SiC Double-Trench MOSFETs", Materials Science Forum Vols. 717-720 (2012) page 1069-1072（非特許文献１）には、スイッチング用のトレンチに隣接して耐圧保持用のトレンチを作成し、耐圧保持用のトレンチの底部をスイッチング用のトレンチの底部よりもドレイン電極側に設けているＭＯＳＦＥＴが記載されている。耐圧保持用のトレンチの下部にはｐ型ベース層を設けられている。
さらに、国際公開第２０１３／１５７２５９号（特許文献２）に記載のトレンチ型のＭＯＳＦＥＴによれば、ｐ型領域が、ゲートトレンチの底部に接して設けられている。
特開２００８−１４７２３２号公報 国際公開第２０１３／１５７２５９号
Y. Nakano et al., "690V, 1.00mΩcm2 4H-SiC Double-Trench MOSFETs", Materials Science Forum Vols. 717-720 (2012) page 1069-1072
炭化珪素半導体の半導体層と絶縁体との界面の移動度は、半導体層の不純物濃度が高くなると大幅に減少する。しかしながら、トレンチ型のトランジスタの場合、チャネルを形成する半導体層が、基板の表面ではなく内部に位置するため高い電界にさらされる。そのため、当該半導体層の不純物濃度を十分低くすることができない。
特開２００８−１４７２３２号公報に記載のＭＯＳＦＥＴによれば、チャネルを形成する半導体部をｐ型ベース層よりも上に設けることにより、ｐ型ベース層の下部に拡がる空乏層によりチャネルを形成する半導体部に高い電界がかからないようにしている。またY. Nakano et al., "690V, 1.00mΩcm2 4H-SiC Double-Trench MOSFETs", Materials Science Forum Vols. 717-720 (2012) page 1069-1072に記載のＭＯＳＦＥＴによれば、上記構造を作製するために、チャネルを形成するためのトレンチに隣接して耐圧保持用のトレンチを作成し、耐圧保持用のトレンチの下部にｐ型ベース層を設け、チャネルを形成するためのトレンチの底部よりも深い位置に空乏層を形成してチャネルを形成するためのトレンチを保護している。
しかしながら、上記各構造は、トレンチに接して形成されるゲート酸化膜と、チャネルを形成する半導体層とを同じ耐圧保持構造によって保護している。そのため、アラバンシェ発生時において、半導体層と同様にゲート酸化膜にも高い電界がかかりゲート酸化膜が破壊される可能性があり、高い信頼性を得ることができなかった。
さらに、国際公開第２０１３／１５７２５９号に記載のＭＯＳＦＥＴによれば、トレンチの底部にｐ型領域を形成することにより、トレンチの底部の電界を緩和している。しかしながら、トレンチの側部において電界が集中するため、チャネルを形成する半導体層を十分に保護することが困難であり、高い信頼性を得ることができなかった。
本発明の一態様の目的は、高い信頼性を有する炭化珪素半導体装置およびその製造方法を提供することである。
本発明の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ゲート電極と、第１電極と、第２電極とを備えている。炭化珪素基板は、第１の主面と、第１の主面と反対側の第２の主面とを有する。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域と、第１導電型を有し、第２不純物領域によって第１不純物領域から隔てられた第３不純物領域と、第２導電型を有し、かつ第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含む。炭化珪素基板の第１の主面には、第１の主面と連接する側面と、側面と連接する底部とを有するトレンチが形成されている。第４不純物領域は、トレンチの底部と第２不純物領域の一部とに対面する第１領域と、第２不純物領域に対面する第２領域とを含む。第１不純物領域は、トレンチの側面と、第２不純物領域と、第１領域と、第２領域とに接する第３領域と、第３領域よりも第２の主面側に位置し、第３領域と電気的に接続され、かつ第３領域よりも低い不純物濃度を有する第４領域とを含む。第２の主面に対面する第１領域の面は、第２の主面に対面する第２領域の面よりも、第２の主面に対して垂直な方向において第２の主面側に位置している。ゲート絶縁膜は、トレンチの側面において、第３領域と、第２不純物領域と、第３不純物領域とに接する。ゲート電極は、ゲート絶縁膜上に設けられている。第１電極は、第１の主面側において、第３不純物領域と電気的に接続されており、第２電極は、第２の主面側において、第４領域と電気的に接続されている。第４不純物領域は、第１電極と電気的に接続されている。
本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備える。第１の主面と、第１の主面と反対側の第２の主面とを有する炭化珪素基板が準備される。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域と、第１導電型を有し、第２不純物領域によって第１不純物領域から隔てられた第３不純物領域と、第２導電型を有し、かつ第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含む。炭化珪素基板の第１の主面には、第１の主面と連接する側面と、側面と連接する底部とを有するトレンチが形成されている。第４不純物領域は、トレンチの底部と第２不純物領域の一部とに対面する第１領域と、第２不純物領域に対面する第２領域とを含む。第１不純物領域は、トレンチの側面と、第２不純物領域と、第１領域と、第２領域とに接する第３領域と、第３領域よりも第２の主面側に位置し、第３領域と電気的に接続され、かつ第３領域よりも低い不純物濃度を有する第４領域とを含む。第２の主面に対面する第１領域の面は、第２の主面に対面する第２領域の面よりも、第２の主面に対して垂直な方向において第２の主面側に位置している。トレンチの側面において、第３領域と、第２不純物領域と、第３不純物領域とに接するゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。第１の主面側において、第３不純物領域と電気的に接続される第１電極が形成される。第２の主面側において、第４領域と電気的に接続される第２電極が形成される。第４不純物領域は、第１電極と電気的に接続されている。
本発明の一態様によれば、高い信頼性を有する炭化珪素半導体装置およびその製造方法を提供することができる。
本発明の実施の形態１に係る炭化珪素半導体装置の構造を概略的に説明するための縦断面模式図である。 図１の領域ＩＩ−ＩＩにおける横断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法を概略的に説明するためのフロー図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第６の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第７の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第８の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第９の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第１０の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の変形例の第１の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の変形例の第２の工程を概略的に説明するための断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。 本発明の実施の形態３に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。 距離ａと特性オン抵抗との関係および距離ａと耐圧との関係とを示すシミュレーションデータである。 距離ｂと特性オン抵抗との関係および距離ａと耐圧との関係とを示すシミュレーションデータである。 距離ｃと特性オン抵抗との関係および距離ａと耐圧との関係とを示すシミュレーションデータである。 距離ｃが０．８μｍの場合における、距離ｄと特性オン抵抗との関係および距離ａと耐圧との関係とを示すシミュレーションデータである。 距離ｃが０．９μｍの場合における、距離ｄと特性オン抵抗との関係および距離ａと耐圧との関係とを示すシミュレーションデータである。 距離ｃが０．７μｍの場合における、第２不純物領域の不純物濃度と特性オン抵抗との関係を示すシミュレーションデータである。
［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。
（１）本発明の一態様に係る炭化珪素半導体装置１は、炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極２７と、第１電極１６と、第２電極２０とを備えている。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する。炭化珪素基板１０は、第１導電型を有する第１不純物領域１２と、第１不純物領域１２と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域１３と、第１導電型を有し、第２不純物領域１３によって第１不純物領域１２から隔てられた第３不純物領域１４と、第２導電型を有し、かつ第２不純物領域１３よりも高い不純物濃度を有する第４不純物領域１７とを含む。炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する側面Ｓ１と、側面Ｓ１と連接する底部Ｂ１とを有するトレンチＴ１が形成されている。第４不純物領域１７は、トレンチＴ１の底部Ｂ１と第２不純物領域１３の一部とに対面する第１領域１７ｃと、第２不純物領域１３に対面する第２領域１７ａとを含む。第１不純物領域１２は、トレンチＴ１の側面Ｓ１と、第２不純物領域１３と、第１領域１７ｃと、第２領域１７ａとに接する第３領域１２ａと、第３領域１２ａよりも第２の主面１０ｂ側に位置し、第３領域１２ａと電気的に接続され、かつ第３領域１２ａよりも低い不純物濃度を有する第４領域１２ｃとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域の面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。ゲート絶縁膜１５は、トレンチＴ１の側面Ｓ１において、第３領域１２ａと、第２不純物領域１３と、第３不純物領域１４とに接する。ゲート電極２７は、ゲート絶縁膜１５上に設けられている。第１電極１６は、第１の主面１０ａ側において、第３不純物領域１４と電気的に接続されており、第２電極２０は、第２の主面１０ｂ側において、第４領域１２ｃと電気的に接続されている。第４不純物領域１７は、第１電極１６と電気的に接続されている。
上記（１）に係る炭化珪素半導体装置によれば、第４不純物領域１７は、トレンチＴ１の底部Ｂ１と第２不純物領域１３の一部とに対面する第１領域１７ｃと、第２不純物領域１３に対面する第２領域１７ａとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域の面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。これにより、第２不純物領域１３が高電界に晒されることを抑制することができる。また第３領域１２ａが第４領域１２ｃよりも高い不純物濃度を有することにより、オン抵抗を低減することができる。さらにトレンチＴ１の底部Ｂ１と第２不純物領域１３の一部とに対面する第１領域１７ｃを設けることにより、トレンチＴ１の側面Ｓ１および底部Ｂ１に接するゲート絶縁膜１５に高い電界がかかり、ゲート絶縁膜１５が劣化または破壊されることを抑制することができる。特に、第２不純物領域１３においてアバランシェが発生する部分をゲート絶縁膜１５から離間させることにより、アバランシェ発生時におけるゲート絶縁膜１５の劣化または破壊を効果的に抑制することができる。結果として、高い信頼性を有する炭化珪素半導体装置を得ることができる。
（２）上記（１）に係る炭化珪素半導体装置において好ましくは、第４不純物領域１７は、第２領域１７ａから見て、第２不純物領域１３と反対側に位置し、かつ第２領域１７ａと接する第５領域１７ｂをさらに含む。これにより、第２不純物領域１３が高電界に晒されることを効果的に抑制することができる。
（３）上記（２）に係る炭化珪素半導体装置において好ましくは、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界をさらに狭窄することにより、第２不純物領域１３に対して直接高い電界がかからないようにすることができる。
（４）上記（２）に係る炭化珪素半導体装置において好ましくは、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１とは反対側に後退するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界を第１の主面１０ａと平行な方向に広げることにより、第２不純物領域１３にかかる電界の強度を弱めることができる。
（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体装置において好ましくは、第２の主面１０ｂに対して垂直な方向における、第２不純物領域１３と第１領域１７ｃとの間の距離ａは、０．２μｍ以上２μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置において好ましくは、第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離ｂは、０．１μｍ以上０．５μｍ以下である。これにより、ゲート絶縁膜１５にかかる電界の強度を低く維持しつつ低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
（７）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置において好ましくは、第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離ｃは、０．６μｍ以上１．５μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
（８）上記（１）〜（７）のいずれかに係る炭化珪素半導体装置において好ましくは、第３領域１２ａの不純物濃度は、１×１０16ｃｍ-3以上４×１０17ｃｍ-3以下である。これにより、低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
（９）上記（１）〜（８）のいずれかに係る炭化珪素半導体装置において好ましくは、第２不純物領域１３の不純物濃度は、１×１０15ｃｍ-3以上４×１０17ｃｍ-3以下である。これにより、低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
（１０）本発明の一態様に係る炭化珪素半導体装置１の製造方法は以下の工程を備えている。第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０は、第１導電型を有する第１不純物領域１２と、第１不純物領域１２と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域１３と、第１導電型を有し、第２不純物領域１３によって第１不純物領域１２から隔てられた第３不純物領域１４と、第２導電型を有し、かつ第２不純物領域１３よりも高い不純物濃度を有する第４不純物領域１７とを含む。炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する側面Ｓ１と、側面Ｓ１と連接する底部Ｂ１とを有するトレンチＴ１が形成されている。第４不純物領域１７は、トレンチＴ１の底部Ｂ１と第２不純物領域１３の一部とに対面する第１領域１７ｃと、第２不純物領域１３に対面する第２領域１７ａとを含む。第１不純物領域１２は、トレンチＴ１の側面Ｓ１と、第２不純物領域１３と、第１領域１７ｃと、第２領域１７ａとに接する第３領域１２ａと、第３領域１２ａよりも第２の主面１０ｂ側に位置し、第３領域１２ａと電気的に接続され、かつ第３領域１２ａよりも低い不純物濃度を有する第４領域１２ｃとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域１７ａの面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。トレンチＴ１の側面Ｓ１において、第３領域１２ａと、第２不純物領域１３と、第３不純物領域１４とに接するゲート絶縁膜１５が形成される。ゲート絶縁膜１５上にゲート電極２７が形成される。第１の主面１０ａ側において、第３不純物領域１４と電気的に接続される第１電極１６が形成される。第２の主面１０ｂ側において、第４領域１２ｃと電気的に接続される第２電極２０が形成される。第４不純物領域１７は、第１電極１６と電気的に接続されている。
上記（１０）に係る炭化珪素半導体装置の製造方法によれば、第４不純物領域１７は、トレンチＴ１の底部Ｂ１と第２不純物領域１３の一部とに対面する第１領域１７ｃと、第２不純物領域１３に対面する第２領域１７ａとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域の面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。これにより、第２不純物領域１３が高電界に晒されることを抑制することができる。またトレンチＴ１の底部Ｂ１と第２不純物領域１３の一部とに対面する第１領域１７ｃを設けることにより、トレンチＴ１の側面Ｓ１および底部Ｂ１に接するゲート絶縁膜１５に高い電界がかかり、ゲート絶縁膜１５が劣化または破壊されることを抑制することができる。特に、ベース領域１３においてアバランシェが発生する部分をゲート絶縁膜１５から離間させることにより、アバランシェ発生時におけるゲート絶縁膜１５の劣化または破壊を効果的に抑制することができる。結果として、高い信頼性を有する炭化珪素半導体装置を得ることができる。
（１１）上記（１０）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を形成する工程は、エピタキシャル成長により第４領域１２ｃを形成する工程と、第４領域１２ｃに対してイオン注入を行うことにより、第１領域１７ｃを形成する工程と、エピタキシャル成長により第１領域１７ｃ上に第３領域１２ａを形成する工程と、第３領域１２ａに対してイオン注入を行うことにより、第２領域１７ａを形成する工程とを含む。これにより、高い不純物濃度を有する第１領域１７ｃと第２領域１７ａとを効果的に形成することができる。
（１２）上記（１１）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を形成する工程は、第４領域１２ｃに対してイオン注入を行うことにより、第１導電型を有し、かつ第４領域１２ｃよりも高い不純物濃度を有する第６領域１２ｂを形成する工程をさらに含む。第３領域１２ａを形成する工程において、第１領域１７ｃおよび第６領域１２ｂの各々上に第３領域１２ａが形成される。これにより、特性オン抵抗を低減することができる。
（１３）上記（１０）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を形成する工程は、エピタキシャル成長により第４領域１２ｃを形成する工程と、エピタキシャル成長により第３領域１２ａを第４領域１２ｃ上に形成する工程と、第１注入エネルギーで第４領域１２ｃ内にイオン注入を行うことにより、第４領域１２ｃに接する第１領域１７ｃを形成する工程と、第１注入エネルギーよりも低い第２注入エネルギーで第３領域１２ａ内にイオン注入を行うことにより、第３領域１２ａに接する第２領域１７ａを形成する工程とを含む。これにより、簡易な方法で、第１領域１７ｃおよび第２領域１７ａを形成することができる。
（１４）上記（１０）〜（１３）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を形成する工程は、エピタキシャル成長により、第２領域１７ａおよび第３領域１２ａの双方に接する第２不純物領域１３を形成する工程をさらに含む。これにより、均一な不純物濃度を有する第２不純物領域１３を形成することができる。
（１５）上記（１０）〜（１４）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第４不純物領域１７は、第２領域１７ａから見て、第２不純物領域１３と反対側に位置し、かつ第２領域１７ａと接する第５領域１７ｂをさらに含む。これにより、第２不純物領域１３が高電界に晒されることを効果的に抑制することができる。
（１６）上記（１５）に係る炭化珪素半導体装置１の製造方法において好ましくは、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界をさらに狭窄することにより、第２不純物領域１３に対して直接高い電界がかからないようにすることができる。
（１７）上記（１５）に係る炭化珪素半導体装置１の製造方法において好ましくは、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１とは反対側に後退するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界を第１の主面１０ａと平行な方向に広げることにより、第２不純物領域１３にかかる電界の強度を弱めることができる。
（１８）上記（１０）〜（１７）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第２の主面１０ｂに対して垂直な方向における、第２不純物領域１３と第１領域１７ｃとの間の距離ａは、０．２μｍ以上２μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
（１９）上記（１０）〜（１８）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離は、０．１μｍ以上０．５μｍ以下である。これにより、ゲート絶縁膜１５にかかる電界の強度を低く維持しつつ低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
（２０）上記（１０）〜（１９）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離は、０．６μｍ以上１．５μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有する炭化珪素半導体装置を得ることができる。
（２１）上記（１０）に係る炭化珪素半導体装置１の製造方法において好ましくは、第３領域１２ａは、イオン注入により形成される。これにより、デバイス作製工程の途中でエピ工程を入れる必要がなくなり工程を簡素化して工期を短縮することができる。
（２２）上記（１０）〜（１３）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第２不純物領域１３は、イオン注入により形成される。これにより、デバイス作製工程の途中でエピ工程を入れる必要がなくなり工程を簡素化して工期を短縮することができる。
［本発明の実施形態の詳細］
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
まず、本発明の実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。
図１を参照して、実施の形態１に係るＭＯＳＦＥＴ１は、炭化珪素基板１０と、ゲート電極２７と、ゲート絶縁膜１５と、層間絶縁膜２１と、ソース電極１６と、ソース配線１９と、ドレイン電極２０と、保護膜２４とを主に有している。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有し、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層５とを主に含む。炭化珪素単結晶基板１１は、炭化珪素基板１０の第２の主面１０ｂを構成し、かつ炭化珪素エピタキシャル層５は、炭化珪素基板１０の第１の主面１０ａを構成する。
炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなる。炭化珪素基板１０の第１の主面１０ａの最大径は、たとえば１５０ｍｍであり、好ましくは１５０ｍｍ以上である。炭化珪素基板１０の第１の主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から８°以下オフした面である。炭化珪素単結晶基板１１の厚みは、たとえば４００μｍである。炭化珪素単結晶基板１１の抵抗率はたとえば０．０１７Ωｃｍである。
炭化珪素エピタキシャル層５は、ドリフト領域１２（第１不純物領域１２）と、ベース領域１３（第２不純物領域１３）と、ソース領域１４（第３不純物領域１４）と、コンタクト領域１８と、埋込領域１７（第４不純物領域１７）と、バッファ層２２とを主に有している。ドリフト領域１２は、窒素などのｎ型を付与するためのｎ型不純物（ドナー）を含むｎ型（第１導電型）の領域である。ドリフト領域１２は、バッファ層２２上に設けられた第４領域１２ｃと、第４領域１２ｃ上に設けられた第６領域１２ｂと、第６領域１２ｂ上に設けられた第３領域１２ａとを有する。第３領域１２ａは、ベース領域１３と接する。第６領域１２ｂは、第３領域１２ａと接し、第３領域１２ａから見てベース領域１３と反対側に位置する。第４領域１２ｃは、第６領域１２ｂと接し、第６領域１２ｂから見て第３領域１２ａと反対側に位置する。バッファ層２２は、たとえば第４領域１２ｃよりも高い不純物濃度を有し、かつ炭化珪素単結晶基板１１と第４領域１２ｃとの間に設けられている。
ベース領域１３（第２不純物領域１３）は、ドリフト領域１２と接するようにドリフト領域１２および埋込領域１７の各々上に設けられている。ベース領域１３は、ｎ型とは異なるｐ型（第２導電型）を有する領域である。ベース領域１３は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などのｐ型を付与するためのｐ型不純物（アクセプタ）を含んでいる。好ましくは、ベース領域１３のｐ型不純物の濃度は、１×１０15ｃｍ-3以上４×１０17ｃｍ-3以下であり、より好ましくは３×１０15ｃｍ-3以上３×１０16ｃｍ-3以下であり、さらに好ましくは５×１０15ｃｍ-3以上１×１０16ｃｍ-3以下である。ベース領域１３のｐ型不純物の濃度は、５×１０15ｃｍ-3以上であることが好ましい。ベース領域１３は、たとえばエピタキシャル成長により形成されたエピタキシャル層である。ベース領域１３の厚みは、たとえば０．５μｍ以上１．５μｍ以下である。
ソース領域１４（第３不純物領域１４）は、ベース領域１３によってドリフト領域１２から隔てられるようにベース領域１３上に設けられている。ソース領域１４は、リンなどのｎ型を付与するためのｎ型不純物を含んでおり、ｎ型を有する。ソース領域１４が含むｎ型不純物の濃度は、ドリフト領域１２の第３領域１２ａ、第６領域１２ｂおよび第４領域１２ｃの各々が含むｎ型不純物の濃度よりも高い。ソース領域１４が含むリンなどのｎ型不純物の濃度は、たとえば２×１０18ｃｍ-3以上１×１０19ｃｍ-3以下である。ソース領域１４の厚みは、たとえば０．１μｍ以上０．４μｍ以下である。
コンタクト領域１８は、たとえばアルミニウムまたはホウ素などのｐ型不純物を含むｐ型領域である。コンタクト領域１８は、ソース領域１４およびベース領域１３の各々に挟まれるように、ソース領域１４およびベース領域１３の各々を貫通して埋込領域１７に達するように設けられている。言い換えれば、コンタクト領域１８は、炭化珪素基板１０の第１の主面１０ａと埋込領域１７とを繋ぐように形成されている。コンタクト領域１８が含むｐ型不純物の濃度は、ベース領域１３が含むｐ型不純物の濃度よりも高い。コンタクト領域１８が含むアルミニウムなどのｐ型不純物の濃度は、たとえば２×１０18ｃｍ-3以上１×１０19ｃｍ-3以下である。コンタクト領域１８の厚みは、たとえば０．１μｍ以上１．５μｍ以下である。
炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する側面Ｓ１と、側面Ｓ１と連接する底部Ｂ１とを有するトレンチＴ１が形成されている。トレンチＴ１の側面Ｓ１は、ソース領域１４およびベース領域１３の各々を貫通し、ドリフト領域１２の第３領域１２ａに至り、トレンチＴ１の底部Ｂ１は、ドリフト領域１２の第３領域１２ａに位置する。つまり、第３領域１２ａと、ベース領域１３と、ソース領域１４とはトレンチの側面Ｓ１に接し、第３領域１２ａはトレンチＴ１の底部Ｂ１に接する。トレンチＴ１の側面Ｓ１は、炭化珪素基板１０の第１の主面１０ａに対してほぼ垂直な方向に沿って延在しており、かつトレンチＴ１の底部Ｂ１は、炭化珪素基板１０の第１の主面１０ａとほぼ平行である。トレンチＴ１の側面Ｓ１と底部Ｂ１との境界は曲率を有するように形成されていてもよい。トレンチＴ１の深さは、たとえば０．５μｍ以上２．３μｍ以下である。トレンチＴ１の幅は、たとえば０．５μｍ以上３μｍ以下である。
埋込領域１７は、たとえばアルミニウムまたはホウ素などのｐ型不純物を含み、ｐ型を有する。埋込領域１７は、ベース領域１３よりも高い不純物濃度を有する。埋込領域１７は、ソース電極１６と電気的に接続されている。埋込領域１７は、第１領域１７ｃと、第２領域１７ａとを主に含んでいる。埋込領域１７は、第５領域１７ｂを有していてもよい。第１領域１７ｃ、第２領域１７ａおよび第５領域１７ｂの各々が含むアルミニウムなどのｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上２×１０19ｃｍ-3以下であり、好ましくは、２×１０18ｃｍ-3以上９×１０18ｃｍ-3以下である。第１領域１７ｃは、トレンチＴ１の底部Ｂ１とベース領域１３の一部とに対面する。第１領域１７ｃは、トレンチＴ１の底部Ｂ１の全面を覆い、かつトレンチＴ１の側面Ｓ１からベース領域１３に向かう方向に沿って延在している。好ましくは、第１領域１７ｃは、ゲート絶縁膜１５と接するベース領域１３におけるチャネル領域ＣＨ全体を覆うように配置されている。炭化珪素基板１０の第２の主面１０ｂと平行な方向に沿って見た場合（図１の視野）において、第１領域１７ｃの幅は、トレンチＴ１の底部Ｂ１の幅よりも大きい。第１領域１７ｃの厚みは、たとえば０．５μｍ以上１．５μｍ以下である。
第２領域１７ａは、ベース領域１３に対面して設けられている。第２領域１７ａは、ベース領域１３と、第２の主面１０ｂとの間に設けられている。第２領域１７ａは、ベース領域１３と直接接していてもよいし、ベース領域１３から離間していてもよい。第２の主面１０ｂと平行な方向において、第２領域１７ａの幅は、コンタクト領域１８の幅よりも大きくてもよい。好ましくは、第２領域１７ａは、コンタクト領域１８と、ベース領域１３とに接して設けられている。第２領域１７ａの厚みは、たとえば０．５μｍ以上１．５μｍ以下である。
第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域１７ａの面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。言い換えれば、第２の主面１０ｂに対して垂直な方向において、第２の主面１０ｂと第１領域１７ｃの面１７ｃ１との間の距離は、第２の主面１０ｂと第２領域１７ａの面１７ａ１よりも短い。埋込領域１７は、第２領域１７ａから見て、ベース領域１３と反対側に位置し、かつ第２領域１７ａと接する第５領域１７ｂをさらに含むことが好ましい。第５領域１７ｂは、第２領域１７ａとドリフト領域１２の第４領域１２ｃとに挟まれて設けられている。好ましくは、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１とは反対側に後退するように設けられている。第２の主面１０ｂと平行な方向において、第２領域１７ａの幅は、第５領域１７ｂの幅と同じであってもよい。
好ましくは、第２の主面１０ｂに対して垂直な方向における、ベース領域１３と第１領域１７ｃとの間の距離ａは、０．２μｍ以上２μｍ以下である。距離ａは、ベース領域１３と接する第３領域１２ａの厚みと等しい。より好ましくは、距離ａは、０．５μｍ以上０．７μｍ以下である。
好ましくは、第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離ｂは、０．１μｍ以上０．５μｍ以下である。距離ｂは、ベース領域１３と対面する第１領域１７ｃの領域の幅と等しい。より好ましくは、距離ｂは、０．２μｍ以上０．４μｍ以下である。
好ましくは、第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離ｃは、０．６μｍ以上１．５μｍ以下である。距離ｃは、トレンチＴ１の側面Ｓ１と、第２領域１７ａとに挟まれた第３領域１２ａの幅から、距離ａを引いた値と等しい。より好ましくは、距離ｃは、０．７μｍ以上１μｍ以下である。
好ましくは、第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離ｃは、第１領域１７ｃの側面１７ｃ２と、第５領域１７ｂの側面１７ｂ２との距離ｄよりも長い。距離ｄは、第１領域１７ｃと、第５領域１７ｂとに挟まれた第６領域１２ｂの幅に等しい。第２の主面１０ｂと平行な方向における、距離ｄは、たとえば０．５μｍ以上１．５μｍ以下であり、好ましくは０．７μｍ以上１．５μｍ以下であり、さらに好ましくは０．７μｍ以上１．０μｍ以下である。
図２を参照して、平面視（第２の主面１０ｂに対して垂直な方向に沿って見た視野）において、第１領域１７ｃおよび第５領域１７ｂの各々は、たとえば長軸と短軸とを有する長尺状（たとえば長方形）の形状を有する。平面視において、トレンチＴ１の底部Ｂ１は、第１領域１７ｃと重なるように配置されている。トレンチＴ１の底部Ｂ１は、第１領域１７ｃの長軸方向に沿って延在している。埋込領域１７は、第１領域１７ｃと第５領域１７ｂとを繋ぐ接続部１７ｄを含む。接続部１７ｄは、第２の主面１０ｂに対して垂直な方向から見て、第１領域１７ｃの長軸方向の一辺の一部と第５領域１７ｂの長軸方向の一辺の一部とを繋ぐ。接続部１７ｄは、アルミニウムなどのｐ型不純物を含み、ｐ型を有する。平面視において、第６領域１２ｂは、第１領域１７ｃと、第５領域１７ｂと、接続部１７ｄとに囲まれるように配置されている。接続部１７ｄは、第１領域１７ｃの長軸方向に沿って複数配置されていてもよい。接続部１７ｄは、第１領域１７ｃの短辺方向に沿って複数配置されていてもよい。
図１を参照して、ドリフト領域１２の第３領域１２ａは、トレンチＴ１の側面Ｓ１と、ベース領域１３と、第１領域１７ｃと、第２領域１７ａとに接する。ドリフト領域１２の第４領域１２ｃは、第３領域１２ａよりも第２の主面１０ｂ側に位置し、第３領域１２ａと電気的に接続され、かつ第３領域１２ａよりも低い不純物濃度を有する。ドリフト領域１２の第６領域１２ｂは、第２の主面１０ｂに垂直な方向において第３領域１２ａおよび第４領域１２ｃに挟まれて配置されており、かつ第２の主面１０ｂに平行な方向において第１領域１７ｃおよび第５領域１７ｂに挟まれて配置されている。第６領域１２ｂが含むｎ型不純物の濃度は、第４領域１２ｃが含むｎ型不純物の濃度よりも高いことが好ましい。好ましくは、第３領域１２ａおよび第６領域１２ｂの各々の不純物濃度は、１×１０16ｃｍ-3以上４×１０17ｃｍ-3以下であり、より好ましくは、２×１０16ｃｍ-3以上２×１０17ｃｍ-3以下である。第６領域１２ｂの厚みは、たとえば０．４μｍ以上１．５μｍ以下である。第３領域１２ａの厚みは、たとえば０．２μｍ以上１．０μｍ以下である。
第４領域１２ｃが含む窒素などの不純物の濃度および第４領域１２ｃの厚みは、耐圧によって変化する。耐圧が１２００Ｖの場合、第４領域１２ｃの厚みは、たとえば１０μｍ程度であり、かつ第４領域１２ｃが含む窒素濃度は１×１０16ｃｍ-3程度である。また耐圧が１７００Ｖの場合、第４領域１２ｃの厚みは、たとえば２０μｍ程度であり、かつ第４領域１２ｃが含む窒素濃度は５×１０15ｃｍ-3程度である。さらに耐圧が３３００Ｖの場合、第４領域１２ｃの厚みは、たとえば３０μｍ程度であり、かつ第４領域１２ｃが含む窒素濃度は３×１０15ｃｍ-3程度である。
好ましくは、バッファ層２２が含む窒素などのｎ型不純物の濃度は、炭化珪素単結晶基板１１が含む窒素などのｎ型不純物の濃度よりも低い。炭化珪素単結晶基板１１が含む窒素などのｎ型不純物の濃度は、たとえば５×１０18ｃｍ-3以上９×１０18ｃｍ-3以下である。バッファ層２２が含む窒素などのｎ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上２×１０18ｃｍ-3以下である。なお上記各不純物領域に含まれている不純物の元素および濃度は、たとえばＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｅ）またはＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などにより測定可能である。
ゲート絶縁膜１５は、たとえば二酸化珪素からなり、トレンチＴ１の側面Ｓ１と、底部Ｂ１とに接するように設けられている。ゲート絶縁膜１５は、トレンチＴ１の側面Ｓ１において、第３領域１２ａと、ベース領域１３と、ソース領域１４とに接し、トレンチＴ１の底部Ｂ１において、第３領域１２ａと接する。ゲート絶縁膜１５に接するベース領域１３にチャネル領域ＣＨが形成可能に構成されている。ゲート絶縁膜１５の厚みは、たとえば５０ｎｍ以上１５０ｎｍ以下である。
ゲート電極２７は、ゲート絶縁膜１５上に設けられている。ゲート電極２７は、ゲート絶縁膜１５に接触して配置され、ゲート絶縁膜１５により形成される溝を埋めるように設けられている。ゲート電極２７は、第１の主面１０ａに対向する位置に設けられていてもよい。ゲート電極２７は、たとえば不純物がドーピングされたポリシリコンなどの導電体からなっている。
ソース電極１６は、たとえばＮｉとＴｉとを含む材料からなる。ソース電極１６は、炭化珪素基板１０の第１の主面１０ａ側においてソース領域１４と電気的に接続されている。好ましくは、ソース電極１６は、コンタクト領域１８と接する。ソース電極１６は、ソース領域１４とオーミック接合している合金層を含む。合金層は、たとえばソース電極１６が含む金属とのシリサイドである。好ましくは、ソース電極１６は、Ｔｉと、Ａｌと、Ｓｉを含む材料からなる。
層間絶縁膜２１は、炭化珪素基板１０の第１の主面１０ａに対向する位置に設けられている。具体的には、層間絶縁膜２１は、ゲート電極２７を覆うようにゲート電極２７およびゲート絶縁膜１５の各々に接して設けられている。層間絶縁膜２１は、たとえばＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）酸化膜と、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）とを含む。層間絶縁膜２１は、ゲート電極２７とソース電極１６とを電気的に絶縁している。ソース配線１９は、層間絶縁膜２１を覆い、かつソース電極１６に接するように設けられている。ソース配線１９は、ソース電極１６を介してソース領域１４と電気的に接続されている。ソース配線１９は、たとえばＡｌＳｉＣｕを含む材料からなる。保護膜２４は、ソース配線１９を覆うように、ソース配線１９上に設けられている。保護膜２４は、たとえば窒化膜とポリイミドとを含む。
ドレイン電極２０は、炭化珪素基板１０の第２の主面１０ｂに接して設けられている。ドレイン電極２０は、第２の主面１０ｂ側において、第４領域１２ｃと電気的に接続されている。ドレイン電極２０は、たとえばＮｉＳｉ（ニッケルシリサイド）など、ｎ型の炭化珪素単結晶基板１１とオーミック接合可能な材料からなっている。これにより、ドレイン電極２０は炭化珪素単結晶基板１１と電気的に接続されている。
次に、実施の形態１に係るＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極２７に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極１６とドレイン電極２０との間に電圧が印加されても、ベース領域１３と第１不純物領域１２との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極２７に閾値電圧以上の電圧が印加されると、ベース領域１３のゲート絶縁膜１５と接触する付近であるチャネル領域ＣＨにおいて反転層が形成される。その結果、ソース領域１４と第１不純物領域１２とが電気的に接続され、ソース電極１６とドレイン電極２０との間に電流が流れる。以上のようにして、ＭＯＳＦＥＴ１は動作する。
次に、実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法について説明する。
図４を参照して、たとえば改良レーリー法により成長させた炭化珪素単結晶インゴットをスライスして基板を切り出し、基板の表面に対して鏡面研磨を行うことにより、炭化珪素単結晶基板１１が準備される。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素である。炭化珪素単結晶基板１１の主面の直径はたとえば１５０ｍｍであり、厚みはたとえば４００μｍである。炭化珪素単結晶基板１１の主面は、たとえば｛０００１｝面または｛０００１｝面から８°以下程度オフした面である。
次に、第１のｎ型エピタキシャル層形成工程（Ｓ１０：図３）が実施される。たとえば、炭化珪素単結晶基板１１上に、水素を含むキャリアガスと、シラン、プロパンを含む原料ガスと、窒素を含むドーパントガスが供給され、１００ｍｂａｒ（１０ｋＰａ）の圧力下、炭化珪素単結晶基板１１が、たとえば１５５０℃程度に加熱される。これにより、図５に示すように、ｎ型を有する炭化珪素エピタキシャル層が炭化珪素単結晶基板１１上に形成される。炭化珪素エピタキシャル層は、炭化珪素単結晶基板１１に形成されたバッファ層２２と、バッファ層２２上に形成された第４領域１２ｃとを有する。第４領域１２ｃには窒素がドーピングされており、窒素の濃度は、たとえば８．０×１０15ｃｍ-3である。第４領域１２ｃの厚みは、たとえば１０μｍである。
次に、第１のｐ型不純物イオン注入工程（Ｓ２０：図３）が実施される。具体的には、図６を参照して、炭化珪素エピタキシャル層５の第４領域１２ｃ上にイオン注入マスク４１が形成される。イオン注入マスク４１は、ＴＥＯＳ酸化膜を含む材料からなり、イオン注入マスク４１の厚みは、たとえば１．６μｍである。次に、ＣＨＦ3およびＯ2を用いてイオン注入マスク４１に対してＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）エッチングが行われる。これにより、イオン注入が行われる予定の部分上に、たとえば８０ｎｍ程度のスルー膜（図６におけるイオン注入マスク４１の薄い領域）が残される。次に、スルー膜を有するイオン注入マスク４１を用いて、炭化珪素エピタキシャル層５の第４領域１２ｃに対してイオン注入が実施される。たとえばＡｌ（アルミニウム）イオンが、スルー膜を通して炭化珪素エピタキシャル層５内に対して矢印の方向にイオン注入されることにより、ｐ型を有し、かつベース領域１３よりも高い不純物濃度を有する、第１領域１７ｃと第５領域１７ｂとが形成される（図７参照）。第１領域１７ｃおよび第５領域１７ｂの各々が含むアルミニウムなどのｐ型不純物の濃度は、たとえば２×１０18ｃｍ-3以上９×１０18ｃｍ-3以下である。第１領域１７ｃおよび第５領域１７ｂの各々の厚みは、たとえば０．５μｍ以上１．５μｍ以下である。
次に、第１のｎ型不純物イオン注入工程（Ｓ３０：図３）が実施される。具体的には、イオン注入マスク４１が除去された後、たとえば８０ｎｍの厚みを有するスルー膜４２が、第１領域１７ｃと、第５領域１７ｂと、第４領域１２ｃとに接して形成される。次に、スルー膜４２上から矢印の方向に、第１領域１７ｃと、第５領域１７ｂと、第４領域１２ｃとに対して、たとえば窒素イオンが注入される。これにより、断面視において、第１領域１７ｃと、第５領域１７ｂとに挟まれた領域に、ｎ型を有し、かつ第４領域１２ｃよりも高い不純物濃度を有する第６領域１２ｂが形成される。第６領域１２ｂが含む窒素などのｎ型不純物の濃度は、たとえば１×１０16ｃｍ-3以上７×１０16ｃｍ-3以下である。第６領域１２ｂの厚みは、たとえば０．５μｍ以上１．０μｍ以下である（図８参照）。次に、第１領域１７ｃと、第５領域１７ｂと、第６領域１２ｂとの上に形成されたスルー膜４２が除去される。
次に、第２のｎ型エピタキシャル層形成工程（Ｓ４０：図３）が実施される。具体的には、たとえば窒素などのｎ型不純物がドーピングされながら、第３領域１２ａがエピタキシャル成長により形成される。第３領域１２ａが含む窒素などのｎ型不純物の濃度は、たとえば１×１０16ｃｍ-3以上７×１０16ｃｍ-3以下である。第３領域１２ａは、第１領域１７ｃと、第５領域１７ｂと、第６領域１２ｂとに接するように形成される。第３領域１２ａの厚みは、たとえば０．３μｍ以上１．０μｍ以下である。なお、第３領域１２ａは、たとえば第４領域１２ｃなどの炭化珪素エピタキシャル領域に対して、たとえば窒素またはリンなどのｎ型不純物がイオン注入されることにより形成されてもよい。
次に、第２のｐ型不純物イオン注入工程（Ｓ５０：図３）が実施される。炭化珪素エピタキシャル層５の第３領域１２ａの一部に対してイオン注入が実施される。たとえばアルミニウムなどのｐ型不純物が第３領域１２ａの一部に対してイオン注入されることにより、第５領域１７ｂと接し、かつｐ型を有する第２領域１７ａが形成される（図９参照）。第２領域１７ａが含むアルミニウムなどのｐ型不純物の濃度は、たとえば２×１０18ｃｍ-3以上９×１０18ｃｍ-3以下である。第２領域１７ａの厚みは、たとえば０．５μｍ以上１．０μｍ以下である。
次に、ｐ型エピタキシャル層形成工程（Ｓ６０：図３）が実施される。具体的には、たとえばアルミニウムなどのｐ型不純物がドーピングされながら、ベース領域１３がエピタキシャル成長により形成される。ベース領域１３が含むアルミニウムなどのｐ型不純物の濃度は、たとえば５×１０15ｃｍ-3以上１×１０17ｃｍ-3以下である。ベース領域１３は、第２領域１７ａおよび第３領域１２ａの双方に接するように形成される（図１０参照）。ベース領域１３の厚みは、たとえば０．５μｍ以上１．５μｍ以下である。なお、ベース領域１３は、たとえば第４領域１２ｃまたは第３領域１２ａなどの炭化珪素エピタキシャル層に対して、アルミニウムなどのｐ型不純物がイオン注入されることにより形成されてもよい。
次に、第３のｎ型不純物イオン注入工程（Ｓ７０：図３）が実施される。具体的には、炭化珪素エピタキシャル層５のベース領域１３に対してイオン注入が実施される。たとえばリンなどのｎ型不純物が、矢印の方向に炭化珪素エピタキシャル層５のベース領域１３内にイオン注入されることにより、ｎ型を有するソース領域１４が形成される。ｎ型不純物のイオン注入は、ベース領域１３上に形成されたスルー膜４３を用いて行われてもよい。
次に、第３のｐ型不純物イオン注入工程（Ｓ８０：図３）が実施される。具体的には、ベース領域１３およびソース領域１４上にイオン注入マスクが形成される。イオン注入マスクは、たとえば酸化膜を含む材料からなる。次に、炭化珪素エピタキシャル層５のベース領域１３およびソース領域１４に対してイオン注入が実施される。たとえばアルミニウムイオンが、第２領域１７ａに達する深さまで、ベース領域１３およびソース領域１４に対して注入される。これにより、ソース領域１４およびベース領域１３の各々に挟まれ、炭化珪素基板１０の第１の主面１０ａと第２領域１７ａとを繋ぐように形成され、かつ導電型がｐ型のコンタクト領域１８が形成される（図１１参照）。
次に、活性化アニール工程が実施される。イオン注入マスクが、炭化珪素基板１０の第１の主面１０ａから除去された後、炭化珪素基板１０の第１の主面１０ａが保護膜４３により覆われる。次に、炭化珪素基板１０が、アルゴン雰囲気中において、たとえば１６００℃以上１７５０℃以下の温度で５分以上３０分以下程度加熱される。これにより、ベース領域１３が含んでいるアルミニウムなどのｐ型不純物と、ソース領域１４が含んでいるリンなどのｎ型不純物と、コンタクト領域１８が含むアルミニウムなどのｐ型不純物と、第６領域１２ｂが含む窒素などのｎ型不純物と、埋込領域１７が含むアルミニウムなどのｐ型不純物とが活性化される。
次に、トレンチ形成工程（Ｓ９０：図３）が実施される。図１２を参照して、ソース領域１４およびコンタクト領域１８上にエッチングマスク４４が形成される。エッチングマスク４４、たとえばＴＥＯＳ酸化膜を含む材料からなり、エッチングマスク４４の厚みはたとえば１．６μｍである。次に、ＣＨＦ3およびＯ2を用いて、トレンチＴ１が形成される領域上のエッチングマスク４４に対してＲＦエッチングが行われるによりエッチングマスク４４に開口が形成される。次に、トレンチＴ１が形成される領域上に開口が形成されたエッチングマスク４４を用いて、炭化珪素基板１０に対してエッチングが行われる。たとえば、ＳＦ6およびＯ2を用いて、炭化珪素基板１０に対してＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマエッチングが行われる。これにより、炭化珪素基板１０の第１の主面１０ａに連接する側面Ｓ１と、側面Ｓ１と連接する底部Ｂ１とを有するトレンチＴ１が形成される。ソース領域１４と、ベース領域１３と、第３領域１２ａとはトレンチＴ１の側面Ｓ１に露出し、かつ第３領域１２ａはトレンチＴ１の底部Ｂ１に露出する。トレンチＴ１の深さは、たとえば０．５μｍ以上２．３μｍ以下である。トレンチＴ１の幅は、たとえば０．５μｍ以上３μｍ以下である。
以上により、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０は、ｎ型を有するドリフト領域１２と、ドリフト領域１２と接し、かつｎ型とは異なるｐ型を有するベース領域１３と、ｎ型を有し、ベース領域１３によってドリフト領域１２から隔てられたソース領域１４と、ｐ型を有し、かつベース領域１３よりも高い不純物濃度を有する埋込領域１７とを含む。炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する側面Ｓ１と、側面Ｓ１と連接する底部Ｂ１とを有するトレンチＴ１が形成されている。埋込領域１７は、トレンチＴ１の底部Ｂ１とベース領域１３の一部とに対面する第１領域１７ｃと、ベース領域１３に対面する第２領域１７ａとを含む。ドリフト領域１２は、トレンチＴ１の側面Ｓ１と、ベース領域１３と、第１領域１７ｃと、第２領域１７ａとに接する第３領域１２ａと、第３領域１２ａよりも第２の主面１０ｂ側に位置し、第３領域１２ａと電気的に接続され、かつ第３領域１２ａよりも低い不純物濃度を有する第４領域１２ｃとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域１７ａの面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。
埋込領域１７は、第２領域１７ａから見て、ベース領域１３と反対側に位置し、かつ第２領域１７ａと接する第５領域１７ｂをさらに含む。第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１とは反対側に後退するように設けられている。第２の主面１０ｂに対して垂直な方向における、ベース領域１３と第１領域１７ｃとの間の距離ａは、０．５μｍ以上２μｍ以下である。第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離ｂは、０．１μｍ以上０．５μｍ以下である。第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離ｃは、０．６μｍ以上１．５μｍ以下である。
次に、ゲート絶縁膜形成工程（Ｓ１００：図３）が実施される。具体的には、マスク４４が除去された後、第１の主面１０ａにトレンチＴ１が形成された炭化珪素基板１０が加熱炉内に配置される。加熱炉に対して酸素を導入し、たとえば１１００℃以上１３００℃以下の温度で炭化珪素基板１０をドライ酸化することにより、トレンチＴ１の側面Ｓ１および底部Ｂ１に接するゲート絶縁膜１５が形成される（図１３参照）。ゲート絶縁膜１５は、トレンチＴ１の側面Ｓ１において、第３領域１２ａと、ベース領域１３と、ソース領域１４とに接し、かつ前記トレンチＴ１の底部Ｂ１において第３領域１２ａと接する。ゲート絶縁膜１５は、第１の主面１０ａにおいてソース領域１４と、コンタクト領域１８とに接する。ゲート絶縁膜１５の厚みは、たとえば５０ｎｍ以上１５０ｎｍ以下である。なお、ゲート絶縁膜１５は、堆積酸化膜であってもよい。
次に、ＮＯアニール工程が実施される。具体的には、窒素を含む雰囲気中において第１の主面１０ａにおいてゲート絶縁膜１５が形成された炭化珪素基板１０が、たとえば１１００℃以上１３００℃以下の温度で熱処理される。窒素を含む気体とは、たとえば窒素で１０％希釈された一酸化二窒素などである。好ましくは、ゲート絶縁膜１５が形成された炭化珪素基板１０が、窒素を含む気体中においてたとえば３０分以上３６０分以下の間保持される。
次に、ゲート電極形成工程（Ｓ１１０：図３）が実施される。具体的には、ゲート絶縁膜１５により形成された溝を埋めるようにゲート絶縁膜１５上にゲート電極２７が形成される。ゲート電極２７は、たとえば不純物を含むポリシリコンを含む材料からなる。次に、ゲート電極２７を覆うように層間絶縁膜２１が形成される。層間絶縁膜２１は、たとえばＴＥＯＳ酸化膜と、ＰＳＧとを含む。
次に、ソース電極形成工程（Ｓ１２０：図３）が実施される。具体的には、ソース電極１６が形成される予定の領域において層間絶縁膜２１およびゲート絶縁膜１５が除去されることにより、ソース領域１４およびコンタクト領域１８の各々が、層間絶縁膜２１から露出する。次に、ソース電極１６が、炭化珪素基板１０の第１の主面１０ａにおいて、ソース領域１４およびコンタクト領域１８の双方と接するように、たとえばスパッタリングにより形成される。ソース電極１６は、たとえばＮｉおよびＴｉを含む。ソース電極１６は、ＴｉＡｌＳｉを含む材料から構成されていてもよい。次に、炭化珪素基板１０の第１の主面１０ａにおいて、ソース領域１４およびコンタクト領域１８の各々に接して設けられたソース電極１６が形成された炭化珪素基板１０に対して、たとえば９００℃以上１１００℃以下のＲＴＡ(Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ)が２分程度実施される。これにより、ソース電極１６の少なくとも一部が、炭化珪素基板が含む珪素と反応してシリサイド化する。これにより、ソース領域１４とオーミック接合するソース電極１６が形成される。好ましくは、ソース電極１６は、ソース領域１４およびコンタクト領域１８の各々とオーミック接合する。以上のように、第１の主面１０ａ側において、ソース領域１４と電気的に接続されるソース電極１６が形成される。埋込領域１７は、ソース電極１６と電気的に接続される。
図１を参照して、ソース電極１６に接し、かつ層間絶縁膜２１を覆うようにソース配線１９が形成される。ソース配線１９は、好ましくはＡｌを含む材料からなり、たとえばＡｌＳｉＣｕを含む材料からなる。次に、ソース配線１９を覆うように保護膜２４が形成される。保護膜２４は、たとえば窒化膜とポリイミドとを含む材料からなる。
次に、ドレイン電極形成工程（Ｓ１３０：図３）が実施される。具体的には、炭化珪素基板１０の第２の主面１０ｂと接して、たとえばＮｉＳｉからなるドレイン電極２０が形成される。ドレイン電極２０は、たとえばＴｉＡｌＳｉなどであっても構わない。ドレイン電極２０の形成は、好ましくはスパッタリング法により実施されるが、蒸着により実施されても構わない。当該ドレイン電極２０が形成された後、当該ドレイン電極２０がたとえばレーザーアニールにより加熱される。これにより、当該ドレイン電極２０の少なくとも一部がシリサイド化し、炭化珪素単結晶基板１１とオーミック接合し、第２の主面１０ｂ側において、第４領域１２ｃと電気的に接続されるドレイン電極２０が形成される。以上のように、図１に示すＭＯＳＦＥＴ１が製造される。
次に、実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法の変形例について説明する。
図４を参照して、たとえば改良レーリー法により成長させた炭化珪素単結晶インゴットをスライスして基板を切り出し、基板の表面に対して鏡面研磨を行うことにより、炭化珪素単結晶基板１１が準備される。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素である。炭化珪素単結晶基板１１の主面の直径はたとえば１５０ｍｍであり、厚みはたとえば４００μｍである。炭化珪素単結晶基板１１の主面は、たとえば｛０００１｝面または｛０００１｝面から８°以下程度オフした面である。
次に、第１のｎ型エピタキシャル層形成工程が実施される。たとえば、炭化珪素単結晶基板１１上に、水素を含むキャリアガスと、シラン、プロパンを含む原料ガスと、窒素を含むドーパントガスが供給され、１００ｍｂａｒ（１０ｋＰａ）の圧力下、炭化珪素単結晶基板１１が、たとえば１５５０℃程度に加熱される。これにより、図５に示すように、ｎ型を有する炭化珪素エピタキシャル層が炭化珪素単結晶基板１１上に形成される。炭化珪素エピタキシャル層は、炭化珪素単結晶基板１１に形成されたバッファ層２２と、バッファ層２２上に形成された第４領域１２ｃとを有する。第４領域１２ｃには窒素がドーピングされており、窒素の濃度は、たとえば８．０×１０15ｃｍ-3である。第４領域１２ｃの厚みは、たとえば１０μｍである。以上のように、エピタキシャル成長により第４領域１２ｃがバッファ層２２上に形成される。
次に、第２のｎ型エピタキシャル層形成工程が実施される。具体的には、たとえば窒素などのｎ型不純物がドーピングされながら、第４領域１２ｃを覆うように第３領域１２ａがエピタキシャル成長により形成される。第３領域１２ａが含む窒素などのｎ型不純物の濃度は、たとえば１×１０16ｃｍ-3以上７×１０16ｃｍ-3以下である。第３領域１２ａは、第４領域１２ｃに接するように形成される。第３領域１２ａの厚みは、たとえば０．３μｍ以上１．０μｍ以下である。以上のように、エピタキシャル成長により第３領域１２ａが第４領域１２ｃ上に形成される（図１４参照）。
次に、ｐ型不純物イオン注入工程が実施される。具体的には、第３領域１２ａ上にイオン注入マスク（図示せず）が形成される。当該イオン注入マスクを用いて、炭化珪素エピタキシャル層５の第４領域１２ｃに対してイオン注入が実施される。たとえばアルミニウムイオンが、第１注入エネルギーで第４領域１２ｃ内にイオン注入されることにより、第４領域１２ｃに接する第１領域１７ｃと第５領域１７ｂとが形成される。次に、第２領域１７ａが形成される予定の領域上に開口を有するイオン注入マスク（図示せず）が第３領域１２ａ上に形成される。当該イオン注入マスクを用いて、第３領域１２ａに対してイオン注入が実施される。たとえばアルミニウムイオンが、第１注入エネルギーよりも低い第２注入エネルギーで第３領域１２ａ内にイオン注入を行われることにより、第５領域１７ｂと、第３領域１２ａとに接する第２領域１７ａが形成される（図１５参照）。第１注入エネルギーおよび第２注入エネルギーは、たとえば、それぞれ９００ｋｅＶおよび７００ｋｅＶである。なお、上記では、第１領域１７ｃが形成された後に第２領域１７ａが形成される場合について説明したが、第２領域１７ａが形成された後に第１領域１７ｃが形成されてもよい。
次に、第２領域１７ａと、第３領域１２ａとに接してベース領域１３がエピタキシャル成長により形成される（図１０参照）。以降の工程は、上記で説明した工程と同様である。
次に、実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１およびその製造方法の作用効果について説明する。
実施の形態１に係るＭＯＳＦＥＴ１によれば、埋込領域１７は、トレンチＴ１の底部Ｂ１とベース領域１３の一部とに対面する第１領域１７ｃと、ベース領域１３に対面する第２領域１７ａとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域の面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。これにより、ベース領域１３が高電界に晒されることを抑制することができる。また第３領域１２ａが第４領域１２ｃよりも高い不純物濃度を有することにより、オン抵抗を低減することができる。さらにトレンチＴ１の底部Ｂ１とベース領域１３の一部とに対面する第１領域１７ｃを設けることにより、トレンチＴ１の側面Ｓ１および底部Ｂ１に接するゲート絶縁膜１５に高い電界がかかり、ゲート絶縁膜１５が劣化または破壊されることを抑制することができる。特に、ベース領域１３においてアバランシェが発生する部分をゲート絶縁膜１５から離間させることにより、アバランシェ発生時におけるゲート絶縁膜１５の劣化または破壊を効果的に抑制することができる。結果として、高い信頼性を有するＭＯＳＦＥＴ１を得ることができる。
また実施の形態１に係るＭＯＳＦＥＴ１によれば、埋込領域１７は、第２領域１７ａから見て、ベース領域１３と反対側に位置し、かつ第２領域１７ａと接する第５領域１７ｂをさらに含む。これにより、ベース領域１３が高電界に晒されることを効果的に抑制することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１とは反対側に後退するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界を第１の主面１０ａと平行な方向に広げることにより、ベース領域１３にかかる電界の強度を弱めることができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２の主面１０ｂに対して垂直な方向における、ベース領域１３と第１領域１７ｃとの間の距離ａは０．２μｍ以上２μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離ｂは、０．１μｍ以上０．５μｍ以下である。これにより、ゲート絶縁膜１５にかかる電界の強度を低く維持しつつ低い特性オン抵抗を有する炭ＭＯＳＦＥＴ１を得ることができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離ｃは０．６μｍ以上１．５μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第３領域１２ａの不純物濃度は、１×１０16ｃｍ-3以上４×１０17ｃｍ-3以下である。これにより、低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、ベース領域１３の不純物濃度は、１×１０15ｃｍ-3以上４×１０17ｃｍ-3以下である。これにより、これにより、低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、埋込領域１７は、トレンチＴ１の底部Ｂ１とベース領域１３の一部とに対面する第１領域１７ｃと、ベース領域１３に対面する第２領域１７ａとを含む。第２の主面１０ｂに対面する第１領域１７ｃの面１７ｃ１は、第２の主面１０ｂに対面する第２領域の面１７ａ１よりも、第２の主面１０ｂに対して垂直な方向において第２の主面１０ｂ側に位置している。これにより、ベース領域１３が高電界に晒されることを抑制することができる。またトレンチＴ１の底部Ｂ１とベース領域１３の一部とに対面する第１領域１７ｃを設けることにより、トレンチＴ１の側面Ｓ１および底部Ｂ１に接するゲート絶縁膜１５に高い電界がかかり、ゲート絶縁膜１５が劣化または破壊されることを抑制することができる。特に、ベース領域１３においてアバランシェが発生する部分をゲート絶縁膜１５から離間させることにより、アバランシェ発生時におけるゲート絶縁膜１５の劣化または破壊を効果的に抑制することができる。結果として、高い信頼性を有するＭＯＳＦＥＴ１を得ることができる。
また実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０を形成する工程は、エピタキシャル成長により第４領域１２ｃを形成する工程と、第４領域１２ｃに対してイオン注入を行うことにより、第１領域１７ｃを形成する工程と、エピタキシャル成長により第１領域１７ｃ上に第３領域１２ａを形成する工程と、第３領域１２ａに対してイオン注入を行うことにより、第２領域１７ａを形成する工程とを含む。これにより、高い不純物濃度を有する第１領域１７ｃと第２領域１７ａとを効果的に形成することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０を形成する工程は、第４領域１２ｃに対してイオン注入を行うことにより、第１導電型を有し、かつ第４領域１２ｃよりも高い不純物濃度を有する第６領域１２ｂを形成する工程をさらに含む。第３領域１２ａを形成する工程において、第１領域１７ｃおよび第６領域１２ｂの各々上に第３領域１２ａが形成される。これにより、特性オン抵抗を低減することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０を形成する工程は、エピタキシャル成長により第４領域１２ｃを形成する工程と、エピタキシャル成長により第３領域１２ａを第４領域１２ｃ上に形成する工程と、第１注入エネルギーで第４領域１２ｃ内にイオン注入を行うことにより、第４領域１２ｃに接する第１領域１７ｃを形成する工程と、第１注入エネルギーよりも低い第２注入エネルギーで第３領域１２ａ内にイオン注入を行うことにより、第３領域１２ａに接する第２領域１７ａを形成する工程とを含む。これにより、簡易な方法で、第１領域１７ｃおよび第２領域１７ａを形成することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０を形成する工程は、エピタキシャル成長により、第２領域１７ａおよび第３領域１２ａの双方に接するベース領域１３を形成する工程をさらに含む。これにより、均一な不純物濃度を有するベース領域１３を形成することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、埋込領域１７は、第２領域１７ａから見て、ベース領域１３と反対側に位置し、かつ第２領域１７ａと接する第５領域１７ｂをさらに含む。これにより、ベース領域１３が高電界に晒されることを効果的に抑制することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１とは反対側に後退するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界を第１の主面１０ａと平行な方向に広げることにより、ベース領域１３にかかる電界の強度を弱めることができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第２の主面１０ｂに対して垂直な方向における、ベース領域１３と第１領域１７ｃとの間の距離ａは、０．２μｍ以上２μｍ以下である。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離ｂは、０．１μｍ以上０．５μｍ以下である。これにより、ゲート絶縁膜１５にかかる電界の強度を低く維持しつつ低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第２領域１７ａの側面１７ａ２との距離ｃは、０．６μｍ以上１．５μｍである。これにより、高い耐圧を維持しつつ低い特性オン抵抗を有するＭＯＳＦＥＴ１を得ることができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第３領域１２ａは、イオン注入により形成される。これにより、デバイス作製工程の途中でエピ工程を入れる必要がなくなり工程を簡素化して工期を短縮することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、ベース領域１３は、イオン注入により形成される。これにより、デバイス作製工程の途中でエピ工程を入れる必要がなくなり工程を簡素化して工期を短縮することができる。
（実施の形態２）
次に、本発明の実施の形態２に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態２に係るＭＯＳＦＥＴは、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出するように設けられている点において実施の形態１に係るＭＯＳＦＥＴと異なっており、他の構成は、実施の形態１に係るＭＯＳＦＥＴとほぼ同じである。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図１６を参照して、埋込領域１７の第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出するように設けられている。この場合、第２領域１７ａは、第６領域１２ｂに接する。つまり、第２領域１７ａは、第２の主面１０ｂに対して垂直な方向において、ベース領域１３と第６領域１２ｂとに挟まれて設けられている。第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離ｃは、第１領域１７ｃの側面１７ｃ２と、第５領域１７ｂの側面１７ｂ２との距離ｄよりも短い。
実施の形態２に係るＭＯＳＦＥＴは、実施の形態１における第２のｐ型不純物イオン注入工程（Ｓ５０：図３）において、第５領域１７ｂよりも広い開口幅を有するイオン注入マスクを用いて、第３領域１２ａに対してたとえばアルミニウムなどのｐ型不純物がイオン注入されることにより第２領域１７ａが形成される。これにより、第２領域１７ａの側面１７ａ２が、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出する第２領域１７ａが形成される。他の工程は、実施の形態１におけるＭＯＳＦＥＴの製造方法とほぼ同様である。
次に、実施の形態２に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の作用効果について説明する。
実施の形態２に係るＭＯＳＦＥＴ１によれば、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界をさらに狭窄することにより、ベース領域１３に対して直接高い電界がかからないようにすることができる。
実施の形態２に係るＭＯＳＦＥＴ１の製造方法によれば、第２領域１７ａの側面１７ａ２は、第５領域１７ｂの側面１７ｂ２からトレンチＴ１の側面Ｓ１に対して突出するように設けられている。これにより、第１領域１７ｃと第５領域１７ｂとにより電界を一旦狭窄した上で、第２領域１７ａで電界をさらに狭窄することにより、ベース領域１３に対して直接高い電界がかからないようにすることができる。
（実施の形態３）
次に、本発明の実施の形態３に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態３に係るＭＯＳＦＥＴは、トレンチＴ１の底部Ｂ１が第１領域１７ｃに接している点において実施の形態１に係るＭＯＳＦＥＴと異なっており、他の構成は、実施の形態１に係るＭＯＳＦＥＴとほぼ同様である。そのため、同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図１７を参照して、トレンチＴ１の底部Ｂ１は、第１領域１７ｃに接している。トレンチＴ１は、たとえば第３領域１２ａを貫通して第１領域１７ｃに至っていてもよい。つまり、トレンチＴ１の底部Ｂ１と、第１領域１７ｃとの間には、第３領域１２ａが設けられていなくてもよい。トレンチＴ１の底部Ｂ１は、第２領域１７ａと第５領域１７ｂとの境界面と同一平面に位置していてもよい。第１領域１７ｃがトレンチＴ１の底部Ｂ１と接することによって、トレンチＴ１の底部Ｂ１における電界集中を効果的に緩和することができる。
なお上記各実施の形態において、第１導電型はｎ型であり、かつ第２導電型はｐ型であるとして説明したが、第１導電型をｐ型とし、かつ第２導電型をｎ型としてもよい。炭化珪素半導体装置としてＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。炭化珪素半導体装置がＩＧＢＴの場合、第１電極１６はエミッタ電極であり、かつ第２電極２０はコレクタ電極であってもよい。トレンチＴ１の側面Ｓ１は、炭化珪素基板１０の第１の主面１０ａに対してほぼ垂直の場合について説明したが、トレンチＴ１の側面Ｓ１は、第１の主面１０ａに対して傾斜していてもよい。
実施の形態２に係るＭＯＳＦＥＴ（図１６参照）における距離ａ（第２の主面１０ｂに対して垂直な方向における、ベース領域１３と第１領域１７ｃとの間の距離）を変化させた場合におけるＭＯＳＦＥＴの特性オン抵抗および耐圧をシミュレーションによって計算した結果について説明する。距離ａの値を０．３μｍから２．５μｍまで変化させながら、ＭＯＳＦＥＴの特性オン抵抗および耐圧を計算した。距離ｂ（第２の主面１０ｂと平行な方向における、トレンチＴ１の側面Ｓ１と底部Ｂ１との接点と、第１領域１７ｃの側面１７ｃ２との距離）を０．２μｍとした。距離ｃ（第２の主面１０ｂと平行な方向における、第１領域１７ｃの側面１７ｃ２と、第２領域１７ａの側面１７ａ２との距離）を０．７μｍとした。第４領域１２ｃの不純物濃度を８×１０15ｃｍ-3とした。第６領域１２ｂの不純物濃度を４．８×１０16ｃｍ-3とした。第３領域１２ａの不純物濃度を４×１０16ｃｍ-3とした。第１領域１７ｃ、第２領域１７ａおよび第５領域１７ｂの各々の不純物濃度を２×１０18ｃｍ-3とした。ベース領域１３の不純物濃度を５×１０15ｃｍ-3とした。
図１８を参照して、距離ａと特性オン抵抗との関係および距離ａと耐圧との関係について説明する。図中において横軸は距離ａ（μｍ）を示し、左側縦軸がＭＯＳＦＥＴの特性オン抵抗（ｍΩｃｍ2）を示し、かつ右側縦軸はＭＯＳＦＥＴの耐圧（ｋＶ）を示している。図中において白丸はオン抵抗の値を示しており、白四角は耐圧の値を示している。
特性オン抵抗に関しては、距離ａが０．７μｍ以上２．５μｍ以下の範囲においては、特性オン抵抗はほぼ一定である。しかしながら、距離ａが０．７μｍ未満になると特性オン抵抗が徐々に大きくなり、距離ａが０．５μｍ未満になると特性オン抵抗が急激に増大する。なお、距離ａが０．３μｍの場合は、特性オン抵抗は６ｍΩｃｍ2を超えているため図１８には表示されていない。耐圧に関しては、距離ａが０．５μｍ以上２．５μｍ以下の範囲においては、耐圧はほぼ一定である。しかしながら、距離ａが０．５μｍ未満になると、オン抵抗が上昇する。ただし、第３領域１２ａおよび第６領域１２ｂの不純物濃度を、図１８のプロットの条件より１桁あげると、距離ａの下限は０．２μｍ程度となる。以上の結果より、高耐圧と低特性オン抵抗とを両立可能な距離ａの範囲は、０．２μｍ以上２μｍ以下であり、好ましくは０．６μｍ以上１．５μｍ以下であることが判明した。
実施の形態２に係るＭＯＳＦＥＴ（図１６参照）における距離ｂを変化させた場合におけるゲート酸化膜（ゲート絶縁膜１５）の最大電界およびＭＯＳＦＥＴの耐圧をシミュレーションによって計算した結果について説明する。距離ｂの値を−０．１μｍから０．５μｍまで変化させながら、ゲート酸化膜の最大電界およびＭＯＦＥＴの耐圧を計算した。なお、距離ｂの値が０とは、第１領域１７ｃの側面１７ｃ２と、トレンチＴ１の側面Ｓ１とが同一直線上に位置していることを意味する。距離ｂがマイナスの値は、第１領域１７ｃの側面１７ｃ２が、トレンチＴ１の側面Ｓ１から第５領域１７ｂに対して後退していることを意味している。距離ｂがプラスの値は、第１領域１７ｃの側面１７ｃ２が、トレンチＴ１の側面Ｓ１から第５領域１７ｂに対して突出していることを意味している。距離ａを０．６μｍとした。距離ｃを０．７μｍとした。第４領域１２ｃの不純物濃度を８×１０15ｃｍ-3とした。第６領域１２ｂの不純物濃度を４．８×１０16ｃｍ-3とした。第３領域１２ａの不純物濃度を４×１０16ｃｍ-3とした。第１領域１７ｃ、第２領域１７ａおよび第５領域１７ｂの各々の不純物濃度を２×１０18ｃｍ-3とした。ベース領域１３の不純物濃度を５×１０15ｃｍ-3とした。
図１９を参照して、距離ｂとゲート酸化膜の最大電界との関係および距離ｂと耐圧との関係について説明する。図中において横軸は距離ｂ（μｍ）を示し、左側縦軸がＭＯＳＦＥＴの特性オン抵抗（ｍΩｃｍ2）を示し、かつ右側縦軸はゲート酸化膜の最大電界（ＭＶ／ｃｍ）を示している。図中において白丸はオン抵抗の値を示しており、白四角はゲート酸化膜の最大電界の値を示している。
特性オン抵抗に関しては、距離ｂが−０．１μｍ以上０．４μｍ以下の範囲においては、特性オン抵抗はほぼ一定である。しかしながら、距離ｂが０．５μｍ以上になると特性オン抵抗が徐々に大きくなる。ゲート酸化膜の最大電界に関しては、距離ｂが０．１μｍ以上０．５μｍ以下の範囲においては、酸化膜の信頼性を維持できる最大電界３ＭＶ／ｃｍよりも十分低い最大電界強度を維持することができる。しかしながら、距離ａが０．１μｍ未満になると、ゲート酸化膜の最大電界強度が上昇する。以上の結果より、ゲート酸化膜の最大電界強度を信頼性を維持できる最大電界強度（３ＭＶ／ｃｍ）以下に維持しつつ低特性オン抵抗を達成可能な距離ｂの範囲は、０．１μｍ以上０．５μｍ以下であり、好ましくは０．２μｍ以上０．４μｍ以下であることが判明した。
実施の形態２に係るＭＯＳＦＥＴ（図１６参照）における距離ｃを変化させた場合におけるＭＯＳＦＥＴの特性オン抵抗および耐圧をシミュレーションによって計算した結果について説明する。距離ｃの値を０．１μｍから１．９μｍまで変化させながら、ＭＯＳＦＥＴの特性オン抵抗および耐圧を計算した。距離ａを０．６μｍとした。距離ｂを０．２μｍとした。距離ｄを１．５μｍとした。第４領域１２ｃの不純物濃度を８×１０15ｃｍ-3とした。第６領域１２ｂの不純物濃度を４．８×１０16ｃｍ-3とした。第３領域１２ａの不純物濃度を４×１０16ｃｍ-3とした。第１領域１７ｃ、第２領域１７ａおよび第５領域１７ｂの各々の不純物濃度を２×１０18ｃｍ-3とした。ベース領域１３の不純物濃度を５×１０15ｃｍ-3とした。
図２０を参照して、距離ｃと特性オン抵抗との関係および距離ｃと耐圧との関係について説明する。図中において横軸は距離ｃ（μｍ）を示し、左側縦軸がＭＯＳＦＥＴの特性オン抵抗（ｍΩｃｍ2）を示し、かつ右側縦軸はＭＯＳＦＥＴの耐圧を示している。図中において白丸はオン抵抗の値を示しており、白四角は耐圧の値を示している。
特性オン抵抗に関しては、距離ｃが０．７μｍ以上１．９μｍ以下の範囲においては、特性オン抵抗はほぼ一定である。しかしながら、距離ｂが０．６μｍになると特性オン抵抗が徐々に大きくなり、距離ｂが０．６μｍ未満になると特性オン抵抗の値が２０ｍΩｃｍ2超と急激に大きくなる。耐圧に関しては、距離ｃが０．１μｍ以上０．７μｍ以下の範囲においては、ほぼ一定の高い耐圧を維持することができる。距離ｃが０．７μｍを超えると耐圧は除去に低下し、距離ｃが１．７μｍ以上１．９μｍ以下の範囲ではほぼ一定の値を維持する。以上の結果より、高耐圧と低特性オン抵抗とを両立可能な距離ｃの範囲は、０．６μｍ以上１．５μｍ以下であり、好ましくは０．７μｍ以上１．０μｍ以下であることが判明した。
実施の形態２に係るＭＯＳＦＥＴ（図１６参照）における距離ｄを変化させた場合におけるＭＯＳＦＥＴの特性オン抵抗および耐圧をシミュレーションによって計算した結果について説明する。第１の場合（図２１参照）においては、距離ｃを０．８μｍとして、距離ｄの値を０．７μｍから１．５μｍまで変化させながら、ＭＯＳＦＥＴの特性オン抵抗および耐圧を計算した。第２の場合（図２２参照）においては、距離ｃを０．９μｍとして、距離ｄの値を０．９μｍから１．５μｍまで変化させた。双方の場合において、距離ａを０．６μｍとした。距離ｂを０．２μｍとした。第４領域１２ｃの不純物濃度を８×１０15ｃｍ-3とした。第６領域１２ｂの不純物濃度を４．８×１０16ｃｍ-3とした。第３領域１２ａの不純物濃度を４×１０16ｃｍ-3とした。第１領域１７ｃ、第２領域１７ａおよび第５領域１７ｂの各々の不純物濃度を２×１０18ｃｍ-3とした。ベース領域１３の不純物濃度を５×１０15ｃｍ-3とした。
図２１および図２２を参照して、距離ｄと特性オン抵抗との関係および距離ｄと耐圧との関係について説明する。図中において横軸は距離ｄ（μｍ）を示し、左側縦軸がＭＯＳＦＥＴの特性オン抵抗（ｍΩｃｍ2）を示し、かつ右側縦軸はＭＯＳＦＥＴの耐圧を示している。図中において白丸はオン抵抗の値を示しており、白四角は耐圧の値を示している。
図２１を参照して、距離ｄが０．７μｍ以上１．５μｍ以下の範囲においては、低い特性オン抵抗と高い耐圧を維持することができる。図２２を参照して、距離ｄが１．１μｍ以下の範囲においては、低い特性オン抵抗を維持しつつ高い耐圧を維持することができる。以上の結果より、高耐圧と低特性オン抵抗とを両立可能な距離ｄの範囲は、０．５μｍ以上１．５μｍ以下であり、好ましくは０．７μｍ以上１．５μｍ以下であり、さらに好ましくは０．７μｍ以上１．０μｍ以下であることが判明した。
実施の形態２に係るＭＯＳＦＥＴ（図１６参照）における第２不純物領域１３における不純物濃度を変化させた場合におけるＭＯＳＦＥＴの特性オン抵抗をシミュレーションによって計算した結果について説明する、第２不純物領域１３における不純物濃度の値を３×１０15ｃｍ-3から５×１０16ｃｍ-3まで変化させながら、ＭＯＳＦＥＴの特性オン抵抗を計算した。距離ｃを０．７μｍとした。
図２３を参照して、第２不純物領域の不純物濃度と特性オン抵抗との関係について説明する。図中において横軸は第２不純物領域の不純物濃度（ｃｍ-3）を示し、左側縦軸がＭＯＳＦＥＴの特性オン抵抗（ｍΩｃｍ2）を示している。
チャネルを形成する第２不純物領域１３は、不純物濃度が低いほど移動度が高くなる。実施の形態２に示すＭＯＳＦＥＴの構造によれば、第２不純物領域の不純物濃度を１×１０17ｃｍ-3以下にしても、第２不純物領域においてパンチスルーが発生することなく高い耐圧を維持することができる。第２不純物領域の不純物濃度を３×１０15ｃｍ-3まで下げた場合であっても耐圧を維持することが可能である。しかしながら、不純物濃度を３×１０15ｃｍ-3未満に低減しても、移動度を高くする効果がない一方で短チャネル効果が発生する。そのため、第２不純物領域１３の不純物濃度は、３×１０15ｃｍ-3以上３×１０16ｃｍ-3以下であることが望ましい。第１領域１７ｃ、第２領域１７ａおよび第５領域１７ｂの各々の不純物濃度は、耐圧を高く維持する観点から、１×１０18ｃｍ-3以上であることが好ましく、欠陥によるリーク電流を抑制する観点から、２×１０19ｃｍ-3以下であることが好ましい。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 炭化珪素半導体装置（ＭＯＳＦＥＴ）、５ 炭化珪素エピタキシャル層、１０ 炭化珪素基板、１０ａ 第１の主面、１０ｂ 第２の主面、１１ 炭化珪素単結晶基板、１２ ドリフト領域（第１不純物領域）、１２ａ 第３領域、１２ｂ 第６領域、１２ｃ 第４領域、１３ ベース領域（第２不純物領域）、１４ ソース領域（第３不純物領域）、１５ ゲート絶縁膜、１６ 第１電極（ソース電極）、１７ 第４不純物領域（埋込領域）、１７ａ２，１７ｂ２，１７ｃ２，Ｓ１ 側面、１７ａ１，１７ｃ１ 面、１７ａ 第２領域、１７ｂ 第５領域、１７ｃ 第１領域、１７ｄ 接続部、１８ コンタクト領域、１９ ソース配線、２０ 第２電極（ドレイン電極）、２１ 層間絶縁膜、２２ バッファ層、２４，４３ 保護膜、２７ ゲート電極、４１ イオン注入マスク、４２ スルー膜、４４ エッチングマスク、Ｂ１ 底部、ＣＨ チャネル領域、Ｔ１ トレンチ、ａ，ｂ，ｃ，ｄ 距離。

Claims (19)

  1. 第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板を備え、
    前記炭化珪素基板は、第１導電型を有する第１不純物領域と、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域と、前記第１導電型を有し、前記第２不純物領域によって前記第１不純物領域から隔てられた第３不純物領域と、前記第２導電型を有し、かつ前記第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含み、
    前記炭化珪素基板の前記第１の主面には、前記第１の主面と連接する側面と、前記側面と連接する底部とを有するトレンチが形成されており、
    前記第４不純物領域は、前記トレンチの前記底部と前記第２不純物領域の一部とに対面する第１領域と、前記第２不純物領域に対面する第２領域とを含み、
    前記第１不純物領域は、前記トレンチの前記側面と、前記第２不純物領域と、前記第１領域と、前記第２領域とに接する第３領域と、前記第３領域よりも前記第２の主面側に位置し、前記第３領域と電気的に接続され、かつ前記第３領域よりも低い不純物濃度を有する第４領域とを含み、
    前記第２の主面に対面する前記第１領域の面は、前記第２の主面に対面する前記第２領域の面よりも、前記第２の主面に対して垂直な方向において前記第２の主面側に位置しており、さらに、
    前記トレンチの前記側面において、前記第３領域と、前記第２不純物領域と、前記第３不純物領域とに接するゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    前記第１の主面側において、前記第３不純物領域と電気的に接続された第１電極と、
    前記第２の主面側において、前記第４領域と電気的に接続された第２電極とを備え、
    前記第４不純物領域は、前記第１電極と電気的に接続されており、
    前記第４不純物領域は、前記第２領域から見て、前記第２不純物領域と反対側に位置し、かつ前記第２領域と接する第５領域をさらに含み、
    前記第２領域の側面は、前記第５領域の側面から前記トレンチの側面に対して突出するように設けられている、炭化珪素半導体装置。
  2. 第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板を備え、
    前記炭化珪素基板は、第１導電型を有する第１不純物領域と、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域と、前記第１導電型を有し、前記第２不純物領域によって前記第１不純物領域から隔てられた第３不純物領域と、前記第２導電型を有し、かつ前記第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含み、
    前記炭化珪素基板の前記第１の主面には、前記第１の主面と連接する側面と、前記側面と連接する底部とを有するトレンチが形成されており、
    前記第４不純物領域は、前記トレンチの前記底部と前記第２不純物領域の一部とに対面する第１領域と、前記第２不純物領域に対面する第２領域とを含み、
    前記第１不純物領域は、前記トレンチの前記側面と、前記第２不純物領域と、前記第１領域と、前記第２領域とに接する第３領域と、前記第３領域よりも前記第２の主面側に位置し、前記第３領域と電気的に接続され、かつ前記第３領域よりも低い不純物濃度を有する第４領域とを含み、
    前記第２の主面に対面する前記第１領域の面は、前記第２の主面に対面する前記第２領域の面よりも、前記第２の主面に対して垂直な方向において前記第２の主面側に位置しており、さらに、
    前記トレンチの前記側面において、前記第３領域と、前記第２不純物領域と、前記第３不純物領域とに接するゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    前記第１の主面側において、前記第３不純物領域と電気的に接続された第１電極と、
    前記第２の主面側において、前記第４領域と電気的に接続された第２電極とを備え、
    前記第４不純物領域は、前記第１電極と電気的に接続されており、
    前記第４不純物領域は、前記第２領域から見て、前記第２不純物領域と反対側に位置し、かつ前記第２領域と接する第５領域をさらに含み、
    前記第２領域の側面は、前記第５領域の側面から前記トレンチの側面とは反対側に後退するように設けられている、炭化珪素半導体装置。
  3. 前記第２の主面に対して垂直な方向における、前記第２不純物領域と前記第１領域との間の距離は、０．２μｍ以上２μｍ以下である、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記第２の主面と平行な方向における、前記トレンチの前記側面と前記底部との接点と、前記第１領域の側面との距離は、０．１μｍ以上０．５μｍ以下である、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記第２の主面と平行な方向における、前記第１領域の側面と、前記第２領域の側面との距離は、０．６μｍ以上１．５μｍ以下である、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記第３領域の不純物濃度は、１×１０16ｃｍ-3以上４×１０17ｃｍ-3以下である、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記第２不純物領域の不純物濃度は、１×１０15ｃｍ-3以上４×１０17ｃｍ-3以下である、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置。
  8. 第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板を準備する工程を備え、
    前記炭化珪素基板は、第１導電型を有する第１不純物領域と、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域と、前記第１導電型を有し、前記第２不純物領域によって前記第１不純物領域から隔てられた第３不純物領域と、前記第２導電型を有し、かつ前記第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含み、
    前記炭化珪素基板の前記第１の主面には、前記第１の主面と連接する側面と、前記側面と連接する底部とを有するトレンチが形成されており、
    前記第４不純物領域は、前記トレンチの前記底部と前記第２不純物領域の一部とに対面する第１領域と、前記第２不純物領域に対面する第２領域とを含み、
    前記第１不純物領域は、前記トレンチの前記側面と、前記第２不純物領域と、前記第１領域と、前記第２領域とに接する第３領域と、前記第３領域よりも前記第２の主面側に位置し、前記第３領域と電気的に接続され、かつ前記第３領域よりも低い不純物濃度を有する第４領域とを含み、
    前記第２の主面に対面する前記第１領域の面は、前記第２の主面に対面する前記第２領域の面よりも、前記第２の主面に対して垂直な方向において前記第２の主面側に位置しており、さらに、
    前記トレンチの前記側面において、前記第３領域と、前記第２不純物領域と、前記第３不純物領域とに接するゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記第１の主面側において、前記第３不純物領域と電気的に接続される第１電極を形成する工程と、
    前記第２の主面側において、前記第４領域と電気的に接続される第２電極を形成する工程とを備え、
    前記第４不純物領域は、前記第１電極と電気的に接続されており、
    前記炭化珪素基板を形成する工程は、
    エピタキシャル成長により前記第４領域を形成する工程と、
    前記第４領域に対してイオン注入を行うことにより、前記第１領域を形成する工程と、
    エピタキシャル成長により前記第１領域上に前記第３領域を形成する工程と、
    前記第３領域に対してイオン注入を行うことにより、前記第２領域を形成する工程とを含む、炭化珪素半導体装置の製造方法。
  9. 前記炭化珪素基板を形成する工程は、前記第４領域に対してイオン注入を行うことにより、前記第１導電型を有し、かつ前記第４領域よりも高い不純物濃度を有する第６領域を形成する工程をさらに含み、
    前記第３領域を形成する工程において、前記第１領域および前記第６領域の各々上に前記第３領域が形成される、請求項８に記載の炭化珪素半導体装置の製造方法。
  10. 第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板を準備する工程を備え、
    前記炭化珪素基板は、第１導電型を有する第１不純物領域と、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域と、前記第１導電型を有し、前記第２不純物領域によって前記第１不純物領域から隔てられた第３不純物領域と、前記第２導電型を有し、かつ前記第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含み、
    前記炭化珪素基板の前記第１の主面には、前記第１の主面と連接する側面と、前記側面と連接する底部とを有するトレンチが形成されており、
    前記第４不純物領域は、前記トレンチの前記底部と前記第２不純物領域の一部とに対面する第１領域と、前記第２不純物領域に対面する第２領域とを含み、
    前記第１不純物領域は、前記トレンチの前記側面と、前記第２不純物領域と、前記第１領域と、前記第２領域とに接する第３領域と、前記第３領域よりも前記第２の主面側に位置し、前記第３領域と電気的に接続され、かつ前記第３領域よりも低い不純物濃度を有する第４領域とを含み、
    前記第２の主面に対面する前記第１領域の面は、前記第２の主面に対面する前記第２領域の面よりも、前記第２の主面に対して垂直な方向において前記第２の主面側に位置しており、さらに、
    前記トレンチの前記側面において、前記第３領域と、前記第２不純物領域と、前記第３不純物領域とに接するゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記第１の主面側において、前記第３不純物領域と電気的に接続される第１電極を形成する工程と、
    前記第２の主面側において、前記第４領域と電気的に接続される第２電極を形成する工程とを備え、
    前記第４不純物領域は、前記第１電極と電気的に接続されており、
    前記炭化珪素基板を形成する工程は、
    エピタキシャル成長により前記第４領域を形成する工程と、
    エピタキシャル成長により前記第３領域を前記第４領域上に形成する工程と、
    第１注入エネルギーで前記第４領域内にイオン注入を行うことにより、前記第４領域に接する前記第１領域を形成する工程と、
    前記第１注入エネルギーよりも低い第２注入エネルギーで前記第３領域内にイオン注入を行うことにより、前記第３領域に接する前記第２領域を形成する工程とを含む、炭化珪素半導体装置の製造方法。
  11. 前記炭化珪素基板を形成する工程は、エピタキシャル成長により、前記第２領域および前記第３領域の双方に接する前記第２不純物領域を形成する工程をさらに含む、請求項８〜請求項１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  12. 前記第４不純物領域は、前記第２領域から見て、前記第２不純物領域と反対側に位置し、かつ前記第２領域と接する第５領域をさらに含む、請求項８〜請求項１１のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  13. 前記第２領域の側面は、前記第５領域の側面から前記トレンチの側面に対して突出するように設けられている、請求項１２に記載の炭化珪素半導体装置の製造方法。
  14. 前記第２領域の側面は、前記第５領域の側面から前記トレンチの側面とは反対側に後退するように設けられている、請求項１２に記載の炭化珪素半導体装置の製造方法。
  15. 前記第２の主面に対して垂直な方向における、前記第２不純物領域と前記第１領域との間の距離は、０．２μｍ以上２μｍ以下である、請求項８〜請求項１４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  16. 前記第２の主面と平行な方向における、前記トレンチの前記側面と前記底部との接点と、前記第１領域の側面との距離は、０．１μｍ以上０．５μｍ以下である、請求項８〜請求項１５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  17. 前記第２の主面と平行な方向における、前記第１領域の側面と、前記第２領域の側面との距離は、０．６μｍ以上１．５μｍ以下である、請求項８〜請求項１６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  18. 前記第３領域は、イオン注入により形成される、請求項８に記載の炭化珪素半導体装置の製造方法。
  19. 前記第２不純物領域は、イオン注入により形成される、請求項８〜請求項１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
JP2016531390A 2014-06-30 2015-06-30 炭化珪素半導体装置およびその製造方法 Active JP6579104B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014134898 2014-06-30
JP2014134898 2014-06-30
PCT/JP2015/068803 WO2016002766A1 (ja) 2014-06-30 2015-06-30 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2016002766A1 JPWO2016002766A1 (ja) 2017-04-27
JP6579104B2 true JP6579104B2 (ja) 2019-09-25

Family

ID=55019298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016531390A Active JP6579104B2 (ja) 2014-06-30 2015-06-30 炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9954054B2 (ja)
JP (1) JP6579104B2 (ja)
WO (1) WO2016002766A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6741010B2 (ja) * 2015-09-09 2020-08-19 住友電気工業株式会社 炭化珪素半導体装置
DE112016003510B4 (de) 2015-10-16 2023-11-16 Fuji Electric Co., Ltd. HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
JP6708954B2 (ja) * 2016-03-31 2020-06-10 住友電気工業株式会社 炭化珪素半導体装置
DE112017002020B4 (de) * 2016-04-14 2023-03-02 National Institute Of Advanced Industrial Science And Technology Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben
JP6750300B2 (ja) * 2016-05-16 2020-09-02 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6766512B2 (ja) * 2016-08-05 2020-10-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6802454B2 (ja) * 2016-08-05 2020-12-16 富士電機株式会社 半導体装置およびその製造方法
US10622446B2 (en) * 2016-08-05 2020-04-14 Fuji Electric Co., Ltd. Silicon carbide based power semiconductor device with low on voltage and high speed characteristics
JP6806162B2 (ja) * 2016-11-11 2021-01-06 住友電気工業株式会社 炭化珪素半導体装置
JP6848382B2 (ja) * 2016-11-16 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6853977B2 (ja) * 2017-01-16 2021-04-07 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
JP6871058B2 (ja) * 2017-05-22 2021-05-12 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7059556B2 (ja) * 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
JP7057555B2 (ja) * 2017-11-29 2022-04-20 国立研究開発法人産業技術総合研究所 半導体装置
JP7139596B2 (ja) * 2017-12-06 2022-09-21 富士電機株式会社 半導体装置及びその製造方法
JP7062946B2 (ja) * 2017-12-25 2022-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6910944B2 (ja) * 2017-12-27 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置
JP7277546B2 (ja) * 2018-01-29 2023-05-19 ルネサスエレクトロニクス株式会社 半導体装置
JP7106882B2 (ja) * 2018-02-09 2022-07-27 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2019186785A1 (ja) 2018-03-28 2019-10-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP7073873B2 (ja) * 2018-04-13 2022-05-24 株式会社デンソー スイッチング素子
JP7056482B2 (ja) * 2018-09-10 2022-04-19 住友電気工業株式会社 炭化珪素半導体装置
JP7271659B2 (ja) * 2018-10-18 2023-05-11 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法
JP7542936B2 (ja) 2019-03-22 2024-09-02 富士電機株式会社 絶縁ゲート型半導体装置
JP7343315B2 (ja) 2019-07-05 2023-09-12 株式会社日立製作所 炭化ケイ素半導体装置
IT201900013416A1 (it) * 2019-07-31 2021-01-31 St Microelectronics Srl Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica
WO2022131084A1 (ja) * 2020-12-18 2022-06-23 住友電気工業株式会社 炭化珪素半導体装置
EP4145533A4 (en) 2020-12-24 2024-05-01 Fuji Electric Co., Ltd. INSULATED GATE TYPE SEMICONDUCTOR DEVICE
WO2022137789A1 (ja) 2020-12-24 2022-06-30 富士電機株式会社 絶縁ゲート型半導体装置
JP2023013100A (ja) * 2021-07-15 2023-01-26 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US20240234495A1 (en) * 2023-01-05 2024-07-11 Wolfspeed, Inc. Gate trench power semiconductor devices having self-aligned trench shielding regions and related methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098188A (ja) * 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
US6342709B1 (en) * 1997-12-10 2002-01-29 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
JP4738562B2 (ja) * 2000-03-15 2011-08-03 三菱電機株式会社 半導体装置の製造方法
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP5037103B2 (ja) 2006-12-06 2012-09-26 三菱電機株式会社 炭化珪素半導体装置
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8525254B2 (en) * 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device
JP2012169384A (ja) 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5790573B2 (ja) * 2012-04-03 2015-10-07 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5884617B2 (ja) 2012-04-19 2016-03-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2016002766A1 (ja) 2017-04-27
WO2016002766A1 (ja) 2016-01-07
US20170141186A1 (en) 2017-05-18
US9954054B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
JP6579104B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6627757B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6287469B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6237408B2 (ja) 炭化珪素半導体装置およびその製造方法
US9362121B2 (en) Method of manufacturing a silicon carbide semiconductor device
US9716157B2 (en) Silicon carbide semiconductor device
JP6508369B2 (ja) 炭化珪素半導体装置およびその製造方法
US11233125B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US9786741B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
WO2017051616A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5626037B2 (ja) 半導体装置の製造方法
US20130134442A1 (en) Semiconductor device and method for manufacturing same
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
US8772139B2 (en) Method of manufacturing semiconductor device
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP2020035807A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190812

R150 Certificate of patent or registration of utility model

Ref document number: 6579104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250