JP6402461B2 - マルチフェーズ電源装置 - Google Patents

Description

この発明は、並列接続された複数のＤＣ／ＤＣコンバータを有するマルチフェーズ電源装置に関する。

携帯端末機器は、その高性能化及び高機能化にともない、より小型化することが求められるとともに、より大きな電力が必要とされている。このため、携帯端末機器に搭載されるＤＣ／ＤＣコンバータは、より小さく、大電力を扱うことができ、高効率であることが求められている。

この課題の解決策の１つとして、複数のＤＣ／ＤＣコンバータを並列に動作させるマルチフェーズ電源装置が既に知られている。複数のコンバータを並列接続し、これらの複数のコンバータの変換（スイッチング）タイミングを等間隔にずらしたうえで、出力を足し合わせることにより、リップルを低減できるため、出力に必要なフィルタを構成する受動素子を小型化することが容易という利点がある。

また、並列化することで損失による熱の発生を各ＤＣ／ＤＣコンバータに分散させることが可能となり、個々のＤＣ／ＤＣコンバータに対する放熱性能の要求が緩和され、小型化が容易になるという利点がある。さらに、軽負荷（消費電流が少ない状態の各種回路ニット）を駆動するとき、いくつかのＤＣ／ＤＣコンバータを休止させることで、全体として電力変換効率を向上させることができ、軽負荷から重負荷までの幅広い負荷で高い効率をたもつことができる利点がある。

このマルチフェーズ電源装置の具体例として、例えば特許文献１のものが知られている。

この特許文献１に記載のマルチフェーズ電源装置は、出力端子から出力される総電流を検出する電流検出回路と、この電流検出回路が検出する総電流に応じて動作させるＤＣ／ＤＣコンバータの個数を制御する制御回路とを備えている。

このようなマルチフェーズ電源装置にあっては、制御回路は、総電流に基づいて駆動させるＤＣ／ＤＣコンバータの適正な個数を求めるために演算処理を行ったりする。

このため、負荷が急激に大きく変動したとき、休止しているＤＣ／ＤＣコンバータの全てを起動させる場合、その演算処理のために電流検出回路が大きな変動を検出してから休止中の全てのＤＣ／ＤＣコンバータが駆動するまでに長時間要してしまう。このため出力電圧が低下してしまい、直ぐに元の出力電圧に戻らないという問題がある。

この発明は、出力電圧が大きく変動した際に、休止しているＤＣ／ＤＣコンバータの全てを短時間で起動させることのできるマルチフェーズ電源装置を提供することにある。

請求項１に係る発明は、並列接続された複数のＤＣ／ＤＣコンバータを備え、負荷の大きさに応じて動作するＤＣ／ＤＣコンバータの数を変えて前記負荷に一定の出力電圧を印加するマルチフェーズ電源装置であって、
前記負荷に流れる出力電流を検出する電流検出手段と、
この電流検出手段が検出した検出電流に基づいて、駆動させるＤＣ／ＤＣコンバータ数を判断するとともにこの判断に応じて休止中のＤＣ／ＤＣコンバータを起動させる第１起動信号を出力する第１起動信号出力系統と、
前記出力電圧が設定電圧以下になった際に、休止中のＤＣ／ＤＣコンバータを起動させる第２起動信号を出力する第２起動信号出力系統と、
前記複数のＤＣ／ＤＣコンバータ内において各ＤＣ／ＤＣコンバータの間に入力される基準クロックとは非同期で動作する論理回路を有し、
前記論理回路は、前記第２起動信号出力系統が、前記出力電圧が設定電圧以下となった場合、前記検出電流が閾値より大きくなってから第１起動信号が出力されるまでの時間よりも短い時間で第２起動信号を出力することを特徴とする。

この発明によれば、出力電圧が急激に大きく変動した際、この変動の検出とほぼ同時に、休止中のＤＣ／ＤＣコンバータの全てを起動させることができる。

この発明に係るマルチフェーズ電源装置の実施例の構成を示したブロック図である。 図１に示すマルチフェーズ電源装置のＤＣ／ＤＣコンバータの一部の構成を示したブロック図である。 ＤＣ／ＤＣコンバータの制御回路の動作を示すフロー図である。 図１に示すマルチフェーズ電源装置のＤＣ／ＤＣコンバータの他の部分の構成を示した制御回路を具体的に示したブロック図である。 図３に示すＤＣ／ＤＣコンバータの制御回路の一部の構成を示した回路図である。 図３に示す制御回路の動作を示したフロー図である。 出力電圧の変動と誤差検出回路の出力信号と動作信号との関係を示したタイムチャートである。 負荷が急に変化した場合のＤＣ／ＤＣコンバータの動作を示したタイムチャートである。 負荷が緩やかに変化した場合のＤＣ／ＤＣコンバータの動作を示したタイムチャートである。 第２実施例のマルチフェーズ電源装置の構成を示したブロック図である。 第２実施例のマルチフェーズ電源装置の構成を示したブロック図である。

以下、この発明に係るマルチフェーズ電源装置の実施の形態である実施例を図面に基づいて説明する。

［第１実施例］
図１に並列接続された複数のＤＣ／ＤＣコンバータ１〜４を備えたマルチフェーズ電源装置１０を示す。

このマルチフェーズ電源装置１０は、各ＤＣ／ＤＣコンバータ１〜４の出力端子１ａ〜４ａに接続されたインダクタＬ１〜Ｌ４と、出力端子１０Ａに接続されたコンデンサＣ０とを備えている。６は出力端子１０Ａに接続された負荷である。

各ＤＣ／ＤＣコンバータ１〜４は、端子１ｂ〜１ｆ,２ｂ〜２ｆ,３ｂ〜３ｆ,４ｂ〜４ｆを有している。そして、ＤＣ／ＤＣコンバータ（マスタＤＣ／ＤＣコンバータ）１の端子１ｂが入力電圧Ｖinの電圧源Ｖｃに接続されており、ＤＣ／ＤＣコンバータ１は常時動作するマスタ用のコンバータとして機能するようになっている。

ＤＣ／ＤＣコンバータ４の端子４ｆは接地され、ＤＣ／ＤＣコンバータ１〜３の端子１ｆ〜３ｆがＤＣ／ＤＣコンバータ（スレーブＤＣ／ＤＣコンバータ）２〜４の端子２ｂ〜４ｂにそれぞれ接続されている。また、ＤＣ／ＤＣコンバータ１〜４の端子１ｃ〜４ｃは互いに接続され、端子１ｄ〜４ｄも互いに接続されている。ＤＣ／ＤＣコンバータ１〜４の端子１ｅ〜４ｅは電圧源Ｖｃに接続されている。そして、ＤＣ／ＤＣコンバータ２〜４がスレーブ用のコンバータとして機能する。

マスタ用のＤＣ／ＤＣコンバータ１は、基準クロックを生成してスレーブ用のＤＣ／ＤＣコンバータ２〜４に送信する機能と、出力電流Ｉout（図３参照）を示す電圧信号Ｖsenseを送信する機能を有する。スレーブ用のＤＣ／ＤＣコンバータ２〜４は、マスタ用のＤＣ／ＤＣコンバータ１からクロックを受信して、そのクロックに基づいてスイッチング動作等の処理を実行する機能を有する。スレーブ用のＤＣ／ＤＣコンバータ２〜４は、マスタ用のＤＣ／ＤＣコンバータ１からの出力電流Ｉout１（Ｉout）を示す電圧信号Ｖsense１（Ｖsense）と自身の出力電流Ｉout２〜４を示す電圧信号Ｖsense２〜４とを比較する。この比較により、マスタ用のＤＣ／ＤＣコンバータ１と同じ出力電流Ｉoutになるように出力電流Ｉout２〜４を制御する機能を有する。

マスタ用のＤＣ／ＤＣコンバータ１は、端子１ｄ及び端子１ｃからそれぞれ、基準クロック及び出力電流Ｉoutを示す電圧信号Ｖsenseを他のスレーブ用のＤＣ／ＤＣコンバータ２〜４へ送信する。

マルチフェーズ電源装置１０は、動作中において、常に出力電流を発生する１つのマスタ用のＤＣ／ＤＣコンバータ１と、出力電流を発生する動作状態と出力電流を発生しない休止状態とを有するスレーブ用のＤＣ／ＤＣコンバータ２〜４とを含む。

ＤＣ／ＤＣコンバータ１〜４は、共通の直流の電圧源Ｖｃから入力電圧Ｖｉｎを取得し、各出力電流Ｉout１〜Ｉout４（図３参照）をインダクタＬ１〜Ｌ４を介してコンデンサＣ０に送る。インダクタＬ１〜Ｌ４及びコンデンサＣ０はフィルタを構成し、このフィルタにより平滑化された電圧が、マルチフェーズ電源装置１０の出力電圧Ｖoutとして負荷６に供給される。また、ＤＣ／ＤＣコンバータ１〜４のそれぞれは、その出力電流Ｉout１〜Ｉout４の大きさと、出力電圧Ｖoutとを内部でモニタリングする。

ＤＣ／ＤＣコンバータ１は、ＤＣ／ＤＣコンバータ１の出力電流の大きさを示す電圧信号Ｖsense１（Ｖsense）を他のＤＣ／ＤＣコンバータ２〜４に送る。ＤＣ／ＤＣコンバータ２〜４は、その出力電流Ｉout２〜Ｉout４がマスタ用のＤＣ／ＤＣコンバータ１の出力電流Ｉout１と等しくなるように動作し、これにより、全てのＤＣ／ＤＣコンバータ１〜４の出力電流Ｉout１〜Ｉout４が等しくなる。

図２はＤＣ／ＤＣンバータ１〜４の一部分を示すものであり、この一部分は動作しているＤＣ／ＤＣコンバータ数の検出及び伝達処理を行うための回路部分を示すブロック図である。図２において、各ＤＣ／ＤＣコンバータ１〜４は、制御回路３２と、電流／電圧変換器３３と、Ａ／Ｄ変換器３４と、可変電流源３５と、マスタ判別回路３６と、クロックＰＷＭ変調回路３７と、クロックＰＷＭ復調回路３８とを備えて構成される。

電流／電圧変換器３３は、端子Ｉｓｉｎｋから流入する電流を当該電流に対応するアナログ電圧に変換し、Ａ／Ｄ変換器３４は変換されたアナログ電圧をデジタル値に変換して制御回路３２Ｂに出力する。

制御回路３２Ｂは、マスタ判別回路３６がマスタであると判断した場合、動作コンバータ数を検出し、この検出した動作コンバータ数に応じてクロックをＰＷＭ変調して他の制御回路３２Ｂへ伝達する。

上記の検出及び伝達処理は、図２Ａに示すフロー図に従って行われる。ここでは、その説明は省略する。

スレーブのＤＣ／ＤＣコンバータ２〜４の各制御回路３２は、上記処理によって設定された電流値を、電流値の設定信号を用いて可変電流源３５に設定する。この設定した当該電流値を有する電流を可変電流源３５から端子２ｂ〜４ｂを介して別のＤＣ／ＤＣコンバータ１〜３に流す。

マスタ判別回路３６は、端子１ｂ〜４ｂに入力電圧Ｖｉｎの電圧源Ｖｃが接続されているとき、自身がマスタのコンバータであると判断し、接続されていないときにはマスタのコンバータでないと判断する。ここでは、ＤＣ／ＤＣコンバータ１の端子１ｂに電圧源Ｖｃが接続されているので、ＤＣ／ＤＣコンバータ１のマスタ判別回路３６がマスタであると判断する。

マスタと判断したＤＣ／ＤＣコンバータ１のクロックＰＷＭ変調回路３７は、制御回路３２で検出されたＤＣ／ＤＣコンバータの動作数の情報に基づいてクロックをＰＷＭ変調して出力する。

スレーブ用のＤＣ／ＤＣコンバータ２〜４のクロックＰＷＭ復調回路３８は、クロックを受信してＰＷＭ復調することにより動作コンバータ数の情報を得てその情報を制御回路３２に出力する。なお、クロックＰＷＭ変調回路３７はマスタのコンバータのときに動作し、クロックＰＷＭ復調回路３８はスレーブのコンバータのときに動作する。

図３はＤＣ／ＤＣンバータ１〜４の他の部分の構成を示すブロック図である。図３において、ＤＣ／ＤＣコンバータ１〜４は、基準電圧源Ｅ１〜Ｅ４、誤差検出回路２１、三角波発生回路２２、比較器２３、ドライバ回路２４、スイッチ素子ＳＷ３，ＳＷ４及び電流センサ（電流検出手段）１５Ａ〜１５Ｄを有している。電流センサ１５Ａ〜１５Ｄは、検出した出力電流(検出電流)に応じた電圧の電圧信号Ｖsense１〜４として出力するようになっている。

また、ＤＣ／ＤＣコンバータ１〜４は、誤差検出回路（変動電圧検出手段）２１、目標誤差電圧発生回路２６、比較器２７，２８、加算器２９，３１、積分器３０、比較器１１〜１３、スイッチ４０,４１を有している。

誤差検出回路２１は、基準電圧Ｖref２と出力電圧Ｖoutとの差に応じた第１の誤差電圧Ｖerror１を出力する。
［比較器１１］
比較器（第２比較手段）１１は、誤差検出回路２１から出力される第１の誤差電圧Ｖerror１と後述する閾値電圧（設定電圧）Ｖａｉｍ２とを比較して第１の誤差電圧Ｖerror１が閾値電圧Ｖａｉｍ２を越えると、比較信号（第２比較信号）ｇ３を出力する。すなわち、比較器１１は、出力電圧Ｖoutが設定電圧以下になった際にＨレベルの比較信号ｇ３を出力する。
［比較器１２］
比較器１２は、電圧信号Ｖsense（Ｖsense１）と閾値Ｖthｄとを比較して電圧信号Ｖsenseが閾値Ｖthｄ以下になるとＨレベルの比較信号ｇ１を出力するようになっている。
［比較器１３］
比較器（第１比較手段）１３は、電圧信号Ｖsenseと閾値Ｖthu（＞Ｖthd）とを比較して電圧信号Ｖsenseが閾値Ｖthu以上になるとＨレベルの比較信号（第１比較信号）ｇ２を出力するようになっている。

マスタ用のＤＣ／ＤＣコンバータ１では、スイッチ４０がオンし、スイッチ４１がオフし、電圧信号Ｖsenseが電圧信号Ｖsense１と等しくなり、比較器１１〜１３,２８は動作しないようになる。

スレーブ用のＤＣ／ＤＣコンバータ２〜４は、スイッチ４０がオフし、スイッチ４１がオンする。このため、比較器２８は電圧信号Ｖsense（ＤＣ／ＤＣコンバータ１の電圧信号Ｖsense１）とＤＣ／ＤＣコンバータ２〜４の内部の電圧信号Ｖsense２〜Ｖsense４とを比較し、その差を増幅したＶerror３を出力する。
［目標誤差電圧発生回路］
目標誤差電圧発生回路２６は、誤差検出回路２１の第１の誤差電圧Ｖerror１の目標値（ＤＣ／ＤＣコンバータ１〜４が動作状態にあるときの理想値）である目標誤差電圧Ｖａｉｍと、この目標誤差電圧Ｖａｉｍより高い閾値電圧Ｖａｉｍ２を発生する。この閾値電圧Ｖａｉｍ２は、後述する設定電圧に対応する。

比較器２７は、第１の誤差電圧Ｖerror１と目標誤差電圧Ｖａｉｍとの誤差を示す第２の誤差電圧Ｖerror２を出力する。
［比較器２８］
ＤＣ／ＤＣコンバータ２の比較器２８は、ＤＣ／ＤＣコンバータ１の出力電流Ｉout１を示す電圧信号Ｖsense１と、ＤＣ／ＤＣコンバータ２の出力電流Ｉout２を示す電圧信号Ｖsense２との誤差を示す第３の誤差電圧Ｖerror３を発生する。他のＤＣ／ＤＣコンバータ３,４の比較器２８も同様である。
［制御回路］
制御回路３２は、図４に示すように、同期回路（第１起動信号出力手段：判断処理回路）５０と、非同期回路（第２起動信号出力手段）６０と、オア回路７０とを有している。
［同期回路］
同期回路５０は、デジタル処理を行うデジタル回路で構成され、電圧信号Ｖsense１を閾値Ｖthｄ,Ｖthｕと比較した結果の比較信号ｇ１,ｇ２とに基づいてＤＣ／ＤＣコンバータ２〜４を動作状態または休止状態に切り換える。なお、コンバータ１の比較器１１〜１３は動作させないように設定される。

ＤＣ／ＤＣコンバータ２の同期回路５０は、ＤＣ／ＤＣコンバータ２が動作状態にあるとき、電圧信号Ｖsense１が予め決められた閾値Ｖthd未満になると、負荷６の電力消費量が減少したと判断し、ＤＣ／ＤＣコンバータ２を休止状態に切り換える。すなわち、同期回路５０は、比較器１２からＨレベルの比較信号ｇ１が出力されると、ＤＣ／ＤＣコンバータ２を休止状態に切り換える。

同期回路５０は、ＤＣ／ＤＣコンバータ２が休止状態にあるとき、電圧信号Ｖsense１が予め決められた閾値Ｖthuを越えて増大すると、負荷６の電力消費量が増大したと判断する。すなわち、同期回路５０は、電圧信号Ｖsense１が閾値Ｖthuを越えて比較器１３からＨレベルの比較信号（アップ信号）ｇ２が出力されると、Ｈレベルの起動信号（第１起動信号）Ｇａを出力してＤＣ／ＤＣコンバータ２を動作状態に切り換える。また、同期回路５０は、起動信号ＧａがＬレベルからＨレベルに切り換わってからしばらくの間、Ｈレベルのホールド信号ｇ４を出力し、しばらく時間が経過すると、ホールド信号ｇ４をＬレベルにする。

同期回路５０は、ＤＣ／ＤＣコンバータ２が動作状態及び休止状態のいずれにあるかに応じて、ＤＣ／ＤＣコンバータ２内の各構成要素のオン／オフを制御する。

ＤＣ／ＤＣコンバータ２が動作状態にあるとき、比較器２７及び目標誤差電圧発生回路２６のみが機能を停止し、他の構成要素は動作している。従って、このとき、第３の誤差電圧Ｖerror３が積分器３０によって積分されて電圧調整値Ｖａｄｊｕｓｔになり、基準電圧Ｖｒｅｆ１と電圧調整値Ｖａｄｊｕｓｔとの和が基準電圧Ｖｒｅｆ２として誤差検出回路２１に入力される。言い換えると、ＤＣ／ＤＣコンバータ２が動作状態にあるとき、誤差検出回路２１は、基準電圧Ｖｒｅｆ１と積分された第３の誤差電圧Ｖerror３との和を、誤差検出回路２１の基準電圧Ｖｒｅｆ２として使用する。

一方、ＤＣ／ＤＣコンバータ２が休止状態にあるとき、誤差検出回路２１、比較器２７、目標誤差電圧発生回路２６、加算器２９，３１、積分器３０、基準電圧源Ｅ２、及び制御回路３２のみが動作し、他の構成要素は機能を停止している。従って、このとき、第２の誤差電圧Ｖerror２が積分器３０によって積分されて電圧調整値Ｖａｄｊｕｓｔになり、基準電圧Ｖｒｅｆ１と電圧調整値Ｖａｄｊｕｓｔとの和が基準電圧Ｖｒｅｆ２として誤差検出回路２１に入力される。言い換えると、ＤＣ／ＤＣコンバータ２が休止状態にあるとき、誤差検出回路２１は、基準電圧Ｖｒｅｆ１と積分された第２の誤差電圧Ｖerror２との和を、誤差検出回路２１の基準電圧Ｖｒｅｆ２として使用する。

ＤＣ／ＤＣコンバータ２の基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１は、本来は、ＤＣ／ＤＣコンバータ１の基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１と一致しているはずであるが、製造ばらつきにより誤差を有する可能性がある。従って、コンバータ２が動作状態にあるとき、基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１は、第３の誤差電圧Ｖerror３に基づき、ＤＣ／ＤＣコンバータ２の出力電流Ｉout２がＤＣ／ＤＣコンバータ１の出力電流Ｉout１に等しくなるように調整される。ＤＣ／ＤＣコンバータ１，２が長時間に亘って動作して定常状態になると、ＤＣ／ＤＣコンバータ２の基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１を調整した基準電圧Ｖｒｅｆ２は、ＤＣ／ＤＣコンバータ１の基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１に等しくなる。このとき、ＤＣ／ＤＣコンバータ１,２の各電流センサ１５Ａ,１５Ｂによって検出される出力電流Ｉout１,Ｉout２の大きさは等しくなる。

ただし、このように基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１の誤差を調整する機能は、ＤＣ／ＤＣコンバータ２が動作状態にあり、出力電流Ｉout２を発生していることが前提である。よって、ＤＣ／ＤＣコンバータ２が休止状態にあるとき、出力電流Ｉout２はゼロになるので、第３の誤差電圧Ｖerror３に基づき、基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１の誤差を補正することはできなくなる。このため、ＤＣ／ＤＣコンバータ２が休止状態にあるとき、基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１は、第３の誤差電圧Ｖerror３に代えて、第２の誤差電圧Ｖerror２に基づいて調整される。

ＤＣ／ＤＣコンバータ２〜４は、動作状態にあるときだけでなく、休止状態にあるときにおいても、コンバータ２の基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１と、コンバータ１の基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１との誤差を調整する。ＤＣ／ＤＣコンバータ２が休止状態にあるとき、基準電圧Ｖｒｅｆ１と積分された第２の誤差電圧Ｖerror２との和を誤差検出回路２１の基準電圧Ｖｒｅｆ２として使用することにより、基準電圧Ｖｒｅｆ２は、基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１と等しくなる。その理由を以下に述べる。

ＤＣ／ＤＣコンバータ２〜４が休止状態にあるときであっても、ＤＣ／ＤＣコンバータ１は常に動作状態にあり、マルチフェーズ電源装置１０の出力電圧Ｖoutは目標値である基準電圧Ｖｒｅｆ１になるように制御され、また、誤差検出回路２１は動作している。従って、定常状態では、誤差検出回路２１から出力される誤差電圧Ｖerror１は、Ｖｒｅｆ１とＶｉｎとの誤差（すなわちほぼゼロ）を積分した値になるはずである。しかし、実際には、ＤＣ／ＤＣコンバータ２〜４の基準電圧源Ｅ２〜Ｅ４の基準電圧Ｖｒｅｆ１は、コンバータ１の基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１とは異なる。このため、誤差電圧Ｖerror１は、ＤＣ／ＤＣコンバータ２〜４が動作状態にあるときの理想値と異なり、次第にずれていく。

実際の誤差電圧Ｖerror１とその理想値との誤差は、誤差検出回路２１に含まれる積分回路により、時間の経過とともにどんどん大きくなる。そこで、目標誤差電圧発生回路２６により誤差電圧Ｖerror１の目標値である目標誤差電圧Ｖａｉｍを発生し、比較器２７により目標誤差電圧Ｖａｉｍと実際の誤差電圧Ｖerror１とを比較し、その誤差が０になるようにフィードバックをかける。これにより、基準電圧Ｖｒｅｆ２は、基準電圧源Ｅ１の基準電圧Ｖｒｅｆ１と等しくなることが期待できる。

なぜなら、誤差電圧Ｖerror１が理想値に等しいということは、ＤＣ／ＤＣコンバータ１とＤＣ／ＤＣコンバータ２〜４とが同じ動作をし、ＤＣ／ＤＣコンバータ１〜４の誤差検出回路２１に入力される基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２が互いに等しいことを意味するからである。
［同期回路の処理動作］
制御回路３２の同期回路５０は、図５に示すフロー図にしたがって処理動作をしていく。図５に示すフロー図を簡単に説明する。

ステップ１では、制御回路３２すなわち同期回路５０のオア回路７０から出力される起動信号Ｇａ（active）＝Hレベルに設定する。

ステップ２では、ホールド信号ｇ４がＨレベルであるか否かが判断され、ノーであればステップ６へ進み、イエスであれがステップ３へ進む。

ステップ３では、図示しない内部カウンタに設定した数値をクロックごとに減算していく。設定した数値がゼロになるまで、ステップ３,４の処理動作を繰返す。すなわち、所定時間経過するまで待機する。

内部カウンタの数値がゼロになったらステップ５へ進み、ステップ５ではホールド信号ｇ４をＬレベルに設定する。

ステップ６では、比較器１２の比較信号ｇ１（is down）がＨレベルであるか否かが判断され、ステップ７では動作しているＤＣ／ＤＣコンバータ１〜４の数と制御回御３２Ｂで得られた順番数とが等しいか否かが判断される。比較信号ｇ１（is down）がＨレベルで、且つ、ＤＣ／ＤＣコンバータ１〜４の駆動数と制御回路３２で得られた順番数とが等しい場合、起動信号Ｇａ（active）をＬレベルに設定する（ステップ８）。そして、ステップ９ではホールド信号ｇ４をＨレベルに設定する。

ステップ９では内部カウンタを所定の値にセットする。ステップ１０では起動信号Ｇａ（active）をＬレベルに設定する。

ステップ１１では、ホールド信号ｇ４がＨレベルか否かが判断され、ノーであればステップ１５へ進み、イエスであればステップ１２へ進む。

ステップ１２,１３では、ホールド信号ｇ４がＨレベルである間はクロックごとに内部カウンタの値を減らしていき、その値がゼロになると、すなわち所定時間が経過すると、ホールド信号ｇ４をＬレベルに設定する（ステップ１４）。

ステップ１５では、比較器１３の比較信号ｇ２（is up）がＨレベルか否かが判断され、ステップ１６では動作しているＤＣ／ＤＣコンバータ１〜４の数が制御回路３２Ｂで得られた順番数より１小さいか否かが判断される。比較信号ｇ２（is up）がＨレベルで、且つ、ＤＣ／ＤＣコンバータ１〜４の駆動数が制御回路３２Ｂで得られた順番数より１小さい場合、起動信号Ｇａ（active）をＨレベルに設定する（ステップ１７）。そして、ステップ１８ではホールド信号ｇ４をＨレベルに設定し、内部カウンタに所定の値をセットしてステップ１へ戻る。

この同期回路５０は、上記の処理動作を行なうことにより、負荷６の大きさに応じた数のＤＣ／ＤＣコンバータ２〜４を駆動させるまでに長時間（数十μ秒）要することになる。しかし、負荷６の大きさに対応した適正な数のＤＣ／ＤＣコンバータ２〜４を駆動させることができる。

そして、比較器１３と同期回路５０とで第１起動信号を出力する第１起動信号出力系統が構成される。
［非同期回路］
非同期回路６０は、デジタル論理回路から構成されている。この非同期回路６０は、同期回路５０から出力されるホールド信号ｇ４を反転させるインバータ６１と、このインバータ６１の出力信号ｇ５と比較器１１の比較信号ｇ３との論理積をとるアンド回路６２とから構成されている。

非同期回路６０は、同期回路５０から出力されるホールド信号ｇ４がＬレベルのとき、インバータ６１の出力信号ｇ５がＨレベルとなるので、比較器１１からＨレベルの比較信号ｇ３が出力されると、Ｈレベルの起動信号Ｇｂを出力する。この起動信号Ｇｂはオア回路７０を介して出力されることになる。このオア回路７０から出力される起動信号Ｇｂによって、休止中のＤＣ／ＤＣコンバータ２は起動されてスイッチング動作を開始していくことになる。

非同期回路６０は、クロック処理を行っていないので、比較器１１からＨレベルの比較信号ｇ３が出力されると、短時間（数ｎ秒以内）でＨレベルの起動信号Ｇｂを出力することになる。すなわち、非同期回路６０は比較器１１からＨレベルの比較信号ｇ３が出力されるとほぼ同時にＨレベルの起動信号Ｇｂを出力する。

そして、誤差検出回路２１と比較器１１と非同期回路６０とで第２起動信号出力系統が構成される。

コンバータ３,４もコンバータ２と同様に構成されるので、その説明は省略する。

［動 作］
次に、上記のように構成されるマルチフェーズ電源装置１０の動作を図６〜図８に示すタイムチャートを参照しながら説明する。

マスタ用のＤＣ／ＤＣコンバータ１が動作しており、スレーブのＤＣ／ＤＣコンバータ２〜４が休止しているものとする。休止しているＤＣ／ＤＣコンバータ２の誤差検出回路２１は動作しているので、基準電圧源Ｅ２の基準電圧Ｖｒｅｆ１と積分された第２の誤差電圧Ｖerror２との和が誤差検出回路２１の基準電圧Ｖｒｅｆ２となる。

いま、時点ｔ１で負荷６が軽負荷から重負荷へ少し変動したことによりマルチフェーズ電源装置１０の出力電圧Ｖoutが変動（低下）する。この変動により、ＤＣ／ＤＣコンバータ１の電圧制御系（誤差検出回路２１,比較器２３,スイッチング素子ＳＷ３,ＳＷ４、インダクタＬ１、キャパシタＣ０）の働きにより、出力電圧Ｖoutはすぐに元の電圧に戻る。

すなわち、出力電圧Ｖoutは一瞬だけ低下するだけであり、この場合、誤差検出回路２１の誤差電圧Ｖerror１は、上述のように、比較器２７により目標誤差電圧Ｖａｉｍと比較されて、Ｖａｉｍと等しくなるように制御されているが、その出力電圧Ｖoutの変動が小さいことにより目標誤差電圧Ｖａｉｍから少し乖離するが閾値電圧Ｖａｉｍ２を越えない。

同様に、時点ｔ２で負荷６が大きく変動すると、電圧制御系の働きにより、出力電圧Ｖoutはすぐに元の電圧に戻る。すなわち、出力電圧Ｖoutは一瞬だけ低下するだけであり、この場合、誤差検出回路２１の誤差電圧Ｖerror１は、その出力電圧Ｖoutの変動が大きいことにより、出力電圧Ｖoutが設定電圧より低下して、閾値電圧Ｖａｉｍ２を越えることになる。

いずれの場合も誤差検出回路２１の誤差電圧Ｖerror１は、出力電圧Ｖoutに応じて変化するが、長い時間で見れば、積分器３０の電圧調整値Ｖａｄｊｕｓｔの補正が効いて目標誤差電圧Ｖａｉｍに収束する。
［負荷が重負荷に急変動した場合］
次に、負荷６が急に重くなった場合について、図７のタイムチャートを参照しながら説明する。

マスタ用のＤＣ／ＤＣコンバータ１は動作し、スレーブ用のＤＣ／ＤＣコンバータ２〜４は休止しているものとする。

いま、時点ｔ３で負荷６が急激に大きくなったとすると、動作中のＤＣ／ＤＣコンバータ１の電圧制御系では追従しきれず出力電圧Ｖoutが大きく低下して設定電圧以下となる。この出力電圧Ｖoutの低下により、各ＤＣ／ＤＣコンバータ２〜４の誤差検出回路２１（図３参照）の誤差電圧Ｖerror１が上昇していく。この誤差電圧Ｖerror１は、出力電圧Ｖoutの設定電圧以下の低下により、目標誤差電圧発生回路２６の閾値電圧Ｖａｉｍ２を超えることになる。

このため、各ＤＣ／ＤＣコンバータ２〜４の比較器１１の比較信号ｇ３がＨレベルとなり、このＨレベルの比較信号ｇ３は図４に示す制御回路３２の非同期回路６０のアンド回路６２に入力する。各ＤＣ／ＤＣコンバータ２〜４は休止中のため、ＤＣ／ＤＣコンバータ２〜４の各同期回路５０からＬレベルのホールド信号ｇ４が出力されており、各非同期回路６０のインバータ６１の出力信号ｇ５がＨレベルとなってアンド回路６２に入力している。このため、Ｈレベルの比較信号ｇ３が非同期回路６０のアンド回路６２に入力すると、それぞれのアンド回路６２からＨレベルの起動信号Ｇｂが出力され、この起動信号Ｇｂはそれぞれのオア回路７０を介して出力される。

ところで、非同期回路６０はクロックに非同期である論理回路から構成されているので、比較器１１から出力されるＨレベルの比較信号ｇ３の入力とほぼ同時に各ＤＣ／ＤＣコンバータ２〜４のオア回路７０から起動信号Ｇｂがそれぞれ出力される。このため、出力電圧Ｖoutの大きな変動の検出時から短時間で休止中のＤＣ／ＤＣコンバータ２〜４を一斉に起動させることができ、大きく変動した出力電圧Ｖoutは直ぐに元の出力電圧に戻ることになる。
［変化後の負荷が軽負荷の場合］
ここで、負荷６の変化自体は急であったが、変化後の負荷６の消費電力はそれほど多くなく、全てのＤＣ／ＤＣコンバータ１〜４を動作させたのでは多すぎる場合について以下に説明する。

ＤＣ／ＤＣコンバータ２〜４が動作を開始すると、ＤＣ／ＤＣコンバータ１〜４の１つあたりの出力電流は１／４になる。これに対応する電流センサ１５Ａが検出する出力電流に応じた電圧、すなわち電圧信号Vsense（＝Vsense１）はゆっくり低下していく。これは、制御帯域を広くしすぎると安定性の問題が生じるため、電圧信号Vsense１の変化はゆっくりとなるよう調整されている。

電圧信号Vsense１が低下して比較器１２の閾値Vthdを下まわると、ＤＣ／ＤＣコンバータ２〜４の比較器１２からＨレベルの比較信号ｇ１がそれぞれ出力される（時点ｔ４）。

ＤＣ／ＤＣコンバータ２〜４は、制御回路３２Ｂで得られた動作順番を認識しており、先ず、最初に休止状態に移行するのはＤＣ／ＤＣコンバータ４である（図５のフローに従えば複数のＤＣ／ＤＣコンバータが一斉に動作状態から休止状態へ移行することはない）。

ところで、ＤＣ／ＤＣコンバータ２〜４を休止状態から動作状態へ移行した直後は制御系が安定状態になく、再び休止状態へ移行したりする不安定な状態が継続し、再び誤って動作状態に移行し、状態遷移を繰り返してしまう虞がある。このため、動作状態と休止状態の間の遷移があると、一定時間再び状態が遷移することがないように禁止時間をもうけている。

すなわち、比較信号ｇ１（is down）がHレベルになってからすぐにコンバータ４の同期回路５０から出力される起動信号Ｇａ（active）をLレベルにしてコンバータ４を休止状態に移行させるものではない。コンバータ４が動作状態に移行して十分に時間が経過して安定状態になってから、再びコンバータ４を休止状態に移行させる。つまり、比較信号ｇ１がＨレベルになった時点ｔ４から所定時間経過後にＤＣ／ＤＣコンバータ４の起動信号ＧｂはＬレベルにされ（時点ｔ５）、ＤＣ／ＤＣコンバータ４が休止状態に移行される。

ＤＣ／ＤＣコンバータ４が休止により、ＤＣ／ＤＣコンバータ１〜４の動作数が４から３に変化したため、１つあたりのＤＣ／ＤＣコンバータの出力電流は４／３倍に増加する。それに対応して、電流センサ１５Ａが検出する電圧信号Vsenseは上昇するものの、依然として比較器１２の閾値Vthdを下回っており、ＤＣ／ＤＣコンバータ２,３の比較信号ｇ１（is down）はHレベルのままである。

ＤＣ／ＤＣコンバータ２,３は制御回路３２Ｂで得られた動作順番を認識しており、次に休止状態に移行するのはＤＣ／ＤＣコンバータ３であることがわかっている。先程と同様、ＤＣ／ＤＣコンバータ４が休止状態に移行したのにともない、ＤＣ／ＤＣコンバータ１〜４からなる全体の制御系は不安定な状態になっている。この状態でＤＣ／ＤＣコンバータ３が休止状態に移行すると過渡的に不安定な状態が継続してしまう。

ＤＣ／ＤＣコンバータ４が休止状態に移行して並列動作数が変化したという情報は別途手段（クロックＰＷＭ変調回路３７、クロックＰＷＭ復調回路３８）で各ＤＣ／ＤＣコンバータ１〜４が共有しており、並列動作数が変化した直後は各コンバータの状態遷移をおこなわないように禁止時間をもうけている。これにより、比較信号ｇ１（is down）がHレベルであっても、ＤＣ／ＤＣコンバータ４が休止状態に移行した後はすぐにＤＣ／ＤＣコンバータ３も休止状態に移行するわけではない。ＤＣ／ＤＣコンバータ４が休止状態に移行して十分に時間が経過して安定状態になってから、ＤＣ／ＤＣコンバータ３は休止状態に移行する。

すなわち、ＤＣ／ＤＣコンバータ４が休止状態に移行した時点ｔ５から所定時間経過後にＤＣ／ＤＣコンバータ３の起動信号ＧｂはＬレベルにされ（時点ｔ６）、ＤＣ／ＤＣコンバータ３が休止状態に移行される。

ＤＣ／ＤＣコンバータ１〜４の動作数は、３から２に変化したため、１つあたりのコンバータの出力電流は３／２倍に増加する。このため、電流センサ１５Ａが検出する電圧信号Vsense１は上昇し、ＤＣ／ＤＣコンバータ２の比較器１２の閾値Vthdを上回る(時点ｔ７)。コンバータ２はそのまま継続して動作し続ける。

上記期間中、負荷６の消費電流の変化は急であるので、出力電圧Voutの変化が大きい。これによりコンバータ２〜４の起動信号Ｇｂ（f active）が出力されてコンバータ２〜４が一斉に起動する。ＤＣ／ＤＣコンバータ１の出力電流Ｉout１は、負荷６が急激に重くなった時点で急速に増加し、その後、ＤＣ／ＤＣコンバータ２〜４の起動を受けて、１／４に急減する。ＤＣ／ＤＣコンバータ１が出力する電圧信号Vsense１は、ＤＣ／ＤＣコンバータ１の出力電圧に比例した電圧値になるが、制御系の安定化のために帯域制限をしており、上記の急激な変化には追従できない。

これにより、電流センサ１５Ａが検出する電圧信号Vsense１の電圧が上昇して比較器１２の閾値Vthuを上回ることはなく、従ってＤＣ／ＤＣコンバータ２〜４の比較器１３からＨレベルの比較信号ｇ２（is up）が出力されることはない。これは、電圧信号Vsense１の電圧が上昇する前に、比較器１１から比較信号ｇ３（f active）が出力されて、ＤＣ／ＤＣコンバータ１の出力電流が低下するからである。
［負荷の変動が緩やかな場合］
次に、負荷６が除々に重くなっていく場合について、図８のタイムチャートを参照しながら説明する。

マスタ用のＤＣ／ＤＣコンバータ１は動作し、スレーブ用のＤＣ／ＤＣコンバータ２〜４は休止しているものとする。

いま、負荷６が徐々に重くなっていき（時点ｔ１０）、ＤＣ／ＤＣコンバータ１の出力電流Ｉoutが増加していく。出力電流Ｉoutの増加とともに、電流センサ１５Ａが出力する電圧信号Vsense１の電圧が上昇していく。電圧信号Vsense１の電圧がＤＣ／ＤＣコンバータ２〜４の比較器１３の閾値Vthuを超えると(時点ｔ１１)、ＤＣ／ＤＣコンバータ２〜４の比較器１３からそれぞれ出力される比較信号ｇ２（is up）がHレベルとなる。

ＤＣ／ＤＣコンバータ２〜４は、制御回路３２Ｂで得られた動作順番を認識しており、起動するのはＤＣ／ＤＣコンバータ２であることがわかっているため、ＤＣ／ＤＣコンバータ２の同期回路５０のみからＨレベルの起動信号Ｇａ（active）を出力する。この起動信号Ｇａにより、ＤＣ／ＤＣコンバータ２は、休止状態から動作状態に復帰する。

ＤＣ／ＤＣコンバータ２が動作状態に移行すると、ＤＣ／ＤＣコンバータ１の出力電流Ｉoutと等しい電流を出力するように制御がかかるため、ＤＣ／ＤＣコンバータ１の１つ当たりの出力電流は半分に落ちる。これにともない、電流センサ１５Ａが出力する電圧信号Vsense１の電圧も低下する（時点ｔ１１）。

さらに、負荷６の消費電流が徐々に重くなると、再び電流センサ１５Ａが出力する電圧信号Vsenseの電圧がＤＣ／ＤＣコンバータ２〜４の比較器１３の閾値Vthuを越える(時点ｔ１２)。ＤＣ／ＤＣコンバータ２は既に動作状態に移行しているため、ＤＣ／ＤＣコンバータ２の比較器１３からはＨレベルの比較信号ｇ２は出力されず、ＤＣ／ＤＣコンバータ３,４の比較器１３からＨレベルの比較信号ｇ２が出力される。

各ＤＣ／ＤＣコンバータ３,４は動作順番を認識しており、次に起動するのはＤＣ／ＤＣコンバータ３であることがわかっているため、ＤＣ／ＤＣコンバータ３の同期回路５０のみからＨレベルの起動信号Ｇａ（active）を出力する。この起動信号Ｇａにより、ＤＣ／ＤＣコンバータ３は、休止状態から動作状態に復帰する。

ＤＣ／ＤＣコンバータ３が動作状態に移行すると、ＤＣ／ＤＣコンバータ１の出力電流Ｉoutと等しい電流を出力するように制御がかかるため、コンバータ１つあたりの出力電流は２／３に落ちる。つまり、ＤＣ／ＤＣコンバータ１,２の２つで動作していた状態から、３つのＤＣ／ＤＣコンバータ１〜３で動作する状態へ移行するからである。これにともない、電流センサ１５Ａが出力する電圧信号Vsenseの電圧も低下する（時点１２）。

さらに、負荷６の消費電流が徐々に重くなり、上述と同様にしてＤＣ／ＤＣコンバータ４も休止状態から動作状態へ移行する（時点ｔ１３）。

上記期間中、負荷６の消費電流の変化は緩やかであるので、マルチフェーズ電源装置１０の出力電圧Voutの変化はほとんどない。ＤＣ／ＤＣコンバータ２〜４が休止状態から動作状態に復帰した直後に制御系が安定するまで過渡的に電圧が上下することがある。しかし、休止状態にあるＤＣ／ＤＣコンバータ２〜４において、それぞれのＤＣ／ＤＣコンバータ２〜４の誤差検出回路２１の誤差電圧Ｖerror１が目標誤差電圧発生回路２６の閾値電圧Ｖａｉｍ２を越えることはない。このため、比較器１１から比較信号ｇ３（f active）が出力されることはない。

また、電流センサ１５Ａが出力する電圧信号Vsenseの電圧は、比較器１２の閾値Vthdを下回ることがないため、比較器１２から休止状態へ移行させる比較信号ｇ１（is down）は出力されない。
［第２実施例］
図９は第２実施例のマルチフェーズ電源装置１００の構成を示したブロック図である。

第２実施例のマルチフェーズ電源装置１００は、並列接続された４つのＤＣ／ＤＣコンバータ１０１〜１０４と、比較器（第２起動信号出力系統：第２起動信号出力手段）１１１とを備えている。

ＤＣ／ＤＣコンバータ１０１〜１０４は、図３に示すＤＣ／ＤＣコンバータ１〜４の比較器１１と、図４に示す非同期回路６０及びオア回路７０を省略したものであり、他はＤＣ／ＤＣコンバータ１〜４と同様な構成となっている。

比較器１１１は、出力電圧Ｖoutと設定電圧Ｖｅとを比較して出力電圧Ｖoutが設定電圧Ｖｅより低下すると、Ｈレベルの起動信号Ｇｂを出力する。この起動信号Ｇｂにより、休止中の全てのＤＣ／ＤＣコンバータ１０２〜１０４を起動させるようにしたものである。これにより、第１実施例と同様に、大きく変動した出力電圧Ｖoutは直ぐに元の出力電圧に戻ることになる。
［第３実施例］
図１０は第３実施例のマルチフェーズ電源装置２００の構成を示したブロック図である。

第３実施例のマルチフェーズ電源装置２００は、並列接続された４つのＤＣ／ＤＣコンバータ２０１〜２０４と、比較器１１１と、出力電流を検出する電流検出センサ２１５と、制御装置２１０とを備えている。

ＤＣ／ＤＣコンバータ２０１〜２０４は、図３に示すＤＣ／ＤＣコンバータ１〜４の比較器１１,１２,１３と、制御回路３２とを省略したものであり、他はＤＣ／ＤＣコンバータ１〜４と同様な構成となっている。

制御装置２１０は、電流検出センサ２１５が検出する電流値に基づいて、コンバータの動作数と動作させるＤＣ／ＤＣコンバータ２０１〜２０４を判断して、所定のＤＣ／ＤＣコンバータ２０１〜２０４を動作させていくものである。

この第３実施例では、各ＤＣ／ＤＣコンバータ２０１〜２０４が起動するか否かを判断するものではなく、制御装置２１０が判断していくようにしたものであるが、比較器１１１を設けていることにより第１実施例と同様な効果を得ることができる。

この発明は、上記実施例に限られるものではなく、特許請求の範囲の発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。

１ ＤＣ／ＤＣコンバータ（マスタＤＣ／ＤＣコンバータ
２〜４ ＤＣ／ＤＣコンバータ（スレーブＤＣ／ＤＣコンバータ）
６ 負荷
１０ マルチフェーズ電源装置
１１ 比較器（第２比較手段）
１２ 比較器
１３ 比較器（第１比較手段）
１５Ａ〜１５Ｄ 電流センサ（電流検出手段）
２１ 誤差検出回路（変動電圧検出手段）
３２ 制御回路
５０ 同期回路（第１起動信号出力手段：判断処理回路）
６０ 非同期回路（第２起動信号出力手段）
Ｃ０ キャパシタ

特開平１１−１２７５７３号公報

Claims (6)

1. 並列接続された複数のＤＣ／ＤＣコンバータを備え、負荷の大きさに応じて動作するＤＣ／ＤＣコンバータの数を変えて前記負荷に一定の出力電圧を印加するマルチフェーズ電源装置であって、
   前記負荷に流れる出力電流を検出する電流検出手段と、
   この電流検出手段が検出した検出電流に基づいて、駆動させるＤＣ／ＤＣコンバータ数を判断するとともにこの判断に応じて休止中のＤＣ／ＤＣコンバータを起動させる第１起動信号を出力する第１起動信号出力系統と、
   前記出力電圧が設定電圧以下になった際に、休止中のＤＣ／ＤＣコンバータを起動させる第２起動信号を出力する第２起動信号出力系統と、
   前記複数のＤＣ／ＤＣコンバータ内において各ＤＣ／ＤＣコンバータの間に入力される基準クロックとは非同期で動作する論理回路を有し、
   前記論理回路は、前記第２起動信号出力系統が、前記出力電圧が設定電圧以下となった場合、前記検出電流が閾値より大きくなってから第１起動信号が出力されるまでの時間よりも短い時間で第２起動信号を出力することを特徴とするマルチフェーズ電源装置。
2. 第１起動信号出力系統は、前記電流検出手段が検出した検出電流と予め設定された閾値とを比較して検出電流が閾値より大きいとき第１比較信号を出力する第１比較手段と、この第１比較手段から第１比較信号が出力されたとき、動作しているＤＣ／ＤＣコンバータ数に基づいて起動するか否かを判断するとともに起動すると判断したとき前記第１起動信号を出力する第１起動信号出力手段とを有し、
   第２起動信号出力系統は、前記出力電圧と設定電圧とを比較して該出力電圧が設定電圧以下となったとき第２起動信号を出力する第２起動信号出力手段を有することを特徴とする請求項１に記載のマルチフェーズ電源装置。
3. 常時動作するマスタＤＣ／ＤＣコンバータと、このマスタＤＣ／ＤＣコンバータに並列接続されるとともに負荷の大きさに応じて動作したり休止したりする複数のスレーブＤＣ／ＤＣコンバータと、前記マスタＤＣ／ＤＣコンバータの出力電流を検出する電流検出手段とを備え、負荷の大きさに応じて動作するＤＣ／ＤＣコンバータの数を変えて前記負荷に一定の出力電圧を印加するマルチフェーズ電源装置であって、
   前記各スレーブＤＣ／ＤＣコンバータは、前記電流検出手段が検出した検出電流が予め設定された閾値より大きくなったとき、動作しているスレーブＤＣ／ＤＣコンバータ数に基づいて起動するか否かを判断して、起動すると判断したとき休止中のスレーブＤＣ／ＤＣコンバータを起動させる第１起動信号を出力する第１起動信号出力系統と、前記出力電圧が設定電圧以下になった際に、休止中のスレーブＤＣ／ＤＣコンバータを起動させる第２起動信号を出力する第２起動信号出力系統と、
   前記マスタＤＣ／ＤＣコンバータから前記各スレーブＤＣ／ＤＣコンバータに入力される基準クロックとは非同期で動作する論理回路を有し、 前記論理回路は、第２起動信号出力系統が、前記出力電圧が設定電圧以下になった場合、前記検出電流が閾値より大きくなってから第１起動信号が出力されるまでの時間よりも短い時間で第２起動信号を出力することを特徴とするマルチフェーズ電源装置。
4. 第１起動信号出力系統は、前記電流検出手段が検出した検出電流と予め設定された閾値とを比較して検出電流が閾値より大きいとき第１比較信号を出力する第１比較手段と、この第１比較手段から第１比較信号が出力されたとき、動作しているスレーブＤＣ／ＤＣコンバータ数に基づいて起動するか否かを判断するとともに起動すると判断したとき前記第１起動信号を出力する第１起動信号出力手段とを有し、
   第２起動信号出力系統は、前記出力電圧の変動を検出する変動電圧検出手段と、この変動電圧検出手段が検出した変動電圧と予め設定した設定電圧とを比較して変動電圧が設定電圧より大きいとき第２比較信号を出力する第２比較手段と、この第２比較手段が第２比較信号を出力したとき休止中のスレーブＤＣ／ＤＣコンバータを起動させる第２起動信号を出力する第２起動信号出力手段とを有することを特徴とする請求項３に記載のマルチフェーズ電源装置。
5. 第１起動信号出力手段は、他のスレーブＤＣ／ＤＣコンバータの動作数に基づいて第１起動信号を出力するか否かを判断する判断処理回路で構成され、
   第２起動信号出力手段は、非同期論理回路で構成されていることを特徴とする請求項４に記載のマルチフェーズ電源装置。
6. 前記マスタＤＣ／ＤＣコンバータは、前記スレーブＤＣ／ＤＣコンバータと同一に構成したことを特徴とする請求項４または請求項５に記載のマルチフェーズ電源装置。