[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6461822B2 - 半導体装置の実装方法および実装装置 - Google Patents

半導体装置の実装方法および実装装置 Download PDF

Info

Publication number
JP6461822B2
JP6461822B2 JP2015556832A JP2015556832A JP6461822B2 JP 6461822 B2 JP6461822 B2 JP 6461822B2 JP 2015556832 A JP2015556832 A JP 2015556832A JP 2015556832 A JP2015556832 A JP 2015556832A JP 6461822 B2 JP6461822 B2 JP 6461822B2
Authority
JP
Japan
Prior art keywords
substrate
thermosetting resin
semiconductor device
mounting
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015556832A
Other languages
English (en)
Other versions
JPWO2015105149A1 (ja
Inventor
昇 朝日
昇 朝日
芳範 宮本
芳範 宮本
敏史 竹上
敏史 竹上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Publication of JPWO2015105149A1 publication Critical patent/JPWO2015105149A1/ja
Application granted granted Critical
Publication of JP6461822B2 publication Critical patent/JP6461822B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H01L2224/75988—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、フレキシブル基板、ガラスエポキシ基板、ガラス基板、セラミックス基板、シリコンインターポーザー、シリコン基板などの回路基板にＩＣ、ＬＳＩなど半導体装置を接着、直接に電気的接合または積層状態のまま実装する半導体装置の実装方法および実装装置に関する。
半導体装置の小型化と高密度化に伴い、半導体チップを回路基板に実装する方法としてフリップチップ実装、さらにはチップを貫通する貫通電極によって３次元的に積層する３次元積層実装が急速に広まってきている。半導体チップの接合部分の接続信頼性を確保するための方法としては、半導体チップ上に形成されたバンプと回路基板の電極パッドを接合した後に、半導体チップと回路基板との隙間に液状封止接着剤を注入し硬化させることが一般的な方法として採られている。
また、近年、予め接着剤を形成したバンプ付き半導体チップや基板をフリップチップ接続し、電気的接合と樹脂封止を同時に行う方法が提案されている。例えば、下型から上向きにバネ付勢されて当該下型から離間された基板保持プレートに絶縁接着剤を介して半導体装置の仮実装された基板を載置し、ヒータ内蔵の上型を当該基板に近接対向させる。この状態で上型からの輻射熱によって基板を予備加熱した後に、当該上型を下降させて半導体装置を押圧および加熱しながら基板に固着させている（特許文献１を参照）。
特開２０１１−１５９８４７号公報
しかしながら、下型から離間された状態で保持された基板上の絶縁接着剤に半導体装置を押し込む場合、上型からの熱が先に伝わるので、絶縁接着剤の種類によっては基板が下型に到達して支持された状態で加圧が開始される前に、当該絶縁接着剤が硬化する。その結果、バンプが基板の電極に達する前に絶縁接着剤が硬化し、電気的接続が確保されないといった問題が発生している。
また、上型を下降させる速度を速くした場合には、半導体装置が割れたり、或いは、絶縁接着剤が基板からはみ出たりするといった問題が生じている。さらに、基板の電極との接続用に半田を有する半導体装置を実装する場合、下型による加熱のタイミングが遅くなり、半田を十分に溶融させることが困難になっている。この問題を解決するために、加熱温度を上げると実装時間内のピーク温度が設置温度よりも上昇し、基板の反りや装置の使用部材の耐久性を劣化させるといった問題も生じている。
本発明はこのような事情に鑑みてなされたものであって、基板に半導体装置を短時間で精度よく実装可能な半導体装置の実装方法および実装装置を提供することを主たる目的としている。
この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、熱硬化性樹脂を介してバンプを有する半導体装置を基板に実装する実装方法であって、
保持ステージと前記半導体装置の間に熱伝導遅延用のプレートを介在させた状態で第１加熱器によって前記保持ステージを熱硬化性樹脂の硬化温度以上で加熱しながら押圧部材によって当該半導体装置を加圧し、バンプを基板の電極と接続するとともに熱硬化性樹脂を硬化させて基板に本圧着することを特徴とする。
この方法によれば、保持ステージと基板との間にプレートを介在させることにより、保持ステージから基板に伝導される熱を遅延させることがきる。したがって、保持ステージにプレートおよび基板を載置保持した後に、押圧部材によって半導体装置を加圧するまで、熱硬化性樹脂が硬化するのを抑制することができる。その結果、半導体装置のバンプと基板の電極を確実に接続した後に、熱硬化性樹脂を硬化させて基板に本圧着（固着）させることができる。
また、保持ステージを熱硬化性樹脂の硬化温度以上にすることにより、プレートによる熱伝導を考慮して、基板に伝達される温度を物性の硬化温度に合わせたり、遅延時間を調整したりすることができる。
なお、上記方法において、プレートは、次のようにして保持テーブルと基板の間に介在させてもよい。
例えば、第１加熱器によって加熱された保持ステージ上に熱伝導遅延用のプレートを搬送した後に、未硬化状態の前記熱硬化性樹脂によって半導体装置を仮圧着した基板をプレート上に搬送する。
他の実施形態として、未硬化状態の前記熱硬化性樹脂によって半導体装置を仮圧着した基板と熱伝導遅延用のプレートを重ね合わせて保持ステージに搬送して載置してもよい。
なお、基板と熱伝導遅延用プレートの重ね合わせは、例えば、単に重ね合わせるだけでもよい。或いは、基板と熱伝導遅延用プレートを両面粘着テープまたは接着剤などのよって予め貼り合わせた状態であってもよい。
この方法において、第２加熱器を備えた押圧部材によって半導体装置を加圧および加熱することが好ましい。
上記方法において、バンプとして、半田が設けられている場合には、
本圧着過程は、熱硬化性樹脂が硬化するまでにバンプの半田を基板の電極に溶融接着させるよう温度設定することが好ましい。
この方法によれば、基板の電極とバンプを確実に電気的に接続させることができる。
また、上記方法において、本圧着処理後の基板を保持ステージから搬出した後から新しい処理対象の基板をプレートに載置するまでに、プレートを冷却することが好ましい。
プレートを再利用する場合、新たな処理対象の基板を当該プレートに載置したとき、前回処理時にプレートに蓄積された余熱によって熱硬化性樹脂が硬化するのを回避することができる。
また、この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、熱硬化性樹脂を介してバンプを有する半導体装置を基板に実装する実装装置であって、
保持ステージと、
前記保持ステージを加熱する第１加熱器と、
熱伝導遅延用のプレートを前記保持ステージに搬送した後に、未硬化状態の前記熱硬化性樹脂によって半導体装置を仮圧着した基板を当該プレート上に搬送する搬送機構と、
前記保持ステージ上にプレートおよび基板の順に載置保持された当該基板上の半導体装置を押圧部材によって押圧する圧着機構と、
前記第１加熱器によって熱硬化性樹脂の硬化温度以上に保持ステージを温度制御する制御部と、
を備えたことを特徴とする。
この構成によれば、搬送機構によって加熱状態にある保持ステージ上にプレートが載置保持され、当該プレート上に基板が載置保持される。したがって、保持ステージから基板への熱の伝達は、プレートによって遅延される。すなわち、当該構成は、上記方法を好適に実施することができる。
他の実施形態として、熱硬化性樹脂を介してバンプを有する半導体装置を基板に実装する実装装置であって、
保持ステージと、
前記保持ステージを加熱する第１加熱器と、
未硬化状態の前記熱硬化性樹脂によって半導体装置を仮圧着した基板に熱伝導遅延用のプレートを重ね合わせて搬送する搬送機構と、
前記保持ステージ上に載置保持された基板の半導体装置を押圧部材によって押圧する圧着機構と、
前記第１加熱器によって熱硬化性樹脂の硬化温度以上に保持ステージを温度制御する制御部と、
を備えたことを特徴とする。
この構成によれば、保持ステージと基板の間にプレートを介在させた状態で保持ステージに保持されるので、保持ステージから基板への熱の伝達は、プレートによって遅延される。すなわち、当該構成は、上記方法を好適に実施することができる。
また、基板とプレートを一体にして搬送することができるので、基板が半導体ウエハの場合、薄化された当該半導体ウエハを補強することができる。したがって、搬送過程で基板が撓んで当該基板上の半導体装置が破損するのを抑制することができる。また、プレートと基板を個別に搬送するのに比べて処理時間を短縮することができる。
上記各構成において、押圧部材は、第２加熱器を備え、
制御部は、第２加熱器によって熱硬化性樹脂の硬化温度以上に押圧部材を温度制御することが好ましい。
この構成によれば、プレートを介して保持ステージと押圧部材によって基板を挟み込んだ状態で加圧および加熱することができる。したがって、基板上の熱硬化性樹脂への熱の伝達の遅延時間を短時間に調整することができる。
さらに、上記構成において、加熱後のプレートを冷却する冷却器を備えることが好ましい。
この構成によれば、プレートを再利用する場合、当該プレートに蓄積されている余熱を除去することができる。したがって、基板に半導体装置を加圧する前に、余熱による熱硬化性樹脂の硬化を回避することができる。
本発明の半導体装置の実装方法および実装装置によれば、加熱された保持ステージ上に載置保持された基板上の半導体装置を加圧するまで、熱硬化性樹脂が硬化するのを抑制することができる。すなわち、基板とバンプとの電気的を確実に接続した状態で熱硬化性樹脂を高速に硬化させて基板に固着させることができる。
実装装置を構成する本圧着装置の概略全体構成を示す斜視図である。 搬送機構の平面図である。 搬送機構の正面図である。 実施例装置の一巡の動作を示すフローチャートである。 プレートおよび基板の搬送動作を示す正面図である。 基板に半導体装置を本圧着する動作を示す図である。 基板に半導体装置を本圧着する動作を示す図である。 基板に半導体装置を本圧着するときの温度プロファイルを示す図である。 変形例装置の斜視図である。 変形例のプレート付き基板の部分断面図である。 変形例のプレート付き基板を本圧着する動作を示す図である。
１ … 搬送機構
２ … 本圧着装置
３ … 可動台
４ … 搬送アーム
５ … ガイドレール
６ … 保持フレーム
７ … 係止爪
８ … 可動テーブル
９ … 押圧機構
１０ … 保持ステージ
１１ … ヒータ
１３ … シリンダ
１４ … 圧着ヘッド
１５ … ヒータ
Ｗ … 基板
Ｃ … 半導体装置
Ｇ … 熱硬化性樹脂
Ｐ … 熱伝達遅延用のプレート
以下、図面を参照して本発明の一実施例を説明する。
本実施例では、熱硬化性樹脂としてＮＣＰ（Non-Conductive Paste）、ＮＣＦ（Non-Conductive Film）などを使用して、半導体装置を基板に実装する場合を例に採って説明する。また、本発明の実装方法においては、熱硬化性樹脂は、ＮＣＦ（非導電性接着剤フィルム）であることが好ましい。
なお、本発明における「半導体装置」としては、例えば、ＩＣチップ、半導体チップ、光素子、表面実装部品、チップ、ウエハ、ＴＣＰ（Tape Carrier Package）、ＦＰＣ（Flexible Printed Circuit）などバンプを有するものである。また、これら半導体装置は、種類や大きさに関係なく、基板と接合させる側の全ての形態を示す。例えばフラット表示パネルへのチップボンディングであるＣＯＧ（Chip On Glass）、ＴＣＰ、およびＦＰＣのボンディングであるＯＬＢ（Outer Lead Bonding）などが使用される。
また、本発明における「基板」とは、例えば、フレキシブル基板、ガラスエポキシ基板、ガラス基板、セラミックス基板、シリコンインターポーザー、シリコン基板などが使用される。
先ず、本実施例に使用する装置について図面を参照して具体的に説明する。図１は本発明に係る実装装置を構成する本圧着装置の概略構成を示した斜視図、図２は実装装置の要部構成を示した平面図、図３は実装装置の要部構成を示した正面図である。
図１および図２に示すように、本発明における実装装置は、搬送機構１および本圧着装置２から構成されている。以下、各構成について詳述する。
搬送機構１は、可動台３および搬送アーム４を備えている。可動台３は、ガイドレール５に沿って水平軸方向に移動するよう構成されている。
搬送アーム４は、基端側を可動台３の昇降駆動機構に連結されており、上下（Ｚ）方向、およびＺ軸周り（θ）方向に、それぞれ移動自在に構成されている。また、搬送アーム４は、先端に保持フレーム６を備えている。保持フレーム６は、図２および図３に示すように、馬蹄形をしており、熱伝導遅延用のプレートおよび基板Ｗを係止する複数個の係止爪７を角部に備えている。
本圧着装置２は、可動テーブル８および押圧機構９などから構成されている。
可動テーブル８は、基板Ｗを吸着保持する保持ステージ１０を備えている。保持ステージ１０は、水平２軸（Ｘ，Ｙ）方向、上下（Ｚ）方向、およびＺ軸周り（θ）方向に、それぞれ移動自在に構成されている。なお、保持ステージ１０の外形は、保持フレーム６の内側に収まるサイズに設定されている。また、保持ステージ１０は、内部にヒータ１１が埋設されている。なお、ヒータ１１は、本発明の第１加熱器に相当する。
押圧機構９は、シリンダ１３および圧着ヘッド１４などから構成されている。すなわち、圧着ヘッド１４の上方にシリンダ１３が連結されており、圧着ヘッド１３１４が上下に移動するよう構成されている。圧着ヘッド１４は、下向き凸形状であって基板Ｗの端縁側に整列配置された複数個の半導体装置Ｃの整列方向に伸びている。つまり凸部先端によって複数個の半導体装置Ｃを同時に加圧するよう構成されている。また、圧着ヘッド１４にはヒータ１５が埋設されている。なお、圧着ヘッド１４は本発明の押圧部材に相当し、ヒータ１５は第２加熱器に相当する。
制御部２０は、圧着ヘット１４のヒータ１５および保持ステージ１０のヒータ１１の温度が、熱硬化性樹脂Ｇを硬化させる温度と同等またはそれ以上の温度を維持するよう各ヒータ１１、１５の温度を制御している。
次に上述の実施例装置を用いて半導体装置Ｃを当該基板Ｗに本圧着する一巡の動作について、図４に示すフローチャートおよび図５から図８を参照しながら説明する。なお、本実施例では、前工程の仮圧着工程でＮＣＦによって複数個の半導体装置Ｃが基板Ｗに予め仮圧着された状態で搬送されたものに対し、熱硬化性樹脂を完全に硬化させ本圧着する場合を例に採って説明する。
先ず、保持ステージ１０および圧着ヘッド１４に備わった両ヒータ１１、１５の温度を、操作部２１を操作して設定する。ここで、両ヒータ１１、１５の温度は、熱伝導遅延用のプレートＰと基板Ｗの界面および圧着ヘッド１４と半導体装置Ｃの界面の温度が熱硬化性樹脂Ｇの硬化温度よりも高く設定される。すなわち、保持ステージ１０に吸着保持された基板Ｗが、圧着ヘッド１４の下側の実装位置に達した時点で、半導体装置ＣおよびプレートＰを介して熱硬化性樹脂Ｇに伝達される熱が、硬化温度になるように設定される（ステップＳ１）。
また、本実施例では、プレートＰにステンレス鋼が使用される。ここで、プレートＰは、例えば、熱伝達率（Ｗ／ｍ・Ｋ）Ｌとプレートの厚み（ｍｍ）Ｔと関係、すなわち、Ｌ／Ｔが、１以上かつ２０以下となるように設定される。なお、プレートＰは、ステンレス鋼に限定されず、圧着ヘッド１４の押圧によって変形しない材質であればよく、金属、セラミック、カーボンおよび多孔質材などであってもよい。
初期設定が完了すると装置を作動させる（ステップＳ２）。本圧着装置側では、制御部２０がヒータ１１、１５をオンにして初期設定の温度を一定に保つように温度制御を開始する。
仮圧着工程側に配備された図示しない搬送ロボットによって、図５に示すように、搬送機構１の保持フレーム６にプレートＰが載置され、その後に当該プレートＰ上に基板Ｗが載置される（ステップＳ３）。
プレートＰと基板Ｗが重ね合わされた状態で、本圧着装置２へと搬送される。このプレートＰを下にして基板Ｗは、図５の二点鎖線で示すように、保持ステージ１０に移載される。プレートＰには、複数個の貫通孔が形成されおり、貫通孔を介して保持ステージ１０に吸着保持される（ステップＳ４）。また、保持ステージ１０は図示しない駆動機構によって、前方（図１のＹ方向）である、圧着ヘッド１４の下方の予め決められた実装位置に移動する。
保持ステージ１０にプレートＰおよび基板Ｗが吸着保持された時点からヒータ１１によって加熱が開始される（ステップＳ５）。
保持ステージ１０が実装位置に達すると、図６に示すように、シリンダ１３の作動により圧着ヘッド１４が下降し、複数個の半導体装置Ｃが同時に挟み込まれる。このとき、加熱されている圧着ヘッド１４によって、半導体装置Ｃは、加熱されながら押圧される（ステップＳ６）。
すなわち、圧着ヘッド１４が所定の高さまで下降したとき、熱硬化性樹脂Ｇは、未硬化状態にあるので、図７に示すように、圧着ヘッド１４の加圧によって半導体装置ＣのバンプＢが熱硬化性樹脂Ｇに押し込まれる。すなわち、半導体装置ＣのバンプＢが基板Ｗの電極に達した後に、熱硬化性樹脂が硬化する。
熱硬化性樹脂Ｇが完全に硬化する所定時間まで半導体装置Ｃを加圧および加熱すると（ステップＳ７）、圧着ヘッド１４を上方の待機位置に復帰させて加圧を解除するとともに、搬送機構１によりプレートＰと基板Ｗを搬出する（ステップＳ８）。
プレートＰと基板Ｗを所定の位置まで搬送した後は、他の搬送ロボットに受け渡すか、或いはストッカに収納する。
以上で１枚の基板２上の半導体装置の実装が終了する。以後、所定枚数の基板について同じ動作が繰り返される。
この構成によれば、熱硬化性樹脂Ｇの硬化温度以上に維持された保持ステージ上に熱伝導遅延用のプレートＰを載置した上に半導体装置Ｃの仮圧着された基板Ｗを吸着保持するので、圧着ヘッド１４が下降して加圧しきるまで、熱硬化性樹脂Ｇが硬化されることがない。すなわち、本実施例では、図８の実線で示すように、保持ステージ１０上にプレートＰと基板Ｗを載置保持した時点Ｔ１から圧着ヘッド１４を半導体装置Ｃに当接させて加圧を開始する時点Ｔ２（例えば、本実施例では半田溶融温度の時点に設定）までの温度勾配が、プレートＰを介在させていない一点鎖線で示した従来方法の温度勾配よりも小さく、熱硬化性樹脂Ｇの硬化温度よりも低い温度に保つことが可能である。換言すれば、圧着ヘッド１４による半導体装置Ｃの加圧開始までの温度ギャップが、従来方法よりも大きいので、圧着ヘッド１４が所定高さまで下降して半導体装置ＣのバンプＢを基板Ｗの電極に到達させるまで、熱硬化性樹脂Ｇを未硬化状態に保つことができる。その結果、基板Ｗの電極とバンプＢの電気的接続を確実にすることができる。
なお、熱硬化性樹脂Ｇの硬化温度はＤＳＣ（示差走査熱量測定）によって測定することができる。
本発明は上述した実施例のものに限らず、次のように変形実施することもできる。
（１）上記実施例装置の圧着ヘッド１４は、１個の半導体装置Ｃを本圧着するシングルタイプまたは、図９に示すように、当該シングルタイプを複数個備えたマルチタイプにも利用することができる。
（２）上記実施例装置では、保持ステージ１０と圧着ヘッド１４に備わった各ヒータ１１、１５の温度を同じに設定していが、例えば、次のように温度設定してもよい。例えば、圧着ヘッド１４による半導体装置Ｃの加圧開始時点から当該半導体装置Ｃを介して熱硬化性樹脂Ｇに熱が伝わる時間と、基板ＷおよびプレートＰを介して熱硬化性樹脂Ｇに熱が伝わる時間とが同じタイミングとなるように、各ヒータ１１、１５の温度を適宜に設定変更してもよい。
また、温度伝達時間は、ヒータ１１、１５の上記の温度設定のみならず、プレートＰの厚みで調整してもよい。この方法によれば、基板Ｗと半導体装置Ｃの熱伝達の差によって生じる恐れのある基板Ｗの反りを抑制することができる。
（３）半導体装置のバンプＢが、半田ボールまたは銅電極ピラーに半田形成された構成である場合、加圧によって熱硬化性樹脂Ｇに押し込まれたバンプが、基板Ｗの電極に接触するとともに、接触状態から半田が溶融接着するまでの時間、熱硬化性樹脂Ｇが未硬化状態となるよう温度制御すればよい。
（４）上記実施例装置では、保持ステージ１０が、可動テーブル８によって移動可能に構成されていたが、固定された構成であってもよい。この場合、保持フレーム６によってプレートＰと基板Ｗを搬送する時点でアライメントが保たれていればよい。また、プレートＰは、保持フレーム６に固定または一体構成されていてもよい。したがって、本発明において、保持ステージ６上にプレートＰ、基板Ｗの順に重ね合って保持されていればよいので、それぞれの搬送のタイミングは、同時であってもよいし、プレートＰを基板Ｗより先に保持ステージ１０に載置してもよい。
（５）上記実施例装置では、１枚の基板Ｗを用いていたが、複数枚の基板Ｗが連なったブレイク前の基板Ｗを用いてもよい。この場合、ブレイク前の基板Ｗに対応したサイズのプレート上に当該複数枚分の基板Ｗ載置し、基板単位で圧着ヘッドの下方でシフトさせながら本圧着すればよい。
（６）上記実施例では、プレートＰと基板Ｗを保持ステージ１０に同時に載置しているが、個別に搬送および載置してもよい。この場合、保持ステージ１０にプレートＰを載置した後に基板Ｗを載置することになる。
（７）上記実施例において、プレートＰを再利用する場合、本圧着処理後から新しい基板ＷをプレートＰ上に載置するまでにプレートＰを冷却器によって冷却してもよい。冷却器としては、例えばノズルによってエアーを吹き付けるように構成すればよい。
（８）上記実施例において、プレートＰは、図１０および図１１に示すように、粘着剤によって基板Ｗに予め貼り付けられていてもよい。プレートＰのサイズは、基板Ｗと同形状で同じ大きさまたは基板以上の大きさであってもよい。この場合、プレートとしては、例えば、ガラス、ステンレス鋼またはポリミドなどから成形したものが適宜に選択される。
この構成によれば、基板Ｗがバックグラインドにより薄化された半導体ウエハである場合、剛性の低下した基板Ｗを補強することができる。すなわち、基板Ｗの搬送時に、当該基板Ｗが撓んで半導体装置Ｃが破損するのを抑制することができる。また、上記実施例の処理に比べて保持ステージ１０への搬送回数を低減することができる。すなわち、図４に示すステップＳ３において、プレート付きの基板Ｗを保持ステージ１０に１回だけ搬送して載置するだけでよい。また、ステップＳ８において、本圧着後にプレート付きの基板Ｗを保持ステージ１０から１回だけ搬出するだけでよい。したがって、当該実施形態は、処理速度を向上させることができる。なお、当該プレート付き基板Ｗの搬送は、上記搬送機構１を利用してもよいし、或いは、馬蹄形をしたエンドエフェクタを有する搬送ロボットによってプレートＰを吸着しながら搬送してもよい。
また、この実施形態において、基板ＷとプレートＰを単に重ね合わせた状態で搬送するようにしてもよい。
なお、この実施形態において、保持ステージ１０から搬出された基板ＷおよびプレートＰを冷却してもよい。例えば、搬送過程または所定位置で保持プレートＰにエアーを吹き付けてもよい。
以上のように、本発明は、半導体装置と基板の電極を電気的に精度よく接続させながら熱硬化性樹脂を硬化させるのに適している。

Claims (13)

  1. 熱硬化性樹脂を介してバンプを有する半導体装置を基板に実装する実装方法であって、
    未硬化状態の前記熱硬化性樹脂によって半導体装置を仮圧着した基板と熱伝導遅延用のプレートを重ね合わせて搬送する搬送過程を備え、
    保持ステージと前記半導体装置の間に熱伝導遅延用のプレートを介在させた状態で第１加熱器によって前記保持ステージを熱硬化性樹脂の硬化温度以上で加熱しながら押圧部材によって当該半導体装置を加圧し、バンプを基板の電極と接続するとともに熱硬化性樹脂を硬化させて基板に本圧着する
    ことを特徴とする実装方法。
  2. 熱硬化性樹脂を介してバンプを有する半導体装置を基板に実装する実装方法であって、
    前記第１加熱器によって加熱された保持ステージ上に熱伝導遅延用のプレートを搬送する第１搬送過程と、
    未硬化状態の前記熱硬化性樹脂によって半導体装置を仮圧着した基板をプレート上に搬送する第２搬送過程と、
    を備え、
    保持ステージと前記半導体装置の間に熱伝導遅延用のプレートを介在させた状態で第１加熱器によって前記保持ステージを熱硬化性樹脂の硬化温度以上で加熱しながら押圧部材によって当該半導体装置を加圧し、バンプを基板の電極と接続するとともに熱硬化性樹脂を硬化させて基板に本圧着する
    ことを特徴とする実装方法。
  3. 請求項１または請求項２に記載の実装方法において、
    第２加熱器を備えた前記押圧部材によって半導体装置を加圧および加熱する
    ことを特徴とする実装方法。
  4. 請求項３に記載の実装方法において、
    前記押圧部材の設定温度を熱硬化性樹脂の硬化温度以上にして当該熱硬化性樹脂を加熱する
    ことを特徴とする実装方法。
  5. 請求項１または請求項２に記載の実装方法において、
    前記バンプは、半田が設けられており、
    前記本圧着過程は、熱硬化性樹脂が硬化するまでにバンプの半田を基板の電極に溶融接着させる
    ことを特徴とする実装方法。
  6. 請求項１または請求項２に記載の実装方法において、
    前記本圧着処理後の基板を保持ステージから搬出した後から新しい処理対象の基板をプレートに載置するまでに、当該プレートを冷却する
    ことを特徴とする実装方法。
  7. 請求項１または請求項２に記載の実装方法において、
    前記熱硬化性樹脂は、非導電性接着剤フィルムである
    ことを特徴とする実装方法。
  8. 熱硬化性樹脂を介してバンプを有する半導体装置を基板に実装する実装装置であって、
    保持ステージと、
    前記保持ステージを加熱する第１加熱器と、
    熱伝導遅延用のプレートを前記保持ステージに搬送した後に、未硬化状態の前記熱硬化性樹脂によって半導体装置を仮圧着した基板を当該プレート上に搬送する搬送機構と、
    前記保持ステージ上にプレートおよび基板の順に載置保持された当該基板上の半導体装置を押圧部材によって押圧する圧着機構と、
    前記第１加熱器によって熱硬化性樹脂の硬化温度以上に保持ステージを温度制御する制御部と、
    と備えたことを特徴とする実装装置。
  9. 請求項８に記載の実装装置において、
    前記押圧部材は、第２加熱器を備え、
    前記制御部は、第２加熱器によって熱硬化性樹脂の硬化温度以上に押圧部材を温度制御する
    ことを特徴とする実装装置。
  10. 請求項８または請求項９に記載の実装装置において、
    加熱後のプレートを冷却する冷却器を備えた
    ことを特徴とする実装装置。
  11. 熱硬化性樹脂を介してバンプを有する半導体装置を基板に実装する実装装置であって、
    保持ステージと、
    前記保持ステージを加熱する第１加熱器と、
    未硬化状態の前記熱硬化性樹脂によって半導体装置を仮圧着した基板と熱伝導遅延用のプレートを重ね合わせて搬送する搬送機構と、
    前記保持ステージ上に載置保持された基板の半導体装置を押圧部材によって押圧する圧着機構と、
    前記第１加熱器によって熱硬化性樹脂の硬化温度以上に保持ステージを温度制御する制御部と、
    と備えたことを特徴とする実装装置。
  12. 請求項１１に記載の実装装置において、
    前記押圧部材は、第２加熱器を備え、
    前記制御部は、第２加熱器によって熱硬化性樹脂の硬化温度以上に押圧部材を温度制御する
    ことを特徴とする実装装置。
  13. 請求項１１または請求項１２に記載の実装装置において、
    加熱後のプレートを冷却する冷却器を備えた
    ことを特徴とする実装装置。
JP2015556832A 2014-01-08 2015-01-08 半導体装置の実装方法および実装装置 Expired - Fee Related JP6461822B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014001890 2014-01-08
JP2014001890 2014-01-08
PCT/JP2015/050380 WO2015105149A1 (ja) 2014-01-08 2015-01-08 半導体装置の実装方法および実装装置

Publications (2)

Publication Number Publication Date
JPWO2015105149A1 JPWO2015105149A1 (ja) 2017-03-23
JP6461822B2 true JP6461822B2 (ja) 2019-01-30

Family

ID=53523973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015556832A Expired - Fee Related JP6461822B2 (ja) 2014-01-08 2015-01-08 半導体装置の実装方法および実装装置

Country Status (4)

Country Link
JP (1) JP6461822B2 (ja)
KR (1) KR20160105415A (ja)
TW (1) TWI656582B (ja)
WO (1) WO2015105149A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791431B2 (ja) * 2002-02-26 2006-06-28 セイコーエプソン株式会社 実装構造体の製造装置
JP4832107B2 (ja) * 2006-02-23 2011-12-07 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法
JP2008294396A (ja) * 2007-04-23 2008-12-04 Hitachi Chem Co Ltd 接続方法、接続装置及び接続方法を用いて得られる接続構造体
JP5417751B2 (ja) * 2008-06-30 2014-02-19 株式会社ニコン 接合装置および接合方法
JP2010114208A (ja) * 2008-11-05 2010-05-20 Nikon Corp 冷却装置および接合システム
JP2010245195A (ja) * 2009-04-02 2010-10-28 Nec Corp 半導体装置の製造装置及び半導体装置の製造方法
JP5602439B2 (ja) * 2010-01-22 2014-10-08 デクセリアルズ株式会社 加熱装置および実装体の製造方法
JP5401709B2 (ja) 2010-02-02 2014-01-29 アピックヤマダ株式会社 半導体装置の接合装置及び接合方法
JP5892682B2 (ja) * 2011-04-27 2016-03-23 アピックヤマダ株式会社 接合方法

Also Published As

Publication number Publication date
JPWO2015105149A1 (ja) 2017-03-23
TWI656582B (zh) 2019-04-11
WO2015105149A1 (ja) 2015-07-16
KR20160105415A (ko) 2016-09-06
TW201532161A (zh) 2015-08-16

Similar Documents

Publication Publication Date Title
JP4736355B2 (ja) 部品実装方法
CN109103117B (zh) 结合半导体芯片的设备和结合半导体芯片的方法
JP4014481B2 (ja) ボンディング方法およびその装置
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
US10847434B2 (en) Method of manufacturing semiconductor device, and mounting apparatus
JP4659634B2 (ja) フリップチップ実装方法
JP6675356B2 (ja) 電子部品実装装置
WO2019054284A1 (ja) 圧着ヘッドおよび実装装置
CN111344849B (zh) 封装装置
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
KR20190116235A (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JP2005252072A (ja) 素子の実装方法及び搬送装置
KR102284943B1 (ko) 본딩 장치 및 본딩 방법
JP2004259917A (ja) ボンディング方法および装置
JP4622460B2 (ja) 電子部品実装方法及び装置
JP2019110187A (ja) 実装装置及び実装方法
JPH11204563A (ja) 実装方法
JP2012209409A (ja) 電子部品実装体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181226

R150 Certificate of patent or registration of utility model

Ref document number: 6461822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees