[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6358415B1 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP6358415B1
JP6358415B1 JP2018520203A JP2018520203A JP6358415B1 JP 6358415 B1 JP6358415 B1 JP 6358415B1 JP 2018520203 A JP2018520203 A JP 2018520203A JP 2018520203 A JP2018520203 A JP 2018520203A JP 6358415 B1 JP6358415 B1 JP 6358415B1
Authority
JP
Japan
Prior art keywords
base plate
transistor
semiconductor package
matching circuit
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018520203A
Other languages
English (en)
Other versions
JPWO2019142349A1 (ja
Inventor
内海　博三
博三 内海
啓信 南出
啓信 南出
傑 間木
傑 間木
勝巳 宮脇
勝巳 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6358415B1 publication Critical patent/JP6358415B1/ja
Publication of JPWO2019142349A1 publication Critical patent/JPWO2019142349A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/172—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

ベース板（１）の上にトランジスタ（２）及び整合回路基板（３〜６）が設けられ、互いに接続されている。フレーム（１５）がベース板（１）の上に設けられ、トランジスタ（２）及び整合回路基板（３〜６）の周りを囲む。フレーム（１５）はベース板（１）よりも線膨張係数が小さい。フレーム（１５）にネジ止め部（１７）が設けられている。ベース板（１）のサイズはフレーム（１５）より小さい。

Description

本発明は、半導体パッケージに関する。
マイクロ波帯で使用される半導体増幅器には、高出力内部整合回路型トランジスタの半導体パッケージが用いられる。従来、半導体パッケージのベース板のネジ止め部にネジを締めることで半導体パッケージを半導体増幅器の筐体に実装していた（例えば、特許文献１参照）。
日本特開２０１４−４９７２６号公報
従来はネジ止め部を設けるためにベース板のサイズを大きくする必要があった。しかし、ベース板は、実装する整合回路基板又はトランジスタ等の他の部材に比べて線膨張係数が大きい。この線膨張係数差に起因して、これらの部材の実装又はパッケージ化する際の高温処理で半導体パッケージに反りが生じていた。このため、半導体パッケージを半導体増幅器の筐体に実装する時にベース板の下面と筐体との間に隙間ができ、トランジスタからグランドである筐体までの経路が変わり、高周波特性と信頼性が低下するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は高周波特性と信頼性を向上させることができる半導体パッケージを得るものである。
本発明に係る半導体パッケージは、ベース板と、前記ベース板の上に設けられ互いに接続されたトランジスタ及び整合回路基板と、前記ベース板の上に設けられ、前記トランジスタ及び前記整合回路基板の周りを囲むフレームとを備え、前記フレームは前記ベース板よりも線膨張係数が小さく、ネジ止め部が前記フレームに設けられ、前記ベース板のサイズは前記フレームより小さいことを特徴とする。
本発明では、線膨張係数の小さいフレームのサイズを大きくしてネジ止め部を設けている。従って、ベース板にネジ止め部を設ける必要がないため、線膨張係数の大きいベース板のサイズをフレームより小さくすることができる。これにより、整合回路基板とトランジスタの実装後のベース板の反りを抑制することができる。従って、ベース板の下面と半導体増幅器の筐体との密着性が上って接地が取れるため、高周波特性と信頼性を向上させることができる。
実施の形態１に係る半導体パッケージを示す上面図である。 図１のＩ−ＩＩに沿った断面図である。 実施の形態１に係る半導体パッケージの内部を示す上面図である。 比較例に係る半導体パッケージを示す斜視図である。 比較例に係る半導体パッケージの裏面のＺ方向変位を示す斜視図である。 比較例に係る半導体パッケージの側面図である。 実施の形態２に係る半導体パッケージを示す断面図である。 実施の形態３に係る半導体パッケージを示す断面図である。 実施の形態４に係る半導体パッケージを示す断面図である。 実施の形態４に係る半導体パッケージを示す下面図である。
実施の形態に係る半導体パッケージについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体パッケージを示す上面図である。図２は図１のＩ−ＩＩに沿った断面図である。図３は、実施の形態１に係る半導体パッケージの内部を示す上面図である。この半導体パッケージは高出力内部整合回路型トランジスタである。
ベース板１の上にトランジスタ２及び整合回路基板３〜６が設けられている。入力リード端子７がＡｕワイヤ８により整合回路基板３の配線に接続されている。整合回路基板３と整合回路基板４の配線がＡｕワイヤ９により接続されている。整合回路基板４の配線がＡｕワイヤ１０によりトランジスタ２の制御電極に接続されている。トランジスタ２の下面電極はベース板１に接続されている。トランジスタ２の上面電極がＡｕワイヤ１１により整合回路基板５の配線に接続されている。整合回路基板５と整合回路基板６の配線がＡｕワイヤ１２により接続されている。整合回路基板６の配線がＡｕワイヤ１３により出力リード端子１４に接続されている。
フレーム１５がベース板１の上に設けられ、トランジスタ２及び整合回路基板３〜６の周りを囲んでいる。キャップ１６がフレーム１５の上に設けられ、トランジスタ２及び整合回路基板３〜６の上方を覆っている。ベース板１は線膨張係数９．１［１０−６／Ｋ］のＣｕＭｏからなる。フレーム１５及びキャップ１６は線膨張係数５．２［１０−６／Ｋ］のコバールからなる。従って、フレーム１５及びキャップ１６はベース板１よりも線膨張係数が小さい。
フレーム１５にネジ止め部１７が設けられている。ネジ止め部１７はフレーム１５の対向する２辺にそれぞれ２個ずつ設けられた切り欠きであるが、ネジ穴でもよい。このネジ止め部１７にネジ１８を通して半導体パッケージを半導体増幅器の筐体１９にネジ止めする。
続いて、本実施の形態の効果を比較例と比較して説明する。図４は、比較例に係る半導体パッケージを示す斜視図である。図５は、比較例に係る半導体パッケージの裏面のＺ方向変位を示す斜視図である。図６は、比較例に係る半導体パッケージの側面図である。比較例では、半導体パッケージのベース板１にネジ止め部１７を設けるため、線膨張係数が大きいベース板１のサイズを大きくする必要がある。従って、半導体パッケージに反りが生じるため、半導体増幅器の筐体１９に実装する時にベース板１の下面と筐体１９との間に隙間ができ、トランジスタ２からグランドである筐体１９までの経路が変わり、高周波特性と信頼性が低下する。
これに対して、本実施の形態では、線膨張係数の小さいフレーム１５のサイズを大きくしてネジ止め部１７を設けている。従って、ベース板１にネジ止め部１７を設ける必要がないため、線膨張係数の大きいベース板１のサイズをフレーム１５より小さくすることができる。これにより、整合回路基板３〜６とトランジスタ２の実装後のベース板１の反りを抑制することができる。従って、ベース板１の下面と半導体増幅器の筐体１９との密着性が上って接地が取れるため、高周波特性と信頼性を向上させることができる。また、ベース板１に対して上方にあるフレーム１５を半導体増幅器の筐体１９にネジ止めすることで、ベース板１をネジ止めする場合に比べてベース板１の反りの矯正力が大きい。
実施の形態２．
図７は、実施の形態２に係る半導体パッケージを示す断面図である。本実施の形態では、キャップ１６のサイズを大きくしてネジ止め部１７を設けている。そして、線膨張係数の大きいベース板１のサイズをキャップ１６より小さくする。これによりベース板１の反りを抑制することができる。従って、ベース板１の下面と半導体増幅器の筐体１９との密着性が上って接地が取れるため、高周波特性と信頼性を向上させることができる。また、ベース板１に対して上方にあるキャップ１６を半導体増幅器の筐体１９にネジ止めすることで、ベース板１をネジ止めする場合に比べてベース板１の反りの矯正力が大きい。
実施の形態３．
図８は、実施の形態３に係る半導体パッケージを示す断面図である。本実施の形態ではベース板１にネジ止め部１７が設けられている。セラミック基板２０がベース板１の下面に設けられた溝に埋め込まれている。セラミック基板２０は、整合回路基板３〜６と材質（即ち線膨張係数）、厚み、及び大きさが同じである。これによりベース板１の反りを抑制することができる。従って、ベース板１の下面と半導体増幅器の筐体１９との密着性が上って接地が取れるため、高周波特性と信頼性を向上させることができる。ただし、トランジスタ２の放熱性を維持するため、ベース板１に比べて熱抵抗が大きいセラミック基板２０はトランジスタ２の直下には配置されていない。
実施の形態４．
図９は、実施の形態４に係る半導体パッケージを示す断面図である。図１０は、実施の形態４に係る半導体パッケージを示す下面図である。本実施の形態ではベース板１にネジ止め部１７が設けられている。ベース板１は、トランジスタ２の真下に配置されたＣｕＭｏからなる第１の金属２１と、第１の金属２１よりも線膨張係数が小さく熱抵抗が大きいモリブデン等からなる第２の金属２２とを有する。
線膨張係数が小さい第２の金属２２をベース板１に組み込むことでベース板１の反りを抑制することができる。従って、ベース板１の下面と半導体増幅器の筐体１９との密着性が上って接地が取れるため、高周波特性と信頼性を向上させることができる。
また、熱抵抗が小さい第１の金属２１をトランジスタ２の真下に配置することで放熱性を確保している。具体的には、トランジスタ２の下面からベース板１の下面に向かって４５°の角度で広がる領域を通ってトランジスタ２の熱が拡散される。そこで、線膨張係数が小さい第２の金属２２は、この熱抵抗に影響する領域内には設けず、熱抵抗に影響の無い領域に設ける。
１ ベース板、２ トランジスタ、３〜６ 整合回路基板、１５ フレーム、１６ キャップ、１７ ネジ止め部、２０ セラミック基板、２１ 第１の金属、２２ 第２の金属

Claims (4)

  1. ベース板と、
    前記ベース板の上に設けられ互いに接続されたトランジスタ及び整合回路基板と、
    前記ベース板の上に設けられ、前記トランジスタ及び前記整合回路基板の周りを囲むフレームとを備え、
    前記フレームは前記ベース板よりも線膨張係数が小さく、
    ネジ止め部が前記フレームに設けられ、
    前記ベース板のサイズは前記フレームより小さいことを特徴とする半導体パッケージ。
  2. ベース板と、
    前記ベース板の上に設けられ互いに接続されたトランジスタ及び整合回路基板と、
    前記ベース板の上に設けられ、前記トランジスタ及び前記整合回路基板の周りを囲むフレームと、
    前記フレームの上に設けられ、前記トランジスタ及び前記整合回路基板の上方を覆うキャップとを備え、
    前記フレーム及び前記キャップは前記ベース板よりも線膨張係数が小さく、
    ネジ止め部が前記キャップに設けられ、
    前記ベース板のサイズは前記キャップより小さいことを特徴とする半導体パッケージ。
  3. 互いに対向する上面と下面を有するベース板と、
    前記ベース板の前記上面に設けられ互いに接続されたトランジスタ及び整合回路基板と、
    前記ベース板の前記下面に設けられ、前記整合回路基板と材質、厚み、及び大きさが同じセラミック基板とを備えることを特徴とする半導体パッケージ。
  4. 前記セラミック基板は前記トランジスタの真下には配置されていないことを特徴とする請求項３に記載の半導体パッケージ。
JP2018520203A 2018-01-22 2018-01-22 半導体パッケージ Active JP6358415B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/001746 WO2019142349A1 (ja) 2018-01-22 2018-01-22 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP6358415B1 true JP6358415B1 (ja) 2018-07-18
JPWO2019142349A1 JPWO2019142349A1 (ja) 2020-01-23

Family

ID=62904960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018520203A Active JP6358415B1 (ja) 2018-01-22 2018-01-22 半導体パッケージ

Country Status (5)

Country Link
US (1) US11315842B2 (ja)
JP (1) JP6358415B1 (ja)
CN (1) CN111656514B (ja)
DE (1) DE112018006914T5 (ja)
WO (1) WO2019142349A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027953A (ja) * 2008-07-23 2010-02-04 Mitsubishi Electric Corp 半導体装置
JP2012142371A (ja) * 2010-12-28 2012-07-26 Mitsubishi Electric Corp 半導体パッケージ
JP2014207387A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770641B2 (ja) * 1989-03-17 1995-07-31 三菱電機株式会社 半導体パッケージ
US5926371A (en) * 1997-04-25 1999-07-20 Advanced Micro Devices, Inc. Heat transfer apparatus which accommodates elevational disparity across an upper surface of a surface-mounted semiconductor device
JP3519299B2 (ja) 1999-01-06 2004-04-12 芝府エンジニアリング株式会社 半導体装置
JP2008053588A (ja) 2006-08-28 2008-03-06 Daikin Ind Ltd パワーモジュール
JP5806464B2 (ja) * 2010-02-03 2015-11-10 株式会社東芝 半導体素子収納用パッケージ及びそれを用いた半導体装置
KR101237668B1 (ko) * 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
JP5812882B2 (ja) * 2012-01-23 2015-11-17 京セラ株式会社 配線基板および電子装置
JP6352583B2 (ja) 2012-09-04 2018-07-04 株式会社東芝 半導体装置
JP6320331B2 (ja) * 2015-03-16 2018-05-09 三菱電機株式会社 電力用半導体装置
JP2017073196A (ja) * 2015-10-05 2017-04-13 キヤノンファインテック株式会社 加熱装置、定着装置及び画像形成装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027953A (ja) * 2008-07-23 2010-02-04 Mitsubishi Electric Corp 半導体装置
JP2012142371A (ja) * 2010-12-28 2012-07-26 Mitsubishi Electric Corp 半導体パッケージ
JP2014207387A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ

Also Published As

Publication number Publication date
CN111656514A (zh) 2020-09-11
DE112018006914T5 (de) 2020-10-01
US11315842B2 (en) 2022-04-26
WO2019142349A1 (ja) 2019-07-25
CN111656514B (zh) 2024-04-16
JPWO2019142349A1 (ja) 2020-01-23
US20210225717A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
US9721861B2 (en) Semiconductor device
KR20160098046A (ko) 반도체 장치
JP6012533B2 (ja) 電力用半導体装置
CN104603934A (zh) 电力用半导体装置
US10861770B2 (en) Power module and semiconductor apparatus
JP2015056608A (ja) 半導体パッケージおよび半導体装置
JP6711098B2 (ja) 半導体装置の放熱構造
WO2015104834A1 (ja) 電力半導体装置
KR20140100904A (ko) 반도체 장치
JP6358415B1 (ja) 半導体パッケージ
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP5318304B1 (ja) 半導体モジュールおよび半導体装置
JP5841174B2 (ja) 電子部品収納用パッケージおよび電子装置
JP7170614B2 (ja) 半導体装置
JP6790432B2 (ja) 半導体装置の放熱構造
US20120161309A1 (en) Semiconductor package
JPWO2016111059A1 (ja) パワー半導体のパッケージ素子
JP2007165426A (ja) 半導体装置
JP5948693B2 (ja) パッケージ
JPH098432A (ja) 高周波回路装置
WO2023139687A1 (ja) 半導体装置および半導体装置の製造方法
WO2024202552A1 (ja) インターポーザ及び回路モジュール
US11183491B2 (en) High-frequency module
JP2007234905A (ja) 高出力増幅器
JP2017174869A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180419

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180419

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180604

R150 Certificate of patent or registration of utility model

Ref document number: 6358415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250