JP5812882B2 - 配線基板および電子装置 - Google Patents
配線基板および電子装置 Download PDFInfo
- Publication number
- JP5812882B2 JP5812882B2 JP2012011155A JP2012011155A JP5812882B2 JP 5812882 B2 JP5812882 B2 JP 5812882B2 JP 2012011155 A JP2012011155 A JP 2012011155A JP 2012011155 A JP2012011155 A JP 2012011155A JP 5812882 B2 JP5812882 B2 JP 5812882B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- metal
- layer
- metal plate
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
よりも熱膨張係数の小さい第2の金属層とを有する金属板とを備えている。複数の第1の金属層のうち上部金属層の厚みは下部金属層の厚みよりも小さく、かつ第2の金属層の厚み以上である。
図1および図2を参照して本発明の参考例の実施形態における電子装置について説明する。本実施形態における電子装置は、配線基板1と、配線基板1に搭載された電子部品2とを有している。なお、図1および図2において、電子装置は、仮想のxyz空間内に設けられて、xy平面上に載置されている。また、本実施形態における上方とは仮想のz軸の正方向のことである。また、配線基板1を冷却したときの金属板の収縮による内部応力を二点鎖線の矢印で示す。
mであり、配線基板1の大きさまたは用いる材料の熱伝導率または強度に応じて選択すればよい。
21bは、セラミック基体11に接合されているので、セラミック基体11によって収縮または膨張が抑制されている。また、図2はセラミック基体11の上面に設けられた金属板12を示しているが、下面に設けられた金属板12では構成が上下方向で逆になるので、セラミック基体11に接合されているのが下部金属層121bになる。
れ、例えば銅等の高熱伝導率の金属材料が好適に用いられる(銅の熱伝導率:395W/m
・K)。銅のインゴット(塊)に圧延加工法または打ち抜き加工法等の機械的加工、またはエッチング等の化学的加工のような金属加工法を施すことによって、例えば厚さが10〜300μmの平板状で所定パターンに形成される。
第1の金属層121が銅である場合には、銅よりも熱膨張係数の小さいモリブデン等の金属
材料を用いて、第1の金属層121と同様の方法で20〜300μmの厚みの平板状で所定パターンに形成される。
の厚みD121bよりも小さく、下部金属層121bの厚みD121bが60〜90μmであれば、上
部金属層121aの厚みD121aは20〜40μmである。また、セラミック基体11の下面に金属板12が設けられる場合は、図1に示された例のように、金属板12はセラミック基体11の下面のほぼ全面に形成され、配線基板1に搭載された電子部品2の放熱性を高めるようにすることが好ましい。
て膨張または収縮しやすい上部金属層121aの厚みD121aが、下部金属層121bの厚みD121bよりも小さい。このような構成であることから、上部金属層121aの収縮量または膨
張量と、下部金属層121bの収縮量または膨張量との差が低減されているので、上部金属
層121aの収縮または膨張による内部応力F121aと、下部金属層121bの収縮または膨張
による内部応力F121bとの差が低減される。例えば、上部金属層121aと下部金属層121
bとが収縮する場合であれば、図2に示された例のように、上部金属層121aの収縮によ
る内部応力F121aと、下部金属層121bの収縮による内部応力F121bとの差が低減され
る。したがって、下部金属層121bが上部金属層121aに引っ張られるような内部応力が低減されて、金属板12の変形を低減できる。
形を低減できる。特に、上部金属層121aの厚みD121aが第2の金属層122の厚みD122よりも小さいときには、上部金属層121aの収縮または膨張によって生じた内部応力F121aによる第2の金属層122の変形がより低減されて、金属板12の変形をさらに低減できる。
置する。
属板12の露出した表面を被覆しやすく、金属板12の酸化腐蝕を抑制することができる。また、10μm以下であると、特にセラミック基体11の厚さが300μm未満の薄いものになっ
た場合には、めっき層の内部に内在する内在応力を低減させることができ、金属板12に生じる反り、およびそれによって生じるセラミック基体11の反りまたは割れ等を抑制することができる。
xide Semiconductor - Field Effect Transistor)等の半導体素子である。
下部金属層121bに比べて膨張または収縮しやすい上部金属層121aの厚みD121aが下部
金属層121bの厚みD121bよりも小さい。このような構成とすることによって、上部金属層121aの膨張量または収縮量と下部金属層121bの膨張量または収縮量との差が低減されるので、下部金属層121bが上部金属層121aに引っ張られるような内部応力が低減される。したがって、上部金属層121aの収縮または膨張に伴う金属板12の変形が低減されてセ
ラミック基体11の反りを低減し、配線基板1の反りを低減できる。
層122の厚みD122よりも小さいときには、上部金属層121aの収縮または膨張に伴う第2
の金属層122の変形がより低減されるので、金属板12の変形がさらに低減される。
次に、本発明の実施形態による電子装置について図3を参照しつつ説明する。
熱伝導率の高い金属材料を用いたときに、金属板12の熱伝導率を向上できるので、配線基板1の放熱性を向上できる。
11・・・・セラミック基体
12・・・・金属板
121 ・・・第1の金属層
121a ・・上部金属層
121b ・・下部金属層
122 ・・・第2の金属層
2・・・・電子部品
3・・・・接合材
4・・・・ダイボンド材
5・・・・ボンディングワイヤ
Claims (2)
- セラミック基体と、
該セラミック基体に接合されており、複数の第1の金属層と該複数の第1の金属層の間に設けられた前記複数の第1の金属層よりも熱膨張係数の小さい第2の金属層とを有する金属板とを備えており、
前記複数の第1の金属層のうち上部金属層の厚みが下部金属層の厚みよりも小さく、かつ前記第2の金属層の厚み以上であることを特徴とする配線基板。 - 請求項1記載の配線基板と、該配線基板の前記金属板に搭載された電子部品とを備えていることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012011155A JP5812882B2 (ja) | 2012-01-23 | 2012-01-23 | 配線基板および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012011155A JP5812882B2 (ja) | 2012-01-23 | 2012-01-23 | 配線基板および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013149912A JP2013149912A (ja) | 2013-08-01 |
JP5812882B2 true JP5812882B2 (ja) | 2015-11-17 |
Family
ID=49047109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012011155A Expired - Fee Related JP5812882B2 (ja) | 2012-01-23 | 2012-01-23 | 配線基板および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5812882B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112018006914T5 (de) * | 2018-01-22 | 2020-10-01 | Mitsubishi Electric Corporation | Halbleiterbaugruppe |
WO2020241238A1 (ja) * | 2019-05-27 | 2020-12-03 | ローム株式会社 | 半導体装置 |
JP2022133480A (ja) * | 2019-05-29 | 2022-09-14 | ローム株式会社 | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01249669A (ja) * | 1988-03-30 | 1989-10-04 | Toshiba Corp | セラミックス回路基板 |
JPH03218054A (ja) * | 1990-01-23 | 1991-09-25 | Mitsubishi Electric Corp | 発熱素子用基板 |
JPH04287952A (ja) * | 1991-02-18 | 1992-10-13 | Mitsubishi Electric Corp | 複合絶縁基板およびそれを用いた半導体装置 |
JP2003168770A (ja) * | 2001-12-04 | 2003-06-13 | Toshiba Corp | 窒化ケイ素回路基板 |
JP4180980B2 (ja) * | 2003-06-10 | 2008-11-12 | 本田技研工業株式会社 | 半導体装置 |
JP4256282B2 (ja) * | 2004-02-25 | 2009-04-22 | 日本特殊陶業株式会社 | ヒートシンク材の製造方法およびヒートシンク付きセラミックパッケージ |
JP2007335795A (ja) * | 2006-06-19 | 2007-12-27 | Toyota Central Res & Dev Lab Inc | パワーモジュール用基板とパワーモジュール |
-
2012
- 2012-01-23 JP JP2012011155A patent/JP5812882B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013149912A (ja) | 2013-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6018297B2 (ja) | 複合積層体および電子装置 | |
CN106537580B (zh) | 陶瓷电路基板及其制造方法 | |
JPWO2018225809A1 (ja) | セラミックス回路基板 | |
JP5902557B2 (ja) | 多層配線基板および電子装置 | |
JP5812882B2 (ja) | 配線基板および電子装置 | |
JP2012074591A (ja) | 回路基板および電子装置 | |
JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
JP5960522B2 (ja) | セラミック回路基板およびそれを用いた電子装置 | |
JP2017212362A (ja) | 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法 | |
JP5665479B2 (ja) | 回路基板および電子装置 | |
JP2003318330A (ja) | セラミック回路基板 | |
JP2014022514A (ja) | 電子素子搭載用基板およびそれを用いた電子装置 | |
JP2012094697A (ja) | 回路基板および電子装置 | |
JP2018006377A (ja) | 複合基板、電子装置および電子モジュール | |
JP5865921B2 (ja) | 回路基板およびそれを用いた電子装置 | |
JP2014127503A (ja) | 配線基板および電子装置 | |
JP2015141952A (ja) | 半導体パワーモジュール | |
JP2013229377A (ja) | 回路基板およびそれを用いた電子装置 | |
JP2014216443A (ja) | 放熱用基板、電子部品収納用パッケージおよび電子装置 | |
JP5777456B2 (ja) | セラミック回路基板および電子装置 | |
JP2013012687A (ja) | セラミック回路基板およびそれを用いた電子装置 | |
JP6258635B2 (ja) | 回路基板および電子装置 | |
JP2016032032A (ja) | 回路基板、および電子装置 | |
JP2006199584A (ja) | セラミックス回路基板の製造方法 | |
JP2012134230A (ja) | 回路基板およびそれを用いた電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5812882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |