JP6012533B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP6012533B2 JP6012533B2 JP2013079786A JP2013079786A JP6012533B2 JP 6012533 B2 JP6012533 B2 JP 6012533B2 JP 2013079786 A JP2013079786 A JP 2013079786A JP 2013079786 A JP2013079786 A JP 2013079786A JP 6012533 B2 JP6012533 B2 JP 6012533B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- substrate
- inter
- semiconductor device
- bending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37012—Cross-sectional shape
- H01L2224/37013—Cross-sectional shape being non uniform along the connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
このような構造では、絶縁基板上で配線が行われ、さらに樹脂筐体の外部端子にも配線が行われるため、高価である絶縁基板の面積が大きくなりコストアップすると共に、電力用半導体装置の外形も大きくなるという課題がある。よって、電力用半導体装置の小型化が検討されてきた。
また、アルミワイヤの配線面積を削減する構造として、特許文献2には、半導体素子に固着され、かつプリント基板に固着されたインプラントピンを用い、このインプラントピンと電気的に接続された外部端子を樹脂ケース外部へ取り出す構造が提案されている。
また、プリント基板を用いた場合には、半導体素子が実装されてその動作中に高温になる絶縁基板と、比較的温度上昇が起こり難いプリント基板との熱変形差に起因した応力が端子接続部に作用することから、電力用半導体装置の高温環境での使用、及び、長期の動作信頼性の確保に対して問題があった。
即ち、本発明の一態様における電力用半導体装置は、放熱板に絶縁層を介して形成した回路パターンに複数の電力用半導体素子を実装した第1基板と、表裏両面に配線回路を形成した第2基板と、上記放熱板を一側面に露出させて上記第1基板を保持し、かつ上記電力用半導体素子に対向して配置した上記第2基板を保持する樹脂筐体と、上記第2基板における上記配線回路に接続され上記樹脂筐体の外部へ導出される外部端子と、を備えた電力用半導体装置において、上記第1基板と上記第2基板との間に設けられる基板間接続端子と、上記樹脂筐体内に充填され、上記基板間接続端子を封止する絶縁性樹脂と、をさらに備え、上記基板間接続端子は、2つの上記電力用半導体素子における電極間を電気的に接続する素子間接続部と、この素子間接続部と一体に形成され上記素子間接続部に対して折れ曲がって延在して上記素子間接続部を上記第2基板における配線回路に電気的に接続する素子−回路接続部とを有し、この素子−回路接続部は、一方の電力用半導体素子の上方に位置し可撓性を有する屈伸部を有することを特徴とする。
図1は、本発明の実施の形態1における電力用半導体装置101の断面図であり、また図2は、電力用半導体装置101の絶縁基板1に構成された回路の一例を示す平面図であり、図3は、プリント基板7に構成された配線回路7aのパターンの一例を示す平面図である。尚、絶縁基板1は、第1基板の一例に相当し、プリント基板7は、第2基板の一例に相当する。第1基板及び第2基板は、実施形態のものに限定されるものではなく、要するに熱膨張率に差がある2種類の基板に相当する。
IGBT3は、一例として、主面の大きさが7mm×7mm、厚み250μmの素子であり、その表面には、制御電極であるゲート電極と主電極であるエミッタ電極とを有し、その裏面には、回路パターン1cとはんだ付けされる主電極であるコレクタ電極を有する。またIGBT3のゲート電極は、Alワイヤ5を用いて回路パターン1cに電気的に接続されている。
FWDi4は、一例として、主面の大きさが7mm×5mm、厚み250μmの素子であり、その表面には、主電極であるアノード電極4aを有し、その裏面には回路パターン1cとはんだ付けされる主電極であるカソード電極を有する。このようにFWDi4は、各表面に単一の電極を有する素子である。
また、パワー半導体素子であるIGBT3及びFWDi4では、一般的にインバータ回路などで同電位となるエミッタ電極とアノード電極4aとは次のように接続される。即ち、図5に示すように、FWDi4上のアノード電極4aには、はんだ(図示せず)を用いて可撓性端子6の接合部64を電気的及び機械的に固定する。この接合部64から延び、パワー半導体素子であるIGBT3及びFWDi4との絶縁を確保する距離を保つために設けた、接合部64からの高さ0.3mmの湾曲部63を介して、可撓性端子6の接合部62をIGBT3のエミッタ電極に電気的及び機械的に固定する。このように、本実施形態では、接合部62はIGBT3の電極とはんだを用いて電気的及び機械的に固定され、接合部64はFWDi4の電極とはんだを用いて電気的及び機械的に固定されている。
即ち、従来技術説明で既に述べたように、絶縁基板1は、放熱性及び絶縁性を有する反面、電力用半導体装置の中では高価な部品であることから、その面積の縮小化が求められる。これには、配線パターン及びパターン同士の間の絶縁距離によって決定される配線面積の縮小化が効果的である。よって、本実施形態の電力用半導体装置101では、絶縁基板1、及びIGBT3等の電力用半導体素子の直上に配線を配置する方法、つまり絶縁基板1に積層するように、両面配線したプリント基板7を配置する方法を採っている。特に、本実施形態では、絶縁基板1における回路パターン1cの一部又は全部を、電力用半導体装置101内のプリント基板7に形成することにより、絶縁基板1の面積を一層縮小する効果を得ている。また、一般的に電力用半導体装置では、半導体素子の回路構成、あるいは素子が扱う電流容量が異なる仕様をラインナップすることが求められる。これに対しては、プリント基板7を多層化することによって対応可能である。つまりプリント基板7の配線パターンと蓋10とを変更するだけで、外部端子8の配置をニーズに合わせて変更することが可能となることから、部品の共通化が可能となり、部品コストを抑制することが可能となる。
これに対して本実施形態では、可撓性端子6が屈伸部61で変形可能なことから、上記劣化を効果的に緩和することが可能である。
そこで、本実施形態のように同電位であるIGBT3とFWDi4とを一体の端子で接続することによって、プリント基板7が受ける反発力を3分の2程度に軽減することが可能となり、上述の問題点が解消する。この効果は、特に扱う電流が大きい半導体装置、及び昨今多く製造されている、インバータ回路、コンバータ回路、ブレーキ回路を内蔵するような多数の半導体素子を配置する半導体装置において有効である。
よって接合面積を確保した上でボンディングツールの干渉を回避するためには、IGBT3上の接合高さを小さくすることが有効であり、そのためには、IGBT3からプリント基板7までの高さが比較的大きな可撓性端子6ではなく、本実施形態で示したように可撓性端子6の板厚である0.3mm程度の高さとなる湾曲部63を接合する構造が好適である。
上述の効果を発揮する可撓性端子6の形状は、本実施形態における形状に限定されず、可撓性及び電気抵抗を阻害しない形状であればどのような形態も適用可能である。但し、可撓性端子6として板材を使用する場合、屈伸部61は、本実施の形態で図4に示すM字のように、3個以上の折り曲げ回数を有する、つまり3個以上の折り曲げ部61b(図4)を有する蛇腹形状が望ましい。
その理由としては、折り曲げ回数が2回である例えばZ字形状の場合には、先に屈伸部61の一端を固定し、その後に他端を接続するときに、他端の平面方向における位置合わせが難しくなる、つまり他端において平面方向の位置ずれが生じやすいという欠点があるからである。
また、電力用半導体素子の構成についても、複数のダイオードチップを並列するなどダイオード上に屈伸部61を配置する構造であれば同様に適用し効果を発揮することが可能である。
(1)絶縁基板1の面積を縮小することができる。
(2)IGBT3及びFWDi4の電力用半導体素子上の可撓性端子6に反発力を持たせることで、電力用半導体素子の厚み方向における各接合部の信頼性を向上することができる。
(3)全ての電力用半導体素子について反発力を有する端子を配置した場合、反発力を抑える蓋10が端子数に比例して厚くなってしまう。よって、同電位のある電力用半導体素子のみを可撓性端子6で接続することで、蓋10に関する懸念も解決される。
(4)加圧力に対して破壊しやすいIGBT3ではなく、FWDi4上に屈伸部61を配置することにより、FWDi4の断続発熱により発生する熱応力に起因した亀裂あるいは剥離などで劣化した場合でも、接続を電気的及び熱的接続を維持することができ、信頼性向上を図ることができる。
図6は、本発明の実施の形態2における電力用半導体装置102に備わる可撓性端子6−2の形状を示す。上述した実施の形態1の電力用半導体装置101と、本実施の形態2における電力用半導体装置102との相違部分は可撓性端子6−2であり、電力用半導体装置102の基本的な構成は、電力用半導体装置101と同様である。よって個々の構成部分の詳細な説明は、ここでは省略する。
以下に、このような構造を採る理由について説明する。
図7、図8、及び図9は、本発明の実施の形態3における電力用半導体装置103に備わる可撓性端子6−3の形状を示す。本実施の形態3においても上述した実施の形態1の電力用半導体装置101との相違部分は可撓性端子であり、電力用半導体装置103の基本的な構成は、電力用半導体装置101と同様である。よって個々の構成部分の詳細な説明は省略する。
以下に、このような可撓性端子6−3の構造を採る理由について説明する。
図10は、本発明の実施の形態4における電力用半導体装置104に備わる可撓性端子6−4の形状を示す。また、図11には図10で示す可撓性端子6−4の曲げ加工前の展開図を示す。本実施の形態4においても上述した実施の形態1の電力用半導体装置101との相違部分は可撓性端子であり、電力用半導体装置104の基本的な構成は、電力用半導体装置101と同様である。よって個々の構成部分の詳細な説明は省略する。
以下に、このような構造を採る理由について説明する。
4 FWDi、4a アノード電極、
6,6−2,6−3A,6−3B,6−3C,6−4 可撓性端子、
7 プリント基板、7a 配線回路、8 外部端子、9 樹脂筐体、
11 シリコーンゲル、60 素子間接続部、61 屈伸部、
61A 素子−回路接続部、62 接合端部、63 湾曲部、
64 接合部、66 突出部、67 積層部、プリント基板基材、
101〜104 電力用半導体装置。
Claims (7)
- 放熱板に絶縁層を介して形成した回路パターンに複数の電力用半導体素子を実装した第1基板と、表裏両面に配線回路を形成した第2基板と、上記放熱板を一側面に露出させて上記第1基板を保持し、かつ上記電力用半導体素子に対向して配置した上記第2基板を保持する樹脂筐体と、上記第2基板における上記配線回路に接続され上記樹脂筐体の外部へ導出される外部端子と、を備えた電力用半導体装置において、
上記第1基板と上記第2基板との間に設けられる基板間接続端子と、
上記樹脂筐体内に充填され、上記基板間接続端子を封止する絶縁性樹脂と、をさらに備え、
上記基板間接続端子は、2つの上記電力用半導体素子における電極間を電気的に接続する素子間接続部と、この素子間接続部と一体に形成され上記素子間接続部に対して折れ曲がって延在して上記素子間接続部を上記第2基板における配線回路に電気的に接続する素子−回路接続部とを有し、この素子−回路接続部は、一方の電力用半導体素子の上方に位置し可撓性を有する屈伸部を有する、
ことを特徴とする電力用半導体装置。 - 上記屈伸部が上方に位置する上記一方の電力用半導体素子は、その表面に単一の電極を有する素子である、請求項1に記載の電力用半導体装置。
- 上記素子間接続部は、当該素子間接続部の延在方向に伸縮性を有する湾曲部を有する、請求項1又は2に記載の電力用半導体装置。
- 上記基板間接続端子は板材で形成され、上記屈伸部は蛇腹形状であり、この蛇腹形状の折り目を上記素子間接続部の延在方向に沿って配置される、請求項1から3のいずれか1項に記載の電力用半導体装置
- 上記素子間接続部は、各電力用半導体素子の電極側へ突出し当該電極と電気的に接続する突出部を有する、請求項1に記載の電力用半導体装置。
- 上記基板間接続端子は板材で形成され、上記素子間接続部は、各電力用半導体素子の電極側へ折り曲げられ当該電極と電気的に接続する積層部を有する、請求項1に記載の電力用半導体装置。
- 上記屈伸部は、上記積層部の板厚方向における当該積層部の主面の投影領域に位置する、請求項6に記載の電力用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013079786A JP6012533B2 (ja) | 2013-04-05 | 2013-04-05 | 電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013079786A JP6012533B2 (ja) | 2013-04-05 | 2013-04-05 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014204006A JP2014204006A (ja) | 2014-10-27 |
JP6012533B2 true JP6012533B2 (ja) | 2016-10-25 |
Family
ID=52354174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013079786A Expired - Fee Related JP6012533B2 (ja) | 2013-04-05 | 2013-04-05 | 電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6012533B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6256309B2 (ja) * | 2014-11-11 | 2018-01-10 | 三菱電機株式会社 | 電力用半導体装置 |
DE102015208348B3 (de) | 2015-05-06 | 2016-09-01 | Siemens Aktiengesellschaft | Leistungsmodul sowie Verfahren zum Herstellen eines Leistungsmoduls |
CN110235244B (zh) * | 2017-02-06 | 2023-06-27 | 三菱电机株式会社 | 功率半导体模块以及电力转换装置 |
JP7006706B2 (ja) * | 2018-01-05 | 2022-01-24 | 三菱電機株式会社 | 半導体装置 |
EP3770950A4 (en) | 2018-03-23 | 2022-02-16 | Mitsubishi Materials Corporation | METHOD FOR MANUFACTURING MODULE MOUNTED ON ELECTRONIC COMPONENT |
JP7059970B2 (ja) * | 2019-03-11 | 2022-04-26 | 株式会社デンソー | 半導体装置 |
JP7294152B2 (ja) * | 2020-01-14 | 2023-06-20 | セイコーエプソン株式会社 | 光源装置およびプロジェクター |
CN114981959A (zh) * | 2020-01-21 | 2022-08-30 | 罗姆股份有限公司 | 半导体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62202548A (ja) * | 1986-02-28 | 1987-09-07 | Mitsubishi Electric Corp | 半導体装置 |
JPH0650358U (ja) * | 1992-12-10 | 1994-07-08 | 日本インター株式会社 | 複合半導体装置 |
US5705848A (en) * | 1995-11-24 | 1998-01-06 | Asea Brown Boveri Ag | Power semiconductor module having a plurality of submodules |
JP3410969B2 (ja) * | 1997-06-30 | 2003-05-26 | 株式会社東芝 | 半導体装置 |
JP3923258B2 (ja) * | 2001-01-17 | 2007-05-30 | 松下電器産業株式会社 | 電力制御系電子回路装置及びその製造方法 |
JP4499577B2 (ja) * | 2005-01-19 | 2010-07-07 | 三菱電機株式会社 | 半導体装置 |
JP4365388B2 (ja) * | 2006-06-16 | 2009-11-18 | 株式会社日立製作所 | 半導体パワーモジュールおよびその製法 |
JP2008227131A (ja) * | 2007-03-13 | 2008-09-25 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP5369798B2 (ja) * | 2009-03-18 | 2013-12-18 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5253455B2 (ja) * | 2010-06-01 | 2013-07-31 | 三菱電機株式会社 | パワー半導体装置 |
-
2013
- 2013-04-05 JP JP2013079786A patent/JP6012533B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014204006A (ja) | 2014-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6012533B2 (ja) | 電力用半導体装置 | |
JP5665729B2 (ja) | 電力用半導体装置 | |
EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
JP5071405B2 (ja) | 電力用半導体装置 | |
JP2013219267A (ja) | パワーモジュール | |
JP2016018866A (ja) | パワーモジュール | |
WO2014034411A1 (ja) | 電力用半導体装置 | |
JP2008124468A (ja) | 電力モジュール | |
WO2013171946A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP6711098B2 (ja) | 半導体装置の放熱構造 | |
JP6043049B2 (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
WO2013047231A1 (ja) | 半導体装置及びその製造方法 | |
JP2014013878A (ja) | 電子装置 | |
JP2010103343A (ja) | 半導体装置 | |
JP2010147053A (ja) | 半導体装置 | |
JP4046623B2 (ja) | パワー半導体モジュールおよびその固定方法 | |
JP6755197B2 (ja) | 半導体装置およびその製造方法 | |
CN112530915B (zh) | 半导体装置 | |
JP2006190728A (ja) | 電力用半導体装置 | |
CN111354710A (zh) | 半导体装置及其制造方法 | |
CN111834307A (zh) | 半导体模块 | |
JP5793295B2 (ja) | 半導体装置 | |
JP6292066B2 (ja) | 電力用半導体装置 | |
JP6028808B2 (ja) | 半導体装置 | |
JP4715283B2 (ja) | 電力変換装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6012533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |