JP6298276B2 - 表示装置 - Google Patents

Description

本発明は、物、方法、製造方法、プロセス、マシーン、マニュファクチャー、または、組成物（コンポジション オブ マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、例えば、酸化物半導体を有する半導体装置、表示装置、または、発光装置に関する。

近年、情報処理を中心とした技術革新によりＩＴ化が急速に進んでおり、職場や一般家庭において、パーソナルコンピュータのディスプレイや、モバイル機器などのディスプレイの利用方法が多様化している。これに伴い、ディスプレイを使用する頻度、時間は飛躍的に増加している。

また、モバイル機器などに用いられる中小型のディスプレイにおいては、高精細化、低消費電力化が要求されている。

例えば、従来の液晶表示装置では、アモルファスシリコンやポリシリコンなどを用いたトランジスタが使用されている。そして、これらのトランジスタのオフ電流は１ｐＡ程度であるため、画面保持が２０〜３０ｍｓしかできない。そのため、１秒間に６０回以上も画像の書き込みを行う必要がある。これは、使用者にとってはちらつきとして知覚されるため、眼精疲労の原因となっている。

また、近年、酸化物半導体を用いた液晶表示装置が開発されている。酸化物半導体を用いたトランジスタはオフ電流が極めて低く、１ｚＡ未満の値も得られているため、トランジスタのオフ電流をほとんど無視することができる。酸化物半導体を用いたトランジスタを利用した液晶表示装置の駆動方法として、例えば、同一画像（静止画像）を連続して表示する場合、同一画像の信号を書き込む回数（リフレッシュするともいう）を低減することで、消費電力の低減を図る表示装置の構成について開示されている（特許文献１参照）。

特開２０１１−２３７７６０号公報

通常、アクティブマトリックス方式の表示装置では各画素に印加された電圧を次の書き込みまでの間、減衰することなく保持する必要がある。

しかしながら、各画素に書き込んだ信号に対応する電圧は、経時的に変化してしまう。一旦、各画素に書き込んだ電圧の変化が、同一画像における階調値のずれとして許容できる範囲よりも大きくなると、使用者が画像のちらつき（フリッカー）を知覚してしまい、結果として表示品位の低下を招くこととなる。

そこで、本発明の一態様では、目にやさしい、新規な表示装置を提供することを課題とする。または、本発明の一態様では、目の疲労を軽減できる、新規な表示装置を提供することを課題とする。または、本発明の一態様では、表示品位を損なうことのない、新規な表示装置を提供することを課題とする。または、本発明の一態様では、オフ電流の影響を低減した、新規な表示装置を提供することを課題とする。または、本発明の一態様では、表示の劣化の影響を低減した、新規な表示装置を提供することを課題とする。または、本発明の一態様では、表示のちらつきの影響を低減した、新規な表示装置を提供することを課題とする。または、本発明の一態様では、表示輝度の変動を低減した、新規な表示装置を提供することを課題とする。または、本発明の一態様では、表示素子の透過率の変動を低減した、新規な表示装置を提供することを課題とする。または、本発明の一態様では、綺麗な静止画を表示できる、新規な表示装置を提供することを課題とする。または、本発明の一態様では、消費電力の少ない、新規な表示装置を提供することを課題とする。または、本発明の一態様では、トランジスタの劣化が抑制された、新規な表示装置を提供することを課題とする。または、本発明の一態様では、トランジスタのオフ電流が少ない、新規な表示装置を提供することを課題とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、３０Ｈｚ以下のフレーム周波数で静止画像を表示する画素部を有する表示パネルと、表示パネルの温度を検出する温度検出部と、複数の補正データを含む補正テーブルが記憶された記憶装置と、温度検出部の出力に応じて、補正テーブルから選択された補正データが入力される制御回路と、を有し、画素部は、複数の画素を有し、複数の画素のそれぞれは、トランジスタ、表示素子、及び容量素子を有し、制御回路は、複数の画素が有する容量素子のそれぞれに、制御回路に入力された補正データに基づく電圧を出力する表示装置である。

本発明の一態様によれば、表示品位が向上した新規な表示装置を提供することができる。

実施の形態に係る表示装置の構成を説明するブロック図。 実施の形態に係る表示装置の構成を説明する図。 液晶層の透過率の時間変化について示すグラフ。 実施の形態に係る表示装置を説明するタイミングチャート。 実施の形態に係る表示装置の構成を説明する図。 実施の形態に係る表示装置の構成を説明するブロック図。 バックライトの発光スペクトルを示す図。 実施の形態に係る表示装置の表示部の構成を説明する図。 実施の形態に係る表示装置を説明する回路図。 実施の形態に係る表示装置のソースライン反転駆動及びドット反転駆動を説明する図。 実施の形態に係る表示装置のソースライン反転駆動を説明するタイミングチャート。 実施の形態に係る表示装置の構成を説明するブロック図及び画像データを説明するための模式図。 実施の形態に係る表示装置の構成を説明する図。 タッチパネルを説明する図。 タッチパネルを説明する図。 トランジスタの構成例を説明する図。 トランジスタの作製方法例を説明する図。 トランジスタの構成例を説明する図。 トランジスタの構成例を説明する図。 電子機器を説明する図。 実施の形態に係る表示を説明するための図。 実施の形態に係る表示を説明するための図。 実施例１に係るＴＤＳの試料を示す図。 実施例１に係るＴＤＳの測定結果を示す図。 実施例１に係るＴＤＳの測定結果を示す図。 実施例１に係るＴＤＳの測定結果を示す図。 実施例１に係る透過率の測定結果を示す図。 実施例２に係る回路基板の構成を説明する図。 実施例２に係るＶｇ−Ｉｄ特性評価の結果を示す図。 実施例２に係るＶｇ−Ｉｄ特性評価の結果を示す図。 実施例２に係るＶｇ−Ｉｄ特性評価の結果を示す図。 実施例２に係るＢＴストレス試験及び光ＢＴストレス試験の結果を示す図。 実施例２に係るＢＴストレス試験の結果を示す図。 実施例２に係るＢＴストレス試験の結果を示す図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。

ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソースとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、ソースとドレインとの一方を第１電極と表記し、ソースとドレインとの他方を第２電極と表記する場合がある。

なお、本明細書等にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

なお、本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

なお、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

なお、図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路や領域においては同じ回路や同じ領域内で別々の機能を実現しうるように設けられている場合もある。また、図面におけるブロック図の各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路や領域においては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。

なお、画素とは、一つの色要素（例えばＲ（赤）Ｇ（緑）Ｂ（青）のいずれか１つ）の明るさを制御できる表示単位に相当するものとする。従って、カラー表示装置の場合には、カラー画像の最小表示単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。ただし、カラー画像を表示するための色要素は、三色に限定されず、三色以上を用いても良いし、ＲＧＢ以外の色を用いても良い。

（実施の形態１）
本実施の形態では、本発明の一態様に係る表示装置の構成の一例について、図１乃至図５を参照して説明する。

本明細書等において、表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、電気泳動素子、エレクトロウェッティング素子などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板も表示装置の範疇に含まれ、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。

なお、本明細書等において、表示装置とは、画像表示デバイス、もしくは光源（照明装置を含む）を指す。また、コネクタ、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープの先にプリント配線板が設けられたモジュール、または表示パネルにＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が実装されたモジュールも全て表示装置に含むものとする。

本実施の形態では、表示装置として、液晶素子を有する液晶表示装置について説明する。

図１に、本発明の一態様に係る表示装置のブロック図を示す。図１に示すように、本発明の一態様に係る表示装置１００は、画素部１０２、第１の駆動回路１０３、及び第２の駆動回路１０４を有する表示パネル１０１、制御回路１０５、制御回路１０６、画像処理回路１０７、演算処理装置１０８、入力手段１０９、記憶装置１１０、及び温度検出部１１１によって構成される。

図２（Ａ）に、表示パネル１０１の一例を示す。表示パネル１０１には、画素部１０２、第１の駆動回路１０３、及び第２の駆動回路１０４が配置されている。

画素部１０２は、ｙ本の第１の配線Ｇ１〜Ｇｙと、ｘ本の第２の配線Ｓ１〜Ｓｘと、縦ｙ個（行）×横ｘ個（列）のマトリクス状に設けられた複数の画素１２５と、を有する。ｙ本の第１の配線Ｇ１〜Ｇｙは、ゲート線として機能し、ｘ本の第２の配線Ｓ１〜Ｓｘは、ソース線として機能する。ｙ本の第１の配線Ｇ１〜Ｇｙは、第１の駆動回路１０３に電気的に接続され、ｘ本の第２の配線Ｓ１〜Ｓｘは、第２の駆動回路１０４に電気的に接続されている。

第１の駆動回路１０３は、ゲート駆動回路として機能し、第２の駆動回路１０４は、ソース駆動回路として機能する。第１の駆動回路１０３は、画素を選択する第１の駆動信号を、画素部１０２に出力し、第２の駆動回路１０４は、第２の駆動信号を、画素部１０２に出力する。

また、複数の画素１２５のそれぞれは、トランジスタ、表示素子、及び容量素子を含む。なお、画素１２５は、トランジスタ、表示素子、及び容量素子の他、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどを有していてもよい。

図２（Ｂ）に、複数の画素１２５のうちの一つを示す。図２（Ｂ）に示すように、トランジスタ１２１のゲートは、第１の配線Ｇと電気的に接続されている。また、トランジスタ１２１のソース及びドレインの一方は、第２の配線Ｓと電気的に接続され、トランジスタ１２１のソース及びドレインの他方は、表示素子１２２の第１の電極に電気的に接続されている。表示素子１２２の第２の電極には、所定の基準電位が与えられている。

表示素子１２２として、例えば、液晶素子を用いることができる。液晶素子は、第１の電極及び第２の電極、並びに第１の電極と第２の電極との間の電圧が印加される液晶材料を含む液晶層を有する。液晶素子は、第１の電極と第２の電極との間に与えられる電圧に従って、液晶分子の配向が変化して透過率が変化する。よって、液晶素子は、第２の駆動信号の電位によってその透過率が制御されることで、階調を表示することができる。

トランジスタ１２１は、表示素子１２２の第１の電極に、第２の配線Ｓの電位を与えるか否かを制御する。

トランジスタ１２１としては、酸化物半導体を用いたトランジスタを適用することができる。当該トランジスタはオフ電流が極めて低く、トランジスタのオフ電流をほとんど無視することができる。なお、酸化物半導体を用いたトランジスタについては、後の実施の形態で詳述する。ただし、場合によっては、トランジスタ１２１として、酸化物半導体を用いていないトランジスタ、例えば、シリコンを用いたトランジスタを適用することができる。

酸化物半導体を用いたトランジスタのオフ電流が極めて小さいという特性により、信号の保持期間を長くすることが可能となる。通常、液晶表示装置では、１秒間に６０回ものデータを書き込んでいる。しかし、酸化物半導体を用いたトランジスタを適用することにより、静止画像のように画像を切り替える必要がなければ、可能な限り書き込みを行わないことで、フレーム周波数を低減することができる。これにより、表示装置１００の消費電力の低減を図ることができる。

例えば、第１の駆動回路１０３は、第１の配線Ｇ１〜Ｇｘの一に対して、第１の駆動信号を、１秒間に３０回以上の頻度、好ましくは１秒間に６０回以上９６０回未満の頻度で、画素部１０２に出力する機能（第１のモードともいう）と、１日に１回以上１秒間に０．１回未満の頻度、好ましくは１時間に１回以上１秒間に１回未満の頻度で画素部１０２に出力する機能（第２のモードともいう）と、を有する。例えば、静止画像を表示する際には、第２のモードで、表示装置を駆動させればよい。第１の駆動回路１０３において、第１のモードと第２のモードとの切り替えは、第１の駆動回路１０３に入力されるモード切り替え信号によって行われる。

ところで、表示装置をフレーム周波数が低減された第２のモードで駆動させる場合、静止画像の経時的な変化が使用者に認識されないようにする必要がある。

図３に、ＴＮモードの液晶層を有する液晶素子に対して、電圧を印加した際の透過率の時間変化について示す。第１の電極にフレーム周波数として０．２Ｈｚの駆動電圧波形（図３中、上側の矩形波）により電圧を印加する。また、第２の電極には、０Ｖの電圧を印加する。そして、液晶層に、電圧Ｖｍｉｄとなる電圧＋２．５Ｖ又は−２．５Ｖを交互に印加する場合の液晶の透過率の時間変化を示したものが、図３中、下側の鋸波である。

図３に示すように、ＴＮモードの液晶層を有する液晶素子において、階調数のずれが最大で２．２階調分（透過率：０．７％）変化しているのがわかる。

上述したように、図２に示す画素１２５において、トランジスタ１２１としては、酸化物半導体を用いたトランジスタが適用されている。当該トランジスタのオフ電流は、１ｚＡ未満であり、極めて小さいため、オフ電流によるリークはほとんど無視することができる。すると、図３に示す透過率の低下は、液晶材料起因のリーク電流と考えられる。

液晶表示装置を、第２のモードで駆動させる場合、擬似的な直流駆動とみなすことができる。このため、片側の極性の電圧が液晶層に長時間印加されると、液晶材料に含まれるイオン性不純物の局在化などによって、電圧変化が引き起こされることがある。これが、液晶層の透過率の変動の原因となる。

このように、液晶層の透過率が経時的に変化すると、画像の書き換えのたびに輝度差が発生することになり、使用者にはちらつきとして知覚されるため、眼精疲労の原因となる。このような眼精疲労の軽減を考えれば、透過率変動を抑制することが、表示装置をフレーム周波数が低減された第２のモードで駆動させる場合においては重要となる。

そこで、本発明の一態様では、表示装置において、輝度差が発生する電圧と逆の電圧を容量素子１２３の共通端子（第２の電極ともいう）に印加することで、表示素子の透過率の変動を補正することにより、輝度差を低減する。

図２（Ｂ）に示す容量素子１２３の第１の電極は、表示素子１２２の第１の電極と電気的に接続され、第２の電極は、図１に示す制御回路１０６と電気的に接続されている。

図１に示す記憶装置１１０には、補正用のデータを複数有する補正テーブルが記憶されている。例えば、液晶層に含まれる液晶材料の特性は、温度によって変動するため、液晶材料の温度毎に透過率の変動を取得しておく。そして、表示素子１２２の透過率の変動を打ち消すように、容量素子の第２の電極の電圧を変化させる補正データを温度毎に用意し、補正テーブルとして、記憶装置１１０に記憶しておく。

ここで、容量素子１２３の第２の電極に印加される電圧の一例について図４に示す。図４に示す第１の駆動信号及び透過率は、図３の結果を模式的に示したものである。図４に示すＶｃｏｍは、容量素子１２３の第２の電極に印加される電圧の一例である。

図１に示す温度検出部１１１は、温度センサと、Ａ／Ｄコンバータと、を少なくとも含む。ここで、温度センサとしては、例えば、サーミスタ（温度によって抵抗値の変化する抵抗体）や、ＩＣ化温度センサ（ＮＰＮトランジスタのベース−エミッタ間の電圧の温度特性を利用）を用いることができる。また、温度特性の異なる２種類以上の半導体素子を用いて温度センサが構成されていてもよい。

第１の駆動回路１０３が、第２のモードで駆動している際に、温度検出部１１１において、温度センサによって温度が検出されると、検出された温度に応じた電位がＡ／Ｄコンバータに入力され、Ａ／Ｄコンバータによってアナログ信号からデジタル信号へ変換された電位が、演算処理装置１０８に出力される。そして、演算処理装置１０８は、記憶装置１１０に記憶されている補正テーブルから、温度に応じた補正データを選択して読み出すように命令する信号を、画像処理回路１０７に出力する。

画像処理回路１０７は、補正テーブルから温度に応じた補正データを選択して読み出し、制御回路１０６に出力する。制御回路１０６は、画素１２５が有する容量素子１２３の共通端子の電圧を制御する。

図５に、制御回路１０６の一例を示す。制御回路１０６は、例えば、Ｄ／Ａコンバータ１３１と、Ｄ／Ａコンバータ制御回路１３２と、記憶装置１３３と、を有する。Ｄ／Ａコンバータ制御回路１３２は、画像処理回路１０７から入力された補正データを、フレーム周波数に応じた補正データとして、Ｄ／Ａコンバータ１３１に出力する。また、記憶装置１３３には、フレーム周波数に応じた補正データを複数有する補正テーブルが記憶されている。

制御回路１０６に、画像処理回路１０７から、温度に応じた補正データが入力されると、Ｄ／Ａコンバータ制御回路１３２に入力される。そして、Ｄ／Ａコンバータ制御回路１３２は、記憶装置１３３から、フレーム周波数に応じた補正データを読み出し、Ｄ／Ａコンバータ１３１に出力する。Ｄ／Ａコンバータ１３１によって、デジタル信号からアナログ信号へ変換された電位が、画素部１０２が有する画素１２５のそれぞれの容量素子１２３の第２の電極に印加される。

なお、演算処理装置１０８によって、フレーム周波数が変更された信号が、Ｄ／Ａコンバータ制御回路１３２に入力された場合は、Ｄ／Ａコンバータ制御回路１３２は、記憶装置１３３から、フレーム周波数に応じた補正データを読み出し、Ｄ／Ａコンバータ１３１に出力する。また、Ｄ／Ａコンバータ１３１によって、デジタル信号からアナログ信号へ変換された電位が、画素部１０２が有する画素１２５のそれぞれの容量素子１２３の第２の電極に印加される。

補正データに基づく電位が、各画素１２５が有する容量素子１２３の共通端子に印加されることにより、各画素１２５が有する表示素子１２２における透過率の変動を打ち消すことができるため、透過率の変動を抑制することができる。これにより、表示装置を、第２のモードで駆動させる場合に、画像の書き換えの際に輝度差が生じることを抑制することができる。よって、表示品位が向上した表示装置を提供することができる。また、使用者へ与えうる目の疲労が低減された目に優しい表示装置を提供することができる。

本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、先の実施の形態に示した表示装置の駆動方法の一例について、図１及び図２、図６及び図７を参照して説明する。

具体的には、画素を選択する第１の駆動信号（Ｇ信号とも記す）を６０Ｈｚ以上の頻度で出力する第１のモードと、３０Ｈｚ以下の頻度、好ましくは１Ｈｚ以下の頻度、より好ましくは０．２Ｈｚ以下の頻度で出力する第２のモードとを切り替える方法について説明する。

図６は、図１に示す表示装置１００の構成から、制御回路１０６、画像処理回路１０７、記憶装置１１０、温度検出部１１１を省略したブロック図である。

演算処理装置１０８は一次制御信号６１８＿Ｃと一次画像信号６１８＿Ｖを生成する。また、演算処理装置１０８は、入力手段１０９から入力される画像切り替え信号６１９＿Ｃに応じて、モード切り替え信号を含む一次制御信号６１８＿Ｃを生成してもよい。

例えば、第２のモードで駆動する第１の駆動回路１０３に、入力手段１０９から画像切り替え信号６１９＿Ｃが、演算処理装置１０８及び制御回路１０５を介して入力されると、第１の駆動回路１０３は第２のモードから第１のモードに切り替わり、Ｇ信号を１回以上画素部１０２に出力し、その後、第２のモードに切り替わる。

例えば、入力手段１０９がページめくり動作を検知した場合、入力手段１０９は画像切り替え信号６１９＿Ｃを演算処理装置１０８に出力する。

すると、演算処理装置１０８は、ページめくり動作を含む一次画像信号６１８＿Ｖと、画像切り替え信号６１９＿Ｃを含む一次制御信号６１８＿Ｃとを生成し、一次画像信号６１８＿Ｖ及び一次制御信号６１８＿Ｃを、制御回路１０５に出力する。

制御回路１０５は、画像切り替え信号６１９＿Ｃを含む二次制御信号６１５＿Ｃを第１の駆動回路１０３に出力し、ページめくり動作を含む二次画像信号６１５＿Ｖを第２の駆動回路１０４に出力する。

二次制御信号６１５＿Ｃが入力されることにより、第１の駆動回路１０３は第２のモードから第１のモードに切り替わり、Ｇ信号６０３＿Ｇを出力して使用者が画像の書き換え動作毎に変化する画像の変化を識別できない程度の速さで、画像を書き換える。

一方、第２の駆動回路１０４は、ページめくり動作を含む二次画像信号６１５＿Ｖから生成した画像の階調情報等を含むＳ信号６０３＿Ｓを画素部１０２に出力する。

これにより、画素部１０２は、ページめくり動作を含む多数のフレーム画像を短時間に表示できるため、なめらかな画像を表示できる。

また、演算処理装置１０８が、表示パネル１０１に出力する一次画像信号６１８＿Ｖが動画像か静止画像かを判別し、一次画像信号６１８＿Ｖが動画像である場合に、第１のモードを選択する切り替え信号を、静止画像である場合は第２のモードを選択する切り替え信号を、出力する構成としてもよい。

なお、動画像か静止画像かを判別する方法は、一次画像信号６１８＿Ｖに含まれる一のフレームとその前後のフレームの信号の差分が、あらかじめ定められた差分より大きいときは動画像、それ以下のときは静止画像、として行う。

また、第１の駆動回路１０３は、第２のモードから第１のモードに切り替わったとき、Ｇ信号６０３＿Ｇを１回以上の所定の回数出力し、その後第２のモードに切り替わる構成としてもよい。

制御回路１０５は、一次画像信号６１８＿Ｖから生成した二次画像信号６１５＿Ｖを出力する。なお、一次画像信号６１８＿Ｖを表示パネル１０１に直接入力する構成としても良い。

制御回路１０５は、垂直同期信号、水平同期信号などの同期信号を含む一次制御信号６１８＿Ｃを用いて、スタートパルス信号ＳＰ、ラッチ信号ＬＰ、パルス幅制御信号ＰＷＣなどの二次制御信号６１５＿Ｃを生成し、表示パネル１０１に供給する機能を有する。なお、二次制御信号６１５＿Ｃには、クロック信号ＣＬＫなども含まれる。

また、反転制御回路を制御回路１０５に設け、制御回路１０５が、反転制御回路が通知するタイミングに従って、二次画像信号６１５＿Ｖの極性を反転させる機能を備える構成とすることもできる。具体的に、二次画像信号６１５＿Ｖの極性の反転は、制御回路１０５において行われてもよいし、制御回路１０５からの命令に従って、表示パネル１０１内で行われてもよい。

反転制御回路は、二次画像信号６１５＿Ｖの極性を反転させるタイミングを、同期信号を用いて定める機能を有する。例示する反転制御回路は、カウンタと、信号生成回路とを有する。

カウンタは、水平同期信号のパルスを用いてフレーム期間の数を数える機能を有する。

信号生成回路は、カウンタにおいて得られたフレーム期間の数の情報を用いて、連続する複数フレーム期間ごとに二次画像信号６１５＿Ｖの極性を反転させるべく、二次画像信号６１５＿Ｖの極性を反転させるタイミングを、制御回路１０５に通知する機能を有する。

また、図２に示すように、表示パネル１０１は、各画素１２５に表示素子１２２を有する画素部１０２と、第２の駆動回路１０４、第１の駆動回路１０３などの駆動回路を有する。

表示パネル１０１に入力される二次画像信号６１５＿Ｖは、第２の駆動回路１０４に与えられる。また、電源電位、二次制御信号６１５＿Ｃは、第２の駆動回路１０４及び第１の駆動回路１０３に与えられる。

なお、二次制御信号６１５＿Ｃには、第２の駆動回路１０４の動作を制御する第２の駆動回路用のスタートパルス信号ＳＰ、第２の駆動回路用のクロック信号ＣＬＫ、ラッチ信号ＬＰ、第１の駆動回路１０３の動作を制御する第１の駆動回路用のスタートパルス信号ＳＰ、第１の駆動回路用のクロック信号ＣＬＫ、パルス幅制御信号ＰＷＣなどが含まれる。

図６に示す光供給部１４０には、複数の光源が設けられている。制御回路１０５は、光供給部１４０が有する光源の駆動を制御する。

光供給部１４０の光源としては、冷陰極蛍光ランプ、発光ダイオード（ＬＥＤ）、電場を加えることでルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が発生するＯＬＥＤ素子などを用いることができる。

特に、光源が発する青色の光の強度を他の色の光の強度より弱めた構成が好ましい。光源が発する光に含まれる青色を呈する光は、眼の角膜や水晶体で吸収されずに、網膜まで到達するため、長期的な網膜への影響（例えば、加齢黄斑変性など）や、夜中まで青色の光に暴露された際の概日リズム（サーカディアン・リズム：Ｃｉｒｃａｄｉａｎ ｒｈｙｔｈｍ）への悪影響などを低減できる。また、光源が発する光は、４２０ｎｍより長い波長、好ましくは４４０ｎｍより長い波長を有することが好ましい。

ここで、図７に、好ましいバックライトからの発光のスペクトルを示す。ここで図７には、バックライトの光源として、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の３色のＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた場合の、各ＬＥＤからの発光のスペクトルの例を示している。図７では、４２０ｎｍ以下の範囲で、放射照度がほとんど観測されていない。このような光源をバックライトとして用いた表示部は、使用者の目の疲労を低減できる。なお、放射照度とは、単位面積当たりに入射する放射束のことをいう。また、放射束とは、単位時間当たりに放出される、輸送される、または受け取られる放射エネルギーをいう。

これにより、短波長の光の輝度を低減することにより、使用者の眼精疲労や網膜の損傷を抑制することができ、使用者の健康が害されることを抑制することができる。

入力手段１０９としては、タッチパネル、タッチパッド、マウス、ジョイスティック、トラックボール、データグローブ、撮像装置などを用いることができる。演算処理装置１０８は、入力手段１０９から入力される電気信号と表示部の座標を関連づけることができる。これにより、使用する者が表示部に表示される情報を処理するための命令を入力することができる。

使用する者が入力手段１０９から入力する情報としては、例えば表示部に表示される画像の表示位置を変えるためにドラッグする命令、表示されている画像を送り次の画像を表示するためにスワイプする命令、巻物状の画像を順に送るためにスクロールする命令、特定の画像を選択する命令、画像を表示する大きさを変化するためにピンチする命令の他、手書き文字入力する命令などを挙げることができる。

また、表示装置１００は、制御回路１０５を備え、制御回路１０５は第２の駆動回路１０４と第１の駆動回路１０３を制御する。

表示素子として、表示素子１２２を適用する場合、光供給部１４０を表示パネル１０１に設ける。光供給部１４０は液晶素子が設けられた画素部１０２に光を供給し、バックライトとして機能する。

表示装置１００は、画素部１０２に設けられた複数の画素１２５から一を選択する頻度を、第１の駆動回路１０３が出力するＧ信号６０３＿Ｇを制御することによって低減することができる。また、表示装置において、輝度差が発生する電圧と逆の電圧を容量素子１２３の共通端子に印加することで、表示素子の透過率の変動を補正することにより、輝度差が生じることを抑制することができる。よって、表示品位が向上した表示装置を提供することができる。また、使用者へ与えうる目の疲労が低減された目に優しい表示装置を提供することができる。

本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、先の実施の形態に示した表示装置の駆動方法の一例について、図２及び図８を参照して説明する。

＜１．Ｓ信号の画素部への書き込み方法＞
図２（Ａ）に例示する画素部１０２に、Ｓ信号６０３＿Ｓを書き込む方法の一例を説明する。具体的には、Ｓ信号６０３＿Ｓを、画素部１０２の、図２（Ｂ）に例示する画素１２５のそれぞれに書き込む方法を説明する。なお、Ｓ信号やＧ信号の詳細については、図６における説明を参照すればよいため、本実施の形態では詳細な説明は省略する。

＜画素部への信号の書き込み＞
第１フレーム期間において、第１の配線Ｇ１にパルスを有するＧ信号６０３＿Ｇが入力されることで、第１の配線Ｇ１が選択される。選択された第１の配線Ｇ１に接続された複数の各画素１２５において、トランジスタ１２１が導通状態になる。

トランジスタ１２１が導通状態の時（１ライン期間）に、第２の配線Ｓ１から第２の配線Ｓｘに二次画像信号６１５＿Ｖから生成したＳ信号６０３＿Ｓの電位が与えられる。そして、導通状態のトランジスタ１２１を介して、Ｓ信号６０３＿Ｓの電位に応じた電荷が容量素子１２３に蓄積され、Ｓ信号６０３＿Ｓの電位が表示素子１２２の第１電極に与えられる。

第１フレーム期間の第１の配線Ｇ１が選択されている期間において、正の極性のＳ信号６０３＿Ｓが全ての第２の配線Ｓ１乃至第２の配線Ｓｘに、順に入力される。第１の配線Ｇ１と、第２の配線Ｓ１乃至第２の配線Ｓｘとにそれぞれ接続された画素１２５内の第１電極（Ｇ１Ｓ１）乃至第１電極（Ｇ１Ｓｘ）には、正の極性のＳ信号６０３＿Ｓが与えられる。これにより、表示素子１２２の透過率が、Ｓ信号６０３＿Ｓの電位によって制御され、各画素が階調を表示する。

同様にして、第１の配線Ｇ２から第１の配線Ｇｙが順に選択され、第１の配線Ｇ１が選択されていた期間と同様の動作が、第１の配線Ｇ２から第１の配線Ｇｙの各第１の配線Ｇに接続された画素１２５において順次繰り返される。上記動作により、画素部１０２において、第１フレームの画像を表示することができる。

なお、本発明の一態様では、必ずしも第１の配線Ｇ１乃至第１の配線Ｇｙを順に選択する必要はない。

なお、第２の駆動回路１０４から第２の配線Ｓ１乃至第２の配線Ｓｘに、Ｓ信号６０３＿Ｓを順に入力する点順次駆動を用いることも、一斉にＳ信号６０３＿Ｓを入力する線順次駆動を用いることができる。或いは、複数の第２の配線Ｓごとに順に、Ｓ信号６０３＿Ｓを入力する駆動方法を用いていても良い。

また、プログレッシブ方式を用いた第１の配線Ｇの選択方法に限らず、インターレース方式を用いて第１の配線Ｇの選択を行うようにしても良い。

また、任意の一フレーム期間において、全ての第２の配線Ｓに入力されるＳ信号６０３＿Ｓの極性が同一であっても、任意の一フレーム期間において、一の第２の配線Ｓごとに、画素に入力されるＳ信号６０３＿Ｓの極性が反転していても良い。

＜複数の領域に分割された画素部への信号の書き込み＞
また、表示パネル１０１の構成の変形例を図８に示す。

図８に示す表示パネル１０１には、複数の領域に分割された画素部１０２（具体的には第１領域６３１ａ、第２領域６３１ｂ、第３領域６３１ｃ）に、複数の画素１２５と、画素１２５を行毎に選択するための複数の第１の配線Ｇと、選択された画素１２５にＳ信号６０３＿Ｓを供給するための複数の第２の配線Ｓとが設けられている。

それぞれの領域に設けられた第１の配線ＧへのＧ信号６０３＿Ｇの入力は、それぞれの第１の駆動回路１０３により制御されている。第２の配線ＳへのＳ信号６０３＿Ｓの入力は、第２の駆動回路１０４により制御されている。複数の画素１２５は、第１の配線Ｇの少なくとも一つと、第２の配線Ｓの少なくとも一つとに、それぞれ接続されている。

このような構成とすることで、画素部１０２を分割して駆動することができる。

例えば、入力手段１０９としてタッチパネルから情報を入力する際に、当該情報が入力された領域を特定する座標を取得し、その座標に対応する領域を駆動する第１の駆動回路１０３のみを第１のモードとし、他の領域を第２のモードとしてもよい。この動作により、タッチパネルから情報が入力されなかった領域、すなわち表示画像を書き換える必要がない領域の第１の駆動回路１０３の動作を停止することができる。

＜２．第１のモードと第２のモードの第１の駆動回路＞
第１の駆動回路１０３は第１のモードと第２のモードで駆動する。第１の駆動回路１０３が出力するＧ信号６０３＿Ｇが入力された画素１２５に、Ｓ信号６０３＿Ｓが入力される。例えば、第１の駆動回路１０３が、第２のモードで駆動する場合、Ｇ信号６０３＿Ｇが入力されない期間、画素１２５は、Ｓ信号６０３＿Ｓの電位を保持する。言い換えると、画素１２５は、Ｓ信号６０３＿Ｓの電位が書き込まれた状態を保持する。

表示データが書き込まれた画素１２５は、Ｓ信号６０３＿Ｓに応じた表示状態を維持する。なお、表示状態を維持するとは、表示状態の変化が一定の範囲より大きくならないように保持することをいう。上記一定の範囲は、適宜設定される範囲であり、例えば、使用者が表示画像を閲覧する場合に、同じ表示画像であると認識できる表示状態の範囲に設定することが好ましい。

＜２−１．第１のモード＞
第１の駆動回路１０３の第１のモードは、Ｇ信号６０３＿Ｇを、画素に１秒間に３０回以上好ましくは１秒間に６０回以上９６０回未満の頻度で出力する。

第１のモードの第１の駆動回路１０３は、使用者が画像の書き換え動作毎に変化する画像の変化を識別できない程度の速さで、画像を書き換える。その結果、動画像をなめらかに表示することができる。

＜２−２．第２のモード＞
第１の駆動回路１０３の第２のモードは、Ｇ信号６０３＿Ｇを、画素に１日に１回以上１秒間に０．１回未満、好ましくは１時間に１回以上１秒間に１回未満の頻度で出力する。

Ｇ信号６０３＿Ｇが入力されない期間、画素１２５は、Ｓ信号６０３＿Ｓを保持し、その電位に応じた表示状態を引き続き維持する。

このとき、先の実施の形態で説明したように、画素１２５が有する容量素子１２３の共通端子に、表示素子１２２において輝度差が発生する電圧と逆の電圧を印加することにより、透過率の変動を補正することができる。

これにより、第２のモードでは、画素の表示の書き換えに伴うチラつき（フリッカーともいう）がない表示をすることができる。

その結果、当該表示機能を有する表示装置の使用者の目の疲労を低減できる。つまり、目にやさしい表示を行うことができる。

なお、第１の駆動回路１０３が消費する電力は、第１の駆動回路１０３が動作しない期間、低減される。

なお、第２のモードを有する第１の駆動回路１０３を用いて駆動する画素は、Ｓ信号６０３＿Ｓを長い期間保持する構成が好ましい。例えば、トランジスタ１２１のリーク電流は、オフ状態において小さいものほど好ましい。

オフ状態においてリーク電流が小さいトランジスタ１２１の構成の一例について、実施の形態８、９を参酌することができる。

本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、先の実施の形態に示した表示装置の駆動方法の一例について、図９乃至図１１を参照しながら説明する。

図９は、表示パネルを説明する回路図である。

図１０は、表示装置のソースライン反転駆動及びドット反転駆動を説明する図である。

図１１は、表示装置のソースライン反転駆動を説明するタイミングチャートである。

＜１．オーバードライブ駆動＞
液晶は、電圧が印加されてからその透過率が収束するまでの応答時間が、一般的に十数ｍｓｅｃ程度である。よって、液晶の応答の遅さが動画のぼやけとして知覚されやすい。

そこで、本発明の一態様では、液晶素子を用いた表示素子１２２に印加する電圧を一時的に大きくして液晶の配向を速く変化させるオーバードライブ駆動を用いるようにしても良い。オーバードライブ駆動を用いることで、液晶の応答速度を上げ、動画のぼやけを防ぎ、動画の画質を改善することができる。

また、トランジスタ１２１が非導通状態になった後においても、液晶素子を用いた表示素子１２２の透過率が収束せずに変化し続けると、液晶の比誘電率が変化するため、液晶素子を用いた表示素子１２２の保持する電圧が変化しやすい。

例えば、液晶素子を用いた表示素子１２２に並列で容量素子を接続しない場合、または接続される容量素子１２３の容量値が小さい場合、上述した液晶素子を用いた表示素子１２２の保持する電圧の変化は顕著に起こりやすい。しかし、上記オーバードライブ駆動を用いることで、応答時間を短くすることができるので、トランジスタ１２１が非導通状態になった後における液晶素子を用いた表示素子１２２の透過率の変化を小さくすることができる。したがって、液晶素子を用いた表示素子１２２に並列で接続される容量素子１２３の容量値が小さい場合でも、トランジスタ１２１が非導通状態になった後に、液晶素子を用いた表示素子１２２の保持する電圧が変化するのを防ぐことができる。

＜２．ソースライン反転駆動及びドット反転駆動＞
図１０（Ｃ）に例示する第２の配線Ｓｉに接続されている画素１２５において、画素電極１２４＿１が、第２の配線Ｓｉと、第２の配線Ｓｉに隣接している第２の配線Ｓｉ＋１に挟まれるように、画素１２５内に配置されている。トランジスタ１２１がオフの状態であるならば、画素電極１２４＿１と第２の配線Ｓｉは、理想的には電気的に分離している。また、画素電極１２４＿１と第２の配線Ｓｉ＋１も、理想的には、電気的に分離している。しかし、実際には、画素電極１２４＿１と第２の配線Ｓｉの間には寄生容量１２３（ｉ）が存在しており、なおかつ、画素電極１２４＿１と第２の配線Ｓｉ＋１の間には寄生容量１２３（ｉ＋１）が存在している（図１０（Ｃ）参照）。なお、図１０（Ｃ）には、図９に図示されている表示素子１２２の替わりに、表示素子１２２の第１の電極または第２の電極として機能する画素電極１２４＿１が図示されている。

表示素子１２２の第１の電極と第２の電極を重ねて設ける構成とする場合等では、２つの電極の重なりを実質的な容量素子とすることで、表示素子１２２に容量配線を用いて形成された容量素子１２３を接続しない場合、或いは表示素子１２２に接続されている容量素子１２３の容量値が小さい場合がある。このような場合、液晶素子の第１の電極または第２の電極として機能する画素電極１２４＿１の電位が、寄生容量１２３（ｉ）と寄生容量１２３（ｉ＋１）の影響を受けやすい。

これにより、トランジスタ１２１が、画像信号の電位を保持する期間において、オフの状態であっても、画素電極１２４＿１の電位が、第２の配線Ｓｉまたは第２の配線Ｓｉ＋１の電位の変化とともに変動する現象が起こりやすい。

画像信号の電位を保持する期間において、画素電極の電位が、第２の配線Ｓの電位の変化に連動して変動する現象をクロストーク現象という。クロストーク現象が発生すると、表示のコントラストが低下してしまう。例えば、表示素子１２２にノーマリーホワイトの液晶を用いた場合、画像が白っぽくなる。

そこで、本発明の一態様では、任意の一フレーム期間において、画素電極１２４＿１を間に挟んで配設されている第２の配線Ｓｉと第２の配線Ｓｉ＋１に、互いに逆の極性を有する画像信号を入力する駆動方法を用いるようにしても良い。

なお、逆の極性を有する画像信号とは、液晶素子の共通電極の電位を基準電位としたときに、基準電位よりも高い電位を有する画像信号と、基準電位よりも低い電位を有する画像信号とを意味する。

交互に逆の極性を有する画像信号を選択された複数の画素に順番に書き込む方法として、２つの方法（ソースライン反転およびドット反転）を例に挙げることができる。

いずれの方法においても、第１フレーム期間において、第２の配線Ｓｉに正（＋）の極性を有する画像信号を入力し、第２の配線Ｓｉ＋１に負（−）の極性を有する画像信号を入力する。次いで、第２フレーム期間において、第２の配線Ｓｉに負（−）の極性を有する画像信号を入力し、第２の配線Ｓｉ＋１に正（＋）の極性を有する画像信号を入力する。次いで、第３フレーム期間において、第２の配線Ｓｉに正（＋）の極性を有する画像信号を入力し、第２の配線Ｓｉ＋１に負（−）の極性を有する画像信号を入力する（図１０（Ｃ）参照）。

このような駆動方法を用いると、一対の第２の配線Ｓの電位が互いに逆の方向に変動するため、任意の画素電極が受ける電位の変動が打ち消される。よって、クロストークの発生を抑えることができる。

＜２−１．ソースライン反転駆動＞
ソースライン反転は、任意の一フレーム期間において、一の第２の配線Ｓに接続されている複数の画素と、当該第２の配線Ｓに隣接する他の第２の配線Ｓに接続されている複数の画素とに逆の極性を有する画像信号を入力するものである。

ソースライン反転を用いた場合の画素に与えられる画像信号の極性を、図１０（Ａ−１）及び図１０（Ａ−２）に模式的に示す。任意の一フレーム期間において与えられる画像信号が正の極性の画素を＋の記号で、負の極性の画素を−の記号で示している。図１０（Ａ−２）に示すフレームは、図１０（Ａ−１）に示すフレームに続くフレームを示している。

＜２−２．ドット反転駆動＞
ドット反転は、任意の一フレーム期間において、一の第２の配線Ｓに接続されている複数の画素と、当該第２の配線Ｓに隣接する他の第２の配線Ｓに接続されている複数の画素とに、逆の極性を有する画像信号を入力し、なおかつ、同一の第２の配線Ｓに接続されている複数の画素において、隣接する画素に逆の極性を有する画像信号を入力するものである。

ドット反転を用いた場合の画素に与えられる画像信号の極性を、図１０（Ｂ−１）及び図１０（Ｂ−２）に模式的に示す。任意の一フレーム期間において与えられる画像信号が正の極性の画素を＋の記号で、負の極性の画素を−の記号で示している。図１０（Ｂ−２）に示すフレームは、図１０（Ｂ−１）に示すフレームに続くフレームを示している。

＜２−３．タイミングチャート＞
次いで、図１１に、図９に示した画素部１０２をソースライン反転で動作させた場合のタイミングチャートを示す。具体的に、図１１では、第１の配線Ｇ１に与えられる信号の電位と、第２の配線Ｓ１から第２の配線Ｓｘに与えられる画像信号の電位と、第１の配線Ｇ１に接続された各画素の有する画素電極の電位の、時間変化を示している。

まず、第１の配線Ｇ１にパルスを有する信号が入力されることで、第１の配線Ｇ１が選択される。選択された第１の配線Ｇ１に接続された複数の各画素１２５において、トランジスタ１２１がオンになる。そして、トランジスタ１２１がオンの状態の時に、第２の配線Ｓ１から第２の配線Ｓｘに画像信号の電位が与えられると、オンのトランジスタ１２１を介して、画像信号の電位が表示素子１２２の画素電極に与えられる。

図１１に示すタイミングチャートでは、第１のフレーム期間の第１の配線Ｇ１が選択されている期間において、奇数番目の第２の配線Ｓ１、第２の配線Ｓ３、．．．に、正の極性の画像信号が順に入力されており、偶数番目の第２の配線Ｓ２、第２の配線Ｓ４、．．．第２の配線Ｓｘに、負の極性の画像信号が入力されている例を示している。よって、奇数番目の第２の配線Ｓ１、第２の配線Ｓ３、．．．に接続された画素１２５内の画素電極（Ｓ１）、画素電極（Ｓ３）、．．．には、正の極性の画像信号が与えられている。また、偶数番目の第２の配線Ｓ２、第２の配線Ｓ４、．．．第２の配線Ｓｘに接続された画素１２５内の画素電極（Ｓ２）、画素電極（Ｓ４）、．．．画素電極（Ｓｘ）には、負の極性の画像信号が与えられている。

表示素子１２２では、画素電極と共通電極の間に与えられる電圧の値に従って、液晶分子の配向が変化し、透過率が変化する。よって、表示素子１２２は、画像信号の電位によってその透過率が制御されることで、階調を表示することができる。

第２の配線Ｓ１から第２の配線Ｓｘへの画像信号の入力が終了すると、第１の配線Ｇ１の選択は終了する。第１の配線Ｇ１の選択が終了すると、第１の配線Ｇ１を有する画素１２５において、トランジスタ１２１がオフになる。すると、表示素子１２２は、画素電極と共通電極の間に与えられた電圧を保持することで、階調の表示を維持する。そして、第１の配線Ｇ２から第１の配線Ｇｙが順に選択され、第１の配線Ｇ１が選択されていた期間と同様の動作が、上記各第１の配線Ｇに接続された画素において行われる。

次いで、第２のフレーム期間において、再び、第１の配線Ｇ１が選択される。そして、第２のフレーム期間の第１の配線Ｇ１が選択されている期間では、第１のフレーム期間の第１の配線Ｇ１が選択されている期間とは異なり、奇数番目の第２の配線Ｓ１、第２の配線Ｓ３、．．．に、負の極性の画像信号が順に入力されており、偶数番目の第２の配線Ｓ２、第２の配線Ｓ４、．．．第２の配線Ｓｘに、正の極性の画像信号が入力されている。よって、奇数番目の第２の配線Ｓ１、第２の配線Ｓ３、．．．に接続された画素１２５内の画素電極（Ｓ１）、画素電極（Ｓ３）、．．．には、負の極性の画像信号が与えられている。また、偶数番目の第２の配線Ｓ２、第２の配線Ｓ４、．．．第２の配線Ｓｘに接続された画素１２５内の画素電極（Ｓ２）、画素電極（Ｓ４）、．．．画素電極（Ｓｘ）には、正の極性の画像信号が与えられている。

第２のフレーム期間においても、第２の配線Ｓ１から第２の配線Ｓｘへの画像信号の入力が終了すると、第１の配線Ｇ１の選択は終了する。そして、第１の配線Ｇ２から第１の配線Ｇｙが順に選択され、第１の配線Ｇ１が選択されていた期間と同様の動作が、上記各第１の配線Ｇに接続された画素において行われる。

そして、第３のフレーム期間と、第４のフレーム期間においても、上記動作が同様に繰り返される。

なお、図１１に示すタイミングチャートでは、第２の配線Ｓ１から第２の配線Ｓｘに、順に画像信号が入力されている場合を例示しているが、本発明はこの構成に限定されない。第２の配線Ｓ１から第２の配線Ｓｘに、一斉に画像信号が入力されていても良いし、複数の第２の配線Ｓごとに順に画像信号が入力されていても良い。

また、本実施の形態では、プログレッシブ方式を用いた場合における、第１の配線Ｇの選択について説明したが、インターレース方式を用いて第１の配線Ｇの選択を行うようにしても良い。

なお、画像信号の電位の極性を、共通電極の基準電位を基準として反転させる反転駆動を行うことで、焼き付きと呼ばれる液晶の劣化を防ぐことができる。

しかし、反転駆動を行うと、画像信号の極性が変化する際に第２の配線Ｓに与えられる電位の変化が大きくなるため、スイッチング素子として機能するトランジスタ１２１のソース電極とドレイン電極の電位差が大きくなる。よって、トランジスタ１２１は、閾値電圧がシフトするなどの特性劣化が生じやすい。

また、表示素子１２２に保持されている電圧を維持するために、ソース電極とドレイン電極の電位差が大きくても、オフ電流が低いことが要求される。

本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、本発明の一態様の液晶表示装置で表示可能な画像の生成方法について説明する。特に、画像の切り替えを行う際に使用者の目に優しい画像の切り替え方法、使用者の目の疲労を軽減する画像の切り替え方法、使用者の目に負担を与えない画像の切り替え方法について説明する。

画像を素早く切り替えて表示すると、使用者の眼精疲労を誘発する場合がある。例えば、著しく異なる場面が切り換わる動画像や、異なる静止画を切り替える場合などが含まれる。

異なる画像を切り替えて表示する際には、瞬間的に表示を切り替えるのではなく、緩やかに（静かに）、自然に画像を切り替えて表示することが好ましい。

例えば、異なる第１の画像から第２の画像に表示を切り替える場合、第１の画像と第２の画像の間に第１の画像がフェードアウトする画像または／及び第２の画像がフェードインする画像を挿入すると好ましい。また、第１の画像がフェードアウトすると同時に、第２の画像がフェードインする（クロスフェードともいう）ように、両者の画像を重ね合わせた画像を挿入してもよく、第１の画像が第２の画像に次第に変化する様子を表示する動画（モーフィングともいう）を挿入しても良い。

具体的には、第１の静止画像データを低いフレーム周波数で表示し、続いて画像の切り替えのための画像を高いフレーム周波数で表示した後に、第２の静止画像データを低いフレーム周波数で表示する。

＜フェードイン、フェードアウト＞
以下に、互いに異なる画像Ａと画像Ｂとを切り替える方法の一例について説明する。

図１２（Ａ）は、画像の切り替え動作を行うことができる表示装置の構成を示すブロック図である。図１２（Ａ）に示す表示装置は、演算装置７０１、記憶装置７０２、グラフィックユニット７０３、及び表示パネル７０４を備える。

第１のステップにおいて、演算装置７０１は外部記憶装置等から画像Ａ、及び画像Ｂの各データを記憶装置７０２に格納する。

第２のステップにおいて、演算装置７０１は、予め設定された、期間の分割数の値に応じて、画像Ａと画像Ｂの各画像データを元に新たな画像データを順次生成する。

第３のステップにおいて、生成した画像データをグラフィックユニット７０３に出力する。グラフィックユニット７０３は入力された画像データを表示パネル７０４に表示させる。

図１２（Ｂ）は、画像Ａから画像Ｂにかけて段階的に画像を切り替える際の、生成される画像データを説明するための模式図である。

図１２（Ｂ）では、画像Ａから画像ＢにかけてＮ（Ｎは自然数）個の画像データを生成し、それぞれ１個あたりの画像データをｆ（ｆは自然数）フレーム期間表示した場合について示している。したがって、画像Ａから画像Ｂに切り替わるまでの期間は、ｆ×Ｎフレームとなる。

ここで、上述したＮ、及びｆなどのパラメータは、使用者が自由に設定可能であることが好ましい。演算装置７０１はこれらのパラメータを予め取得し、当該パラメータに応じて、画像データを生成する。

ｉ番目に生成される画像データ（ｉは１以上Ｎ以下の整数）は、画像Ａの画像データと画像Ｂの画像データに対して、それぞれに重み付けを行って足し合わせることで生成できる。例えば、ある画素において、画像Ａを表示したときの輝度（階調）をａ、画像Ｂを表示したときの輝度（階調）をｂとすると、ｉ番目に生成される画像データに応じた画像を表示したときの当該画素の輝度（階調）ｃは式１に示す値となる。

このような方法により生成された画像データを用いて、画像Ａから画像Ｂに切り替えることで、緩やかに（静かに）、自然に不連続な画像を切り替えることができる。

なお、式１において、全ての画素についてａ＝０の場合が、黒画像から徐々に画像Ｂに切り替わるフェードインに相当する。また、全ての画素についてｂ＝０の場合が、画像Ａからに徐々に黒画像に切り替わるフェードアウトに相当する。

上記では、２つの画像を一時的にオーバーラップさせて画像を切り替える方法について述べたが、オーバーラップさせない方法としてもよい。

２つの画像をオーバーラップさせない場合、画像Ａから画像Ｂに切り替える場合に、間に黒画像を挿入してもよい。このとき、画像Ａから黒画像に遷移する際、または黒画像から画像Ｂに遷移する際、またはその両方に、上述したような画像の切り替え方法を用いてもよい。また、画像Ａと画像Ｂの間に挿入する画像は黒画像だけでなく、白画像などの単一色の画像を用いてもよいし、画像Ａや画像Ｂとは異なる、多色の画像を用いてもよい。

画像Ａと画像Ｂとの間に他の画像、特に黒画像などの単一色の画像を挿入することで、画像の切り替えのタイミングをより自然に使用者が感じ取ることができ、使用者にストレスを感じさせることなく画像を切り替えることができる。

（実施の形態６）
本実施の形態では、本発明の一態様の液晶表示装置の表示手段に適用可能なパネルモジュールの構成例について、図面を参照して説明する。

図１３（Ａ）は、本実施の形態で例示するパネルモジュール２００の上面概略図である。

パネルモジュール２００は、第１の基板２０１、第２の基板２０２、及びシール材２０３に囲まれた封止領域内に、複数の画素を備える画素部２１１とゲート駆動回路２１３を備える。また、第１の基板２０１上の封止領域よりも外側の領域に外部接続電極２０５と、ソース駆動回路として機能するＩＣ２１２を備える。外部接続電極２０５に電気的に接続されたＦＰＣ２０４から、画素部２１１やゲート駆動回路２１３、ＩＣ２１２等を駆動するための電源や信号を入力することができる。

図１３（Ｂ）は、図１３（Ａ）に示したＦＰＣ２０４及びシール材２０３を含む領域を切断する切断線Ａ−Ｂと、ゲート駆動回路２１３を含む領域を切断する切断線Ｃ−Ｄと、画素部２１１を含む領域を切断する切断線Ｅ−Ｆと、シール材２０３を含む領域を切断する切断線Ｇ−Ｈのそれぞれに沿って切断した際の、断面概略図である。

第１の基板２０１と第２の基板２０２はその外周に近い領域においてシール材２０３によって接着されている。また、第１の基板２０１、第２の基板２０２、及びシール材２０３に囲まれた領域に、少なくとも画素部２１１が設けられている。

図１３には、ゲート駆動回路２１３として、いずれもｎチャネル型のトランジスタ２３１とトランジスタ２３２を組み合わせた回路を有する例を示している。なお、ゲート駆動回路２１３の構成はこれに限られず、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを組み合わせた種々のＣＭＯＳ回路や、ｐチャネル型のトランジスタを組み合わせた回路を有する構成としてもよい。本構成例では、第１の基板２０１上にゲート駆動回路２１３が形成されたドライバ一体型のパネルモジュールの構成を示すが、ゲート駆動回路とソース駆動回路の一方または両方を異なる基板に設ける構成としてもよい。例えば、ＣＯＧ方式により駆動回路用ＩＣを実装してもよいし、ＣＯＦ方式により駆動回路用ＩＣが実装されたフレキシブル基板（ＦＰＣ）を実装してもよい。本構成例では、ソース駆動回路として機能するＩＣ２１２をＣＯＧ方式により第１の基板２０１上に設ける構成を示している。

なお、画素部２１１、ゲート駆動回路２１３が備えるトランジスタの構造は特に限定されない。例えば、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。また、トランジスタに用いる半導体材料としては、例えば、シリコンやゲルマニウムなどの半導体材料を用いてもよいし、インジウム、ガリウム、亜鉛のうち少なくともひとつを含む酸化物半導体を用いてもよい。

また、トランジスタに用いる半導体の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化が抑制されるため好ましい。

インジウム、ガリウム、亜鉛のうち少なくともひとつを含む酸化物半導体としては、代表的にはＩｎ−Ｇａ−Ｚｎ系金属酸化物などが挙げられる。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい酸化物半導体を用いると、オフ時のリーク電流を抑制できるため好ましい。好ましい酸化物半導体の詳細については、後の実施の形態８及び９で説明する。

図１３（Ｂ）には、画素部２１１の一例として、一画素分の断面構造を示している。画素部２１１は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子２５０を備える。

１つの画素には少なくともスイッチング用のトランジスタ２５６を備える。また１つの画素に図示しない保持容量を有していてもよい。また、トランジスタ２５６のソース電極またはドレイン電極と電気的に接続する第１の電極２５１が絶縁層２３９上に設けられている。

画素に設けられる液晶素子２５０は、絶縁層２３９上に設けられた第１の電極２５１と、第２の基板２０２上に設けられた第２の電極２５３と、第１の電極２５１と第２の電極２５３に挟持された液晶２５２を有する。

第１の電極２５１及び第２の電極２５３には、透光性の導電性材料を用いる。透光性を有する導電性材料としては、酸化インジウム、インジウムスズ酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物、又はグラフェンを用いることができる。

また、少なくとも画素部２１１と重なる領域において、第２の基板２０２上にカラーフィルタ２４３と、ブラックマトリクス２４２が設けられている。

カラーフィルタ２４３は、画素からの透過光を調色し、色純度を高める目的で設けられている。例えば、白色のバックライトを用いてフルカラーのパネルモジュールとする場合には、異なる色のカラーフィルタを設けた複数の画素を用いる。その場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色のカラーフィルタを用いてもよいし、これに黄色（Ｙ）を加えた４色とすることもできる。また、Ｒ、Ｇ、Ｂ（及びＹ）に加えて白色（Ｗ）の画素を用い、４色（又は５色）としてもよい。

また、隣接するカラーフィルタの２４３の間に、ブラックマトリクス２４２が設けられている。ブラックマトリクス２４２は隣接する画素から回り込む光を遮光し、隣接画素間における混色を抑制する。ブラックマトリクス２４２は異なる発光色の隣接画素間にのみ配置し、同色画素間には設けない構成としてもよい。ここで、カラーフィルタ２４３の端部を、ブラックマトリクス２４２と重なるように設けることにより、光漏れを抑制することができる。ブラックマトリクス２４２は、画素の透過光を遮光する材料を用いることができ、金属材料や顔料を含む樹脂材料などを用いて形成することができる。

また、カラーフィルタ２４３とブラックマトリクス２４２を覆うオーバーコート２５５が設けられている。オーバーコート２５５を設けることにより、カラーフィルタ２４３やブラックマトリクス２４２に含まれる顔料などの不純物が液晶２５２に拡散することを抑制できる。オーバーコート２５５は透光性の材料を用い、無機絶縁材料や有機絶縁材料を用いることができる。

なお、オーバーコート２５５上に、第２の電極２５３が設けられている。

さらに、オーバーコート２５５のブラックマトリクス２４２と重なる領域に、スペーサ２５４が設けられている。スペーサ２５４には、樹脂材料を用いると厚く形成できるため好ましい。例えばポジ型またはネガ型の感光性樹脂を用いて形成することができる。また、スペーサ２５４として遮光性の材料を用いると、隣接する画素から回り込む光を遮光し、隣接画素間における混色を抑制することができる。なお、本構成例ではスペーサ２５４を第２の基板２０２側に設ける構成としたが、第１の基板２０１側に設ける構成としてもよい。また、スペーサ２５４として、球状の酸化シリコンなどの粒を用い、液晶２５２が設けられる領域に散布された構成としてもよい。

第１の電極２５１と第２の電極２５３の間に電圧を印加することにより、電極面に対して垂直方向に電界が生じ、該電界によって液晶２５２の配向が制御され、パネルモジュールの外部に配置されたバックライトからの光の偏光を画素単位で制御することにより、画像を表示することができる。

液晶２５２と接する面には、液晶２５２の配向を制御するための配向膜を設けてもよい。配向膜には透光性の材料を用いる。

本構成例では、液晶素子２５０と重なる領域にカラーフィルタが設けられているため、色純度が高められたフルカラーの画像表示を実現できる。また、バックライトとして異なる発光色の複数の発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うこともできる。時間分割表示方式を用いた場合、カラーフィルタを設ける必要が無く、また例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの発光を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、単位面積あたりの画素数を増加できるなどの利点がある。

液晶２５２としては、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶などを用いることができる。また、ブルー相を示す液晶を使用すると、配向膜が不要であり、且つ広い視野角が得られるため好ましい。また、上記の液晶にモノマー、重合開始剤を添加して注入または滴下封止後にモノマーを重合させて高分子安定化する液晶材料でもよい。

なお、本構成例ではＶＡモードが適用された液晶素子２５０について説明するが、液晶素子２５０の構成はこれに限られず、異なるモードが適用された液晶素子２５０を用いることができる。

第１の基板２０１上には、第１の基板２０１の上面に接して絶縁層２３７と、トランジスタのゲート絶縁層として機能する絶縁層２３８と、トランジスタを覆う絶縁層２３９が設けられている。

絶縁層２３７は、第１の基板２０１に含まれる不純物の拡散を抑制する目的で設けられる。また、トランジスタの半導体層に接する絶縁層２３８及び絶縁層２３９は、トランジスタの劣化を助長する不純物の拡散を抑制する材料を用いることが好ましい。これら絶縁層には、例えば、シリコンなどの半導体や、アルミニウムなどの金属の、酸化物または窒化物、または酸窒化物を用いることができる。またこのような無機絶縁材料の積層膜、または無機絶縁材料と有機絶縁材料の積層膜を用いてもよい。なお、絶縁層２３７や絶縁層２３９は不要であれば設けなくてもよい。

絶縁層２３９と第１の電極２５１の間に、下層に設けられるトランジスタや配線などによる段差を被覆する平坦化層としての絶縁層を設けてもよい。このような絶縁層としてはポリイミドやアクリルなどの樹脂材料を用いることが好ましい。また、平坦性を高められる場合には、無機絶縁材料を用いてもよい。

図１３（Ｂ）で例示した構成では、第１の基板２０１上にトランジスタと、液晶素子２５０の第１の電極２５１を形成するために必要なフォトマスクの数を低減できる。より具体的には、ゲート電極の加工工程と、半導体層の加工工程と、ソース電極及びドレイン電極の加工工程と、絶縁層２３９の開口工程と、及び第１の電極２５１の加工工程のそれぞれに用いる、５種類のフォトマスクを用いればよい。

第１の基板２０１に設けられる配線２０６は、シール材２０３によって封止された領域から外側に延在して設けられ、ゲート駆動回路２１３と電気的に接続している。また、配線２０６の端部の一部が外部接続電極２０５を成している。本構成例では、外部接続電極２０５はトランジスタのソース電極又はドレイン電極と同一の導電膜と、トランジスタのゲート電極と同一の導電膜を積層して形成されている。このように、複数の導電膜を積層して外部接続電極２０５を構成することにより、ＦＰＣ２０４などの圧着工程に対する機械的強度を高めることができるため好ましい。

また図示しないが、ＩＣ２１２と画素部２１１とを電気的に接続する配線や外部接続電極も、配線２０６や外部接続電極２０５と同様の構成とすればよい。

また、外部接続電極２０５に接して接続層２０８が設けられ、接続層２０８を介してＦＰＣ２０４と外部接続電極２０５とが電気的に接続している。接続層２０８としては、公知の異方性導電フィルムや、異方性導電ペーストなどを用いることができる。

配線２０６や、外部接続電極２０５の端部は、その表面が露出しないように絶縁層で覆われていると、表面の酸化や意図しないショートなどの不具合を抑制できるため好ましい。

本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態７）
実施の形態６で説明したパネルモジュールに、タッチセンサ（接触検出装置）を設けることで、タッチパネルとして機能させることができる。本実施の形態では、図１４及び図１５を参照して、タッチパネルについて説明する。以下において、上記実施の形態と重複する部分については、説明を省略する場合がある。

図１４（Ａ）は、本実施の形態で例示するタッチパネル４００の斜視概略図である。なお図１４には明瞭化のため代表的な構成要素のみを示している。また、図１４（Ｂ）には、タッチパネル４００を展開した斜視概略図を示す。

タッチパネル４００は、第１の基板４０１と第２の基板４０２との間に挟持された表示部４１１と、第２の基板４０２と第３の基板４０３との間に挟持されたタッチセンサ４３０とを備える。

第１の基板４０１には、表示部４１１と、表示部４１１と電気的に接続する複数の配線４０６を備える。また、複数の配線４０６は、第１の基板４０１の外周部にまで引き回され、その一部がＦＰＣ４０４と電気的に接続するための外部接続電極４０５を構成している。

表示部４１１は、複数の画素を有する画素部４１３、ゲート駆動回路４１２、及びソース駆動回路４１４を有し、第１の基板４０１と第２の基板４０２とによって封止されている。図１４（Ｂ）では、ゲート駆動回路４１２を、画素部４１３を挟んでその両側に２つ配置する構成としたが、１つのゲート駆動回路４１２を画素部４１３の一方の辺に沿って配置する構成としてもよい。

表示部４１１の画素部４１３に適用可能な表示素子としては、有機ＥＬ素子、液晶素子の他、電気泳動方式や電子粉流体方式などにより表示を行う表示素子など、様々な表示素子を用いることができる。本実施の形態では、表示素子として、液晶素子を用いる場合について説明する。

第３の基板４０３には、タッチセンサ４３０と、タッチセンサ４３０と電気的に接続する複数の配線４１７を備える。タッチセンサ４３０は、第３の基板４０３の第２の基板４０２と対向する面側に設けられる。また複数の配線４１７は第３の基板４０３の外周部にまで引き回され、その一部がＦＰＣ４１５と電気的に接続するための外部接続電極４１６を構成している。なお、図１４（Ｂ）では明瞭化のため、第３の基板４０３の裏面側（第２の基板４０２と対向する面側）に設けられるタッチセンサ４３０の電極や配線等を実線で示している。

図１４（Ｂ）に示すタッチセンサ４３０は、投影型静電容量方式のタッチセンサの一例である。タッチセンサ４３０は、電極４２１と電極４２２とを有する。電極４２１と電極４２２とは、それぞれ複数の配線４１７のいずれかと電気的に接続する。

ここで、電極４２２の形状は、図１４（Ａ）、（Ｂ）に示すように、複数の四辺形が一方向に連続した形状となっている。また、電極４２１の形状は四辺形であり、電極４２２の延在する方向とは交差する方向に一列に並んだ複数の電極４２１のそれぞれが、配線４２３によって電気的に接続されている。このとき、電極４２２と配線４２３の交差部の面積ができるだけ小さくなるように配置することが好ましい。このような形状とすることで、電極が設けられていない領域の面積を低減でき、当該電極の有無によって生じる透過率の違いにより、タッチセンサ４３０を透過する光の輝度ムラを低減することができる。

なお、電極４２１、電極４２２の形状はこれに限られず、様々な形状を取りうる。例えば、複数の電極４２１をできるだけ隙間が生じないように配置し、絶縁層を介して電極４２２を、電極４２１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極４２２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。

図１５に、図１４（Ａ）に示すタッチパネル４００のＸ１−Ｘ２における断面図を示す。なお、図１５では、パネルモジュールの構成について一部省略して図示している。

第１の基板４０１上には、スイッチング素子層４３７が設けられている。スイッチング素子層４３７は、少なくともトランジスタを有する。スイッチング素子層４３７には、トランジスタの他に、容量素子などを有していてもよい。また、スイッチング素子層４３７は、駆動回路（ゲート駆動回路、ソース駆動回路）などを含んでいてもよい。さらに、スイッチング素子層４３７は配線や電極等を含んでいてもよい。

第２の基板４０２の一方の面には、カラーフィルタ層４３５が設けられている。カラーフィルタ層４３５は、液晶素子と重なるカラーフィルタを有する。カラーフィルタ層４３５には、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の３色のカラーフィルタを設ける構成とすると、フルカラーの液晶表示装置とすることができる。

カラーフィルタ層４３５は、例えば、顔料を含む感光性の材料を用い、フォトリソグラフィ工程により形成される。また、カラーフィルタ層４３５として、異なる色のカラーフィルタの間にブラックマトリクスを設けてもよい。また、カラーフィルタやブラックマトリクスを覆うオーバーコートを設けてもよい。

なお、用いる液晶素子の構成に応じて、カラーフィルタ層４３５上に液晶素子の一方の電極を形成してもよい。なお該電極は、後に形成される液晶素子の一部となる。また該電極上に配向膜が設けられていてもよい。

液晶４３１は、第１の基板４０１と第２の基板４０２との間に挟持された状態で、封止材４３６によって封止される。また、封止材４３６は、スイッチング素子層４３７やカラーフィルタ層４３５を囲むように設けられている。

封止材４３６としては、熱硬化樹脂や紫外線硬化樹脂を用いることができ、アクリル、ウレタン、エポキシ、またはシロキサン結合を有する樹脂などの有機樹脂を用いることができる。また、封止材４３６は、低融点ガラスを含むガラスフリットにより形成されていてもよい。また、封止材４３６は、上記有機樹脂とガラスフリットとを組み合わせて形成されていてもよい。例えば、液晶４３１に接して上記有機樹脂を設け、その外側にガラスフリットを設けることで、外部から、液晶へ水などが混入することを抑制することができる。

また、第２の基板４０２上には、タッチセンサが設けられている。タッチセンサは、第３の基板４０３の一方の面に、絶縁層４２４を介してセンサ層４４０が設けられ、センサ層４４０は、接着層４３４を介して第２の基板４０２と貼り合わされている。また、第３の基板４０３の他方の面には、偏光板４４１が設けられている。

タッチセンサは、第３の基板４０３上に、センサ層４４０を形成した後、センサ層４４０上に設けられた接着層４３４を介して、第２の基板４０２と貼り合わせることにより、パネルモジュール上に設けることができる。

絶縁層４２４は、例えば、酸化シリコンなどの酸化物を用いることができる。絶縁層４２４に接して透光性を有する電極４２１及び電極４２２が設けられている。電極４２１及び電極４２２は、第３の基板４０３上に形成された絶縁層４２４上に、スパッタリング法により導電膜を成膜した後、フォトリソグラフィ法等の公知のパターニング技術により、不要な部分を除去することで形成される。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。

電極４２１又は電極４２２には、配線４３８が電気的に接続されている。配線４３８の一部は、ＦＰＣ４１５と電気的に接続する外部接続電極として機能する。配線４３８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、又はパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。

電極４２２は、一方向に延在したストライプ状に複数設けられている。また、電極４２１は、一本の電極４２２を一対の電極４２１が挟むように設けられ、これらを電気的に接続する配線４３２が電極４２２と交差するように設けられる。ここで、一本の電極４２２と、配線４３２によって電気的に接続される複数の電極４２１は、必ずしも直交して設ける必要はなく、これらのなす角度が９０度未満であってもよい。

また、電極４２１及び電極４２２を覆うように、絶縁層４３３が設けられている。絶縁層４３３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。また、絶縁層４３３には、電極４２１に達する開口部が設けられ、電極４２１と電気的に接続する配線４３２が設けられている。配線４３２は、電極４２１及び電極４２２と同様の透光性の導電性材料を用いると、タッチパネルの開口率が高まるため好ましい。また、配線４３２に電極４２１及び電極４２２と同一の材料を用いてもよいが、これよりも導電性の高い材料を用いることが好ましい。

また、絶縁層４３３及び配線４３２を覆う絶縁層が設けられていてもよい。当該絶縁層は、保護層として機能させることができる。

また、絶縁層４３３（及び保護層として機能する絶縁層）には、配線４３８に達する開口が設けられており、開口に設けられた接続層４３９によって、ＦＰＣ４１５と配線４３８とが電気的に接続されている。接続層４３９としては、公知の異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。

センサ層４４０と、第２の基板４０２とを接着する接着層４３４は、透光性を有することが好ましい。例えば、熱硬化性樹脂や紫外線硬化樹脂を用いることができ、具体的には、アクリル、ウレタン、エポキシ、またはシロキサン結合を有する樹脂などの樹脂を用いることができる。

偏光板４４１としては、公知の偏光板を用いればよく、自然光や円偏光から直線偏光を作り出すことができるような材料を用いる。例えば、二色性の物質を一定方向にそろえて配置することで、光学的な異方性を持たせたものを用いることができる。例えば、ヨウ素系の化合物などをポリビニルアルコールなどのフィルムに吸着させ、これを一方向に延伸することで作製することができる。なお、二色性の物質としては、ヨウ素系の化合物のほか、染料系の化合物などが用いられる。偏光板４４１は、膜状、またはフィルム状、シート状、もしくは板状の材料を用いることができる。

なお、本実施の形態ではセンサ層４４０として投影型静電容量式のタッチセンサを適用する例を示したが、センサ層４４０としてはこれに限られず、偏光板よりも外側から指等の導電性の検知対象が近接する、または触れることを検知するタッチセンサとして機能するセンサを適用することができる。センサ層４４０に設けられるタッチセンサとして、静電容量方式のタッチセンサが好ましい。静電容量方式のタッチセンサとしては、表面型静電容量方式、投影型静電容量方式等があり、投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。

本実施の形態にて説明したタッチパネルでは、表示された静止画のフレーム周波数を低減することができるため、使用者は極力同じ画像を見ることが可能となり、知覚される画面のちらつきが低減される。また、１画素のサイズを小さく高精細な表示が可能となるため、緻密で滑らかな表示とすることができる。また、静止画表示を行う際、階調が変化することによる画質の劣化を低減することができるとともに、タッチパネルで消費される電力を低減することができる。

（実施の形態８）
本実施の形態では、表示装置の画素に適用できるトランジスタの構成例について、図面を参照して説明する。

＜トランジスタの構成例＞
図１６（Ａ）に、以下で例示するトランジスタ３００の上面概略図を示す。また図１６（Ｂ）に図１６（Ａ）中に示す切断線Ａ−Ｂにおけるトランジスタ３００の断面概略図を示す。本構成例で例示するトランジスタ３００はボトムゲート型のトランジスタである。

トランジスタ３００は、基板３０１上に設けられるゲート電極３０２と、基板３０１及びゲート電極３０２上に設けられる絶縁層３０３と、絶縁層３０３上にゲート電極３０２と重なるように設けられる酸化物半導体層３０４と、酸化物半導体層３０４の上面に接する一対の電極３０５ａ、３０５ｂとを有する。また、絶縁層３０３、酸化物半導体層３０４、一対の電極３０５ａ、３０５ｂを覆う絶縁層３０６と、絶縁層３０６上に絶縁層３０７が設けられている。

《基板３０１》
基板３０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サファイヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板３０１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板等を適用することも可能である。また、これらの基板上に半導体素子が設けられたものを、基板３０１として用いてもよい。

また、基板３０１として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直接、トランジスタ３００を形成してもよい。または、基板３０１とトランジスタ３００の間に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形成した後、基板３０１より分離し、他の基板に転載するのに用いることができる。その結果、トランジスタ３００は耐熱性の劣る基板や可撓性の基板にも転載できる。

《ゲート電極３０２》
ゲート電極３０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、ゲート電極３０２は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくはこれらの窒化膜を用いてもよい。

また、ゲート電極３０２は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。

また、ゲート電極３０２と絶縁層３０３との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体層３０４より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。

《絶縁層３０３》
絶縁層３０３は、ゲート絶縁膜として機能する。酸化物半導体層３０４の下面と接する絶縁層３０３は、非晶質膜であることが好ましい。

絶縁層３０３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層または単層で設ける。

また、絶縁層３０３として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。

《一対の電極３０５ａ、３０５ｂ》
一対の電極３０５ａ及び３０５ｂは、トランジスタのソース電極またはドレイン電極として機能する。

一対の電極３０５ａ、３０５ｂは、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

《絶縁層３０６、３０７》
絶縁層３０６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物絶縁膜である。

絶縁層３０６としては、酸化シリコン、酸化窒化シリコン等を用いることができる。

なお、絶縁層３０６は、後に形成する絶縁層３０７を形成する際の、酸化物半導体層３０４へのダメージ緩和膜としても機能する。

また、絶縁層３０６と酸化物半導体層３０４の間に、酸素を透過する酸化物膜を設けてもよい。

酸素を透過する酸化物膜としては、酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。

絶縁層３０７は、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いることができる。絶縁層３０６上に絶縁層３０７を設けることで、酸化物半導体層３０４からの酸素の外部への拡散と、外部から酸化物半導体層３０４への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

＜トランジスタの作製方法例＞
続いて、図１６に例示するトランジスタ３００の作製方法の一例について説明する。

まず、図１７（Ａ）に示すように、基板３０１上にゲート電極３０２を形成し、ゲート電極３０２上に絶縁層３０３を形成する。

ここでは、基板３０１としてガラス基板を用いる。

《ゲート電極の形成》
ゲート電極３０２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、ゲート電極３０２を形成する。その後、レジストマスクを除去する。

なお、ゲート電極３０２は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。

《ゲート絶縁層の形成》
絶縁層３０３は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。

絶縁層３０３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

また、絶縁層３０３として窒化シリコン膜を形成する場合、２段階の形成方法を用いることが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により、絶縁層３０３として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜を形成することができる。

また、絶縁層３０３として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。

《酸化物半導体層の形成》
次に、図１７（Ｂ）に示すように、絶縁層３０３上に酸化物半導体層３０４を形成する。

酸化物半導体層３０４の形成方法を以下に示す。はじめに、酸化物半導体膜を形成する。続いて、酸化物半導体膜上に第２のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて酸化物半導体膜の一部をエッチングして、酸化物半導体層３０４を形成する。その後、レジストマスクを除去する。

この後、加熱処理を行ってもよい。加熱処理を行う場合には、酸素を含む雰囲気下で行うことが好ましい。

《一対の電極の形成》
次に、図１７（Ｃ）に示すように、一対の電極３０５ａ、３０５ｂを形成する。

一対の電極３０５ａ、３０５ｂの形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、一対の電極３０５ａ、３０５ｂを形成する。その後、レジストマスクを除去する。

なお、図１７（Ｃ）に示すように、導電膜のエッチングの際に酸化物半導体層３０４の上部の一部がエッチングされ、薄膜化することがある。そのため、酸化物半導体層３０４の形成時、酸化物半導体膜の厚さを予め厚く設定しておくことが好ましい。

《絶縁層の形成》
次に、図１７（Ｄ）に示すように、酸化物半導体層３０４及び一対の電極３０５ａ、３０５ｂ上に、絶縁層３０６を形成し、続いて絶縁層３０６上に絶縁層３０７を形成する。

絶縁層３０６として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２５Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。

成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。

また、酸化物半導体層３０４と絶縁層３０６の間に酸化物絶縁膜を設ける場合には、絶縁層３０６の形成工程において、該酸化物絶縁膜が酸化物半導体層３０４の保護膜となる。この結果、酸化物半導体層３０４へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁層３０６を形成することができる。

例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、該酸化物絶縁膜を成膜する際に、酸化物半導体層３０４へのダメージを低減することが可能である。

酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

絶縁層３０７は、スパッタリング法、ＣＶＤ法等で形成することができる。

絶縁層３０７として窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。

以上の工程により、トランジスタ３００を形成することができる。

＜トランジスタ３００の変形例＞
以下では、トランジスタ３００と一部が異なるトランジスタの構成例について説明する。

《変形例１》
図１８（Ａ）に、以下で例示するトランジスタ３１０の断面概略図を示す。トランジスタ３１０は、酸化物半導体層の構成が異なる点で、トランジスタ３００と相違している。よって、酸化物半導体層以外の構成については、トランジスタ３００の記載を参酌できる。

トランジスタ３１０の備える酸化物半導体層３１４は、酸化物半導体層３１４ａと酸化物半導体層３１４ｂとが積層されて構成される。

なお、酸化物半導体層３１４ａと酸化物半導体層３１４ｂの境界は不明瞭である場合があるため、図１８（Ａ）等の図中には、これらの境界を破線で示している。

酸化物半導体層３１４ａ及び酸化物半導体層３１４ｂのうち、いずれか一方または両方に、本発明の一態様の酸化物半導体膜を適用することができる。

例えば、酸化物半導体層３１４ａは、代表的にはＩｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）を用いる。また、酸化物半導体層３１４ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また例えば、酸化物半導体層３１４ａは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である材料を用いる。

例えば、酸化物半導体層３１４ｂはＩｎ若しくはＧａを含み、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体層３１４ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体層３１４ｂの伝導帯の下端のエネルギーと、酸化物半導体層３１４ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下とすることが好ましい。

また例えば、酸化物半導体層３１４ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。

例えば、酸化物半導体層３１４ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体層３１４ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、または１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体層３１４ａ、及び酸化物半導体層３１４ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。

上層に設けられる酸化物半導体層３１４ｂに、スタビライザーとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層３１４ａ、及び酸化物半導体層３１４ｂからの酸素の放出を抑制することができる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体層３１４ａ、酸化物半導体層３１４ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

なお、上記では酸化物半導体層３１４として、２つの酸化物半導体層が積層された構成を例示したが、３つ以上の酸化物半導体層を積層する構成としてもよい。

《変形例２》
図１８（Ｂ）に、以下で例示するトランジスタ３２０の断面概略図を示す。トランジスタ３２０は、酸化物半導体層の構成が異なる点で、トランジスタ３００及びトランジスタ３１０と相違している。よって、酸化物半導体層以外の構成については、トランジスタ３００の記載を参酌できる。

トランジスタ３２０の備える酸化物半導体層３２４は、酸化物半導体層３２４ａ、酸化物半導体層３２４ｂ、酸化物半導体層３２４ｃが順に積層されて構成される。

酸化物半導体層３２４ａ及び酸化物半導体層３２４ｂは、絶縁層３０３上に積層して設けられる。また酸化物半導体層３２４ｃは、酸化物半導体層３２４ｂの上面、並びに一対の電極３０５ａ、３０５ｂの上面及び側面に接して設けられる。

例えば、酸化物半導体層３２４ｂとして、上記変形例１で例示した酸化物半導体層３１４ａと同様の構成を用いることができる。また例えば、酸化物半導体層３２４ａ、３２４ｃとして、上記変形例１で例示した酸化物半導体層３１４ｂと同様の構成を用いることができる。

例えば、酸化物半導体層３２４ｂの下層に設けられる酸化物半導体層３２４ａ、及び上層に設けられる酸化物半導体層３２４ｃに、スタビライザーとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層３２４ａ、酸化物半導体層３２４ｂ、及び酸化物半導体層３２４ｃからの酸素の放出を抑制することができる。

また、例えば酸化物半導体層３２４ｂに主としてチャネルが形成される場合に、酸化物半導体層３２４ｂにＩｎの含有量の多い酸化物を用い、酸化物半導体層３２４ｂと接して一対の電極３０５ａ、３０５ｂを設けることにより、トランジスタ３２０のオン電流を増大させることができる。

＜トランジスタの他の構成例＞
以下では、本発明の一態様の酸化物半導体膜を適用可能な、トップゲート型のトランジスタの構成例について説明する。

なお、以下では、上記と同様の構成、または同様の機能を備える構成要素においては、同一の符号を付し、重複する説明は省略する。

《構成例》
図１９（Ａ）に、以下で例示するトップゲート型のトランジスタ３５０の断面概略図を示す。

トランジスタ３５０は、絶縁層３５１が設けられた基板３０１上に設けられる酸化物半導体層３０４と、酸化物半導体層３０４の上面に接する一対の電極３０５ａ、３０５ｂと、酸化物半導体層３０４、一対の電極３０５ａ、３０５ｂ上に設けられる絶縁層３０３と、絶縁層３０３上に酸化物半導体層３０４と重なるように設けられるゲート電極３０２とを有する。また、絶縁層３０３及びゲート電極３０２を覆って絶縁層３５２が設けられている。

絶縁層３５１は、基板３０１から酸化物半導体層３０４への不純物の拡散を抑制する機能を有する。例えば、上記絶縁層３０７と同様の構成を用いることができる。なお、絶縁層３５１は、不要であれば設けなくてもよい。

絶縁層３５２には、上記絶縁層３０７と同様、酸素、水素、水等のブロッキング効果を有する絶縁膜を適用することができる。なお、絶縁層３０７は不要であれば設けなくてもよい。

《変形例》
以下では、トランジスタ３５０と一部が異なるトランジスタの構成例について説明する。

図１９（Ｂ）に、以下で例示するトランジスタ３６０の断面概略図を示す。トランジスタ３６０は、酸化物半導体層の構成が異なる点で、トランジスタ３５０と相違している。

トランジスタ３６０の備える酸化物半導体層３６４は、酸化物半導体層３６４ａ、酸化物半導体層３６４ｂ、及び酸化物半導体層３６４ｃが順に積層されて構成されている。

酸化物半導体層３６４ａ、酸化物半導体層３６４ｂ、酸化物半導体層３６４ｃのうち、いずれか一、またはいずれか二、または全部に、本発明の一態様の酸化物半導体膜を適用することができる。

例えば、酸化物半導体層３６４ｂとして、上記変形例１で例示した酸化物半導体層３１４ａと同様の構成を用いることができる。また例えば、酸化物半導体層３６４ａ、３６４ｃとして、上記変形例１で例示した酸化物半導体層３１４ｂと同様の構成を用いることができる。

例えば、酸化物半導体層３６４ｂの下層に設けられる酸化物半導体層３６４ａ、及び上層に設けられる酸化物半導体層３６４ｃに、スタビライザーとして機能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層３６４ａ、酸化物半導体層３６４ｂ、酸化物半導体層３６４ｃからの酸素の放出を抑制することができる。

ここで、酸化物半導体層３６４の形成時において、酸化物半導体層３６４ｃと酸化物半導体層３６４ｂをエッチングにより加工して酸化物半導体層３６４ａとなる酸化物半導体膜を露出させ、その後にドライエッチング法によって該酸化物半導体膜を加工して酸化物半導体層３６４ａを形成する場合に、該酸化物半導体膜の反応生成物が、酸化物半導体層３６４ｂ及び酸化物半導体層３６４ｃの側面に再付着し、側壁保護層（ラビットイヤーとも呼べる）が形成される場合がある。なお、該反応生成物は、スパッタリング現象によって再付着するほか、ドライエッチング時のプラズマを介して再付着する場合もある。

図１９（Ｃ）には、上述のようにして酸化物半導体層３６４の側面に側壁保護層３６４ｄが形成された場合の、トランジスタ３７０の断面概略図を示している。

側壁保護層３６４ｄは、主として酸化物半導体層３６４ａと同一の材料を含む。また、側壁保護層３６４ｄには、酸化物半導体層３６４ａの下層に設けられる層（ここでは絶縁層３５１）の成分（例えばシリコン）を含有する場合がある。

また、図１９（Ｃ）に示すように、酸化物半導体層３６４ｂの側面を側壁保護層３６４ｄで覆い、一対の電極３０５ａ、３０５ｂと接しない構成とすることにより、特に酸化物半導体層３６４ｂに主としてチャネルが形成される場合に、トランジスタのオフ時の意図しないリーク電流を抑制し、優れたオフ特性を有するトランジスタを実現できる。また、側壁保護層３６４ｄとしてスタビライザーとして機能するＧａの含有量の多い材料を用いることで、酸化物半導体層３６４ｂの側面からの酸素の脱離を効果的に抑制し、電気的特性の安定性に優れたトランジスタを実現できる。

本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態９）
上記実施の形態で例示したトランジスタのチャネルが形成される領域に好適に用いることができる半導体及び半導体膜の一例について、以下に説明する。

酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物半導体を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ電流）を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる。

酸化物半導体膜をトランジスタに適用する場合、酸化物半導体膜の膜厚は２ｎｍ以上４０ｎｍ以下とすることが好ましい。

適用可能な酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。

なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から酸素も同時に減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水素化処理）によって増加した酸素欠損を補填するために、酸素を酸化物半導体に加える処理を行うことが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理と記す場合がある、または酸化物半導体膜に含まれる酸素を化学量論的組成よりも多くする場合を過酸素化処理と記す場合がある。

このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化またはｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく（ゼロに近く）、キャリア密度が１×１０^１７／ｃｍ^３以下、１×１０^１６／ｃｍ^３以下、１×１０^１５／ｃｍ^３以下、１×１０^１４／ｃｍ^３以下、１×１０^１３／ｃｍ^３以下であることをいう。

またこのように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジスタがオフ状態のときのドレイン電流を、室温（２５℃程度）にて１×１０^−１８Ａ以下、好ましくは１×１０^−２１Ａ以下、さらに好ましくは１×１０^−２４Ａ以下、または８５℃にて１×１０^−１５Ａ以下、好ましくは１×１０^−１８Ａ以下、さらに好ましくは１×１０^−２１Ａ以下とすることができる。なお、トランジスタがオフ状態とは、ｎチャネル型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十分小さい状態をいう。具体的には、ゲート電圧がしきい値電圧よりも１Ｖ以上、２Ｖ以上または３Ｖ以上小さければ、トランジスタはオフ状態となる。

以下では、酸化物半導体膜の構造について説明する。

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。

まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ^２以上、５μｍ^２以上または１０００μｍ^２以上となる結晶領域が観察される場合がある。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

次に、微結晶酸化物半導体膜について説明する。

微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することができる。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

平板状のスパッタリング粒子は、例えばａ−ｂ面に平行な面の円相当径が３ｎｍ以上１０ｎｍ以下、厚さ（ａ−ｂ面に垂直な方向の長さ）が０．７ｎｍ以上１ｎｍ未満である。なお、平板状のスパッタリング粒子は、ａ−ｂ面に平行な面が正三角形又は正六角形であってもよい。ここで、円相当径とは、面の面積と等しい正円の直径をいう。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の基板温度を高めることで、基板に到達した平板状のスパッタリング粒子のマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタリング粒子が偏って不均一に重なることがなく、厚さの均一なＣＡＡＣ−ＯＳ膜を成膜することができる。具体的には、基板温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜することが好ましい。

また、成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

ＣＡＡＣ−ＯＳ膜を成膜した後、加熱処理を行ってもよい。加熱処理の温度は、１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気又は酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、ＣＡＡＣ−ＯＳ膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理によりＣＡＡＣ−ＯＳ膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。また、加熱処理を行うことで、ＣＡＡＣ−ＯＳ膜の結晶性をさらに高めることができる。なお、加熱処理は、１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下又は１Ｐａ以下の減圧下で行ってもよい。減圧下では、ＣＡＡＣ−ＯＳ膜の不純物濃度をさらに短時間で低減することができる。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末及びＺｎＯ_Ｚ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末及びＺｎＯ_Ｚ粉末が、１：１：１、１：１：２、１：３：２、１：９：６、２：１：３、２：２：１、３：１：１、３：１：２、３：１：４、４：２：３、８：４：３、またはこれらの近傍の値とすることができる。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。

または、ＣＡＡＣ−ＯＳ膜は、以下の方法により形成してもよい。

まず、第１の酸化物半導体膜を１ｎｍ以上１０ｎｍ未満の厚さで成膜する。第１の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。

次に、加熱処理を行い、第１の酸化物半導体膜を結晶性の高い第１のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第１の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第１の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第１の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。

第１の酸化物半導体膜は、厚さが１ｎｍ以上１０ｎｍ未満であることにより、厚さが１０ｎｍ以上である場合と比べ、加熱処理によって容易に結晶化させることができる。

次に、第１の酸化物半導体膜と同じ組成である第２の酸化物半導体膜を１０ｎｍ以上５０ｎｍ以下の厚さで成膜する。第２の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。

次に、加熱処理を行い、第２の酸化物半導体膜を第１のＣＡＡＣ−ＯＳ膜から固相成長させることで、結晶性の高い第２のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第２の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第２の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第２の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。

以上のようにして、合計の厚さが１０ｎｍ以上であるＣＡＡＣ−ＯＳ膜を形成することができる。

上記の酸化物半導体膜はスパッタ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使っても良い。

熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。

熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。

また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。

例えば、ＩｎＧａＺｎＯ_Ｘ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジエチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、（ＣＨ_３）_３Ｉｎである。また、トリメチルガリウムの化学式は、（ＣＨ_３）_３Ｇａである。また、ジエチル亜鉛の化学式は、（ＣＨ_３）_２Ｚｎである。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式（Ｃ_２Ｈ_５）_３Ｇａ）を用いることもでき、ジエチル亜鉛に代えてジメチル亜鉛（化学式（Ｃ_２Ｈ_５）_２Ｚｎ）を用いることもできる。

例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯ_Ｘ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ_３）_３ガスとＯ_３ガスを順次繰り返し導入してＩｎＯ_２層を形成し、その後、Ｇａ（ＣＨ_３）_３ガスとＯ_３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ_３）_２とＯ_３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ_２層やＩｎＺｎＯ_２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成しても良い。なお、Ｏ_３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ_２Ｏガスを用いても良いが、Ｈを含まないＯ_３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ_３）_３ガスにかえて、Ｉｎ（Ｃ_２Ｈ_５）_３ガスを用いても良い。また、Ｇａ（ＣＨ_３）_３ガスにかえて、Ｇａ（Ｃ_２Ｈ_５）_３ガスを用いても良い。また、Ｉｎ（ＣＨ_３）_３ガスにかえて、Ｉｎ（Ｃ_２Ｈ_５）_３ガスを用いても良い。また、Ｚｎ（ＣＨ_３）_２ガスを用いても良い。

また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。

例えば、酸化物半導体膜を、酸化物半導体膜（便宜上、第１層と呼ぶ）とゲート絶縁膜との間に、第１層を構成する元素からなり、第１層よりも電子親和力が０．２ｅＶ以上小さい第２層を設けてもよい。このとき、ゲート電極から電界が印加されると、第１層にチャネルが形成され、第２層にはチャネルが形成されない。第１層は、第２層と構成する元素が同じであるため、第１層と第２層との界面において、界面散乱がほとんど起こらない。従って、第１層とゲート絶縁膜との間に第２層を設けることによって、トランジスタの電界効果移動度を高くすることができる。

さらに、ゲート絶縁膜に酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜または窒化シリコン膜を用いる場合、ゲート絶縁膜に含まれるシリコンが、酸化物半導体膜に混入することがある。酸化物半導体膜にシリコンが含まれると、酸化物半導体膜の結晶性の低下、キャリア移動度の低下などが起こる。従って、チャネルの形成される第１層のシリコン濃度を低減するために、第１層とゲート絶縁膜との間に第２層を設けることが好ましい。同様の理由により、第１層を構成する元素からなり、第１層よりも電子親和力が０．２ｅＶ以上小さい第３層を設け、第１層を第２層及び第３層で挟むことが好ましい。

このような構成とすることで、チャネルの形成される領域へのシリコンなどの不純物の拡散を低減さらには防止することができるため、信頼性の高いトランジスタを得ることができる。

なお、酸化物半導体膜をＣＡＡＣ−ＯＳ膜とするためには、酸化物半導体膜中に含まれるシリコン濃度を２．５×１０^２１／ｃｍ^３以下とする。好ましくは、酸化物半導体膜中に含まれるシリコン濃度を、１．４×１０^２１／ｃｍ^３未満、より好ましくは４×１０^１９／ｃｍ^３未満、さらに好ましくは２．０×１０^１８／ｃｍ^３未満とする。酸化物半導体膜に含まれるシリコン濃度が、１．４×１０^２１／ｃｍ^３以上であると、トランジスタの電界効果移動度の低下の恐れがあり、４．０×１０^１９／ｃｍ^３以上であると、酸化物半導体膜と接する膜との界面で酸化物半導体膜がアモルファス化する恐れがあるためである。また、酸化物半導体膜に含まれるシリコン濃度を２．０×１０^１８／ｃｍ^３未満とすることで、トランジスタの信頼性のさらなる向上並びに酸化物半導体膜におけるＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）の低減が期待できる。なお、酸化物半導体膜中のシリコン濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定することができる。

本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態１０）
本実施の形態では、上記実施の形態で説明した液晶表示装置を用いて作製される電子機器の具体例について、図２０を用いて説明する。

本発明を適用可能な電子機器の一例として、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音楽再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図２０に示す。

図２０（Ａ）は、表示部を有する携帯情報端末１４００を示している。携帯情報端末１４００は、筐体１４０１に表示部１４０２及び操作ボタン１４０３が組み込まれている。本発明の一態様の液晶表示装置は、表示部１４０２に用いることができる。

図２０（Ｂ）は、携帯電話機１４１０を示している。携帯電話機１４１０は、筐体１４１１に表示部１４１２、操作ボタン１４１３、スピーカー１４１４、及びマイク１４１５が組み込まれている。本発明の一態様の液晶表示装置は、表示部１４１２に用いることができる。

図２０（Ｃ）は、音楽再生装置１４２０を示している。音楽再生装置１４２０は、筐体１４２１に表示部１４２２、操作ボタン１４２３、アンテナ１４２４が組み込まれている。またアンテナ１４２４からは、無線信号により情報を送受信することができる。本発明の一態様の液晶表示装置は、表示部１４２２に用いることができる。

表示部１４０２、表示部１４１２及び表示部１４２２は、タッチ入力機能を有しており、表示部１４０２、表示部１４１２及び表示部１４２２に表示された表示ボタン（図示せず）を指などで触れることで、画面操作や、情報を入力することができる。

先の実施の形態に示した液晶表示装置を表示部１４０２、表示部１４１２及び表示部１４２２に用いることで、表示品位の向上が図られた表示部１４０２、表示部１４１２及び表示部１４２２とすることができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態１１）
本実施の形態では、上記実施の形態で説明したフレーム周波数（リフレッシュレートともいう）を低減する意義に関して説明を行う。

目の疲労には、神経系の疲労と、筋肉系の疲労の２種類がある。神経系の疲労は、長時間液晶表示装置の発光、点滅画面を見続けることで、その明るさが眼の網膜や神経、脳を刺激して疲れさせるものである。筋肉系の疲労は、ピント調節のときに使用する毛様体の筋肉を酷使することにより疲れさせるものである。

図２１（Ａ）に、従来の液晶表示装置の表示を表す模式図を示す。図２１（Ａ）に示すように、従来の液晶表示装置の表示では、１秒間に６０回の画像の書き換えが行われている。このような画面を長時間見続けることにより、使用者の眼の網膜や神経、脳を刺激して眼の疲労が引き起こされるおそれがあった。

本発明の一態様では、液晶表示装置の画素部に、酸化物半導体を用いたトランジスタ、例えば、ＣＡＡＣ−ＯＳを用いたトランジスタを適用する。当該トランジスタのオフ電流は、極めて小さいため、フレーム周波数を下げても、液晶表示装置の輝度の維持が可能となる。

つまり、図２１（Ｂ）に示すように、例えば、５秒間に１回の画像の書き換えが可能となるため、極力同じ映像を見ることが可能となり、使用者に知覚される画面のちらつきが低減される。これにより、使用者の眼の網膜や神経、脳の刺激が低減され、神経系の疲労が軽減される。

また、図２２（Ａ）に示すように、１画素のサイズが大きい場合（例えば精細度が１５０ｐｐｉ未満の場合）、液晶表示装置に表示された文字はぼやけてしまう。液晶表示装置に表示されたぼやけた文字を長時間見続けると、毛様体の筋肉が、絶えずピントを合わせようと動いているにもかかわらず、ピントが合わせづらい状態が続くことになり、目に負担をかけてしまうおそれがあった。

これに対し、図２２（Ｂ）に示すように、本発明の一態様にかかる液晶表示装置では、１画素のサイズが小さく高精細な表示が可能となるため、緻密で滑らかな表示とすることができる。これにより、毛様体の筋肉が、ピントを合わせやすくなるため、使用者の筋肉系の疲労が軽減される。

なお、目の疲労を定量的に測定する方法が検討されている。例えば、神経系の疲労の評価指標としては、臨界融合周波数（ＣＦＦ：Ｃｒｉｔｉｃａｌ Ｆｌｉｃｋｅｒ（Ｆｕｓｉｏｎ） Ｆｒｅｑｕｅｎｃｙ）などが知られている。また、筋肉系の疲労の評価指標としては、調節時間や調節近点距離などが知られている。

そのほか、目の疲労を評価する方法として、脳波測定、サーモグラフィ法、瞬きの回数の測定、涙液量の評価、瞳孔の収縮反応速度の評価や、自覚症状を調査するためのアンケート等がある。

本発明の一態様によれば、目に優しい液晶表示装置を提供することができる。

本実施例では、３種類のアクリル樹脂について、評価を行った結果について説明する。

まず、３種類の試料を作製し、プレッシャークッカー試験（ＰＣＴ：Ｐｒｅｓｓｕｒｅ Ｃｏｏｋｅｒ Ｔｅｓｔ）前後の各試料について、昇温脱離ガス分析（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を行った。

また、同様の３種類の試料を作製し、ＰＣＴ前後の各試料について、飛行時間二次イオン質量分析計（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔ ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｅｒ）を用いて不純物の定性分析を行った。

また、同様の３種類の試料の透過率の測定を行った。

＜試料の作製方法＞
図２３にＴＤＳを行う各試料の平面図を示す。ガラス基板４０上に９行９列のアクリル膜４１が設けられている。アクリル膜４１はそれぞれ４００μｍ四方で形成し、パターン面積は０．１９ｃｍ^２とした。ＴｏＦ−ＳＩＭＳを用いて不純物の定性分析を行う各試料は、基板全面にアクリル膜を形成した。本実施例の３種類の試料の作製方法は以下の通りである。
《試料１》
ガラス基板上に第１のアクリル樹脂を塗布して、膜厚１．５μｍのアクリル膜を形成し、窒素雰囲気下、２５０℃で１時間焼成した。
《試料２》
ガラス基板上に第２のアクリル樹脂を塗布して、膜厚１．５μｍのアクリル膜を形成し、大気雰囲気下、２２０℃で１時間焼成した。
《試料３》
ガラス基板上に第３のアクリル樹脂を塗布して、膜厚１．５μｍのアクリル膜を形成し、大気雰囲気下、２２０℃で１時間焼成した。

なお、ＰＣＴでは、水蒸気雰囲気、温度１３０℃、湿度８５％、気圧２ａｔｍの条件で、試料を８時間保持した。

＜ＴＤＳの結果＞
ＴＤＳは、各試料を真空容器内で加熱し、昇温中に各試料から発生するガス成分を四重極質量分析計で検出する。昇温レートは２０℃／ｍｉｎで、２３０℃まで昇温させた。検出されるガス成分は、ｍ／ｚ（質量／電荷）のイオン強度で区別される。図２４に、試料１〜３の基板温度２５０℃におけるｍ／ｚスペクトルを示す。なお、図２４の横軸はｍ／ｚを、縦軸はイオン強度を、それぞれ示す。

なお、本実施例では、ｍ／ｚ＝１２のイオン強度を炭素（Ｃ）、ｍ／ｚ＝１８のイオン強度を水（Ｈ_２Ｏ）、ｍ／ｚ＝１９のイオン強度をフッ素（Ｆ）として同定した。図２５に各試料のｍ／ｚ＝１２（Ｃ）及びｍ／ｚ＝１８（Ｈ_２Ｏ）のＴＤＳスペクトルを、図２６に各試料のｍ／ｚ＝１９（Ｆ）のＴＤＳスペクトルを、それぞれ示す。図２５及び図２６において、横軸は基板温度を、縦軸はイオン強度を、それぞれ表す。また、細い実線はＰＣＴ前の結果であり、太い実線はＰＣＴ後の結果である。

図２５の結果から、試料３は、試料１や試料２に比べて、水の放出が少なく、特に、ＰＣＴ前後での水分の放出の増加がほとんど見られなかった。これにより、第１のアクリル樹脂や第２のアクリル樹脂に比べて、第３のアクリル樹脂は吸水性が低いことが示唆された。また、図２５及び図２６の結果から、試料３は、試料１や試料２に比べて、炭素やフッ素の放出も少なかった。

＜ＴｏＦ−ＳＩＭＳを用いた不純物の定性分析の結果＞
表１に、ＴｏＦ−ＳＩＭＳを用いた不純物の定性分析の結果を示す。なお、この結果はＴｏＦ−ＳＩＭＳでのピーク強度を表す数値であり、定量的な比較はできない。

表１の結果から、試料３は、試料１や試料２に比べて、Ｎａ、Ｋ、Ｆ、Ｃｌそれぞれについて、ＴｏＦ−ＳＩＭＳでの検出ピーク強度が低いことがわかった。このことから、試料３は、試料１や試料２に比べて、不純物濃度が低いことが示唆された。

＜透過率の測定結果＞
また、図２７に試料１〜３の透過率を測定した結果を示す。なお、比較としてアクリル膜の支持基板として用いたガラス基板の透過率を測定した結果も示す。測定は分光光度計を用いて行った。

図２７から、試料１に比べて試料２及び試料３は透過率が高いことがわかった。

本実施例では、トランジスタを含む回路基板（バックプレーンともいう）について評価を行った結果について説明する。具体的には、本実施例では、該回路基板を作製し、該トランジスタのＶｇ−Ｉｄ特性を評価した後、ＢＴストレス試験及び光ＢＴストレス試験を行った。なお、ＢＴストレス試験及び光ＢＴストレス試験は、ＰＣＴ前後にそれぞれ行った。

＜回路基板の構成＞
図２８（Ｅ）に示す回路基板は、基板１１上に設けられたゲート電極１５と、ゲート電極１５を覆うゲート絶縁膜１７と、ゲート絶縁膜１７上に設けられた酸化物半導体膜１９と、酸化物半導体膜１９上に接して設けられた一対の電極２１、２２と、酸化物半導体膜１９及び一対の電極２１、２２を覆う保護膜２６と、保護膜２６上に設けられた平坦化膜２８と、を有する。

本実施例では、３種類のアクリル樹脂を用いてそれぞれ回路基板１〜３を作製した。なお、本実施例で用いた第１〜第３のアクリル樹脂は、それぞれ実施例１のものと同様である。

＜回路基板１の作製方法＞
トランジスタを含む回路基板１の作製工程について、図２８を参照しながら説明する。

《ゲート電極の形成》
まず、図２８（Ａ）に示すように、基板１１としてガラス基板を用い、基板１１上にゲート電極１５を形成した。

ゲート電極１５は、スパッタリング法で厚さ１００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングすることで形成した。

《ゲート絶縁膜の形成》
次に、ゲート電極１５上にゲート絶縁膜１７を形成した。

ゲート絶縁膜１７は、厚さ５０ｎｍの第１の窒化シリコン膜、厚さ３００ｎｍの第２の窒化シリコン膜、厚さ５０ｎｍの第３の窒化シリコン膜、及び厚さ５０ｎｍの酸化窒化シリコン膜を積層することで形成した。

第１の窒化シリコン膜は、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して形成した。

次に、第１の窒化シリコン膜の原料ガスの条件において、アンモニアの流量を２０００ｓｃｃｍに変更して、第２の窒化シリコン膜を形成した。

次に、流量２００ｓｃｃｍのシラン及び流量５０００ｓｃｃｍの窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、第３の窒化シリコン膜を形成した。

次に、流量２０ｓｃｃｍのシラン、流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して、酸化窒化シリコン膜を形成した。

なお、ゲート絶縁膜１７を構成する各層の成膜工程において、基板温度を３５０℃とした。

《酸化物半導体膜の形成》
次に、ゲート絶縁膜１７を介してゲート電極１５に重なる酸化物半導体膜１９を形成した。

ここでは、ゲート絶縁膜１７上に厚さ３５ｎｍの酸化物半導体膜をスパッタリング法で形成した。次に、フォトリソグラフィ工程により酸化物半導体膜上にマスクを形成し、該マスクを用いて酸化物半導体膜の一部をエッチングし、酸化物半導体膜１９を形成した後加熱処理を行った。

酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、流量５０ｓｃｃｍのアルゴン及び流量５０ｓｃｃｍの酸素をスパッタリングガスとしてスパッタリング装置の反応室内に供給し、反応室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。

加熱処理は、窒素雰囲気で、４５０℃、１時間の加熱処理を行った後、窒素及び酸素雰囲気で、４５０℃、１時間の加熱処理を行った。

ここまでの工程で得られた構成は図２８（Ｂ）を参照できる。

次に、ゲート絶縁膜１７の一部をエッチングしてゲート電極１５を露出した（図示しない）。

《一対の電極の形成》
図２８（Ｃ）に示すように、酸化物半導体膜１９に接する一対の電極２１、２２を形成した。

ここでは、ゲート絶縁膜１７及び酸化物半導体膜１９上に導電膜を形成した。該導電膜として、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の電極２１、２２を形成した。

その後、８５％のリン酸を１００倍に希釈したリン酸水溶液で酸化物半導体膜１９の表面に洗浄処理を行った。

次に、減圧された処理室に基板を移動し、２２０℃で加熱した後、一酸化二窒素が充填された処理室に基板を移動させた。次に、処理室に設けられる上部電極に２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して発生させた酸素プラズマに酸化物半導体膜１９を曝した。

《保護膜の形成》
次に、酸化物半導体膜１９及び一対の電極２１，２２上に保護膜２６を形成した（図２８（Ｄ））。ここでは、保護膜２６として、酸化物絶縁膜２３、酸化物絶縁膜２４及び窒化絶縁膜２５を形成した。

まず、上記プラズマ処理の後、大気に曝すことなく、連続的に酸化物絶縁膜２３及び酸化物絶縁膜２４を形成した。酸化物絶縁膜２３として厚さ５０ｎｍの酸化窒化シリコン膜を形成し、酸化物絶縁膜２４として厚さ４００ｎｍの酸化窒化シリコン膜を形成した。

酸化物絶縁膜２３は、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。

酸化物絶縁膜２４は、流量２００ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。

次に、加熱処理を行い、酸化物絶縁膜２３及び酸化物絶縁膜２４から水、窒素、水素等を脱離させた。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。

次に、減圧された処理室に基板を移動し、３５０℃で加熱した後、酸化物絶縁膜２４上に窒化絶縁膜２５を形成した。ここでは、窒化絶縁膜２５として、厚さ１００ｎｍの窒化シリコン膜を形成した。

窒化絶縁膜２５は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。

次に、図示しないが、保護膜２６の一部をエッチングして、一対の電極２１、２２の一部を露出する開口部を形成した。

《平坦化膜の形成》
次に、窒化絶縁膜２５上に平坦化膜２８を形成した（図２８（Ｅ））。ここでは、第１のアクリル樹脂を窒化絶縁膜２５上に塗布した後、露光及び現像を行って、一対の電極の一部を露出する開口部を有する、膜厚２．０μｍの平坦化膜２８を形成した。こののち、加熱処理を行った。当該加熱処理は、温度を２５０℃とし、窒素を含む雰囲気で１時間行った。

次に、一対の電極２１、２２の一部に接続する導電膜を形成した（図示しない）。ここでは、スパッタリング法により厚さ１００ｎｍの酸化シリコンを含むＩＴＯを形成した。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。

以上の工程により、トランジスタを含む回路基板１を作製した。

＜回路基板２の作製方法＞
回路基板２は、平坦化膜２８を形成する前までの工程は、回路基板１と同じである。そして、第２のアクリル樹脂を窒化絶縁膜２５上に塗布した後、露光及び現像を行って、一対の電極２１，２２の一部を露出する開口部を有する、膜厚２．０μｍの平坦化膜２８を形成した。こののち、加熱処理を行った。当該加熱処理は、温度を２２０℃とし、大気雰囲気で１時間行った。次に、回路基板１と同様に酸化シリコンを含むＩＴＯを形成し、大気雰囲気で、２２０℃、１時間の加熱処理を行った。

＜回路基板３の作製方法＞
回路基板３は、平坦化膜２８を形成する前までの工程は、回路基板１と同じである。そして、第３のアクリル樹脂を窒化絶縁膜２５上に塗布した後、露光及び現像を行って、一対の電極の一部２１，２２を露光する開口部を有する、膜厚２．０μｍの平坦化膜２８を形成した。こののち、加熱処理を行った。当該加熱処理は、温度を２２０℃とし、大気雰囲気で１時間行った。次に、回路基板１と同様に酸化シリコンを含むＩＴＯを形成し、大気雰囲気で、２２０℃、１時間の加熱処理を行った。

＜Ｖｇ−Ｉｄ特性の評価＞
次に、回路基板１〜３に含まれるトランジスタのＶｇ−Ｉｄ特性の初期特性を測定した。ここでは、基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧と記す）を１Ｖ、１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧と記す）を−２０Ｖ〜＋１５Ｖまで変化させたときのソース−ドレイン間に流れる電流（以下、ドレイン電流と記す）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。

図２９〜図３１にそれぞれの試料に含まれるトランジスタのＶｇ−Ｉｄ特性を示す。図２９〜図３１において、横軸はゲート電圧Ｖｇ、縦軸はドレイン電流Ｉｄを表す。また、実線はそれぞれ、ドレイン電圧Ｖｄが１、１０ＶのときのＶｇ−Ｉｄ特性であり、破線はゲート電圧Ｖｇを１０Ｖとしたときのゲート電圧に対する電界効果移動度を表す。なお、当該電界効果移動度は各トランジスタの飽和領域での結果である。

なお、図２９の各トランジスタはチャネル長（Ｌ）が２μｍ、図３０の各トランジスタはチャネル長（Ｌ）が３μｍ、図３１の各トランジスタはチャネル長（Ｌ）が６μｍであり、チャネル幅（Ｗ）は全て５０μｍである。また、各試料において、基板内に同じ構造のトランジスタを２０個作製した。

＜ＢＴストレス試験及び光ＢＴストレス試験の結果＞
次に、ＢＴストレス試験及び光ＢＴストレス試験について説明する。なお、ＢＴストレス試験は大気雰囲気で行い、光ＢＴストレス試験は乾燥空気雰囲気で行った。各試験を行ったトランジスタのチャネル長（Ｌ）は６μｍであり、チャネル幅（Ｗ）は５０μｍである。

まず、ゲートに所定の電圧を印加するＢＴストレス試験（ＧＢＴ）の測定方法について説明する。はじめに、上記のようにトランジスタのＶｇ−Ｉｄ特性の初期特性を測定した。

次に、基板温度を１２５℃まで上昇させた後、トランジスタのドレインおよびソースの電位を０Ｖとした。続いて、ゲート絶縁膜へ印加される電界強度が１．０７ＭＶ／ｃｍとなるようにゲートに電圧を印加し、３６００秒保持した。

なお、マイナスＢＴストレス試験（Ｄａｒｋ −ＧＢＴ）では、ゲートに−３０Ｖを印加した。また、プラスＢＴストレス試験（Ｄａｒｋ ＋ＧＢＴ）では、ゲートに３０Ｖを印加した。また、光マイナスＢＴストレス試験（Ｐｈｏｔｏ −ＧＢＴ）では、３０００ｌｘの白色ＬＥＤ光を照射しつつ、ゲートに−３０Ｖを印加した。また、光プラスＢＴストレス試験（Ｐｈｏｔｏ ＋ＧＢＴ）では、３０００ｌｘの白色ＬＥＤ光を照射しつつ、ゲートに３０Ｖを印加した。

次に、ゲート、ソースおよびドレインに電圧を印加したまま、基板温度を２５℃まで下げた。基板温度が２５℃になった後、ゲート、ソースおよびドレインへの電圧の印加を終了させた。

次に、ドレインに所定の電圧を印加するプラスＢＴストレス試験（Ｄａｒｋ ＋ＤＢＴ）の測定方法について説明する。はじめに、上記のようにトランジスタのＶｇ−Ｉｄ特性の初期特性を測定した。

次に、基板温度を２５℃、６０℃、又は１２５℃まで上昇させた後、トランジスタのゲートおよびソースの電位を０Ｖとした。続いて、ゲート絶縁膜へ印加される電界強度が１．０７ＭＶ／ｃｍとなるようにドレインに３０Ｖを印加し、３６００秒保持した。

次に、ゲート、ソースおよびドレインに電圧を印加したまま、基板温度を２５℃まで下げた。基板温度が２５℃になった後、ゲート、ソースおよびドレインへの電圧の印加を終了させた。

各試験は、ＰＣＴ前後それぞれにおいて行った。なお、ＰＣＴでは、水蒸気雰囲気、温度１３０℃、湿度８５％、気圧２ａｔｍの条件で、各回路基板を１５時間保持した。

回路基板１〜３に含まれるトランジスタの初期特性のしきい値電圧とＧＢＴ後のしきい値電圧の差（即ち、しきい値電圧の変動量（ΔＶｔｈ））、及びシフト値の差（即ち、シフト値の変動量（ΔＳｈｉｆｔ））を図３２に示す。ここで、シフト値とは立ち上がりの電圧でドレイン電流（Ｉｄ：［Ａ］）１×１０^−１２Ａの場合のゲート電圧（Ｖｇ：［Ｖ］）と定義する。

また、回路基板１〜３に含まれるトランジスタの初期特性のしきい値電圧と基板温度を１２５℃まで上昇させたＤａｒｋ ＋ＤＢＴ後のしきい値電圧の差（ΔＶｔｈ）、及びシフト値の差（ΔＳｈｉｆｔ）を図３３に示す。

また、回路基板１〜３に含まれるトランジスタの初期特性のしきい値電圧と基板温度を２５℃、６０℃、又は１２５℃まで上昇させたＤａｒｋ ＋ＤＢＴ後のしきい値電圧の差（ΔＶｔｈ）を図３４に示す。

なお、本明細書においては、ドレイン電圧Ｖｄを１０Ｖとして、しきい値電圧を算出する。また、本明細書において、しきい値電圧（Ｖｔｈ）は、各試料に含まれる２０個のトランジスタそれぞれのＶｔｈの平均値である。

トランジスタのＶｇ−Ｉｄ特性の初期特性は、回路基板１〜３に大きな差は見られなかった。しかし、ＰＣＴ後のＢＴストレス試験や光ＢＴストレス試験の結果から、回路基板２、３は回路基板１に比べてしきい値電圧の変動量が小さいことがわかった。さらに、回路基板２、３を比較すると回路基板３の方がしきい値電圧の変動量が小さいことがわかった。このことから、平坦化膜に第１のアクリル樹脂や第２のアクリル樹脂を用いる場合に比べて、第３のアクリル樹脂を用いる場合は、ＢＴストレス試験及び光ＢＴストレス試験におけるトランジスタのしきい値電圧の変動量を抑制できることがわかった。

また、図３４より、基板温度が低いほど、Ｄａｒｋ ＋ＤＢＴにおけるトランジスタのしきい値電圧の変動量が大きいことがわかった。これは基板温度が高いほど、アクリル膜から水分等が放出されたためと考えられる。

１１ 基板
１５ ゲート電極
１７ ゲート絶縁膜
１９ 酸化物半導体膜
２１ 電極
２２ 電極
２３ 酸化物絶縁膜
２４ 酸化物絶縁膜
２５ 窒化絶縁膜
２６ 保護膜
２８ 平坦化膜
４０ ガラス基板
４１ アクリル膜
１００ 表示装置
１０１ 表示パネル
１０２ 画素部
１０３ 駆動回路
１０４ 駆動回路
１０５ 制御回路
１０６ 制御回路
１０７ 画像処理回路
１０８ 演算処理装置
１０９ 入力手段
１１０ 記憶装置
１１１ 温度検出部
１２１ トランジスタ
１２２ 表示素子
１２３（ｉ） 寄生容量
１２３（ｉ＋１） 寄生容量
１２３ 容量素子
１２４＿１ 画素電極
１２５ 画素
１３１ Ｄ／Ａコンバータ
１３２ Ｄ／Ａコンバータ制御回路
１３３ 記憶装置
１４０ 光供給部
２００ パネルモジュール
２０１ 基板
２０２ 基板
２０３ シール材
２０４ ＦＰＣ
２０５ 外部接続電極
２０６ 配線
２０８ 接続層
２１１ 画素部
２１２ ＩＣ
２１３ ゲート駆動回路
２３１ トランジスタ
２３２ トランジスタ
２３７ 絶縁層
２３８ 絶縁層
２３９ 絶縁層
２４２ ブラックマトリクス
２４３ カラーフィルタ
２５０ 液晶素子
２５１ 電極
２５２ 液晶
２５３ 電極
２５４ スペーサ
２５５ オーバーコート
２５６ トランジスタ
３００ トランジスタ
３０１ 基板
３０２ ゲート電極
３０３ 絶縁層
３０４ 酸化物半導体層
３０５ａ 電極
３０５ｂ 電極
３０６ 絶縁層
３０７ 絶縁層
３１０ トランジスタ
３１４ 酸化物半導体層
３１４ａ 酸化物半導体層
３１４ｂ 酸化物半導体層
３２０ トランジスタ
３２４ 酸化物半導体層
３２４ａ 酸化物半導体層
３２４ｂ 酸化物半導体層
３２４ｃ 酸化物半導体層
３５０ トランジスタ
３５１ 絶縁層
３５２ 絶縁層
３６０ トランジスタ
３６４ 酸化物半導体層
３６４ａ 酸化物半導体層
３６４ｂ 酸化物半導体層
３６４ｃ 酸化物半導体層
３６４ｄ 側壁保護層
４００ タッチパネル
４０１ 基板
４０２ 基板
４０３ 基板
４０４ ＦＰＣ
４０５ 外部接続電極
４０６ 配線
４１１ 表示部
４１２ ゲート駆動回路
４１３ 画素部
４１４ ソース駆動回路
４１５ ＦＰＣ
４１６ 外部接続電極
４１７ 配線
４２１ 電極
４２２ 電極
４２３ 配線
４２４ 絶縁層
４３０ タッチセンサ
４３１ 液晶
４３２ 配線
４３３ 絶縁層
４３４ 接着層
４３５ カラーフィルタ層
４３６ 封止材
４３７ スイッチング素子層
４３８ 配線
４３９ 接続層
４４０ センサ層
４４１ 偏光板
６０３＿Ｇ Ｇ信号
６０３＿Ｓ Ｓ信号
６１５＿Ｃ 二次制御信号
６１５＿Ｖ 二次画像信号
６１８＿Ｃ 一次制御信号
６１８＿Ｖ 一次画像信号
６１９＿Ｃ 画像切り替え信号
６３１ａ 領域
６３１ｂ 領域
６３１ｃ 領域
７０１ 演算装置
７０２ 記憶装置
７０３ グラフィックユニット
７０４ 表示パネル
１４００ 携帯情報端末
１４０１ 筐体
１４０２ 表示部
１４０３ 操作ボタン
１４１０ 携帯電話機
１４１１ 筐体
１４１２ 表示部
１４１３ 操作ボタン
１４１４ スピーカー
１４１５ マイク
１４２０ 音楽再生装置
１４２１ 筐体
１４２２ 表示部
１４２３ 操作ボタン
１４２４ アンテナ

Claims (3)

1. ３０Ｈｚ以下のフレーム周波数で静止画像を表示する画素部を有する表示パネルと、
   前記表示パネルの温度を検出する温度検出部と、
   複数の補正データより構成された補正テーブルが記憶された記憶装置と、
   前記温度検出部の出力に応じて、前記補正テーブルから選択された第１の補正データが入力される制御回路と、
   演算処理装置と、を有し、
   前記画素部は、複数の画素を有し、
   前記複数の画素のそれぞれは、トランジスタ、表示素子、ゲート線、ソース線、及び容量素子を有し、
   前記トランジスタは、半導体層を有し、
   前記半導体層は、酸化物半導体を有し、
   前記酸化物半導体は、ｃ軸に配向した複数の結晶部を有し、
   前記トランジスタのゲートは、前記ゲート線と電気的に接続され、
   前記トランジスタのソース又はドレインの一方は、前記ソース線と電気的に接続され、
   前記トランジスタのソース又はドレインの他方は、前記表示素子と電気的に接続され、
   前記トランジスタのソース又はドレインの他方は、前記容量素子と電気的に接続され、
   前記制御回路は、Ｄ／Ａコンバータ、及びＤ／Ａコンバータ制御回路を有し、
   前記Ｄ／Ａコンバータ制御回路は、前記第１の補正データが入力され、且つ、前記演算処理装置によって、前記フレーム周波数が変更された信号が入力されると、前記変更されたフレーム周波数に応じた第２の補正データを読み出し、前記Ｄ／Ａコンバータに出力し、
   前記Ｄ／Ａコンバータは、前記第２の補正データに応じた電位をデジタル信号からアナログ信号へ変換し、前記複数の画素が有する前記容量素子の共通端子のそれぞれに出力することを特徴とする表示装置。
2. 請求項１において、
   前記フレーム周波数は、０．２Ｈｚ以下であることを特徴とする表示装置。
3. 請求項１又は請求項２において、
   前記表示素子は、液晶素子であることを特徴とする表示装置。