[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6262745B2 - 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ - Google Patents

発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ Download PDF

Info

Publication number
JP6262745B2
JP6262745B2 JP2015534972A JP2015534972A JP6262745B2 JP 6262745 B2 JP6262745 B2 JP 6262745B2 JP 2015534972 A JP2015534972 A JP 2015534972A JP 2015534972 A JP2015534972 A JP 2015534972A JP 6262745 B2 JP6262745 B2 JP 6262745B2
Authority
JP
Japan
Prior art keywords
island
substrate
growth substrate
buffer layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015534972A
Other languages
English (en)
Other versions
JP2016502123A (ja
Inventor
マルム ノーヴィン フォン
マルム ノーヴィン フォン
マルティン マンドル
マルティン マンドル
アレクサンダー エフ． プフォイファー
アレクサンダー エフ． プフォイファー
ブリッタ ゲーツ
ブリッタ ゲーツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2016502123A publication Critical patent/JP2016502123A/ja
Application granted granted Critical
Publication of JP6262745B2 publication Critical patent/JP6262745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Description

発光ダイオードディスプレイの製造方法を特定する。また、発光ダイオードディスプレイを特定する。
達成すべき目的の１つは、高品質のマイクロ画素化発光ダイオードディスプレイを製造可能な方法を特定することである。
かかる目的は、特に本独立特許請求項の特徴を有する方法および発光ダイオードディスプレイによって達成される。好ましい改良形態が従属請求項の主題である。
少なくとも一実施形態によれば、発光ダイオードディスプレイを製造するために本方法を提供する。発光ダイオードディスプレイは、作動中にディスプレイから出射される放射が、すべてまたは主に発光ダイオード（すなわちＬＥＤ）によって発生することを意味し得る。発光ダイオードディスプレイは、アクティブマトリックスディスプレイとすることができる。発光ダイオードディスプレイでは液晶マトリックスを不要とすることができる。
少なくとも一実施形態によれば、本方法は、成長基板を設けるステップを含む。成長基板は、基板上面を有する。成長基板は、例えばサファイア基板またはシリコン基板である。
少なくとも一実施形態によれば、本方法は、１層以上の緩衝層を直接または間接的に基板上面に設けるステップを含む。少なくとも１層の緩衝層は、基板上面に直接接してもよく、１層以上の中間層によって基板上面と離隔してもよい。
少なくとも一実施形態によれば、本方法は、複数の個別の成長点を形成するステップを含む。成長点は、緩衝層に、緩衝層内に、および／または緩衝層上に形成される。例えば、成長点は、緩衝層の特定の局所領域である。
少なくとも一実施形態によれば、本方法は、個々の放射活性島部を形成するステップを含む。島部は、エピタキシャル成長等によって成長点を起点として形成される。
少なくとも一実施形態によれば、各島部は、無機半導体積層体を含むかまたは無期半導体積層体からなる。島部の半導体積層体は、発光ダイオードディスプレイの作動中に放射を発生するための１層以上の活性領域を含む。活性領域は、単一量子井戸構造または多重量子井戸構造またはｐｎ接合であり得る。
半導体積層体は、ＩＩＩ−Ｖ族化合物半導体材料をベースとすることが好ましい。半導体材料は、例えば、ＡｌｎＩｎ１−ｎ−ｍＧａｍＮ等の窒化物化合物半導体材料またはＡｌｎＩｎ１−ｎ−ｍＧａｍＰ等のリン化物化合物半導体材料またはＡｌｎＩｎ１−ｎ−ｍＧａｍＡｓ等のヒ化物化合物半導体材料（いずれの場合も、０≦ｎ≦１、０≦ｍ≦１、ｎ＋ｍ≦１）である。この場合、半導体積層体は、ドーパントおよび追加成分を含み得る。しかしながら、半導体積層体の結晶格子の本質的な構成成分（Ａl、Ａｓ、Ｇａ、Ｉｎ、Ｎ、Ｐ）を少量のさらなる物質で部分的に置換および／または補充することができるとしても、簡潔にするために、半導体積層体の結晶格子の本質的な構成成分（Ａl、Ａｓ、Ｇａ、Ｉｎ、Ｎ、Ｐ）のみを特定する。
少なくとも一実施形態によれば、島部の基板上面の上面視における平均径は、少なくとも５０ｎｍまたは少なくとも２００ｎｍまたは少なくとも５００ｎｍまたは少なくとも０．５μｍまたは少なくとも１０μｍである。代替的にまたは追加的に、島部の平均径は、最大で２０μｍまたは最大で５μｍまたは最大で２μｍである。島部のアスペクト比、すなわち平均高さを平均径で割った商は、１超または２超または５超とすることができる。アスペクト比は、例えば２５未満または２０未満または１５未満とすることができる。
少なくとも一実施形態によれば、本方法は、各島部とトランジスタとを相互接続するステップを含む。島部は、トランジスタを介して個別にまたはまとめて電気的に制御可能である。この場合、正確に１つの各島部も、電気的に並列接続されている複数の島部も、正確に１つのトランジスタにそれぞれ電気接続され得る。言い換えると、発光ダイオードディスプレイはこの場合、個々の島部がマイクロ画素を形成する、いわゆるマイクロ画素ディスプレイである。
少なくとも一実施形態において、本方法は、発光ダイオードディスプレイを製造するために構成される。本方法は、少なくとも
Ａ）基板上面を有する成長基板を設けるステップと、
Ｂ）前記基板上面に間接的にまたは直接的に少なくとも１層の緩衝層を形成するステップと、
Ｃ）前記緩衝層上または前記緩衝層に複数の個別の成長点を形成するステップと、
Ｄ）前記成長点を起点として個々の放射活性島部を形成するステップであって、前記島部は、それぞれ、少なくとも１つの活性領域を有する無機半導体積層体を含み、前記島部それぞれの前記基板上面の上面視における平均径は、５０ｎｍ〜２０μｍ（両端値を含む）である、ステップと、
Ｅ）前記島部を電気的に作動させるために、前記島部とトランジスタとを相互接続するステップとを含む。
方法ステップは、特定される順序で実行されることが好ましい。技術的に実行可能であれば、別の順序とすることもできる。
発光ダイオードに基づくマイクロ画素ディスプレイの製造において、従来の製造アプローチ、すなわち平坦に形成したエピタキシャル層を分割する場合では、欠陥を少なく構造化する点で高度の要求が生じる。この製造アプローチは、トップダウンアプローチとも呼ばれる。アクティブマトリックス回路を有するディスプレイを追加的に形成する場合、必要なトランジスタ要素を有するキャリアを、特にマイクロ画素によって形成される発光領域と精確に位置合わせして形成しなければならない。
マイクロ画素ディスプレイ用の半導体積層体の構造化は、例えば乾式化学的方法によって実施される。分割した半導体積層体およびマイクロ画素を有するキャリアは、典型的にはドライバ回路を有するウェハにフリップチップ方式で接合される。
本明細書に記載の発光ダイオードディスプレイは、特に、マイクロスケールまたはナノスケールで成長基板上に構造化して堆積させるエピタキシャル構造をマイクロディスプレイ用に用いるという発想に基づいている。対応する製造法は、ボトムアップアプローチとも呼ばれる。この場合、エピタキシャル成長させた１つの島部は、後の１つの光画素に正確に対応することが好ましい。しかしながら、小さい島部を組み合せて１つの光画素を形成することもできる。また、このボトムアップアプローチの場合、前もってまたは後からドライバトランジスタも設ける基板と同じ基板上で直接エピタキシャル成長を行うことができる。このように、マイクロ画素を有するキャリアとドライバ回路を有するキャリアとの接合作業を省略することができる。さらに、エピタキシーに応じて形成された活性領域を有する半導体積層体の構造化を省略することができる。このように、マイクロ画素を形成するための分割は、成長時に既に事前に画定されている。このように、特に高品質の材料が得られ、それによりエッチングのダメージに起因する漏れ電流を抑制することができる。
目的とする島部を立体的に成長させることによって、エッチング等の構造化工程の際の活性領域へのダメージを回避することができる。それにより静電放電、微小電流に関連する障害、および／または分岐回路によって生じ得るダメージの危険性を最小化することができる。
構造化による放射活性領域のロスは、島部のコアシェル構造によって補償され得る。アスペクト比が高い場合、平面的なトップダウンアプローチと比較して活性領域を拡大することすら可能である。したがって、電流密度を減少させつつ同時に光密度を維持することによって、効率を向上させることもできる。
トランジスタ制御論理を成長基板に組み込む場合、後工程の精密かつ精確に配列させる接合工程は不要である。いわゆるナノロッドの形態で比較的薄い島部を成長させることによって、付随的に材料の品質を向上させる。転位が、エピタキシャル成長させた層の厚さ方向全体を貫通せずに表面付近で消えるからである。
閉じた二次元的な層ではなく、ナノ構造体またはマイクロ構造体の形態で個々に立つ三次元的な島部を成長させることによって、格子定数および／または膨張係数の異なる材料同士を使用する際に生じる歪力を追加的に散逸または低下させることができる。また、これは、ウェハおよび／または成長基板の成長時の弛みを減少させ、特に、他の材料またはウェハ上に接合させる場合の処理を単純化することができる。さらに、より大きな基板または異なる基板を成長用として使用することができる。
本方法の少なくとも一実施形態によれば、トランジスタを成長基板内に形成する。トランジスタの形成は、例えば成長基板の特定の部分領域にドープすることによって行う。特に、トランジスタは、電界効果トランジスタ（略して「ＦＥＴ」）またはｐｎｐトランジスタとして成長基板内に形成される。
少なくとも一実施形態によれば、トランジスタを形成するステップは、部分的にまたは完全にステップＤ）に次いで行う。しかしながら、特に、成長時に作用するトランジスタのｐウェルおよびｎウェルにおける拡散による熱応力に関して、代替的に、トランジスタ製造の方法ステップの一部または全部をステップＤ）より先に行うことができる。
本方法の少なくとも一実施形態によれば、ステップＥ）において、島部の成長基板とは反対側の面上にキャリア基板を設ける。この場合、キャリア基板は、発光ダイオードディスプレイを機械的に安定化しかつ機械的に担持するコンポーネントであることが好ましい。キャリア基板は、例えばシリコン基板である。
少なくとも一実施形態によれば、本方法は、成長基板を除去するステップを含む。特に、成長基板は、キャリア基板を設けた後に除去される。したがって、成長基板がトランジスタを含む場合、好ましいことに成長基板は完成した発光ダイオードディスプレイ上に残存する。
少なくとも一実施形態によれば、島部を活性化するトランジスタは、キャリア基板に含まれる。トランジスタは、好ましくはキャリア基板が島部に固定される前にキャリア基板内に製造される。
本方法の少なくとも一実施形態によれば、緩衝層は、構造化しない二次元的な層として形成される。すなわち、緩衝層は、目的とする厚さの変化または材料の変化なしに一定の厚さで形成されることを意味する。
少なくとも一実施形態によれば、電気絶縁材料または導電材料で形成されるマスク層を緩衝層に設ける。マスク層は複数の開口部を有し、また、マスク層は好ましくは、ステップＤ）より前に堆積させる。島部は、マスク層における開口部を起点として緩衝層上に成長する。マスク層の材料は、例えば酸化シリコンまたは窒化シリコンである。
少なくとも一実施形態によれば、マスク層は、完成した発光ダイオードディスプレイ内に残存する。すなわち、マスク層は、後工程において、例えばエッチングによって除去されないということである。特に、マスク層は、ステップＤ）後に厚さまたは幾何学形状の点で変化しないかまたは大きくは変化しない。
本方法の少なくとも一実施形態によれば、島部は、マスク層から突き出るように成長する。この場合、島部の高さは、基板上面に対するマスク層の厚さよりも大きい。島部の高さは、マスク層の厚さよりも例えば少なくとも１０倍または少なくとも１００倍または少なくとも１０００倍大きい。
少なくとも一実施形態によれば、中間層を緩衝層と成長基板との間に配置する。中間層は、例えば窒化アルミニウムまたは窒化ハフニウム等の窒化金属から形成される。特に、緩衝層のガリウムが成長基板の材料、特にシリコンに接触することを中間層によって妨げることができる。
少なくとも一実施形態によれば、緩衝層の構造化によって成長島部を形成する。緩衝層の構造化は、好ましくは緩衝層材料を除去することによって行われる。
少なくとも一実施形態によれば、緩衝層の構造化は、マスク処理技術を用いて行なわれる。例えば緩衝層の材料は、マスクで被覆されない領域において部分的にまたは完全に除去される。この場合、緩衝層は連続的な層として残存することができ、その結果、例えば緩衝層の厚さは成長島部周辺で減少するが、０よりも大きい。
少なくとも一実施形態によれば、成長島部用にマスク層を堆積させるよりも先に緩衝層の構造化を行う。例えば、成長島部の外側の構造化された緩衝層に酸化シリコン製の電気絶縁層を設ける。この電気絶縁層はこの場合、マスク層になることができ、例えば成長島部の側面を部分的にまたは完全に被覆する。
少なくとも一実施形態によれば、特に遷移金属または希土類金属の酸化物または窒化物で形成される第１緩衝層を直接成長基板に設ける。例えば第１緩衝層は、窒化ハフニウムからなる。さらに、好ましくはステップＣ）よりも先に、第１緩衝層と異なる第２緩衝層を直接第１緩衝層に設ける。第２緩衝層は、ＧａＮまたはＡｌＧａＮをベースとするかまたはＧａＮまたはＡｌＧａＮからなることが好ましい。島部および半導体積層体はこの場合、好ましくはＡｌＩｎＧａＮをベースにする。
成長基板が好ましくはトランジスタを含む少なくとも一実施形態によれば、ブラッグミラーが第１緩衝層の後に、特に直後に設けられる。ブラッグミラーは、エピタキシャル成長させることができる。ブラッグミラーは、例えば希土類酸化物、希土類窒化物、ＩＩＩ−Ｖ族化合物、および／またはＩＩＩ族窒化物化合物から形成される複数層の積層体である。
少なくとも一実施形態によれば、ステップＤ）後に隣り合う島部間の領域を完全にまたは部分的に充填化合物で充填する。充填化合物は、島部に接してもよく、また、中間層によって島部と離隔してもよい。充填化合物は、好ましくは島部のネガとして形成され、島部上に密着して適合するように成形される。
少なくとも一実施形態によれば、充填化合物は、隣り合う島部間における光の結合を調節するかまたは減少させるために構成される。このために、充填化合物を、例えば放射に対する不透明性、放射低減性、放射吸収性、放射透過性、または光拡散性を有するように形成することができる。また、充填化合物または充填化合物の部分領域に蛍光体、散乱粒子、または反射粒子等の光活性材料を埋め込むこともできる。
少なくとも一実施形態によれば、充填化合物は、隣り合う島部間の領域を部分的にのみ充填する。特に、充填化合物はこの場合、島部の周囲に島部のように配置される。充填化合物は、一体としてまたは複数の個別領域によって形成されることができ、この場合、各個別領域は好ましくは正確に１つの島部と連結される。さらなる充填材は、例えば反射性を有するように具現化され、隣り合う充填化合物間の領域に導入され得る。
少なくとも一実施形態によれば、ステップＥ）において、成長基板の島部とは反対側の面で成長基板内にトランジスタを形成する。このステップは、ステップＤ）の後に行うこともでき、少なくとも部分的にステップＤ）よりも先に行うこともできる。
少なくとも一実施形態によれば、成長基板および／または基板上面の上面視において、島部とトランジスタとは重なっている。このように、トランジスタと島部との相互の、特に省スペースの配置が実現される。
少なくとも一実施形態によれば、ステップＥ）において、緩衝層または島部を、特に成長基板の島部とは反対側の面から諸所で露出させる。島部および／または緩衝層へのスルーコンタクトを成長基板を通して形成することができる。好ましくは、緩衝層および／または島部の露出箇所に１種または複数種のメタライゼーションを設ける。
少なくとも一実施形態によれば、緩衝層のキャリア基板とは反対側の面を構造化する。好ましくはステップＥ）後にこの構造化を行う。隣り合う島部間の光の減結合（optical decoupling）のために緩衝層を構造化可能である。例えば、構造化は、諸所で深く行なうか、または例えば島部全体に一致するように、特定の領域に行なうのみである。緩衝層の代替として、または緩衝層への付加として、島部のｎ型導電層を構造化することもできる。
また、発光ダイオードディスプレイを特定する。発光ダイオードディスプレイは、特に１つまたは複数の上記実施形態と関連して記載される方法を用いて製造される。したがって、本方法の特徴もまた、本発光ダイオードディスプレイと対応して開示され、その逆も同様である。
少なくとも一実施形態において、発光ダイオードディスプレイは、複数のトランジスタおよび複数の個別の放射活性島部を有するキャリアを含む。各島部は、１つ以上の活性領域を有する無機半導体積層体を有する。島部のキャリアの上面視における平均径は、５０ｎｍ〜２０μｍ（両端値を含む）である。島部は、トランジスタと電気的に相互接続される。
少なくとも一実施形態によれば、島部の半導体積層体の平均高さおよび／または島部の平均高さは、緩衝層から、または島部に対向するキャリアの面から、少なくとも０．２μｍまたは少なくとも２μｍである。代替または追加として、この平均高さは、最大で２５μｍまたは最大で６μｍである。
本発光ダイオードディスプレイの少なくとも一実施形態によれば、正確に１つの各島部をトランジスタ一つずつと関連付ける。島部の数とトランジスタの数とは等しいか、またはほぼ等しい数とすることができる。
少なくとも一実施形態によれば、発光ダイオードディスプレイの画素は、島部から形成される。例えば、一画素が正確に１つの島部によって形成される。代替として、複数の島部が一画素を形成することができる。この場合、複数の島部は、好ましくはさまざまなスペクトル域の光（例えば赤色光、緑色光、および青色光）を放射するように構成される。
以下に、本明細書に記載の方法および本明細書に記載の発光ダイオードディスプレイを、例示的な実施形態に基づく図面を参照して詳細に説明する。本願の個々の図面において、同一の参照符号は同一の要素を表す。ただし、図面に縮尺は示されておらず、むしろよりよく理解できるように個々の要素は大きく誇張され得る。
本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。 本明細書に記載の発光ダイオードディスプレイの本明細書に記載の製造方法の例示的実施形態を示す模式的な断面図である。
発光ダイオードディスプレイ１の製造方法を断面図で図１に示す。図１Ａでは、基板上面２０を有する成長基板２（例えばサファイア基板）を設ける。特にｎ型ドープＧａＮで形成される緩衝層４をサファイア基板に形成する。緩衝層４の厚さは、例えば少なくとも２００ｎｍおよび／または最大で６μｍである。連続的かつ二次元的な緩衝層４の基板上面２０とは反対側の面上にマスク層７を配置する。マスク層７に複数の開口部を設ける。マスク７層は、二酸化シリコン、窒化シリコン、チタン、またはモリブデン等から形成される。緩衝層４が露出されているマスク層７内の開口部は、成長点４５に相当する。図１Ｂは、成長点４５を起点として緩衝層４上にｎ型導電層５１を成長させることを示している。ｎ型導電層５１は、円柱状、角柱状、または角錐台状等であり、基板上面２０の上面視において円形または多角形、特に六角形または四角形の外形線を有し得る。ｎ型導電層５１の平均径がｎ型導電層５１の厚さよりも大きくてもよく、その逆でもよい。ｎ型導電層５１は、好ましくはｎ型ドープＧａＮで形成される。ｎ型導電層５１は、マスク層７を越えて成長基板２とは反対方向に突出する。
図１Ｃからわかるように、ｎ型導電層５１の成長基板２とは反対側の側面５８および上面５６上に活性領域５５を成長させる。次いで、ｐ型導電層５３を活性領域５５上に成長させる（図１Ｄ参照）。ｐ型導電層５３は、好ましくはｐ型ドープＧａＮをベースとし、また、活性領域５５は、コアを形成するｎ型導電層５１のシェルであることを意味する。
層５１，５３および活性領域５５は、半導体積層体５０の部分である。半導体積層体５０のそれぞれが、活性領域５５を有するため、放射活性である島部５となる。隣り合う島部５は相互に、図１Ｄに記載の方法ステップにおいて緩衝層４を介して接続される。
図１Ｅは、島部５を充填化合物８で被覆することを示している。充填化合物８は、電気絶縁材料である。充填化合物８は、放射透過性または放射不透明性を有するように具現化されてもよく、かつ／または放射透過性、放射不透明性、または放射拡散材料のさまざまな層の組合せからなっていてもよい。充填化合物８は、隣り合う島部５間の領域を完全に埋め、また、充填化合物８は島部５と直接接触し、密着して適合するように島部５を封入する。
次いで、充填化合物８を平坦化し、成長基板２とは反対側に充填化合物８の上面８０を形成する（図１Ｆ参照）。例えば、充填化合物８は、酸化シリコン、窒化シリコン、酸窒化シリコン、ＡｌＯｘ、ＡｌＮ、ＴａＯ、ＴｉＯ、シリコン、ベンゾシクロブテン、水素シルセスキオキサン、パリレン、塗布ガラス、シリコーン、またはポリマーのうちの１種以上の材料からなるかまたはその材料を含む。
図１Ｇに示されるように、島部５の上面５６上の充填化合物８を部分的に除去し、ｐ型導電層５３上にｐ型接続部６１を形成する。ｐ型接続部６１は、好ましくは１種以上のメタライゼーションである。さらに、ｐ型接続部６１は、反射性を有するように具現化されることが好ましく、この目的のために銀層またはアルミニウム層を含むことができる。さらに、ｐ型接続部６１は、はんだコンタクトポイントとして形成され得る。図示の形態と対照的に、ｐ型接続部６１の末端を充填化合物８の上面８０と面一にすることもでき、または充填化合物８がｐ型接続部６１を越えて突出することもできる。
図１Ｈでは、キャリア基板９を上面８０に形成している。キャリア基板９は、複数のトランジスタ６を含み、トランジスタは模式的に示されている。各トランジスタ６を島部５一つずつと関連付け、ｐ型接続部６１と導電接続させる。模式的に示すトランジスタ６は、複数のトランジスタ６の相互接続部を含んでもよく、複数のトランジスタは、電圧信号に基づく電流をｐ型接続部６１に、したがって島部５に供給することに特に適している。キャリア基板９は、はんだ付け、接着、摩擦圧接、または直接接合によってｐ型接続部６１に機械的、電気的、および／または熱的に接続され得る。
キャリア基板９は、好ましくはシリコン基板であり、その中にトランジスタ６が一体的に組み込まれている。図示の形態と対照的に、充填材８とキャリア基板９との間の少なくともｐ型接続部６１が存在しない領域に中間層を配置することができる。このような中間層は、ミラーとして具現化され得る。
図１Ｉでは、成長基板２を除去し、キャリア基板９とは反対側で緩衝層４を露出させている。
完成した発光ダイオードディスプレイ１を図１Ｊにおいて見ることができる。外部電気接続部への接続ポイント、保護層、信号線、シフトレジスタ等の信号処理部品、静電気放電によるダメージに対する保護装置、封止部、またはハウジング等の発光ダイオードディスプレイのさらなる部品は、いずれも簡略化のため、図示していない。隣り合う島部５間に相対的に高い導電性の層で形成される連続的な接続が存在しないため、隣り合う島部５間に漏れ電流または電流の逆流が全く生じないか、または重大な程度には生じない。
任意で緩衝層４を構造化する。構造化は、例えばＫＯＨエッチングによって行うことができる粗面化である。緩衝層４を介して島部５のｎ型接続部６２を形成することができる。代替として、導電性かつ好ましくは放射透過性のさらなる層（図示せず）を緩衝層４に形成することができる。
さらに、他のすべての例示的な実施形態においても同様に、任意で、波長変換手段（図示せず）であって、充填化合物８内または緩衝層４のキャリア９とは反対側の面上に配置され得るものを島部５または島部５の一部に連結することができる。このような波長変換手段を介して、活性領域５５で発生した一次放射を部分的または完全に一次放射とは異なる波長の放射に変換することができる。波長変換手段の代替として、様々な波長を出射するように多様な島部５の活性領域５５を構成することもできる。
さらに、例えばカラーフィルタリングのための液晶マスクを、島部５の下流、特に緩衝層４のキャリア基板９とは反対側の面上に任意で配置することができる。
本製造方法のさらなる例示的な実施形態を図２に示す。図２Ａでは、成長基板２（例えばサファイア基板）上に緩衝層４を成長させる。成長基板２が例えばシリコン基板である場合、ｎ型ドープＧａＮで形成される緩衝層４と成長基板２との間に、特にＡｌＮで形成されるさらなる層を配置することが好ましい。
図２Ｂにおいて見ることができるように、緩衝層４の成長基板２とは反対側の面上に例えばフォトレジストで形成されるマスク層７を設ける。マスク層７で被覆される緩衝層４の領域は、好ましくは島部のように形成され、上面視において円形または多角形に形成され得る。
図２Ｃでは、例えば乾式化学エッチングによって部分的に材料を除去することによって緩衝層４を構造化している。それによりマスク層７で被覆される領域において成長点４５が形成される。
次いで、マスク層７を除去し、成長点４５を露出させる（図２Ｄ参照）。任意で、緩衝層４と成長点４５の外面とにパッシベーション層７５を形成する。パッシベーション層７５は、例えば酸化シリコンまたは窒化シリコンで形成され、パッシベーション層７５の厚みは１０ｎｍ〜２００ｎｍ（両端値を含む）であり得る。
図２Ｅには、半導体積層体５０が成長点４５に、したがってパッシベーション層７５で被覆されていない緩衝層４の領域に形成されることが図示されている。島部５となる半導体積層体５０を、図１に関連して説明したように構成することができる。
図１Ｅ〜図１Ｊと同様に、さらなる方法ステップ（図２には図示せず）を行なうことができる。
図３は、発光ダイオードディスプレイ１のさらなる例示的な実施形態を断面図で示す。図３に記載の発光ダイオードディスプレイは、特に充填化合物８および緩衝層４の実施形態において異なっている。図１および図２に記載の製造方法と同じように、対応する例示的な実施形態の発光ダイオードディスプレイ１を製造可能である。
図３Ａでは、充填化合物８は、複数の島部に類似またはシェルに類似の領域に分割されており、島部に類似の各領域は、島部５の１つに押圧しており、充填化合物８の材料によって、さらなる島部に類似の領域には接続されない。図示の形態と対照的に、充填化合物８の連続的薄層をマスク層７の近くに設けることができる。
充填化合物８の隣り合う部分の間の領域に反射性充填材８５を設けることができる。この反射性充填材８５によって、隣り合う島部５を互いに光学的に隔離することができる。反射性充填材８５は、金属充填材であり得る。図示の形態と対照的に、反射性充填材８５を個々の充填化合物８の領域の側面に限定することができ、その場合、反射性充填材８５は、隣り合う充填化合物８間の中間空間を不完全に充填するのみであり得る。
図示の形態と対照的に、金属の反射性充填材８５の領域においてマスク層７を除去することもでき、その結果、反射性充填材８５は緩衝層４に電気的に接続し、そのため横流導電性が向上する。この場合、上面視において、反射性充填材８５は、キャリア９全体のコヒーレントネットワークとして延在可能であり、そこでは島部５はこのネットワークの網目内に位置する。
図３Ｂによれば、ｐ型接続部６１は、島部５を囲む円柱の外層のように、キャリア基板９に対向する半空間状にマスク層７に対して延在する。ｐ型接続部６１は、好ましくは反射性の金属を用いて形成される。
図３Ａおよび図３Ｂに関連して示される充填化合物８およびｐ型接続部６１の対応する実施形態は、図示の形態と対照的に、図３Ｃおよび図３Ｄにおいて示される形態であってもよい。
図３Ｃでは、緩衝層を構造化することが示されている。緩衝層の第１領域４ａを、主出射方向において島部５の真下に配置し、光の減結合（light decoupling）を向上させるために構造化している。隣り合う島部５間の領域４ｂ同士は、互いに部分的に離隔している。これは例えば、領域４ｂにおける構造化を修正することによって、または領域４ｂを部分的にコーティングすることによって実現することができる。
図３Ｄによれば、島部５の下流に配置される緩衝層４の個々の領域は、互いに完全に分離されている。さらに、これらの領域には、例えばインジウムスズ酸化物等の透明導電性酸化物で形成される導電層６２が設けられている。層６２を介してｎ型接続部を設けることができる。対応する導電層を他のすべての例示的な実施形態に設けることもできる。
図１および図２に示す方法では、トランジスタ６を備えるキャリア基板９を後続の工程で島部５に接合した。図４および図５に示す方法では、トランジスタ６は成長基板２に統合されている。
図４Ａによれば、ＨｆＮ等で形成される緩衝層３を、好ましくはシリコン基板である成長基板２上に堆積させる。次いでこの緩衝層３に、任意でエッチング停止層３４を形成する。
図４Ｂでは、緩衝層３およびエッチング停止層３４が構造化されていることがわかる。緩衝層３は、諸所で完全に成長基板２から除去されている。緩衝層３が電気絶縁層である場合、任意で緩衝層３の構造化を省略することができる。
図４Ｃによれば、エッチング停止層３４に局所的にマスク層７を形成する。この場合、マスク層７は、諸所で成長基板２と直接接触する。エッチング停止層３４は、諸所で緩衝層３とマスク層７との間にある。任意のエッチング停止層３４およびマスク層７によって被覆されていない緩衝層３の領域が成長点４５を形成する。
図４Ｄに示すように、島部５となる半導体積層体５０を成長点４５を起点として成長させる。
次いで、充填化合物８を島部５の間に設ける（図４Ｅ参照）。この場合、充填化合物８は、好ましくは島部５を完全に被覆し、その結果、島部５は充填化合物８内に密着して適合するように埋設される。
図４Ｆによれば、成長基板２の島部とは反対側の面に、例えばいわゆるｐｎｐトランジスタを形成する。この目的のために、成長基板２内のドープされた領域から大きい井戸６８を形成する。この大きい井戸６８に、反対にドープされた２つの小さい領域６６（間にゲート６７が位置している）を形成する。小さい領域６６は、ソースおよびドレイン用に設けられる。
図４Ｆに示す図と対照的に、充填化合物８の成長基板２とは反対側の面上に補助キャリア（図示せず）を配置することができる。方法ステップの順序を図示しているが、領域６６，６７，６８の少なくとも一部は、図４Ａ〜図４Ｅの方法ステップより先に既に形成されていてもよい。
図４Ｇに示す方法ステップでは、成長基板２にスルーコンタクト用の開口部２５を形成する。ドライエッチング等で形成されるスルーコンタクトは、島部５まで延在し、緩衝層３を完全に貫通し得る。特に、開口部２５は、エッチング停止層３４まで延在する。例えばボッシュプロセスおよび任意の後続のエッチングを非導電性であり得る成長層に行なうことによって、開口部２５を調節する。
図４Ｈには、開口部２５に形成されたスルーコンタクト６４ならびにトランジスタ６のドープされた領域６６およびゲート６７にメタライゼーション６５を形成することが示されている。メタライゼーションを介してトランジスタ６を電気的に接続することができる。
任意の方法ステップ（図示せず）において、次いで、成長基板２の島部５とは反対側の面上に配線平面および保護層を形成することができる。
図４Ｉによれば、充填化合物８を部分的に除去し、島部５のｐ型導電層５３を露出させる。図示の形態と対照的に、残存する充填化合物８は、成長基板２とは反対方向においてｐ型導電層５３と面一の境界を形成することができ、その結果、平面的で平坦な上面８０が形成される。
図４Ｊに完成した発光ダイオードディスプレイ１を示す。島部５の成長基板２とは反対側の面上に電極６９を取り付けてある。電極６９は好ましくは放射透過性であり、インジウムスズ酸化物等から形成される。他のすべての例示的実施形態でも同様に、電極６９は、連続的な層であり、成長基板２またはキャリア基板９の島部５とは反対側の面上のトランジスタ６用の配線平面を介して各島部５を個別に作動させることができる。充填化合物８、および電極６９の成長基板２とは反対側の面は、図３に関連して記載するように具現化可能である。
発光ダイオードディスプレイ１のさらなる製造方法を図５に示しており、図ではトランジスタ６は成長基板２に組み込まれている。図５Ａには、ＨｆＮ等で形成される第１緩衝層３を成長基板２上に形成することが示されている。
ｎ型ドープＧａＮ等で形成される第２緩衝層４を第１緩衝層３に形成する（図５Ｂ参照）。他のすべての例示的実施形態でも同様に、緩衝層３，４それぞれを単層から形成することもでき、層スタックから形成することもできる。
緩衝層３，４を諸所で部分的にまたは完全に除去し、成長基板２を諸所で露出させる（図５Ｃ参照）。この場合、緩衝層３，４の残存する領域が成長点４５に相当する。任意で、成長基板２の露出箇所、および緩衝層４の外面の少なくとも一部または全体にパッシベーション層７５を形成することができ、この場合、成長点４５にはパッシベーション層７５が存在しないままであるかまたは成長点４５のパッシベーション層７５は後の工程で改めて除去される。
図５Ｄによれば、図２Ｅ同様、半導体積層体５０、したがって島部５を形成する。さらなる方法ステップを、図４Ｅ〜図４Ｉに基づいて行なうことができる。
完成した発光ダイオードディスプレイ１を図５Ｅに示す。図４Ｊに示す形態と対照的に、スルーコンタクト６４は島部５の第２緩衝層４内まで延在し、緩衝層３を完全に貫通している。これにより、より広い帯域幅の材料を第１緩衝層３に使用することができる。また、図４Ｊとは異なり、パッシベーション層７５が断面図においてＵ字状に形成されている。
本明細書に記載の本発明は、例示的な実施形態に基づく記載によっては限定されない。むしろ、本発明は、請求項または例示的な実施の形態に明示的に特定されていないとしても、新規な特徴すべて、または特徴の任意の組合せすべて、特に請求項に特定された特徴の組合せすべてを含む。
本特許出願は、独国特許出願第１０２０１２１０９４６０．８号の優先権を主張し、この開示内容は参照によって本明細書に援用される。

Claims (18)

  1. Ａ）基板上面（２０）を有する成長基板（２）を設けるステップと、
    Ｂ）前記基板上面（２０）に間接的にまたは直接的に少なくとも１層の緩衝層（３，４）を形成するステップと、
    Ｃ）前記緩衝層（３，４）上または前記緩衝層（３，４）に複数の個別の成長点（４５）を形成するステップと、
    Ｄ）前記成長点（４５）を起点として個々の放射活性島部（５）を形成するステップであって、前記島部（５）は、それぞれ、少なくとも１つの活性領域（５５）を有する無機半導体積層体（５０）を含み、前記島部（５）の前記基板上面（２０）の上面視における平均径は、５０ｎｍ〜２０μｍ（両端値を含む）であり、前記島部（５）の平均高さを平均径で割った商は１を越えかつ２５未満とする、ステップと、
    Ｅ）前記島部（５）を電気的に作動させるために、前記島部（５）とトランジスタ（６）とを相互接続するステップであって、前記トランジスタ（６）のそれぞれは、１つの前記島部（５）と関連付けられ、前記島部（５）によって、発光ダイオードディスプレイ（１）の画素が形成されるステップと、を含み、
    前記トランジスタ（６）は、前記成長基板（２）内に形成され、
    前記成長基板（２）内に形成された前記トランジスタ（６）と、当該トランジスタ（６）のそれぞれに関連付けられ、前記成長基板（２）上にエピタキシャル成長した前記島部（５）とは、前記成長基板（２）の上面視において互いに重なっている、
    発光ダイオードディスプレイ（１）の製造方法。
  2. 前記トランジスタ（６）の前記形成は、少なくとも部分的にはステップＤ）の後に行なわれる、請求項１に記載の方法。
  3. ステップＥ）において、前記島部（５）の前記成長基板（２）とは反対側の面にキャリア基板（９）が形成され、次いで前記成長基板（２）は除去される、
    請求項１に記載の方法。
  4. 前記緩衝層（４）は、二次元的な構造化されていない層として形成され、
    複数の開口部を有する電気絶縁材料で形成されるマスク層（７）が、ステップＤ）を行なう前に前記緩衝層（４）上に堆積され、前記マスク層（７）は完成した前記発光ダイオードディスプレイ（１）内に残存し、前記島部（５）は前記マスク層（７）を越えて突出する、請求項１〜３のいずれか一項に記載の方法。
  5. 前記成長点（４５）は、前記緩衝層（４）の構造化によって形成され、前記構造化は、マスク処理技術を用いて材料除去によって行なわれ、
    前記構造化は、前記マスク層（７）を堆積させる前記ステップよりも前に行なわれる、請求項４に記載の方法。
  6. − 前記成長基板（２）は、シリコン基板であり、
    − 遷移金属または希土類金属の酸化物または窒化物を有する第１緩衝層（３）が、前記成長基板（２）に直接形成され、
    − ＧａＮまたはＡｌＧａＮをベースとする、前記第１緩衝層（３）とは異なる第２緩衝層（４）が、ステップＣ）よりも前に前記第１緩衝層（３）に直接形成され、
    − 前記島部（５）および前記無機半導体積層体（５０）は、ＡｌＩｎＧａＮをベースとする、請求項１〜５のいずれか一項に記載の方法。
  7. 隣り合う島部（５）間の領域が、ステップＤ）後、完全にまたは部分的に充填化合物（８）によって充填され、
    前記充填化合物（８）は、隣り合う島部（５）間の光の結合を減少させるように構成される、請求項１〜６のいずれか一項に記載の方法。
  8. 前記充填化合物（８）は、隣り合う前記島部（５）間の前記領域を部分的にのみ充填し、前記島部（５）の周囲にシェルのように配置される、請求項７に記載の方法。
  9. Ａ）基板上面（２０）を有する成長基板（２）を設けるステップと、
    Ｂ）前記基板上面（２０）に間接的にまたは直接的に少なくとも１層の緩衝層（３，４）を形成するステップと、
    Ｃ）前記緩衝層（３，４）上または前記緩衝層（３，４）に複数の個別の成長点（４５）を形成するステップと、
    Ｄ）前記成長点（４５）を起点として個々の放射活性島部（５）を形成するステップであって、前記島部（５）は、それぞれ、少なくとも１つの活性領域（５５）を有する無機半導体積層体（５０）を含み、前記島部（５）の前記基板上面（２０）の上面視における平均径は、５０ｎｍ〜２０μｍ（両端値を含む）であり、前記島部（５）の平均高さを平均径で割った商は１を越えかつ２５未満とする、ステップと、
    Ｅ）前記島部（５）を電気的に作動させるために、前記島部（５）とトランジスタ（６）とを相互接続するステップであって、
    前記トランジスタ（６）は、前記成長基板（２）内に形成され、
    前記成長基板（２）内に形成された前記トランジスタ（６）と、前記トランジスタ（６）のそれぞれに関連付けられ、前記成長基板（２）上にエピタキシャル成長した前記島部（５）とは、前記成長基板（２）の上面視において互いに重なっており、
    隣り合う前記島部（５）間の領域が、ステップＤ）後、完全にまたは部分的に充填化合物（８）によって充填される、ステップと、を含み、
    蛍光体を有する少なくとも１種の光学活性材料が前記充填化合物（８）に付加される、発光ダイオードディスプレイ（１）の製造方法。
  10. Ａ）基板上面（２０）を有する成長基板（２）を設けるステップと、
    Ｂ）前記基板上面（２０）に間接的にまたは直接的に少なくとも１層の緩衝層（３，４）を形成するステップと、
    Ｃ）前記緩衝層（３，４）上または前記緩衝層（３，４）に複数の個別の成長点（４５）を形成するステップと、
    Ｄ）前記成長点（４５）を起点として個々の放射活性島部（５）を形成するステップであって、前記島部（５）は、それぞれ、少なくとも１つの活性領域（５５）を有する無機半導体積層体（５０）を含み、前記島部（５）の前記基板上面（２０）の上面視における平均径は、５０ｎｍ〜２０μｍ（両端値を含む）であり、前記島部（５）の平均高さを平均径で割った商は１を越えかつ２５未満とし、
    トランジスタ（６）が、前記成長基板（２）内に形成され、
    前記成長基板（２）内に形成された前記トランジスタ（６）と、当該トランジスタ（６）のそれぞれに関連付けられ、前記成長基板（２）上にエピタキシャル成長した前記島部（５）とは、前記成長基板（２）の上面視において互いに重なっている、ステップと、
    Ｅ）前記島部（５）を電気的に作動させるために、前記島部（５）とトランジスタ（６）とを相互接続するステップであって、前記成長基板（２）が、前記島部（５）に延在するスルーコンタクト（６４）を形成する開口部（２５）を有するステップと、を含み、
    前記スルーコンタクト（６４）は、前記島部（５）が前記成長基板（２）内に形成される前記トランジスタ（６）と電気的に相互接続するように、前記島部（５）を前記トランジスタ（６）と電気的に接続する、発光ダイオードディスプレイ（１）の製造方法。
  11. 前記緩衝層（４）は、ステップＥ）において、前記成長基板（２）の前記島部（５）とは反対側の面の諸所で露出され、また前記緩衝層（４）にメタライゼーション（６４，６５）が設けられる、請求項１０に記載の方法。
  12. ステップＥ）において、開口部が成長基板（２）に形成され、前記スルーコンタクト（６４）が前記開口部に形成され、
    前記スルーコンタクトは、前記緩衝層（３）を完全に貫通し、前記島部（５）まで延在する、請求項１０に記載の方法。
  13. 前記緩衝層（４）の前記キャリア基板（９）とは反対側の面を構造化して隣り合う島部（５）間の光の結合を減少させる、請求項３に記載の方法。
  14. − 複数のトランジスタ（６）を有するキャリア（２，９）と、
    − 複数の個別の放射活性島部（５）と、を有する発光ダイオードディスプレイ（１）であって、
    − 前記島部（５）は、それぞれ、少なくとも１つの活性領域（５５）を有する無機半導体積層体（５０）を含み、
    − 前記島部（５）の前記キャリア（２，９）の上面視における平均径が、５０ｎｍ〜２０μｍ（両端値を含む）であり、
    前記島部（５）の前記無機半導体積層体（５０）の平均高さが、少なくとも１．５μｍであり、前記島部（５）の平均高さを平均径で割った商は１を越えかつ２５未満とし、
    前記島部（５）は、前記トランジスタ（６）と電気的に相互接続され、前記トランジスタ（６）のそれぞれは、１つの前記島部（５）と関連付けられ、前記島部（５）によって、発光ダイオードディスプレイ（１）の画素が形成され、
    前記キャリア（２，９）は、前記島部（５）が形成される成長基板（２）であって、
    前記トランジスタ（６）は、前記成長基板（２）内に形成され、
    前記成長基板（２）内に形成された前記トランジスタ（６）と、当該トランジスタ（６）のそれぞれに関連付けられ、前記成長基板（２）上にエピタキシャル成長した前記島部（５）とは、前記成長基板（２）の上面視において互いに重なっている、
    発光ダイオードディスプレイ。
  15. 前記トランジスタ（６）は、それぞれ、正確に１つの前記島部（５）それぞれと連結され、前記発光ダイオードディスプレイ（１）の画素が、前記島部（５）から形成され、
    前記島部（５）は、コアシェル構造を有し、前記無機半導体積層体（５０）のｐ型導電層（５３）および前記活性領域（５５）が、コアを形成するｎ型導電層（５１）のシェルに相当する、請求項１４に記載の発光ダイオードディスプレイ。
  16. − 複数のトランジスタ（６）を有するキャリア（２，９）と、
    − 複数の個別の放射活性島部（５）と、を有する発光ダイオードディスプレイ（１）であって、
    − 前記島部（５）は、それぞれ、少なくとも１つの活性領域（５５）を有する無機半導体積層体（５０）を含み、
    − 前記島部（５）の前記キャリア（２，９）の上面視における平均径が、５０ｎｍ〜２０μｍ（両端値を含む）であり、
    前記島部（５）の前記無機半導体積層体（５０）の平均高さが、少なくとも１．５μｍであり、前記島部（５）の平均高さを平均径で割った商は１を越えかつ２５未満とし、
    前記島部（５）は、前記トランジスタ（６）と電気的に相互接続され、
    前記キャリア（２，９）は、前記島部（５）が形成される成長基板（２）であって、
    前記トランジスタ（６）は、前記成長基板（２）内に形成され、
    前記成長基板（２）内に形成された前記トランジスタ（６）と、当該トランジスタ（６）のそれぞれに関連付けられ、前記成長基板（２）上にエピタキシャル成長した前記島部（５）とは、前記成長基板（２）の上面視において互いに重なっており、
    隣り合う前記島部（５）間の領域は、電気絶縁材料で埋められ、前記電気絶縁材料は、蛍光体を有する少なくとも１種の光学活性材料である、発光ダイオードディスプレイ。
  17. − 複数のトランジスタ（６）を有するキャリア（２，９）と、
    − 複数の個別の放射活性島部（５）と、を有する発光ダイオードディスプレイ（１）であって、
    − 前記島部（５）は、それぞれ、少なくとも１つの活性領域（５５）を有する無機半導体積層体（５０）を含み、
    − 前記島部（５）の前記キャリア（２，９）の上面視における平均径が、５０ｎｍ〜２０μｍ（両端値を含む）であり、
    前記島部（５）の前記無機半導体積層体（５０）の平均高さが、少なくとも１．５μｍであり、前記島部（５）の平均高さを平均径で割った商は１を越えかつ２５未満とし、
    前記キャリア（２，９）は、前記島部（５）が上部に形成される成長基板（２）であって、
    前記複数のトランジスタ（６）は、前記成長基板（２）内に形成され、
    前記成長基板（２）は、前記島部（５）まで延在するスルーコンタクト（６４）を形成するための開口部（２５）を有し、
    前記スルーコンタクト（６４）は、前記島部（５）が前記成長基板（２）内に形成される前記トランジスタ（６）と電気的に相互接続するように、前記島部（５）を前記トランジスタ（６）と電気的に接続し、
    前記成長基板（２）内に形成された前記トランジスタ（６）と、当該トランジスタ（６）のそれぞれに関連付けられ、前記成長基板（２）上にエピタキシャル成長した前記島部（５）とは、前記成長基板（２）の上面視において互いに重なっている、
    発光ダイオードディスプレイ。
  18. 前記成長基板（２）は、前記成長基板（２）中のドープ領域であるウェルを備え、
    前記ウェルの中には、２つの逆導電型にドープされた領域が形成され、
    当該２つの逆導電型にドープされた領域の間にトランジスタの一つのゲートが配置され、
    当該２つの逆導電型にドープされた領域が一つのトランジスタのソースおよびドレイン用に設けられる、請求項１７に記載の発光ダイオードディスプレイ。
JP2015534972A 2012-10-04 2013-09-30 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ Active JP6262745B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012109460.8A DE102012109460B4 (de) 2012-10-04 2012-10-04 Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
DE102012109460.8 2012-10-04
PCT/EP2013/070352 WO2014053445A1 (de) 2012-10-04 2013-09-30 Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017239765A Division JP2018097367A (ja) 2012-10-04 2017-12-14 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ

Publications (2)

Publication Number Publication Date
JP2016502123A JP2016502123A (ja) 2016-01-21
JP6262745B2 true JP6262745B2 (ja) 2018-01-17

Family

ID=49274645

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015534972A Active JP6262745B2 (ja) 2012-10-04 2013-09-30 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
JP2017239765A Pending JP2018097367A (ja) 2012-10-04 2017-12-14 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017239765A Pending JP2018097367A (ja) 2012-10-04 2017-12-14 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ

Country Status (5)

Country Link
US (2) US9859330B2 (ja)
JP (2) JP6262745B2 (ja)
CN (1) CN104704634B (ja)
DE (1) DE102012109460B4 (ja)
WO (1) WO2014053445A1 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
EP2908330B1 (en) * 2012-10-12 2021-05-19 Sumitomo Electric Industries, Ltd. Group iii nitride composite substrate, manufacturing method therefor, and group iii nitride semiconductor device manufacturing method
DE102013211707B4 (de) * 2013-06-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung mit einem Träger, Array mit mehreren Anordnungen und Verfahren zum Herstellen einer Anordnung
DE102013114691A1 (de) 2013-12-20 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und adaptiver Scheinwerfer für ein Kraftfahrzeug
DE102014100542A1 (de) 2014-01-20 2015-07-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer lateral strukturierten Schicht und optoelektronisches Halbleiterbauteil mit einer solchen Schicht
DE102014105734A1 (de) 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US9437782B2 (en) * 2014-06-18 2016-09-06 X-Celeprint Limited Micro assembled LED displays and lighting elements
DE102015104144A1 (de) * 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
FR3033939B1 (fr) * 2015-03-20 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diode electroluminescente
FR3041148A1 (fr) * 2015-09-14 2017-03-17 Valeo Vision Source lumineuse led comprenant un circuit electronique
DE102015119653A1 (de) 2015-11-13 2017-05-18 Osram Opto Semiconductors Gmbh Modul für eine Videowand
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
KR20170129983A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
DE102016220915A1 (de) 2016-10-25 2018-04-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
FR3061608B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
DE102017107201A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102017113745A1 (de) 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Halbleiterdisplay, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung solcher
JP7290001B2 (ja) * 2017-08-03 2023-06-13 クリーエルイーディー・インコーポレーテッド 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
CN110998879B (zh) * 2017-08-10 2023-06-27 夏普株式会社 半导体模块、显示装置以及半导体模块的制造方法
US10439101B2 (en) * 2017-08-18 2019-10-08 Intel Corporation Micro light-emitting diode (LED) elements and display
WO2019079381A1 (en) 2017-10-19 2019-04-25 Spy Eye, Llc ULTRA-DENSE LED PROJECTOR
CN113972232A (zh) * 2017-10-19 2022-01-25 德遁公司 超致密led投影仪
US11749790B2 (en) * 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
US11961875B2 (en) 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
US20190198564A1 (en) * 2017-12-20 2019-06-27 Lumileds Llc Monolithic segmented led array architecture with islanded epitaxial growth
US11054112B2 (en) 2017-12-22 2021-07-06 Lumileds Llc Ceramic phosphor with lateral light barriers
US10879431B2 (en) 2017-12-22 2020-12-29 Lumileds Llc Wavelength converting layer patterning for LED arrays
FR3077653A1 (fr) * 2018-02-06 2019-08-09 Aledia Dispositif optoelectronique avec des composants electroniques au niveau de la face arriere du substrat et procede de fabrication
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
WO2019168187A1 (ja) * 2018-03-02 2019-09-06 株式会社 東芝 発光ダイオードシート、表示装置、発光装置、表示装置の製造方法及び発光装置の製造方法
DE102018105786A1 (de) * 2018-03-13 2019-09-19 Osram Opto Semiconductors Gmbh Multipixelchip und Verfahren zur Herstellung eines Multipixelchips
US10652963B2 (en) 2018-05-24 2020-05-12 Lumiode, Inc. LED display structures and fabrication of same
KR20190137458A (ko) 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법
KR102530068B1 (ko) 2018-06-26 2023-05-08 삼성전자주식회사 발광 소자 패키지, 이를 포함하는 디스플레이 장치, 및 그 제조 방법
KR102534248B1 (ko) 2018-07-17 2023-05-18 삼성전자주식회사 발광 소자 패키지
KR102417280B1 (ko) * 2018-07-25 2022-07-06 주식회사 제이마이크로 투명 발광 디스플레이 필름, 이의 제조 방법, 및 이를 사용한 투명 발광 사이니지
US10964845B2 (en) 2018-09-27 2021-03-30 Lumileds Llc Micro light emitting devices
US10811460B2 (en) 2018-09-27 2020-10-20 Lumileds Holding B.V. Micrometer scale light emitting diode displays on patterned templates and substrates
US11201265B2 (en) 2018-09-27 2021-12-14 Lumileds Llc Micro light emitting devices
US10923628B2 (en) 2018-09-27 2021-02-16 Lumileds Llc Micrometer scale light emitting diode displays on patterned templates and substrates
WO2020073305A1 (en) * 2018-10-12 2020-04-16 Boe Technology Group Co., Ltd. Micro light emitting diode display panel, micro light emitting diode display apparatus, and method of fabricating micro light emitting diode display panel
US20220029059A1 (en) * 2018-12-12 2022-01-27 Sakai Display Products Corporation Micro led device, and method for manufacturing micro led device
US11380252B2 (en) 2018-12-21 2022-07-05 Lumiode, Inc. Addressing for emissive displays
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
JPWO2020136848A1 (ja) * 2018-12-27 2021-11-04 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020136846A1 (ja) * 2018-12-27 2021-11-04 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020142208A1 (en) * 2019-01-02 2020-07-09 Lumiode, Inc. System and method of fabricating display structures
DE102019100521A1 (de) * 2019-01-10 2020-07-16 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
DE102019107030A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische halbleitervorrichtung mit einer vielzahl von bildelementen und trennelementen und verfahren zur herstellung der optoelektronischen halbleitervorrichtung
US20220216371A1 (en) * 2019-03-22 2022-07-07 Sakai Display Products Corporation Micro led ultraviolet radiation source
WO2020255347A1 (ja) * 2019-06-20 2020-12-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020255348A1 (ja) * 2019-06-20 2020-12-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
KR102158510B1 (ko) * 2019-07-17 2020-09-22 연세대학교 산학협력단 전이금속 화합물 트랜지스터가 집적된 발광다이오드 및 이의 제조방법
JP7428919B2 (ja) 2019-07-25 2024-02-07 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
WO2021087109A1 (en) 2019-10-29 2021-05-06 Cree, Inc. Texturing for high density pixelated-led chips
US11404473B2 (en) 2019-12-23 2022-08-02 Lumileds Llc III-nitride multi-wavelength LED arrays
US11923398B2 (en) 2019-12-23 2024-03-05 Lumileds Llc III-nitride multi-wavelength LED arrays
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US12040432B2 (en) 2020-10-30 2024-07-16 Lumileds Llc Light emitting diode devices with patterned TCO layer including different thicknesses
US11631786B2 (en) 2020-11-12 2023-04-18 Lumileds Llc III-nitride multi-wavelength LED arrays with etch stop layer
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
US11424287B2 (en) 2020-12-17 2022-08-23 Uif (University Industry Foundation), Yonsei University Light emitting diode integrated with transition metal dichalcogenide transistor and method for manufacturing the same
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147087A (en) * 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor light emitting display device
US4774205A (en) * 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
EP0410695B1 (en) * 1989-07-25 2001-10-24 Nippon Sheet Glass Co., Ltd. Light-emitting device
US5910706A (en) * 1996-12-18 1999-06-08 Ultra Silicon Technology (Uk) Limited Laterally transmitting thin film electroluminescent device
US5789766A (en) * 1997-03-20 1998-08-04 Motorola, Inc. Led array with stacked driver circuits and methods of manfacture
US5893721A (en) * 1997-03-24 1999-04-13 Motorola, Inc. Method of manufacture of active matrix LED array
TW398084B (en) 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
JP2000022128A (ja) * 1998-07-06 2000-01-21 Murata Mfg Co Ltd 半導体発光素子、および光電子集積回路素子
US6242324B1 (en) * 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP2001249626A (ja) * 2000-03-03 2001-09-14 Sharp Corp 表示装置および表示装置の製造方法
JP2001339060A (ja) 2000-05-29 2001-12-07 Kyocera Corp 半導体発光装置
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP3906654B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
US20020153529A1 (en) 2001-04-24 2002-10-24 Jin-Shown Shie LED array with optical isolation structure and method of manufacturing the same
JP2003078127A (ja) 2001-08-31 2003-03-14 Kyocera Corp 半導体装置およびその製造方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
US6759262B2 (en) * 2001-12-18 2004-07-06 Agilent Technologies, Inc. Image sensor with pixel isolation system and manufacturing method therefor
JP2003345267A (ja) * 2002-05-30 2003-12-03 Canon Inc 表示装置及びその製造方法
GB0219771D0 (en) * 2002-08-24 2002-10-02 Koninkl Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuit elements
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
JP4848638B2 (ja) 2005-01-13 2011-12-28 ソニー株式会社 半導体素子の形成方法および半導体素子のマウント方法
JP4992282B2 (ja) * 2005-06-10 2012-08-08 ソニー株式会社 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
MX2008011275A (es) 2006-03-10 2008-11-25 Stc Unm Crecimiento pulsado de nanoalambres de gan y aplicaciones en materiales y dispositivos de substrato semiconductor de nitruros del grupo iii.
CN101443887B (zh) * 2006-03-10 2011-04-20 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
JP4899675B2 (ja) * 2006-07-12 2012-03-21 ソニー株式会社 実装方法、電子機器の製造方法および発光ダイオードディスプレイの製造方法
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP4535053B2 (ja) * 2006-10-12 2010-09-01 ソニー株式会社 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器
JP2008124376A (ja) * 2006-11-15 2008-05-29 Canon Inc 素子基板の接続方法
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
EP2122695A4 (en) * 2007-03-08 2013-09-11 3M Innovative Properties Co NETWORK OF LUMINESCENT ELEMENTS
US8964020B2 (en) 2007-04-25 2015-02-24 Stc.Unm Solid-state microscope for selectively imaging a sample
JP2008277409A (ja) 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
US8809126B2 (en) * 2007-05-31 2014-08-19 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
KR100904588B1 (ko) 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US20090039375A1 (en) 2007-08-07 2009-02-12 Cree, Inc. Semiconductor light emitting devices with separated wavelength conversion materials and methods of forming the same
US8441018B2 (en) * 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
KR100877293B1 (ko) * 2007-08-31 2009-01-07 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US20100289037A1 (en) * 2008-01-15 2010-11-18 Shin Matsumoto Semiconductor device, manufacturing method thereof and display device
KR101496151B1 (ko) 2008-06-25 2015-02-27 삼성전자주식회사 산화물 다이오드를 이용한 디스플레이 장치
CN103022282B (zh) 2008-07-07 2016-02-03 格罗有限公司 纳米结构led
US8791470B2 (en) * 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
US9082673B2 (en) * 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8735797B2 (en) * 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
JP2010073841A (ja) * 2008-09-18 2010-04-02 Sony Corp 光学パッケージ素子、表示装置、および電子機器
KR101533817B1 (ko) 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101557362B1 (ko) 2008-12-31 2015-10-08 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
WO2010140370A1 (ja) * 2009-06-05 2010-12-09 住友化学株式会社 光デバイス、半導体基板、光デバイスの製造方法、および半導体基板の製造方法
CN102460740A (zh) * 2009-06-19 2012-05-16 住友化学株式会社 发光装置以及发光装置的制造方法
WO2010149027A1 (en) * 2009-06-22 2010-12-29 Industrial Technology Research Institute Light-emitting unit array, method for fabricating the same and projection apparatus
WO2011014490A2 (en) 2009-07-30 2011-02-03 3M Innovative Properties Company Pixelated led
JP5636655B2 (ja) * 2009-09-16 2014-12-10 富士ゼロックス株式会社 発光チップ、プリントヘッドおよび画像形成装置
FR2951875B1 (fr) * 2009-10-23 2012-05-18 Commissariat Energie Atomique Procede de fabrication d?un ecran a tres haute resolution utilisant une couche conductrice anisotropique et emissive
US8895958B2 (en) * 2009-12-01 2014-11-25 National University Corporation Hokkaido University Light emitting element and method for manufacturing same
US8557616B2 (en) 2009-12-09 2013-10-15 Nano And Advanced Materials Institute Limited Method for manufacturing a monolithic LED micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic LED micro-display
KR20120138805A (ko) * 2010-03-12 2012-12-26 샤프 가부시키가이샤 발광 장치의 제조 방법, 발광 장치, 조명 장치, 백라이트, 액정 패널, 표시 장치, 표시 장치의 제조 방법, 표시 장치의 구동 방법 및 액정 표시 장치
DE102010012711A1 (de) 2010-03-25 2011-09-29 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
KR101274068B1 (ko) * 2010-05-25 2013-06-12 서울대학교산학협력단 양자점 발광 소자 및 이를 이용한 디스플레이
JPWO2012008253A1 (ja) * 2010-07-14 2013-09-09 シャープ株式会社 微細な物体の配置方法、配列装置、照明装置および表示装置
TWI478319B (zh) * 2010-07-20 2015-03-21 Epistar Corp 整合式發光裝置及其製造方法
KR20130093115A (ko) * 2010-09-01 2013-08-21 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
US8389348B2 (en) * 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US8703587B2 (en) * 2011-07-15 2014-04-22 Technische Universitaet Braunschweig Carolo-Wilhelmina Method of manufacturing of a semi-conductor element and semi-conductor element
US9281388B2 (en) * 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US9087812B2 (en) * 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
US8350251B1 (en) * 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
KR101269053B1 (ko) * 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101347896B1 (ko) * 2012-06-26 2014-01-10 엘지디스플레이 주식회사 퀀텀 로드 발광 표시장치
KR101383551B1 (ko) * 2012-07-16 2014-04-10 엘지디스플레이 주식회사 퀀텀 로드 발광 표시장치

Also Published As

Publication number Publication date
JP2018097367A (ja) 2018-06-21
US9859330B2 (en) 2018-01-02
JP2016502123A (ja) 2016-01-21
US20150279902A1 (en) 2015-10-01
CN104704634B (zh) 2018-09-11
WO2014053445A1 (de) 2014-04-10
US10770506B2 (en) 2020-09-08
DE102012109460B4 (de) 2024-03-07
DE102012109460A1 (de) 2014-04-10
US20180090540A1 (en) 2018-03-29
CN104704634A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
JP6262745B2 (ja) 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
JP6099752B2 (ja) オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネント
US8241932B1 (en) Methods of fabricating light emitting diode packages
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
CN110168753B (zh) 具有发光二极管的光电器件
US8796665B2 (en) Solid state radiation transducers and methods of manufacturing
TWI452731B (zh) 光電半導體晶片及其製造方法
WO2016094422A1 (en) Wavelength converted semiconductor light emitting device
KR20100028654A (ko) 복수 개의 광전 소자들의 제조 방법 및 광전 소자
US20240274772A1 (en) Subpixel light emitting diodes for direct view display and methods of making the same
TW201806185A (zh) 形成用於發光器件之p型層之方法
TWI804685B (zh) 於圖案化模板及基板上之微米級發光二極體顯示器
KR101601995B1 (ko) 복사 방출 박막 반도체칩 및 그 제조 방법
KR20220152284A (ko) 금속 그리드를 포함하는 레이저 리프트-오프 처리 시스템
KR20130136260A (ko) 반도체 발광소자 패키지 및 그 제조방법
WO2023099709A1 (en) Epitaxially grown converter layer, optoelectronic arrangement and method for producing the same
EP2642538A1 (en) 3D LED structures
TW201444119A (zh) 無電極遮光的發光二極體及其製作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171214

R150 Certificate of patent or registration of utility model

Ref document number: 6262745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250