[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6130995B2 - エピタキシャル基板及び半導体装置 - Google Patents

エピタキシャル基板及び半導体装置 Download PDF

Info

Publication number
JP6130995B2
JP6130995B2 JP2012033655A JP2012033655A JP6130995B2 JP 6130995 B2 JP6130995 B2 JP 6130995B2 JP 2012033655 A JP2012033655 A JP 2012033655A JP 2012033655 A JP2012033655 A JP 2012033655A JP 6130995 B2 JP6130995 B2 JP 6130995B2
Authority
JP
Japan
Prior art keywords
layer
substrate
epitaxial growth
silicon
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012033655A
Other languages
English (en)
Other versions
JP2013171898A (ja
Inventor
洋志 鹿内
洋志 鹿内
博一 後藤
博一 後藤
憲 佐藤
憲 佐藤
篠宮　勝
勝 篠宮
慶太郎 土屋
慶太郎 土屋
和徳 萩本
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012033655A priority Critical patent/JP6130995B2/ja
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Priority to PCT/JP2013/000800 priority patent/WO2013125185A1/ja
Priority to US14/376,475 priority patent/US20150028457A1/en
Priority to CN201380009855.4A priority patent/CN104115258B/zh
Priority to DE112013000648.0T priority patent/DE112013000648B4/de
Priority to KR1020147023113A priority patent/KR102045727B1/ko
Priority to TW102105863A priority patent/TWI543238B/zh
Publication of JP2013171898A publication Critical patent/JP2013171898A/ja
Application granted granted Critical
Publication of JP6130995B2 publication Critical patent/JP6130995B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、エピタキシャル成長層を有するエピタキシャル基板及び半導体装置に関する。
窒化物半導体層を有する半導体装置において、シリコンやシリコンカーバイトなどの安価なシリコン系基板上に窒化物半導体層が形成されることが多い。例えば発光ダイオード（ＬＥＤ）の活性層や高電子移動度トランジスタ（ＨＥＭＴ）のチャネル層などの、半導体装置の機能層として機能する窒化物半導体層がシリコン系基板上に形成される。しかし、シリコン系基板と窒化物半導体層の格子定数は大きく異なる。このため、例えば、シリコン系基板と機能層との間にバッファ層を配置した構造が採用されている。
バッファ層や機能層などのエピタキシャル成長層は、窒化アルミニウム（ＡｌＮ）層と窒化ガリウム（ＧａＮ）層とを交互に複数積層した構造などの、ＡｌxＧａ1-xＮ／ＡｌyＧａ1-yＮ（ｘ＞ｙ）のヘテロ構造を複数積層した構造が、一般的に用いられている。なお、バッファ層とシリコン系基板との間にバッファ層よりも厚いＡｌＮ初期層が更に配置されることもある。
エピタキシャル成長層は、ＡｌＮ／ＧａＮのようなヘテロ構造を有するため、格子定数の差や熱膨張係数の差に起因して、外縁部から多くのクラックが入りやすい。
また、シリコン系基板上に窒化物半導体からなるエピタキシャル成長層を配置したエピタキシャル基板では、外縁部においてエピタキシャル成長層の膜厚が厚くなり、エピタキシャル成長層の「クラウン」が発生する。半導体装置として使用する中央部でシリコン系基板の反りとエピタキシャル成長層の応力が最適になるように、半導体装置の各層の厚みなどの条件が選択されている。このため、上記クラウンが発生すると、エピタキシャル成長層に生じる応力と基板の反りのバランスが崩れてエピタキシャル成長層に影響を与え、外縁部近傍のエピタキシャル成長層に亀甲模様のクラックなどが生じる。クラウン発生を防止するために、シリコン系基板の外縁部を面取りし、その上にエピタキシャル成長層を形成する方法などが提案されている（例えば、特許文献１参照）。
特開昭５９−２２７１１７号公報
一般的には「クラックフリー」と呼ばれるエピタキシャル基板においても、クラウンの発生に起因して外縁部から数ｍｍ程度の領域にはクラックが存在しているのが現状である。このクラックはデバイスの製造工程において伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることが懸念される。このため、完全にクラックフリーなエピタキシャル基板が望まれている。
上記要求を満たすために、本発明は、外縁部でのクラックの発生が抑制されたエピタキシャル基板及び半導体装置を提供することを目的とする。
本発明の一態様によれば、（イ）シリコン系基板と、（ロ）格子定数及び熱膨張係数が互いに異なる第１及び第２の窒化物半導体層が交互に積層された構造を有し、第１及び第２の窒化物半導体層のそれぞれの膜厚が端部から主面の中央部に向けて徐々に厚く形成され、構造の外縁部において膜厚が外縁に向けて徐々に薄くなるようにシリコン系基板上に配置されることにより、外縁部において膜厚が厚くなるクラウンの発生を防止されたエピタキシャル成長層とを備えるエピタキシャル基板が提供される。
本発明の他の態様によれば、（イ）シリコン系基板と、（ロ）格子定数及び熱膨張係数が互いに異なる第１及び第２の窒化物半導体層が交互に積層された構造を有し、第１及び第２の窒化物半導体層のそれぞれの膜厚が端部から主面の中央部に向けて徐々に厚く形成され、構造の外縁部において膜厚が外縁に向けて徐々に薄くなるようにシリコン系基板上に配置されることにより、外縁部において膜厚が厚くなるクラウンの発生を防止されたエピタキシャル成長層と、（ハ）エピタキシャル成長層上に配置された、窒化物半導体からなる機能層とを備える半導体装置が提供される。
本発明によれば、外縁部でのクラックの発生が抑制されたエピタキシャル基板及び半導体装置を提供できる。
本発明の第１の実施形態に係るエピタキシャル基板の構造を示す模式的な断面図であり、図１（ａ）は全体図、図１（ｂ）及び図１（ｃ）は端部の拡大図である。 比較例のエピタキシャル基板の外縁部の構造を示す模式的な断面図である。 比較例のエピタキシャル成長層の外縁部における表面写真である。 材料毎の熱膨張係数を比較したグラフである。 本発明の第１の実施形態に係るエピタキシャル基板の外縁部の構造を示す模式的な断面図である。 本発明の第１の実施形態に係るエピタキシャル成長層の外縁部における表面写真である。 本発明の第１の実施形態に係るエピタキシャル基板のエピタキシャル成長層の外縁部における膜厚分布の例を示すグラフである。 本発明の第１の実施形態に係るエピタキシャル基板のエピタキシャル成長層の外縁部における膜厚分布の例を示す表である。 本発明の第１の実施形態に係るエピタキシャル基板の製造方法の例を説明するための模式図であり、図９（ａ）は平面図、図９（ｂ）は断面図である。 本発明の第１の実施形態に係るエピタキシャル基板を用いた半導体装置の構造例を示す模式的な断面図である。 図１０に示した半導体装置の１ユニット分の構造例を示す模式的な断面図である。 本発明の第１の実施形態に係るエピタキシャル基板を用いた半導体装置の他の構造例を示す模式的な断面図である。 図１２に示した半導体装置の１ユニット分の構造例を示す模式的な断面図である。 本発明の第２の実施形態に係るエピタキシャル基板の構造を示す模式的な断面図である。 本発明の第３の実施形態に係るエピタキシャル基板の構造を示す模式的な断面図である。
次に、図面を参照して、本発明の第１乃至第３の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す第１乃至第３の実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
（第１の実施形態）
本発明の第１の実施形態に係るエピタキシャル基板１０は、図１（ａ）に示すように、シリコン系基板１１と、外縁部において膜厚が徐々に薄くなるようにシリコン系基板１１上に配置されたエピタキシャル成長層１２とを備える。つまり、エピタキシャル成長層１２は、図１（ａ）に示したように、外縁部（端部）の膜厚方向に沿った切断面の外縁の形状が凸円弧状である。また、エピタキシャル成長層１２は、格子定数及び熱膨張係数が互いに異なる第１の窒化物半導体層１２１と第２の窒化物半導体層１２２が交互に積層されたバッファ層の構造を有する。
図１（ａ）に示したエピタキシャル基板１０上に窒化物半導体からなる機能層を形成することにより、半導体装置が製造される。例えば、エピタキシャル成長層１２をバッファ層とした半導体装置を実現可能である。なお、半導体装置を製造するためにバッファ層上に形成した窒化物半導体からなる機能層もエピタキシャル成長層１２に含まれる。
エピタキシャル成長層１２の端部は、例えば図１（ｂ）に示すように、膜厚の減少率が外側ほど大きいように膜厚が徐々に薄くなる。或いは図１（ｃ）に示すように、エピタキシャル成長層１２の端部は徐々に薄くなる。なお、図１（ｂ）、図１（ｃ）では、エピタキシャル成長層１２が、バッファ層上にＧａＮ層とＡｌＧａＮ層を積層した構造である例を示した。エピタキシャル成長層１２を構成する各層の膜厚の比率は端部近傍と中央部とで、ほとんど違いはない。なお、「中央部」は、半導体デバイスとして使用される、エピタキシャル成長層１２の端部より内側の部分である。
図１（ａ）に示したエピタキシャル基板では、エピタキシャル成長層１２の端部がシリコン系基板１１の端部よりも内側にあり、第１及び第２の窒化物半導体層１２１、１２２のそれぞれの膜厚が端部から中央部に向けて徐々に厚く形成されている。つまり、エピタキシャル成長層１２はシリコン系基板１１の主面１１０の中央領域上に配置され、且つ中央領域の周囲を囲む主面１１０の外周領域上に配置されていない。このため、外周領域においてシリコン系基板１１の主面が露出している。第１及び第２の窒化物半導体層１２１、１２２は、例えばＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦１−ｘ−ｙ≦１）からなる窒化物半導体からなる。
シリコン系基板１１は、例えばシリコン（Ｓｉ）基板やシリコンカーバイト（ＳｉＣ）基板などである。図１（ａ）に示したようにシリコン系基板１１の外縁部は、端部に近づくほど膜厚が薄くなるように面取りされている。
一般的に、シリコン系基板上に窒化物半導体からなるエピタキシャル膜を成長させた場合は、図２に示すように、シリコン系基板１１Ａの外縁部でエピタキシャル成長層１２Ａの膜厚が厚くなってクラウン１３が発生する。図２に示した比較例は、エピタキシャル成長層１２Ａとしてバッファ層、ＧａＮ層及びＡｌＧａＮバリア層を積層した構造である。既に説明したように、クラウン１３の発生によってエピタキシャル基板にクラックが生じる。図２に符号Ａで示したエピタキシャル成長層１２Ａの外縁部の表面写真を、図３に示す。図３に示すように、エピタキシャル成長層１２Ａにはすじ状のクラックが発生している。
図４に、材料毎の熱膨張係数を比較したグラフを示す。図４は、各半導体材料における温度と線熱膨張係数αとの関係を示す。１０００Ｋ以上では、各材料の熱膨張係数の関係はＳｉ＜ＧａＮ＜ＡｌＮであり、格子定数の関係はＡｌＮ（ａ軸）＜ＧａＮ（ａ軸）＜Ｓｉ（（１１１）面）である。シリコン、ＡｌＮ及びＧａＮで格子定数や熱膨張係数などに差があるため、これらの材料を、例えばシリコン系基板の温度を１０００Ｋ以上の高温にして積層した場合には図３に示すようなクラックが発生しやすい。
図２に示した比較例と比較するために、図１（ａ）に示したエピタキシャル基板１０の外縁部の状態について以下に説明する。図５に符号Ｂで示したエピタキシャル成長層１２の外縁部の表面写真を、図６に示す。図６に示すように、シリコン系基板１１にはクラックが発生していない。このときのシリコン系基板１１の中央領域におけるエピタキシャル成長層１２の膜厚は６μｍである。つまり、膜厚が６μｍのエピタキシャル成長層１２を形成した場合に、エピタキシャル成長層１２の外縁部においてシリコン系基板１１にクラックが発生していないことが確認された。
上記のように、外縁部において膜厚が徐々に薄くなるようにエピタキシャル成長層１２を形成することによって、シリコン系基板１１の外縁部においてエピタキシャル成長層１２のクラウンが発生しない。これにより、シリコン系基板１１でのクラックの発生やエピタキシャル成長層１２の剥離が抑制される。
図７に、外縁部におけるエピタキシャル成長層１２の膜厚分布の例を示す。図７の縦軸はエピタキシャル成長層１２の膜厚であり、横軸はエピタキシャル成長層１２の外縁部の端から中央領域に向かってシリコン系基板１１の主面１１０に沿った距離である。なお、エピタキシャル成長層１２として、シリコン系基板１１上にバッファ層及びＧａＮ層を積層した。図７において、「ＧａＮ−ＯＦ」及び「バッファ−ＯＦ」が基板のオリフラに近い側（以下において「オフ側」という。）のＧａＮ層及びバッファ層の膜厚を示し、「ＧａＮ−Ｔｏｐ」及び「バッファ−Ｔｏｐ」が基板のオリフラから遠い側（以下において「トップ側」という。）のＧａＮ層及びバッファ層の膜厚を示す。図８に、トップ側におけるバッファ層、ＧａＮ層、及びバッファ層とＧａＮ層のトータルの膜厚の変化量を示す。
既に述べたように、外側に向かってエピタキシャル成長層１２の膜厚は徐々に薄くなり、外側ほど膜厚の減少率は大きい。例えば、外縁部の端から２０ｍｍにおける中央領域のエピタキシャル成長層１２の膜厚を１００％とした場合に、外縁部の端からの距離が３ｍｍの領域では９０％程度、外縁部の端からの距離が１ｍｍの領域では７０％程度、外縁部の端からの距離が０．５ｍｍの領域では５０％程度の膜厚であるように、エピタキシャル成長層１２が形成されている。
エピタキシャル成長層１２の膜厚が厚いほど、エピタキシャル基板１０にクラックが発生しやすい。このため、エピタキシャル成長層１２の中央部における膜厚が例えば５μｍ以上の場合に、外縁部においてエピタキシャル成長層１２の膜厚を徐々に薄くすることよってクラック発生を低減する効果が顕著である。
また、エピタキシャル成長層１２の直径が大きい場合ほど、外縁部においてクラックが発生しやすい。このため、例えば、エピタキシャル基板１０の直径が１２５ｍｍ以上である場合に、エピタキシャル成長層１２の膜厚を徐々に薄くすることよるクラック発生の抑制効果が大きい。
図１（ａ）に示したエピタキシャル基板１０は、例えば図９（ａ）、図９（ｂ）に示す製造方法などによって製造可能である。即ち、シリコン系基板１１の主面１１０の外周領域上に、外周に沿って環状のリング１００を配置する。リング１００は、例えばシリコンからなる。リング１００が配置されたシリコン系基板１１の主面１１０上に、有機金属気相成長（ＭＯＣＶＤ）法等のエピタキシャル成長法を用いてエピタキシャル成長層１２を形成する。その後、シリコン系基板１１からリング１００を除去することにより、図１（ａ）に示したエピタキシャル基板１０が完成する。エピタキシャル成長中にリング１００が配置されていたシリコン系基板１１の外周領域にはエピタキシャル成長層１２が形成されず、シリコン系基板１１の表面が露出する。
バッファ層としてのエピタキシャル成長層１２の最適な構造はＡｌＮ層とＧａＮ層を交互に積層した構造であり、９００℃以上、例えば１３５０℃に設定されたシリコン系基板１１上にエピタキシャル成長層１２を形成する。
以上に説明したように、本発明の第１の実施形態に係るエピタキシャル基板１０によれば、外縁部でエピタキシャル成長層１２の膜厚が厚くなってクラウンが発生することが防止され、クラックの発生やエピタキシャル膜の剥離などを抑制できる。このようにエピタキシャル基板１０はクラックの発生がないクラックフリー基板であるため、エピタキシャル成長中にクラックが発生し、原料ガスとシリコン系基板が反応してしまう現象（メルトバックエッチング）も抑制される。
更に、エピタキシャル基板１０では外縁部のエピタキシャル成長層１２の膜厚が薄いため、シリコン系基板１１、エピタキシャル成長層１２を構成する第１の窒化物半導体層１２１及び第２の窒化物半導体層１２２の熱膨張係数の差によって端部から生じる応力も弱く、エピタキシャル基板１０の反りの制御が容易になる。例えば、図２に示した比較例と比較した場合に、エピタキシャル成長層１２の膜厚が同じ場合には応力に依存する反り量は小さい。また、反り量を同じにする場合には、エピタキシャル成長層１２を厚く成長させることができる。
図１０に、エピタキシャル基板１０を用いてＨＥＭＴを形成した例を示す。即ち、図１０に示した半導体装置は、キャリア供給層２２、及びキャリア供給層２２とヘテロ接合を形成するキャリア走行層２１を積層した構造の機能層２０を有する。バンドギャップエネルギーが互いに異なる窒化物半導体からなるキャリア走行層２１とキャリア供給層２２間の界面にヘテロ接合面が形成され、ヘテロ接合面近傍のキャリア走行層２１に電流通路（チャネル）としての二次元キャリアガス層２３が形成される。
図１０に示した半導体装置のバッファ層１２０は、例えばＡｌＮからなる第１のサブレイヤー（第１の副層）とＧａＮからなる第２のサブレイヤー（第２の副層）とを交互に積層した多層構造バッファである。
バッファ層１２０上に配置されたキャリア走行層２１は、例えば不純物が添加されていないノンドープＧａＮを、ＭＯＣＶＤ法等によりエピタキシャル成長させて形成する。ノンドープとは、不純物が意図的に添加されていないことを意味する。
ここで、端部におけるバッファ層１２０の厚みの中央部に対する変化の割合が、端部におけるキャリア走行層２１の厚みの中央部に対する変化の割合との比率の±５％以内でほぼ等しく、バッファ層１２０とキャリア走行層２１に関して同等の割合で端部の厚みが変化していることが好ましい。なお、キャリア走行層２１の変化の割合がバッファ層１２０の変化の割合より大きくてもよい。
キャリア走行層２１上に配置されたキャリア供給層２２は、キャリア走行層２１よりもバンドギャップが大きく、且つキャリア走行層２１より格子定数の小さい窒化物半導体からなる。キャリア供給層２２としてノンドープのＡｌxＧａ1-xＮが採用可能である。
キャリア供給層２２は、ＭＯＣＶＤ法等によるエピタキシャル成長によってキャリア走行層２１上に形成される。キャリア供給層２２とキャリア走行層２１は格子定数が異なるため、格子歪みによるピエゾ分極が生じる。このピエゾ分極とキャリア供給層２２の結晶が有する自発分極により、ヘテロ接合付近のキャリア走行層２１に高密度のキャリアが生じ、電流通路（チャネル）としての二次元キャリアガス層２３が形成される。
図１０に示すように、機能層２０上にソース電極３１、ドレイン電極３２及びゲート電極３３が形成される。ソース電極３１及びドレイン電極３２は、機能層２０と低抵抗接触（オーミック接触）可能な金属により形成される。例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）などがソース電極３１及びドレイン電極３２に採用可能である。或いはＴｉとＡｌの積層体として、ソース電極３１及びドレイン電極３２は形成される。ソース電極３１とドレイン電極３２間に配置されるゲート電極３３には、例えばニッケル金（ＮｉＡｕ）などが採用可能である。ソース電極３１、ドレイン電極３２及びゲート電極３３はエピタキシャル成長層中央部にのみ形成される。
その後、図１１に示すように、半導体装置の１ユニット分にダイシングしてチップが製造される。
上記では、エピタキシャル基板１０を用いた半導体装置がＨＥＭＴである例を示したが、エピタキシャル基板１０を用いて電界効果トランジスタ（ＦＥＴ）などの他の構造のトランジスタを形成してもよい。
また、エピタキシャル基板１０を用いてＬＥＤなどの発光装置を製造してもよい。図１２に示した発光装置は、ｎ型クラッド層４１、活性層４２及びｐ型クラッド層４３を積層したダブルへテロ接合構造の機能層４０を、バッファ層１２０上に配置した例である。
ｎ型クラッド層４１は、例えばｎ型不純物がドーピングされたＧａＮ膜などである。図１３に示すように、ｎ型クラッド層４１にはｎ側電極４１０が接続されており、発光装置の外部の負電源から電子がｎ側電極４１０に供給される。これにより、ｎ型クラッド層４１から活性層４２に電子が供給される。
ｐ型クラッド層４３は、例えばｐ型不純物がドーピングされたＡｌＧａＮ膜である。ｐ型クラッド層４３にはｐ側電極４３０が接続されており、発光装置の外部の正電源から正孔（ホール）がｐ側電極４３０に供給される。これにより、ｐ型クラッド層４３から活性層４２に正孔が供給される。
活性層４２は、例えばノンドープのＩｎＧａＮ膜である。図１２及び図１３では活性層４２を単層として図示しているが、活性層４２はバリア層とそのバリア層よりバンドギャップが小さい井戸層が交互に配置された多重量子井戸（ＭＱＷ）構造を有する。ただし、活性層４２を１つの層で構成することもできる。また、活性層４２に、ｐ型或いはｎ型の導電型不純物をドーピングしてもよい。ｎ型クラッド層４１から供給された電子とｐ型クラッド層４３から供給された正孔とが活性層４２で再結合して、光が発生する。
上記のように、図１（ａ）に示したエピタキシャル基板１０を用いて、種々の機能層を有する半導体装置を実現できる。
（第２の実施形態）
本発明の第２の実施形態に係るエピタキシャル基板１０は、図１４に示すように、エピタキシャル成長層１２の端部が、シリコン系基板１１の端部の面取りされた領域上に位置している。その他の点は、図１（ａ）に示した第１の実施形態と同様である。
図１４に示したエピタキシャル基板１０では、面取りにより形成されるシリコン系基板１１内側の角部及びその近傍において、エピタキシャル成長層１２の下地であるシリコン系基板１１の形状に影響されて、エピタキシャル成長層１２の各層の膜厚がその周辺に比べて若干厚くなる。しかし、エピタキシャル成長層１２各層の膜厚は、面取りにより形成される角部の上方から端部に向かって徐々に薄くなる。なお、面取りにより形成される角部よりも内側、即ちシリコン系基板１１の面取りされていない領域上においても、端部に向かってエピタキシャル成長層１２の各層の膜厚が徐々に薄くなっていることが好ましい。
他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。
（第３の実施形態）
本発明の第３の実施形態に係るエピタキシャル基板１０は、図１５に示すように、エピタキシャル成長層１２の端部がシリコン系基板１１の端部よりも外側に伸びている。その他の点は、図１（ａ）に示した第１の実施形態と同様である。
図１５に示したエピタキシャル基板１０では、シリコン系基板１１の端部と面取りにより形成される角部及びこれらの近傍において、エピタキシャル成長層１２の下地であるシリコン系基板１１の形状に影響されて、エピタキシャル成長層１２の各層の膜厚がその周辺に比べて若干厚くなる。しかし、エピタキシャル成長層１２は、シリコン系基板１１の端部及び角部の上方からエピタキシャル成長層１２の端部に向かって徐々に薄くなる。なお、面取りにより形成される角部よりも内側、即ちシリコン系基板１１の面取りされていない領域上においても、端部に向かってエピタキシャル成長層１２の各層の膜厚が徐々に薄くなっていることが好ましい。
他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。
（その他の実施形態）
上記のように、本発明は第１乃至第３の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、図１（ａ）に示した実施形態では端部が面取りされたシリコン系基板１１を使用する例を示したが、シリコン系基板１１の端部が面取りされていなくてもよい。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１０…エピタキシャル基板
１１…シリコン系基板
１２…エピタキシャル成長層
１３…クラウン
２０…機能層
２１…キャリア走行層
２２…キャリア供給層
２３…二次元キャリアガス層
３１…ソース電極
３２…ドレイン電極
３３…ゲート電極
４０…機能層
４１…ｎ型クラッド層
４２…活性層
４３…ｐ型クラッド層
１００…リング
１１０…主面
１２０…バッファ層
１２１…第１の窒化物半導体層
１２２…第２の窒化物半導体層
４１０…ｎ側電極
４３０…ｐ側電極

Claims (4)

  1. シリコン系基板と、
    格子定数及び熱膨張係数が互いに異なる第１及び第２の窒化物半導体層が交互に積層された構造を有し、前記第１及び第２の窒化物半導体層のそれぞれの膜厚が端部から主面の中央部に向けて徐々に厚く形成され、前記構造の外縁部において膜厚が外縁に向けて徐々に薄くなるように前記シリコン系基板上に配置されることにより、前記外縁部において膜厚が厚くなるクラウンの発生を防止されたエピタキシャル成長層と
    を備えることを特徴とするエピタキシャル基板。
  2. 前記エピタキシャル成長層の端部が、前記シリコン系基板の端部よりも内側にあることを特徴とする請求項１に記載のエピタキシャル基板。
  3. 前記シリコン系基板の外縁部が、端部に近づくほど膜厚が薄くなるように面取りされており、前記エピタキシャル成長層の端部が前記シリコン系基板の面取りされた領域上に位置していることを特徴とする請求項１又は２に記載のエピタキシャル基板。
  4. 請求項１乃至３のいずれか１項に記載されたエピタキシャル基板と、
    前記エピタキシャル成長層上に配置された、窒化物半導体からなる機能層と
    を備えることを特徴とする半導体装置。
JP2012033655A 2012-02-20 2012-02-20 エピタキシャル基板及び半導体装置 Active JP6130995B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012033655A JP6130995B2 (ja) 2012-02-20 2012-02-20 エピタキシャル基板及び半導体装置
US14/376,475 US20150028457A1 (en) 2012-02-20 2013-02-14 Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
CN201380009855.4A CN104115258B (zh) 2012-02-20 2013-02-14 外延基板、半导体装置及半导体装置的制造方法
DE112013000648.0T DE112013000648B4 (de) 2012-02-20 2013-02-14 Epitaktisches Substrat, Halbleitervorrichtung, und Verfahren zur Herstellung einer Halbleitervorrichtung
PCT/JP2013/000800 WO2013125185A1 (ja) 2012-02-20 2013-02-14 エピタキシャル基板、半導体装置及び半導体装置の製造方法
KR1020147023113A KR102045727B1 (ko) 2012-02-20 2013-02-14 에피택셜 기판, 반도체 장치 및 반도체 장치의 제조방법
TW102105863A TWI543238B (zh) 2012-02-20 2013-02-20 An epitaxial substrate, a semiconductor device, and a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012033655A JP6130995B2 (ja) 2012-02-20 2012-02-20 エピタキシャル基板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2013171898A JP2013171898A (ja) 2013-09-02
JP6130995B2 true JP6130995B2 (ja) 2017-05-17

Family

ID=49005384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012033655A Active JP6130995B2 (ja) 2012-02-20 2012-02-20 エピタキシャル基板及び半導体装置

Country Status (7)

Country Link
US (1) US20150028457A1 (ja)
JP (1) JP6130995B2 (ja)
KR (1) KR102045727B1 (ja)
CN (1) CN104115258B (ja)
DE (1) DE112013000648B4 (ja)
TW (1) TWI543238B (ja)
WO (1) WO2013125185A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123866B2 (en) 2013-09-26 2015-09-01 Seoul Viosys Co., Ltd. Light emitting device having wide beam angle and method of fabricating the same
JP6157381B2 (ja) 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP6261388B2 (ja) 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法
JP6261523B2 (ja) * 2015-01-08 2018-01-17 信越半導体株式会社 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
JP2018006575A (ja) * 2016-07-01 2018-01-11 株式会社ディスコ 積層ウエーハの加工方法
FR3055064B1 (fr) * 2016-08-11 2018-10-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
US10388518B2 (en) * 2017-03-31 2019-08-20 Globalwafers Co., Ltd. Epitaxial substrate and method of manufacturing the same
JP2019067786A (ja) 2017-09-28 2019-04-25 株式会社東芝 高出力素子
JP7147416B2 (ja) 2018-09-26 2022-10-05 信越半導体株式会社 エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
CN113990940B (zh) * 2021-08-30 2023-06-09 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法
CN113981532A (zh) * 2021-08-30 2022-01-28 华灿光电（浙江）有限公司 用于碳化硅外延生长的基底以及基底的制造方法
JP7207588B1 (ja) 2022-03-10 2023-01-18 信越半導体株式会社 Ｉｉｉ族窒化物半導体ウエーハ及びその製造方法
JP2023166655A (ja) * 2022-05-10 2023-11-22 信越半導体株式会社 エピタキシャルウェーハ

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227117A (ja) * 1983-06-08 1984-12-20 Nec Corp 半導体装置
US4925809A (en) * 1987-05-23 1990-05-15 Osaka Titanium Co., Ltd. Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH04129267A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
JP3211604B2 (ja) * 1995-02-03 2001-09-25 株式会社日立製作所 半導体装置
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
WO1998013881A1 (fr) * 1996-09-24 1998-04-02 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur et son procede de production
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
JP3395696B2 (ja) * 1999-03-15 2003-04-14 日本電気株式会社 ウェハ処理装置およびウェハ処理方法
US6267649B1 (en) * 1999-08-23 2001-07-31 Industrial Technology Research Institute Edge and bevel CMP of copper wafer
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
JP4162892B2 (ja) * 2002-01-11 2008-10-08 日鉱金属株式会社 半導体ウェハおよびその製造方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
KR100513920B1 (ko) * 2003-10-31 2005-09-08 주식회사 시스넥스 화학기상증착 반응기
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4826703B2 (ja) * 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
JP2006173354A (ja) * 2004-12-15 2006-06-29 Canon Inc Ｓｏｉ基板の製造方法
JP4780993B2 (ja) * 2005-03-31 2011-09-28 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP4849296B2 (ja) * 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
JP2007059595A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
JP4945185B2 (ja) * 2006-07-24 2012-06-06 株式会社東芝 結晶成長方法
US7755103B2 (en) * 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
ATE546568T1 (de) * 2006-12-08 2012-03-15 Saint Gobain Cristaux & Detecteurs Verfahren zur herstellung eines nitrid- einkristalls durch epitaktisches aufwachsen auf ein substrat unter verhinderung von wachstum an den substraträndern
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP4232837B2 (ja) * 2007-03-28 2009-03-04 住友電気工業株式会社 窒化物半導体発光素子を作製する方法
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
CN101689484B (zh) * 2007-07-10 2012-02-15 Nxp股份有限公司 失配衬底上的单晶生长
JP4514063B2 (ja) * 2007-08-30 2010-07-28 古河電気工業株式会社 Ｅｄ型インバータ回路および集積回路素子
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
US7833907B2 (en) * 2008-04-23 2010-11-16 International Business Machines Corporation CMP methods avoiding edge erosion and related wafer
JP5151674B2 (ja) * 2008-05-19 2013-02-27 信越半導体株式会社 エピタキシャルウエーハの製造方法
KR20110036889A (ko) * 2008-06-27 2011-04-12 파나소닉 주식회사 압전체 소자와 그 제조 방법
US7875534B2 (en) * 2008-07-21 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Realizing N-face III-nitride semiconductors by nitridation treatment
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
JP5477685B2 (ja) * 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP5537197B2 (ja) * 2010-03-12 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2011161975A1 (ja) * 2010-06-25 2013-08-19 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP2015018960A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201401337A (zh) 2014-01-01
CN104115258A (zh) 2014-10-22
KR102045727B1 (ko) 2019-11-18
WO2013125185A1 (ja) 2013-08-29
KR20140125388A (ko) 2014-10-28
US20150028457A1 (en) 2015-01-29
DE112013000648B4 (de) 2023-09-28
DE112013000648T5 (de) 2015-04-16
TWI543238B (zh) 2016-07-21
JP2013171898A (ja) 2013-09-02
CN104115258B (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
JP6130995B2 (ja) エピタキシャル基板及び半導体装置
TWI476947B (zh) An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer
US8772831B2 (en) III-nitride growth method on silicon substrate
JP5048076B2 (ja) 電流拡散層を含む発光ダイオードの製造方法
US8530935B2 (en) Semiconductor device with buffer layer for mitigating stress exerted on compound semiconductor layer
US20130140525A1 (en) Gallium nitride growth method on silicon substrate
US8044409B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
JP5163045B2 (ja) エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法
JP2010232293A (ja) 半導体装置
JP2012064956A (ja) 半導体素子
US8405067B2 (en) Nitride semiconductor element
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP5412093B2 (ja) 半導体ウェハ製造方法及び半導体装置製造方法
US20120168771A1 (en) Semiconductor element, hemt element, and method of manufacturing semiconductor element
JP5934575B2 (ja) 窒化物半導体装置の製造方法
US20140077239A1 (en) Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP2008071910A (ja) 窒化物半導体発光ダイオード素子およびその製造方法
JP2015070252A (ja) 半導体装置、半導体装置の製造方法及びウェハ
KR20140031000A (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
JP2010177416A (ja) 窒化物半導体装置
JP5956616B2 (ja) 窒化物半導体ショットキダイオード
KR20150085950A (ko) 다중양자우물 구조 활성층을 포함하는 발광다이오드 및 이의 제조방법
JP2013128103A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
WO2015005083A1 (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法
JP2015222816A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6130995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250