[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5477685B2 - 半導体ウェーハ及び半導体素子及びその製造方法 - Google Patents

半導体ウェーハ及び半導体素子及びその製造方法 Download PDF

Info

Publication number
JP5477685B2
JP5477685B2 JP2009069149A JP2009069149A JP5477685B2 JP 5477685 B2 JP5477685 B2 JP 5477685B2 JP 2009069149 A JP2009069149 A JP 2009069149A JP 2009069149 A JP2009069149 A JP 2009069149A JP 5477685 B2 JP5477685 B2 JP 5477685B2
Authority
JP
Japan
Prior art keywords
layer
buffer region
lattice constant
semiconductor
structure buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009069149A
Other languages
English (en)
Other versions
JP2010225703A (ja
Inventor
憲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009069149A priority Critical patent/JP5477685B2/ja
Priority to US12/721,788 priority patent/US8264001B2/en
Publication of JP2010225703A publication Critical patent/JP2010225703A/ja
Application granted granted Critical
Publication of JP5477685B2 publication Critical patent/JP5477685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Description

本発明は、基板上に化合物半導体をエピタキシャル成長させた半導体ウェーハ、及びこの半導体ウェーハで形成されたHEMT、MESFET、SBD(ショットキーバリアーダイオード)、LED(発光ダイオード)等の半導体素子、及びその製造方法に関する。
シリコンから成る基板(以下、シリコン基板と言う。)上に窒化物半導体をエピタキシャル成長させた半導体ウエーハは、特開2003-59948号公報(特許文献1)等に開示されている。シリコン基板はサファイア基板に比べて低コストであるという特長を有する。しかし、シリコン基板の線膨張係数は約4.70×10-6/K、窒化物半導体としてのGaNの線膨張係数は約5.59×10-6/Kであり、両者の間に比較的大きい線膨張係数の差がある。また、シリコンと窒化物半導体は格子定数が互いに相違する。なお、GaN以外の窒化物半導体も線膨張係数及び格子定数においてシリコン基板と相違する。
このため、シリコン基板上に窒化物半導体を形成すると、窒化物半導体に応力が加わり、ここにクラックや転位が発生し易い。この問題を解決するために上記特許公開公報の技術では、シリコン基板上にAlNからなる第1の層とGaNからなる第2の層とが交互に配置された多層構造バッファ領域が設けられ、このバッファ領域の上に半導体素子形成用の窒化物半導体領域がエピタキシャル成長されている。上記多層構造バッファ領域は良好な応力緩和効果を有するので、バッファ領域上に配置される半導体素子形成用の窒化物半導体領域のクラックや転位が減少する。
また、基板の上に窒化物半導体を厚くエピタキシャル成長させるとバッファ領域や半導体素子形成用の窒化物半導体に応力が生じるが、その応力によって半導体ウェーハに生じる反りを低減する例として引用文献2が開示されている。
引用文献2の半導体ウェーハは、引用文献1のバッファ領域を、複数の多層構造バッファ領域と、複数の多層構造バッファ領域の相互間に配置された単層構造バッファ領域とで構成している。
具体的には、AlNからなる第1の層とGaNからなる第2の層が交互に配置された多層構造バッファ領域が複数配置され、複数の多層構造バッファ領域の相互間に第2の層よりも厚く形成されたGaNからなる単層構造バッファ領域を配置する例が開示されている。
特開2003−59948号公報 特開2008−205117号公報
しかしながら、引用文献2において、AlNからなる第1の層を構成する材料の格子定数とGaNからなる単層構造バッファ領域を構成する格子定数との違いによる応力が単層構造バッファ領域内にピエゾ分極を生じさせ、単層構造バッファ領域を低抵抗化させてしまう。また、単層構造バッファ領域内に生じる窒素空孔による欠陥によって単層構造バッファ領域が低抵抗化してしまう。これらによって、厚く形成された単層構造バッファ領域内では横方向に電流が流れやすく、バッファ領域内に生じる寄生容量が大きくなるという問題がある。
従って、本発明の目的は、基板上に化合物半導体層を厚く形成することができ、バッファ領域内に生じる寄生容量を低減することができる半導体ウェーハ、半導体素子、及びその製造方法を提供することである。
上記課題を解決するために、本発明の半導体ウェーハは、
基板と、基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、
バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウェーハであって、バッファ領域は、第1の層と第2の層とが交互に複数配置された複数の多層構造バッファ領域と、複数の多層構造バッファ領域の相互間に配置された単層構造バッファ領域とから成り、第1の層は、基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、第2の層は、基板を構成する材料の格子定数と前記第1の層の格子定数との間の格子定数を有する化合物半導体から成り、単層構造バッファ領域は、第1及び第2の層よりも厚く形成され、且つ第1の層を構成する材料の格子定数と第2の層の格子定数との間の格子定数を有する化合物半導体から成ることを特徴とする。
また、上記課題を解決するために、本発明の半導体素子は、
基板と、基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域と、主半導体領域上に配置された電極とを有する半導体素子であって、バッファ領域は、第1の層と第2の層とが交互に複数配置された複数の多層構造バッファ領域と、複数の多層構造バッファ領域の相互間に配置された単層構造バッファ領域とから成り、第1の層は、基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、第2の層は、基板を構成する材料の格子定数と第1の層の格子定数との間の格子定数を有する化合物半導体から成り、単層構造バッファ領域は、第1及び第2の層よりも厚く形成され、且つ第1の層を構成する材料の格子定数と第2の層の格子定数との間の格子定数を有する化合物半導体から成ることを特徴とする。
また、上記課題を解決するために、本発明の半導体素子の製造方法は、
基板の一方の主面上に、化合物半導体で構成されたバッファ領域と、バッファ領域の上に化合物半導体で構成された主半導体領域と、主半導体領域の上に電極を形成する半導体素子の製造方法において、バッファ領域は、基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る第1の層と基板を構成する材料の格子定数と第1の層の格子定数との間の格子定数を有する化合物半導体から成る第2の層とが交互に複数配置された複数の多層構造バッファ領域を基板上に形成する第1の工程と、
複数の多層構造バッファ領域の上に、第1及び第2の層よりも厚く形成され、且つ第1の層を構成する材料の格子定数と第2の層の格子定数との間の格子定数を有する化合物半導体から成る単層構造バッファ領域を形成する第2の工程と、
単層構造バッファ領域の上に前記第1の層と前記第2の層とが交互に複数配置された複数の多層構造バッファ領域を形成する第3の工程と、
を有することを特徴とする。
本発明に従う半導体ウェーハ、半導体素子、及びその製造方法によれば、第1の層と第2の層が交互に複数積層された多層構造バッファ領域の間に多層構造バッファ領域を構成する第1の層及び第2の層よりも厚く形成され、且つ第1の層を構成する材料の格子定数と第2の層を構成する材料の格子定数との間の格子定数を有する化合物半導体から成る単層構造バッファ領域とすることによって、単層構造バッファ領域に生じる応力を低減して、またはバッファ領域の応力の緩和効果をゆるやかにして、単層構造バッファ領域に生じる応力によるピエゾ分極を抑制し、単層構造バッファ領域に生じる横方向の電流成分を抑制することで、バッファ領域内の寄生容量を低減することができる。
本発明の実施例1に従う半導体ウエーハを概略的に示す断面図である。 図1の半導体ウエーハを詳しく示す断面図である。 図1の半導体ウエーハに基づいて形成したHEMTを概略的に示す断面図である。 反りを説明するための主半導体領域及びバッファ領域の厚みと反りとの関係を示す図である。 本発明の実施例2に従う半導体ウエーハを概略的に示す断面図である。 本発明の実施例2に従う半導体ウエーハのバッファ領域における単層構造バッファ領域を構成する材料のAlの含有割合を変更した場合の一実施形態を示す。 本発明の実施例2に従う半導体ウエーハのバッファ領域における単層構造バッファ領域を構成する材料のAlの含有割合を変更した場合の他の実施形態を示す。 本発明の実施例3に従う半導体ウエーハを概略的に示す断面図である。
次に、図面を参照して本発明の実施形態に従う半導体ウェーハ、半導体素子及びその製造方法を説明する。
本発明の実施例1に従う半導体素子としての高電子移動度トランジスタ即ちHEMT(
High Electron Mobility Transistor )を形成するための半導体ウエーハ1は、図1に概略的に示すようにシリコンからなる基板2と、この基板2の一方の主面上に配置され且つ窒化物半導体で形成されたバッファ領域3と、バッファ領域3の上に配置され且つ窒化物半導体で形成された半導体素子形成用の主半導体領域4とを有する。この半導体ウエーハ1は複数個のHEMTを形成できる面積を有する。
基板2は例えば350〜1000μmの厚みを有し且つバッファ領域3及び主半導体領域4よりも大きい格子定数(例えば0.543nm)を有し且つバッファ領域3の線膨張係数(例えば5.60×10-6/K)及び主半導体領域4の線膨張係数(例えば5.59×10-6/K)よりも小さい線膨張係数(例えば4.70×10-6/K)を有する単結晶シリコンから成り、バッファ領域3及び主半導体領域4の成長基板としての機能と機械的支持基板としての機能とを有する。なお、この基板2に、必要に応じて導電型決定不純物を添加することができる。また、基板2をSiC等のシリコン化合物又はサファイア等で形成することもできる。
図1の半導体ウエーハ1をその厚み方向に拡大してバッファ領域3及び主半導体領域4を詳しく示した半導体ウエーハ1が図2に示されている。なお、図1及び図2における基板2及び各領域3,4の厚みは説明的に示されており、実際の厚みとは異なる。
バッファ領域3は、図2に示す第1及び第2の多層構造バッファ領域5,5′を有する。
第1及び第2の多層構造バッファ領域5,5′のそれぞれは、図2において斜線を付して示す第1の層6と第2の層7との交互積層体から成る。図2では第1の多層構造バッファ領域5が第1の層6と第2の層7とのペアを4個積層されたものから成り、第2の多層構造バッファ領域5′が第1の層6と第2の層7とのペアを2個積層されたものから成る。しかし、第1の多層構造バッファ領域5における第1の層6と第2の層7とのペア数、及び第2の多層構造バッファ領域5′における第1の層6と第2の層7とのペア数を任意に変えることができる。例えば、第2の多層構造バッファ領域5′における第1の層6と第2の層7とのペア数を第1の多層構造バッファ領域5におけるそのペア数と同一にすることもできる。但し、反りの最大値を小さくするために、第2の多層構造バッファ領域5′における第1の層6と第2の層7とのペア数を第1の多層構造バッファ領域5におけるそのペア数よりも少なくすることが望ましい。
第1の多層構造バッファ領域5における第1の層6と第2の層7とのペアの好ましい数は4〜50であり、第2の多層構造バッファ領域5′における第1の層6と第2の層7とのペアの好ましい数は2〜30である。第1の多層構造バッファ領域5における第1の層6と第2の層7とのペア数が4よりも少ない場合、又は第2の多層構造バッファ領域5′における第1の層6と第2の層7とのペア数が2よりも少ない場合、又は第1の多層構造バッファ領域5における第1の層6と第2の層7とのペア数が50よりも大きい場合、又は第2の多層構造バッファ領域5′における第1の層6と第2の層7とのペア数が30よりも大きい場合のいずれにおいても半導体ウエーハの反りの改善を良好に行うことができなくなる。
図2において、第1の多層構造バッファ領域5の厚みTaは第2の多層構造バッファ領域5′の厚みTa′よりも大きい。しかし、上記ペア数の変更に応じて厚みTa、Ta′を同一又は任意に調整することもできる。
第1の層6は基板2を構成する材料の格子定数よりも小さく比較的絶縁性の高い材料であり、例えば、アルミニウムの含有割合が第1の割合の窒化物半導体からなり
化学式 AlxMyGa1-x-yN
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
を満足する数値、
で示される窒化半導体材料から成る。即ち、第1の層6は、例えばAlN(窒化アルミニウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)及びAlInGaN(窒化ガリウム インジウム アルミニウム)から選択された窒化半導体材料から成る。なお、第1の層6に必要に応じてn型又はp型の導電型決定不純物をドープすることができる。第1の層6の厚さTdは0.5〜20nmであることが望ましい。第1の層6の厚さTdが0.5nmよりの薄い場合、及び20nmよりの厚い場合には、半導体ウエーハ1の反り及び主半導体領域4の結晶性の改善効果が低下する。本実施例では第1の層6がAlNから成り、この厚さTdは5nmに設定されている。
図2では全部の第1の層6が同一の材料(AlN)で形成されているが、複数の第1の層6を互いに異なる材料で形成することができる。また、図2では全部の第1の層6が同一の厚みに形成されているが、複数の第1の層6を互いに異なる厚みに形成することもできる。第1の層6の結晶軸a及びcの格子定数はシリコンから成る基板2の格子定数よりも小さい値(例えばa軸で0.311nm、c軸で0.498nm)である。また、第1の層61の線膨張係数は基板2の線膨張係数よりも大きい値(例えば5.64×10-6/K)である。
第1の層6の上に配置された第2の層7は、基板2を構成する材料の格子定数と第1の層6を構成する材料の格子定数との間の格子定数を有し、例えば、アルミニウムの含有割合が第2の割合(ゼロを含む)の窒化物半導体からなり、
化学式 AlaMbGa1-a-bN
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足させる数値、
で示される窒化物半導体材料から成る。即ち、第2の層7は、例えば、基板2を構成する材料の格子定数と第1の層6を構成する材料の格子定数との間の格子定数、または第1の層6を構成する材料よりも小さいバンドギャップを有する材料であり、第1の層6よりも比較的絶縁性の低い材料であり、例えば、
GaN(窒化ガリウム)、InGaN(窒化ガリウム インジウム)、AlInN(窒化インジウム アルミニウム)、第1の層よりもAlの含有率が小さいAlGaN(窒化ガリウム アルミニウム)及びAlInGaN(窒化ガリウム インジウム アルミニウム)から選択された窒化半導体材料から成る。なお、第2の層7に必要に応じてn型又はp型の導電型決定不純物をドープすることができる。第2の層7の厚みTeは1〜50nmであることが望ましい。第2の層7の厚みTeが1よりも薄い場合、及び50nmよりも厚い場合、半導体ウエーハの反り及び主半導体領域4の結晶性の改善効果が低下する。本実施例では第2の層7が第1の層6よりバンドギャップエネルギーが狭く且つ第1の層6より抵抗値が低いGaNから成り、この厚さTeは3.5nmに設定されている。
なお、図2では全部の第2の層7が同一の材料(GaN)で形成されているが、複数の第2の層7を互いに異なる材料で形成することができる。また、図2では全部の第2の層7が同一の厚みに形成されているが、複数の第2の層7を互いに異なる厚みに形成することができる。第2の層7は、アルミニウムを必須成分としておらず、アルミニウムを含まなくとも良い。従って、第2の層7におけるアルミニウムの第2の割合はゼロを含む所定値である。しかしながら、第2の層7にアルミニウムを含有させることによって第2の層7の抵抗値を高めることができるため、第2の層7にもアルミニウムを含有させることが望ましい。第2の層7の結晶軸a及びcの格子定数は第1の層6の格子定数よりも大きく、且つ基板2の格子定数よりも小さい値(例えばa軸で0.318nm、c軸で0.518nm)である。また、第2の層7の線膨張係数は基板2の線膨張係数よりも大きい値(例えば5.59×10-6/K)である。
単層構造バッファ領域8は、第1の多層構造バッファ領域5と第2の多層構造バッファ領域5´との間に配置され、この単層構造バッファ領域8は、第1の層6を構成する材料の格子定数と第2の層7を構成する材料の格子定数との間の格子定数を有する材料からなり、例えば、アルミニウムの含有割合が第1の割合と第2の割合の間の第3の割合の窒化物半導体からなり、例えば、
化学式 AlhMkGa1-h-kN
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記h及びkは、 0<h<1、
0≦k<1、
h+k≦1
a<h<x
を満足させる数値、
で示される窒化半導体材料で形成される。なお、単層構造バッファ領域8に必要に応じてn型又はp型の導電型決定不純物をドープすることができる。
また、第1及び第2の多層構造バッファ領域5、5´は、第1の層6と第2の層7の交互積層体の上に第1の層6を更に1層余分に積層し、その上に単層構造バッファ領域8を形成しても良い。このように第1及び第2の多層構造バッファ領域5、5´の最も上の第1の層6を第1及び第2の多層構造バッファ領域5、5´に含めて示す場合には、第1及び第2の多層構造バッファ領域5、5´に含まれる第1の層6の合計は、第2の層7の合計よりも1つ多くなる。
単層構造バッファ領域8は第1の層6の厚みTd及び第2の層6の厚みTeよりも大きい厚みTbを有している。単層構造バッファ領域8は第1の層6の厚みTdと第2の層7の厚みTeの和よりも厚く形成されていることが望ましく、単層構造バッファ領域8の厚さは20〜400nmであることが望ましい。単層構造バッファ領域8の厚さ20nmよりも薄い場合、及び400nmよりも厚い場合には、半導体ウエーハの反り及び主半導体領域4の結晶性の改善効果が低下する。
本実施例では単層構造バッファ領域8がAlGaNから成り、この厚さTbは200nmに設定されている。
なお、単層構造バッファ領域8の結晶軸a及びcの格子定数は、平均的(又は巨視的)に見た格子定数である。また、第1の多層構造バッファ領域5として第1の層6と第2の層7の交互積層体の上に第1の層6を更に1層余分に積層した場合、単層構造バッファ領域8は、基板2から遠ざかるにつれて(基板2上のバッファ領域3の厚みが増す方向に)単層構造バッファ領域8を構成する材料の格子定数を徐々に第1の層6から第2の層7に近づけるようにしても良い。例えば、単層構造バッファ領域8がAlGaNから成る場合、基板2から遠ざかるにつれて、Alの含有率を徐々に小さくなるように形成しても良い。この場合、単層構造バッファ領域8を配置したことによる応力の緩和をより緩やかに実現して、半導体ウェーハ1をより厚膜化することができる。
更に、単層構造バッファ領域8に生じる応力によるピエゾ分極を抑制し、単層構造バッファ領域8に生じる横方向の電流成分を抑制することで、バッファ領域3内の寄生容量を低減することができる。
単層構造バッファ領域8の上に配置された第2の多層構造バッファ領域5´は第1の多層構造バッファ領域5と同様にサブ多層構造バッファ領域6の積層体から成る。第2の多層構造バッファ領域5´は第1の層6と第2の層7とのペア数が第1の多層構造バッファ領域5と異なる点、及びその厚みTa´が第1の多層構造バッファ領域5と異なる点を除いて、第1の多層構造バッファ領域5と同様に構成されている。
なお、第2の多層構造バッファ領域5´の平均的に見たAlの含有割合が単層構造バッファ領域8よりも大きい条件、及び第2の多層構造バッファ領域5´の平均的に見た格子定数が単層構造バッファ領域8よりも小さい条件を満足する範囲で、第2の多層構造バッファ領域5´の中の第1の層6と第2の層7とのいずれか一方又は両方を構成する材料を変形することができる。また、第2の多層構造バッファ領域5´は第1の層6と第2の層7とのペア数を第1の多層構造バッファ領域5と同一にすることもできる。
図1の実施例1に従う主半導体領域4は、HEMTを形成するために不純物非ドープのGaNから成る電子走行層41と、不純物非ドープのAl0.2Ga0.8Nから成る電子供給層42とを有している。なお、電子供給層42にn型不純物をドープすることもできる。
バッファ領域3の上に配置された電子走行層41はチャネル層とも呼ぶことができるものであり、例えば、1800nmの厚みを有する。電子走行層41の上に配置された電子供給層42は電子走行層41とのヘテロ接合に基づくピエゾ分極によって電子走行層41に周知の2次元キャリアガス層(2次元電子ガス層)をさせるものであって、例えば30nmの厚みを有する。
Alを含む電子供給層42はAlを含まない電子走行層41に比べて極めて薄い。従って、主半導体領域4における平均的に見たAlの割合は電子走行層41におけるAlの割合とほぼ同一になり、第1及び第2の多層構造バッファ領域5、5´よりも小さい。主半導体領域4における平均的に見た格子定数は、電子走行層41における格子定数とほぼ同一になり、第1及び第2の多層構造バッファ領域5、5´よりも大きく且つ基板2よりも小さい。
主半導体領域4の大部分を占める電子走行層41の結晶軸a及びcにおける格子定数は例えばa軸で0.318nm、c軸で0.518nmであり、第1の層6の格子定数よりも大きい。
主半導体領域4の中で最も厚い電子走行層41の線膨張係数、及び次に厚い電子供給層42の線膨張係数、及び主半導体領域4の巨視的に見た線膨張係数のいずれも、基板2の線膨張係数及び第1の層6の線膨張係数よりは大きい。従って、基板2を考慮しない場合、即ち基板2を無視して、主半導体領域4の応力を観察すれば、巨視的に見て主半導体領域4に単層構造バッファ領域8と同様に圧縮応力を生じる。
図3は、図1〜図2に示した半導体ウエーハ1を使用して製作したHEMTを示す。説明を簡略化するために図3において図1と実質的に同一の部分に同一の符号を付し、その説明を省略する。第1の電極としてのソース電極91及び第2の電極としてのドレイン電極92は電子供給層42にオーミック(低抵抗)接触し、制御電極としてのゲート電極93は電子供給層42にショットキー接触している。なお、ソース電極91及びドレイン電極92と電子供給層42との間にn型不純物濃度の高いコンタクト層を設けることができる。また、ゲート電極92はMIS構造としても良い。HEMTの動作の安定化を図るために基板2の下面に補助電極94が設けられ、これが導体95によってソース電極91に接続されている。従って、図3のHEMTにおいてドレイン電極92と基板2の下面に設けられた補助電極94との間の耐圧が重要になる。基板2はシリコン半導体であるので、ここに耐圧をさほど期待できない。そこで、この実施例では耐圧向上のためにバッファ領域3及び主半導体領域4が比較的厚く形成されている。
次に、図1の半導体ウエーハ1の製造方法の一例を説明する。
まず、ミラー指数で示す結晶の面方位において(111)面とされた主面を有し、シリコン基板2を用意する。
次に、基板2を周知のMOCVD(Metal Organic Chemical Vapor Deposition)即ち有機金属気相成長装置の反応室に投入し、基板2の表面の酸化膜を取り除いた後、反応室にTMA(トリメチルアルミニウム)、及びアンモニアを流して、シリコン基板2の上にAlN(窒化アルミニウム)から成る第1の層6をエピタキシャル成長させる。その後、TMAの供給を止め、アンモニアの供給は継続し、これと共にTMG(トリメチルガリウム)を流してGaNから成る第2の層7をエピタキシャル成長させる。第1及び第2の層6,7の形成工程を所望回数繰返して第1の多層構造バッファ領域5を得る。
次に、反応室にアンモニアと第1の層6の形成時よりも少ないTMA(トリメチルアルミニウム)を第1の層6の形成時よりも長く流して第1の層6及び第2の層7よりも厚いAlGaNから成る単層構造バッファ領域8をエピタキシャル成長させる。
次に、第1の多層構造バッファ領域5と同一の方法で第2の多層構造バッファ領域5´を形成し、バッファ領域3を完成させる。
しかる後、周知のエピタキシャル成長法で主半導体領域4を形成する。これによって半導体ウエーハが完成する。さらに半導体ウエーハ1を使用してHEMTを製作する場合、第1の電極として例えばチタン(Ti)/金(Au)からなるソース電極91及び第2の電極として例えばチタン(Ti)/金(Au)からなるドレイン電極92を主半導体領域4上に蒸着し、ソース電極91とドレイン電極92間の電子供給層42上にショットキー接触するゲート電極93を形成して完成する。
図4は、基板2を考慮しない場合(基板2を無視した場合)における、半導体ウエーハ1の各領域5、8、5´、4に生じる応力(歪力)を概略的に示す。第1及び第2の多層構造バッファ領域5、5´は図2に示したように複数の第1の層6と第2の層7を含むが、平均的に見てAlの割合が単層構造バッファ領域8よりも大きく、平均的に見て格子定数が単層構造バッファ領域8よりも小さいので、図5で外向きの矢印で示すように引張応力を生じる。これに対して、平均的に見て格子定数が第1及び第2の多層構造バッファ領域5、5´よりも大きい単層構造バッファ領域8及び主半導体領域4には図5で内側に向いている矢印で示すように圧縮応力を生じる。各領域4、5、5´、8の応力を調整すれば引張応力と圧縮応力との相殺が生じ、半導体ウエーハ1の反りを低減することができる。なお、単層構造バッファ領域8は、第1の層6を構成する格子定数と第2の層7を構成する格子定数との間の格子定数からなる材料(例えば、AlGaN)で形成されているため、単層構造バッファ領域8をGaNで形成する場合に比べてその応力は小さく、更に、バッファ領域3の応力緩和効果をゆるやかにすることができる。
また、基板2を考慮する場合(基板2を無視しない場合)には、基板2がバッファ領域3及び主半導体領域4に及ぼす影響を考慮する必要があり、必ずしも図5のようにはならないが、実施例1の半導体ウエーハ1の各領域5、8、5´、4に生じる応力(歪力)を緩和し、半導体ウェーハ1の膜厚を厚くすることができる。
上述から明らかなように実施例1は次の効果を有する。
(1)第1の層6を構成する材料の格子定数と第2の層7の格子定数との間の格子定数を有する化合物半導体から成る単層構造バッファ領域8を配置することによって、単層構造バッファ領域8に生じる応力を抑制し、これにより単層構造バッファ領域8内のピエゾ分極を抑制して、単層構造バッファ領域8の横方向の電流成分を抑制することで、バッファ領域3内の寄生容量を低減することができる。従って、本発明の半導体ウエーハ1を用いてスイッチング素子を形成すれば、スイッチング速度の向上を図ることができる。
更に、第1の層6及び第2の層7よりも厚く形成される単層構造バッファ領域8にGaNよりも高抵抗なAlGaNを用いているので、単層構造バッファ領域8の横方向の電流成分をより抑制し、バッファ領域3内の寄生容量を低減することができる。
(2)第1の層6を構成する材料の格子定数と第2の層7を構成する格子定数の間の格子定数の材料からなる単層構造バッファ領域8を第1の多層構造バッファ領域5と第2の多層構造バッファ領域5´との間に配置することによって、バッファ領域3全体の応力の緩和を緩やかに実現して、半導体ウェーハ1を厚くすることができる。従って、半導体ウェーハ1の縦方向の耐圧を向上することができる。
更に、第2の層7及び単層構造バッファ領域8に生じる応力を低減することもでき、これにより単層構造バッファ領域8内のピエゾ分極を抑制して、単層構造バッファ領域8の横方向の電流成分を抑制することで、バッファ領域3内の寄生容量を低減することができる。従って、本発明の半導体ウエーハ1を用いてスイッチング素子を形成すれば、スイッチング速度の向上を図ることができる。
(3)単層構造バッファ層8に第1の層6を構成する材料の格子定数と第2の層7を構成する材料の格子定数との間の格子定数を有する材料を用いることにより、半導体ウェーハ1の反りが改善されるのみでなく、バッファ領域3及び主半導体領域4を厚くすることができる。これにより、半導体ウェーハ1の厚み方向の耐圧を向上させることが可能になる。
(4)単層構造バッファ層8を設けることにより、主半導体領域4に加わる圧縮応力を低減でき、主半導体領域4におけるクラックを低減できる。
(5)第2の層7の組成又は厚みの少なくとも何れかを調整することで、第1及び第2の多層構造バッファ領域5、5´における応力の調整を細かく行うことができる。また、第2の層7にアルミニウムを含有させることで、第2の層7の抵抗値を高め、バッファ領域3内の寄生容量を低減することができる。
(6)第1及び第2の多層構造バッファ領域5、5´のそれぞれが比較的薄い第1及び第2の層6,7を交互に積層した構造であるので、ただ1つの層で構成されたバッファ領域に比べてクラックを抑制でき、且つバッファ領域3を厚く形成することができる。
次に、図5を参照して実施例2の半導体ウエーハ1aを説明する。但し、図5において図2と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
図5の半導体ウエーハ1aは、図2の第2の多層構造バッファ領域5´と主半導体領域4との間に第2の単層構造バッファ領域8´と第3の多層構造バッファ領域5″を付加し、その他は図2と同一に構成したものである。図5の変形されたバッファ領域3aに含まれる追加された第2の単層構造バッファ領域8´は第2及び第3の多層構造バッファ領域5´、5″の相互間に配置され、単層構造バッファ領域(第1の単層構造バッファ領域)8と同一材料で形成され且つ単層構造バッファ領域8の厚みTbと実質的に同一の厚みTb´を有する。しかし、2つの単層構造バッファ領域8、8´の厚みに差を付けることができる。また、2つの単層構造バッファ領域8、8´の材料に差を付けることができる。例えば、単層構造バッファ領域8を構成する材料のアルミニウムの含有割合に比べて第2の単層構造バッファ領域8´のアルミニウムの含有割合(第4の割合)を小さくすることによって、応力の緩和をより緩やかに実現することが可能となり、バッファ領域3aの厚膜化をより容易に行うことができる。
図5の第2の多層構造バッファ領域5´における第1の層6と第1の第2の層7とのペア数は図2よりも1つ多い3であり、第3の多層構造バッファ領域5″における第1の層6と第2の層7とのペア数は2である。従って、第1、第2及び第3の多層構造バッファ領域5、5´、5″における第1の層6と第2の層7とのペア数は基板2から離れるに従って少なくなっている。
第3の多層構造バッファ領域5″は、第1及び第2の多層構造バッファ領域5、5´と実質的に同一に形成され、且つ第1及び第2の多層構造バッファ領域5、5´よりも薄い厚みTa″を有する。しかし、第1、第2及び第3の多層構造バッファ領域5、5´、5″の厚みを互いに同一にすることができる。また、第1、第2及び第3の多層構造バッファ領域5、5´、5″を構成する第1の層6と第2の層7とのペアの数を同一にすることもできる。また、第1、第2及び第3の多層構造バッファ領域5、5´、5″を構成する複数のサブ多層構造バッファ領域6を互いに同一の材料で形成しないで本発明の効果を得ることができる範囲内で異なる材料で形成することができる。また、第1、第2及び第3の多層構造バッファ領域5、5´、5″を構成する複数の第2の層7を互いに同一の材料又は厚みに形成しないで本発明の効果を得ることができる範囲内で異なる材料又は厚みとすることができる。
また、図7の第3の多層構造バッファ領域5″の上に、更に、第2の単層構造バッファ領域8´と第3の多層構造バッファ領域5″と同様なものを一回又は複数回繰り返して設けることができる。
ここで、多層構造バッファ領域に挟まれる単層構造バッファ領域が複数あり、複数の単層構造バッファ領域は基板2から離れるに従って第2の層7の格子定数に近づくことが望ましい。例えば、図7は、横軸に基板2の上面を基準として、バッファ領域3aの各層(6、7、8、8´)におけるAlの構成割合を示す図6のように、単層構造バッファ領域8を構成する材料のAlの含有割合は、第2の単層構造バッファ領域8´を構成する材料のAlの含有割合を構成する材料のAlの含有率よりも高く形成することにより、バッファ領域3aにおける応力の緩和が緩やかとなり、半導体ウェーハ1の厚膜化を実現することができる。
また、図7は、横軸に基板2の上面を基準としてそこから各層の厚みをとった時、バッファ領域3aの各層(6、7、8、8´)におけるAlの構成割合を示す。単層構造バッファ領域は基板2から離れるに従って(厚み方向に)第2の層7の格子定数に近づくことが望ましい。例えば、図7で示すように、第1の単層構造バッファ領域8及び第2の単層構造バッファ領域8´はそれぞれ厚み方向に向かって徐々にAlの含有率を下げることによって、バッファ領域3aにおける応力の緩和が緩やかとなり、半導体ウェーハ1の厚膜化を実現することができる。
また、図7で示すように、多層構造バッファ領域に挟まれる単層構造バッファ領域が複数ある場合、単層構造バッファ領域は基板2から離れるに従って第2の層7の格子定数に近づくようにし、更に、各単層構造バッファ領域において基板2から離れるに従って(半導体ウェーハ1の厚み方向に)第2の層7の格子定数に近づくことが更に望ましい。
次に、図8を参照して実施例3の半導体ウエーハ1bを説明する。但し、図8において図5の実施例2と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
図8の半導体ウエーハ1bは、図5の基板2とバッファ領域3a(または第1の多層構造バッファ領域5)との間に第1の層6よりも厚く形成された第3の層9と、第3の層9の上に第3の単層構造バッファ領域8´´を配置している点が異なる。なお、実施例1及び2の半導体ウェーハ1において、基板2と第1の多層構造バッファ領域5との間に第1の層6よりも厚く形成された第3の層9と、第3の層9の上に第3の単層構造バッファ領域8´´を配置しても良い。
第3の層9は基板2を構成する材料の格子定数よりも小さく且つ第2の層7よりも比較的絶縁性の高い材料であり、例えば、アルミニウムの含有割合が第1の割合の窒化物半導体からなり、
化学式 AlmMnGa1-m-nN
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記m及びnは、 0<m≦1、
0≦n<1、
m+n≦1
を満足する数値、
で示される窒化半導体材料からなり、
第3の単層構造バッファ領域8´´は、第1の層6を構成する材料の格子定数と第2の層7を構成する材料の格子定数との間の格子定数を有し、例えば、アルミニウムの含有割合が第1の割合と第2の割合の間の第5の割合の窒化物半導体からなり、例えば、
化学式 AlcMdGa1-c-d
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なく
とも1種の元素、
前記c及びdは、 0<c<1、
0≦d<1、
c+d≦1
a<c<x
を満足させる数値、
で構成しても良い。ここで、第3の層9は例えばAlNで構成され、第3の単層構造バッファ領域8´´は、例えばAlGaNで構成される。また、第3の単層構造バッファ領域8´´を構成する材料のAlの含有率(第5の割合)は、単層構造バッファ領域8を構成する材料のAlの含有率(第3の割合)及び第2の単層構造バッファ領域8´を構成する材料のAlの含有率(第4の割合)よりも高く形成されていることが望ましい。
本発明は上述の実施例1〜3に限定されるものでなく、例えば次変形が可能なものである。
(1)主半導体領域4を、HEMT以外のMESFET,SBD,LED等の別の半導体素子を構成するための半導体領域に変形することができる。
(2)主半導体領域4でHEMTを形成する場合に、電子供給層42に例えばn型不純物を添加することができる。
また電子供給層42の上にキャップ層又はコンタクト層等の補助半導体層を形成することができる。
(3)バッファ領域3,3a、及び主半導体領域4を窒化物半導体以外の化合物半導体で形成することができる。
(4)バッファ領域3,3aにおいて複数の層(6、7、8、8´、8´´、9)の格子定数に差をつけるために、第1の層6、第3の層9、及び単層構造バッファ領域8、8´、8´´にAlを含め、第2の層7にはAlを含めないか、又はAlの割合を第1の層6及び単層構造バッファ領域8、8´、8´´よりも少なくしたが、格子定数に差をつけることができる別の半導体材料(例えば、B又はInを含む材料)でバッファ領域3,3aの各層を形成することができる。
(5)第2の層7はGaNで構成される材料で示してきたが、第1の割合よりも小さいAl含有率を有するAlGaNで構成される材料としても良い。このように構成することによって、第2の層7を高抵抗化すること、更に、バッファ領域3、3aに生じる応力をなだらかに緩和することが可能であり、バッファ領域3、3aにおける寄生容量をより低減することができる。
1,1a 半導体ウエーハ
2 シリコン基板
3、3a バッファ領域
4 主半導体領域
5,5´、5″ 第1、第2及び第3の多層構造バッファ領域
6 第1の層
7 第2の層
8,8´,8´ 単層構造バッファ領域

Claims (4)

  1. 基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウェーハであって、前記バッファ領域は、第1の層と第2の層とが交互に複数配置された複数の多層構造バッファ領域と、該複数の多層構造バッファ領域の上に配置された単層構造バッファ領域とが交互に配置された構造を含み、前記第1の層は、前記基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、前記第2の層は、前記基板を構成する材料の格子定数と前記第1の層の格子定数との間の格子定数を有する化合物半導体から成り、前記単層構造バッファ領域は、前記第1および第2の層よりも厚く形成され、且つ前記第1の層を構成する材料の格子定数と前期第2の層の格子定数との間の格子定数を有する化合物半導体から成ることを特徴とする半導体ウェーハにおいて、前記複数配置されている単層構造バッファ領域は互いに異なる格子定数を有し、前記基板側に配置された前記単層構造バッファ領域に比べて前記主半導体領域側に配置された前記単層構造バッファ領域は、第2の層の格子定数に近い組成になっていることを特徴とする半導体ウェーハ。
  2. 前記単層構造バッファ領域は、前記単層構造バッファ領域の領域内において、前記基板側に比べて前記主半導体領域側に向かって徐々に第2の層の格子定数に近い組成となっている請求項1を満足する半導体ウェーハ。
  3. 基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域と、前記主半導体領域の上に形成された電極とを備える半導体素子であって、前記バッファ領域は、第1の層と第2の層とが交互に複数配置された複数の多層構造バッファ領域と、該複数の多層構造バッファ領域の上に配置された単層構造バッファ領域が交互に配置された構造を含み、前記第1の層は、前記基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成り、前記第2の層は、前記基板を構成する材料の格子定数と前記第1の層の格子定数との間の格子定数を有する化合物半導体から成り、前記単層構造バッファ領域は、前記第1および第2の層よりも厚く形成され、且つ前記第1の層を構成する材料の格子定数と前記第2の層の格子定数との間の格子定数を有する化合物半導体から成ることを特徴とする半導体素子において、前記複数配置されている単層構造バッファ領域は互いに異なる格子定数を有し、前記基板側に配置された前記単層構造バッファ領域に比べて前記主半導体領域側に配置された前記単層構造バッファ領域は、第2の層の格子定数に近い組成になっていることを特徴とする半導体素子。
  4. 前記単層構造バッファ領域は、前記単層構造バッファ領域の層内における前記基板側に比べて前記主半導体領域側に向かって徐々に第2の層の格子定数に近い組成になっている、請求項3の半導体素子。






JP2009069149A 2009-03-19 2009-03-19 半導体ウェーハ及び半導体素子及びその製造方法 Active JP5477685B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009069149A JP5477685B2 (ja) 2009-03-19 2009-03-19 半導体ウェーハ及び半導体素子及びその製造方法
US12/721,788 US8264001B2 (en) 2009-03-19 2010-03-11 Semiconductor wafer having multi-layered buffer region formed from compound semiconductor materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009069149A JP5477685B2 (ja) 2009-03-19 2009-03-19 半導体ウェーハ及び半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010225703A JP2010225703A (ja) 2010-10-07
JP5477685B2 true JP5477685B2 (ja) 2014-04-23

Family

ID=42736751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009069149A Active JP5477685B2 (ja) 2009-03-19 2009-03-19 半導体ウェーハ及び半導体素子及びその製造方法

Country Status (2)

Country Link
US (1) US8264001B2 (ja)
JP (1) JP5477685B2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5596783B2 (ja) * 2010-04-28 2014-09-24 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
EP2565906A4 (en) * 2010-04-28 2013-12-04 Ngk Insulators Ltd EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
JP5660373B2 (ja) * 2010-10-29 2015-01-28 サンケン電気株式会社 半導体ウエーハ及び半導体素子
JP2012146908A (ja) * 2011-01-14 2012-08-02 Sanken Electric Co Ltd 半導体ウェハ及び半導体装置
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
JP2012182283A (ja) * 2011-03-01 2012-09-20 Sanken Electric Co Ltd 半導体装置
US8957454B2 (en) * 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法
JP5495069B2 (ja) * 2011-05-17 2014-05-21 古河電気工業株式会社 半導体素子及びその製造方法
JP5917849B2 (ja) * 2011-07-29 2016-05-18 住友化学株式会社 半導体基板および電子デバイス
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
TW201401552A (zh) * 2012-06-19 2014-01-01 High Power Optoelectronics Inc 發光二極體的熱應力釋放結構
US8552457B1 (en) * 2012-08-07 2013-10-08 High Power Opto. Inc. Thermal stress releasing structure of a light-emitting diode
US8946773B2 (en) * 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
US9136430B2 (en) 2012-08-09 2015-09-15 Samsung Electronics Co., Ltd. Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure
KR20140022136A (ko) * 2012-08-13 2014-02-24 삼성전자주식회사 반도체 발광소자
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
JP5649761B1 (ja) * 2013-03-28 2015-01-07 パナソニック株式会社 熱発電素子および熱発電素子の製造方法
JP6029538B2 (ja) * 2013-05-31 2016-11-24 サンケン電気株式会社 半導体装置
KR102111458B1 (ko) * 2013-06-25 2020-05-15 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102111459B1 (ko) * 2013-06-25 2020-05-15 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP6265328B2 (ja) * 2013-07-29 2018-01-24 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
AT521082A3 (de) * 2013-07-30 2020-01-15 Sumitomo Chemical Co Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015070064A (ja) 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
KR102098250B1 (ko) * 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
JP2015029150A (ja) * 2014-10-29 2015-02-12 株式会社東芝 半導体発光素子
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
JP6180401B2 (ja) * 2014-11-25 2017-08-16 サンケン電気株式会社 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
KR102416010B1 (ko) * 2015-03-31 2022-07-05 서울바이오시스 주식회사 자외선 발광 소자
CN105405934B (zh) * 2015-11-03 2017-11-17 湘能华磊光电股份有限公司 一种提高led外延晶体质量的外延生长方法
CN105514239B (zh) * 2016-02-23 2018-12-04 安徽三安光电有限公司 一种发光二极管
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
CN105609603A (zh) 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
JP6512669B2 (ja) * 2017-10-19 2019-05-15 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
CN111492464B (zh) * 2017-11-22 2024-11-08 Iqe公司 应变平衡的半导体结构
JP6437083B2 (ja) * 2017-12-06 2018-12-12 アルパッド株式会社 半導体ウェーハ及び半導体素子
US11705489B2 (en) * 2018-01-15 2023-07-18 Globalwafers Co., Ltd. Buffer layer structure to improve GaN semiconductors
JP7312772B2 (ja) * 2018-06-14 2023-07-21 ナノシス, インコーポレイテッド エピタキシャル窒化ガリウムベース発光ダイオード、および、その製造方法
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
GB202009043D0 (en) * 2020-06-15 2020-07-29 Univ Of Lancaster Semiconductor structures
JP2023019611A (ja) 2021-07-29 2023-02-09 信越半導体株式会社 半導体デバイス用基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2003059948A (ja) 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
TW577183B (en) * 2002-12-13 2004-02-21 Vtera Technology Inc High lattice matched light emitting device
JP4458223B2 (ja) * 2003-01-30 2010-04-28 信越半導体株式会社 化合物半導体素子及びその製造方法
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
US7321132B2 (en) * 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
JP4369438B2 (ja) * 2005-04-26 2009-11-18 シャープ株式会社 電界効果型トランジスタ
JP5116977B2 (ja) * 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子
JP5309451B2 (ja) * 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures

Also Published As

Publication number Publication date
US20100237387A1 (en) 2010-09-23
JP2010225703A (ja) 2010-10-07
US8264001B2 (en) 2012-09-11

Similar Documents

Publication Publication Date Title
JP5477685B2 (ja) 半導体ウェーハ及び半導体素子及びその製造方法
JP5309451B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP5708187B2 (ja) 半導体装置
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US10269903B2 (en) Semiconductor structure having graded transition bodies
JP4381380B2 (ja) 半導体装置及びその製造方法
JP5781292B2 (ja) 窒化物半導体素子および窒化物半導体パッケージ
JP4449467B2 (ja) 半導体装置
JP2010232293A (ja) 半導体装置
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
JP2007221001A (ja) 半導体素子
US20130307024A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5660373B2 (ja) 半導体ウエーハ及び半導体素子
JP2012109344A (ja) 窒化物半導体素子および窒化物半導体パッケージ
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
KR101936060B1 (ko) 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자
US11508818B2 (en) Semiconductor device with strain relaxed layer
JP5223202B2 (ja) 半導体基板及び半導体装置
CN112820773B (zh) 一种高电子迁移率晶体管
KR101972045B1 (ko) 헤테로 구조 반도체 소자
JP2008098298A (ja) 化合物半導体デバイス
KR20140139346A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2019067786A (ja) 高出力素子
KR102114936B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140130

R150 Certificate of patent or registration of utility model

Ref document number: 5477685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250