JP6184698B2 - 半導体装置の作製方法 - Google Patents

Description

半導体装置の作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、及び半導体回路は半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。当該トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

ところで、酸化物半導体においては、水素などの不純物の侵入により、電気的に浅いドナー準位が形成され、キャリアとなる電子が発生することが指摘されている。この結果、酸化物半導体を用いたトランジスタは、しきい値電圧がマイナスシフトしノーマリーオン型なってしまい、ゲートに電圧を印加していない状態（つまりオフ状態）におけるリーク電流が増大する。そのため、水素のブロッキング性を有する酸化アルミニウム膜を酸化物半導体膜のチャネル領域、ソース電極及びドレイン電極を被覆するように、基板の全面にわたって設けることで、酸化物半導体膜への水素の侵入を抑制し、リーク電流の発生を抑制している（特許文献１参照）。

特開２０１０−１６１６３号公報

一般的に、酸化アルミニウム膜はスパッタリング法または原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜することができる。しかしながら、スパッタリング法で酸化アルミニウム膜を成膜すると、スパッタリング装置の処理室内に粉状の酸化アルミニウムが生成されてしまう。堆積膜への粉状の酸化アルミニウムの混入は、歩留まり低下の原因となる。

また、原子層堆積法による酸化アルミニウム膜の成膜方法は、トリメチルアルミニウム（ＴＭＡ）と水蒸気を交互に処理室に導入するため、成膜時間が長くなり、スループットの低下の一因となる。

また、酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜を所望の形状にエッチングするためのエッチング処理や、酸化物半導体膜の側面の減圧雰囲気への暴露等により、酸化物半導体膜の側面から酸化物半導体膜中の酸素が脱離してしまい、酸素欠損が形成されてしまう。酸素欠損がキャリアの供給源になるため、酸化物半導体膜において酸素欠損が形成された領域はトランジスタの電気特性に影響する。特に、酸素欠損が形成された領域がソース及びドレインの間にあると、当該領域が意図しないキャリアの移動経路、即ち寄生チャネルとなる。酸化物半導体膜の側面に発生した寄生チャネル領域は、酸化物半導体膜の膜内部において意図して形成したチャネル領域と比べてキャリア濃度が高い（抵抗が小さい）ため、寄生チャネル領域におけるしきい値電圧はマイナスシフトした電流電圧特性となる。そのため、側面における寄生チャネルと、膜内部におけるチャネルとが形成されると、並列にトランジスタが形成されたのと同等の電気特性を示してしまう。つまり電流電圧特性において、２つの電流電圧曲線が重複していると思われる電流電圧曲線が計測される。その２つの電流電圧曲線はそれぞれしきい値が異なっている。その結果、全体のトランジスタにおいて、しきい値電圧がマイナスシフトした特性のように見えてしまう。さらに、膜内部におけるチャネルのしきい値電圧より低い電圧がゲート電極に印加される場合において、リーク電流が流れてしまう。

そこで、本発明の一態様は、電気特性の優れた酸化物半導体を用いるトランジスタの生産性を高めることを課題の一とする。

本発明の一態様は、酸化物半導体膜上にゲート絶縁膜及びゲート電極を有するトップゲート構造のトランジスタにおいて、酸化物半導体膜上に金属膜を形成し、該金属膜に酸素を導入して金属酸化膜を形成し、該金属酸化膜をゲート絶縁膜として用いることを要旨とする。なお、酸化物半導体膜上に酸化絶縁膜を形成した後、酸化絶縁膜上に金属膜を形成してもよい。

また、金属膜に酸素を導入して金属酸化膜を形成すると共に、金属膜と接する酸化物半導体膜または酸化絶縁膜に酸素を導入することができる。

本発明の一態様は、酸化物半導体膜を有するトップゲート構造のトランジスタ上に設けられる保護膜において、トランジスタ上に金属膜を形成し、該金属膜に酸素を導入して金属酸化膜を形成し、該金属酸化膜を保護膜として用いることを要旨とする。なお、トランジスタ上に酸化絶縁膜を形成した後、酸化絶縁膜上に金属膜を形成してもよい。

また、金属膜に酸素を導入して金属酸化膜を形成すると共に、金属膜と接する酸化絶縁膜に酸素を導入することができる。

また、本発明の一態様は、酸化絶縁膜上に素子分離された酸化物半導体膜を形成し、酸化物半導体膜上に金属膜を形成した後、金属膜に酸素を導入して、金属酸化膜を形成する。次に、金属酸化膜上にゲート電極を形成し、ゲート電極の側面に接するサイドウォール絶縁膜を形成すると共に、金属酸化膜の一部をエッチングして、酸化物半導体膜の一部を露出させた後、酸化物半導体膜及びサイドウォール絶縁膜に少なくとも接する一対の電極を形成する半導体装置の作製方法である。

なお、酸化物半導体膜上に酸化絶縁膜を形成した後、該酸化絶縁膜上に上記金属膜を形成してもよい。

また、本発明の一態様は、第１の酸化絶縁膜上に素子分離された酸化物半導体膜と、酸化物半導体膜上に形成されるゲート電極と、酸化物半導体膜及びゲート電極の間に形成されるゲート絶縁膜と、ゲート電極の側面に接するサイドウォール絶縁膜と、酸化物半導体膜及びサイドウォール絶縁膜に少なくとも接する一対の電極とを形成した後、ゲート電極及び一対の電極上に金属膜を形成し、金属膜に酸素を導入して、金属酸化膜を形成する半導体装置の作製方法である。

なお、ゲート電極及び一対の電極上に酸化絶縁膜を形成した後、該酸化絶縁膜上に上記金属膜を形成してもよい。

イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理等により金属膜に酸素を導入し、金属膜を酸化して、金属酸化膜を形成することができる。なお、酸素の導入処理は、加熱をしながら行ってもよい。金属膜に酸素を導入して金属酸化膜を形成することで、金属酸化膜を成膜するのに比べ、粉状の汚染物質の発生を抑制することが可能であるため、歩留まりを高めることができ、実験はもとより、量産プロセスに適している。

また、酸化物半導体膜上に金属膜を形成し、当該金属膜に酸素を導入すると共に、酸化物半導体膜に酸素を導入することができる。

また、当該金属酸化膜を、酸化物半導体膜を有するトランジスタのゲート絶縁膜として用いる。金属膜に酸素を導入すると共に、酸化物半導体膜に酸素を導入することが可能であるため、酸化物半導体膜の酸素欠損を低減することができる。

また、酸化絶縁膜上に金属膜を形成し、当該金属膜に酸素を導入すると共に、酸化絶縁膜または酸化物半導体膜に酸素を導入することができる。

また、当該酸素が導入された酸化絶縁膜及び金属酸化膜を、酸化物半導体膜を有するトランジスタのゲート絶縁膜として用いる。すなわち、酸化物半導体膜に接する酸化絶縁膜に酸素が導入されている。また、金属酸化膜は、酸素の拡散防止膜として機能する。これらのため、加熱処理により、酸化絶縁膜中の酸素を効率的に酸化物半導体膜に拡散させ、酸化物半導体膜の酸素欠損を低減することができる。

また、酸化物半導体膜を有するトップゲート構造のトランジスタ上に酸化絶縁膜を形成し、当該酸化絶縁膜上に金属膜を形成した後、当該金属膜に酸素を導入すると共に、酸化絶縁膜に酸素を導入することができる。すなわち、酸化絶縁膜には酸素が導入されている。また、金属酸化膜は、酸素の拡散防止膜として機能する。これらのため、加熱処理により、酸化絶縁膜中の酸素を効率的に酸化物半導体膜に拡散させ、酸化物半導体膜の酸素欠損を低減することができる。また、金属酸化物膜は、水素、水等の侵入防止膜としても機能するため、外部からトランジスタの酸化物半導体膜に水素、水等が侵入することを抑制することができる。このため、トランジスタのリーク電流を低減することができる。

特に、酸化物半導体膜の側面における酸素欠損を当該酸素の拡散により補償することで、寄生チャネルの発生を抑制することが可能である。この結果、ゲート電極と重畳する酸化物半導体膜の側面を介して発生するソース電極及びドレイン電極の間のリーク電流を低減することができる。

本発明の一態様によって、リーク電流が低減された、電気特性の優れたトランジスタを生産性高く作製することができる。

本発明の一態様に係る半導体装置を説明する上面図及び断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置を説明する断面図である。 本発明の一態様に係る半導体装置を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置を説明する断面図である。 本発明の一態様に係る半導体装置を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 半導体装置の一形態を示す断面図、上面図及び回路図である。 半導体装置の一形態を示す回路図及び斜視図である。 半導体装置の一形態を示す断面図及び上面図である。 半導体装置の一形態を示す回路図である。 半導体装置の一形態を示すブロック図である。 半導体装置の一形態を示すブロック図である。 半導体装置の一形態を示すブロック図である。

本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。

（実施の形態１）
本実施の形態では、電気特性の優れたトランジスタの構造、及びそれを生産性高く作製する方法について、図１乃至図５を用いて説明する。

図１は、本実施の形態に示すトランジスタの上面図及び断面図である。図１（Ａ）は、本実施の形態に示すトランジスタの上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂに対応する、トランジスタのチャネル幅方向の断面図であり、図１（Ｃ）は図１（Ａ）の一点鎖線Ｃ−Ｄに対応する、トランジスタのチャネル長方向の断面図である。なお、図１（Ａ）では、明瞭化のため、トランジスタの構成要素の一部（例えば、ゲート絶縁膜１２３、サイドウォール絶縁膜１２１、絶縁膜１１６、絶縁膜１２７等）を省略している。

図１（Ａ）乃至（Ｃ）に示すトランジスタは、基板１０１上に設けられる酸化絶縁膜１０３と、酸化絶縁膜１０３上に設けられる酸化物半導体膜１１９と、酸化物半導体膜１１９に接する、ソース電極及びドレイン電極として機能する一対の電極１２５と、酸化物半導体膜１１９の少なくとも一部と接するゲート絶縁膜１２３と、ゲート絶縁膜１２３上であって、且つ酸化物半導体膜１１９と重畳するゲート電極１１５とを有する。

また、ゲート電極１１５の側面に接するサイドウォール絶縁膜１２１を有する。また、酸化物半導体膜１１９は、ゲート電極１１５と重畳する第１の領域１１９ａと、第１の領域１１９ａを挟むドーパントを含む一対の第２の領域１１９ｂとを有する。第２の領域１１９ｂはチャネル領域より低抵抗領域である。なお、酸化物半導体膜１１９において、第１の領域１１９ａはチャネル領域として機能し、ドーパントを含む一対の第２の領域１１９ｂにおいて、一対の電極１２５と接する領域はソース領域及びドレイン領域として機能する。また、酸化絶縁膜１０３、ゲート電極１１５、サイドウォール絶縁膜１２１、及び一対の電極１２５上に絶縁膜１２７を有してもよい。また、ゲート電極１１５及び絶縁膜１２７の間に絶縁膜１１６を設けることが好ましい。

図１に示すトランジスタにおいて、ゲート絶縁膜１２３が、酸化物半導体膜１１９に接する酸化絶縁膜１２３ａと、ゲート電極１１５に接する金属酸化膜１２３ｂの積層構造であり、金属酸化膜１２３ｂとして、金属膜に酸素を導入して形成された金属酸化膜を用いていることを特徴とする。

基板１０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。

また、基板１０１として、可撓性基板を用い、可撓性基板上に直接、酸化絶縁膜１０３及びトランジスタを形成してもよい。または、基板１０１と酸化絶縁膜１０３の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０１より分離し、他の基板に転載するのに用いることができる。その際、半導体装置は耐熱性の劣る基板や可撓性の基板にも転載できる。

酸化絶縁膜１０３は、加熱により酸素の一部が脱離する酸化絶縁膜を用いて形成することが好ましい。加熱により酸素の一部が脱離する酸化絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化絶縁膜を用いることが好ましい。加熱により酸素の一部が脱離する酸化絶縁膜は、加熱により酸化物半導体膜に酸素を拡散させることができる。酸化絶縁膜１０３の代表例としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。

酸化絶縁膜１０３は、５０ｎｍ以上、好ましくは２００ｎｍ以上３０００ｎｍ以下、好ましくは３００ｎｍ以上５００ｎｍ以下とする。酸化絶縁膜１０３を厚くすることで、酸化絶縁膜１０３の酸素脱離量を増加させることができると共に、酸化絶縁膜１０３及び後に形成される酸化物半導体膜との界面における界面準位を低減することが可能である。

ここで、「加熱により酸素の一部が脱離する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上であることをいう。

ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量の測定方法について、以下に説明する。

ＴＤＳ分析したときの気体の脱離量は、スペクトルの積分値に比例する。このため、絶縁膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。

例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の脱離量（Ｎ_Ｏ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ_３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。

Ｎ_Ｏ２＝Ｎ_Ｈ２／Ｓ_Ｈ２×Ｓ_Ｏ２×α （数式１）

Ｎ_Ｈ２は、標準試料から脱離した水素分子を密度で換算した値である。Ｓ_Ｈ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、Ｎ_Ｈ２／Ｓ_Ｈ２とする。Ｓ_Ｏ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の脱離量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０^１６ａｔｏｍｓ／ｃｍ^２の水素原子を含むシリコンウェハを用いて測定する。

また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の脱離量についても見積もることができる。

なお、Ｎ_Ｏ２は酸素分子の脱離量である。絶縁膜においては、酸素原子に換算したときの酸素の放出量は、酸素分子の脱離量の２倍となる。

上記構成において、加熱により酸素放出される絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。

酸化絶縁膜１０３から酸化物半導体膜１１９に酸素が供給されることで、酸化絶縁膜１０３及び酸化物半導体膜１１９の界面準位を低減できる。この結果、トランジスタの動作などに起因して生じうる電荷などが、上述の酸化絶縁膜１０３及び酸化物半導体膜１１９の界面に捕獲されることを抑制することができ、しきい値電圧のマイナスシフトが低減され、電気特性の劣化の少ないトランジスタを得ることができる。

さらに、酸化物半導体膜１１９の酸素欠損に起因して電荷が生じる場合がある。一般に、酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。この傾向はバックチャネル側で生じる酸素欠損において顕著である。なお、本明細書におけるバックチャネルとは、図１（Ｂ）に示す酸化物半導体膜１１９の第１の領域１１９ａにおいて酸化絶縁膜１０３との界面近傍を指す。酸化絶縁膜１０３から酸化物半導体膜１１９に酸素が十分に供給されることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜１１９の酸素欠損を補償することができる。

即ち、酸化物半導体膜１１９に酸素欠損が生じると、酸化絶縁膜１０３と酸化物半導体膜１１９との界面において電荷が捕獲され、当該電荷がトランジスタの電気特性に影響してしまうところ、酸化絶縁膜１０３に、加熱により酸素脱離される絶縁膜を設けることで、酸化物半導体膜１１９及び酸化絶縁膜１０３の界面準位、ならびに酸化物半導体膜１１９の酸素欠損を低減し、酸化物半導体膜１１９及び酸化絶縁膜１０３の界面における電荷捕獲の影響を小さくすることができる。

酸化物半導体膜１１９としては、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体膜を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーの一または複数を有することが好ましい。

スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。

また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

しかし、これらに限られず、必要とする半導体特性（移動度、しきい値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。

また、酸化物半導体膜１１９に形成することが可能な金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。

また、酸化物半導体膜１１９は、非晶質構造、単結晶構造、または多結晶構造であってもよい。

また、酸化物半導体膜１１９として、結晶部分を有するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒともいう。）膜を用いてもよい。

ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

また、酸化物半導体膜１１９は、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸化物半導体膜１１９を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第１の酸化物半導体膜と第２の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよい。例えば、第１の酸化物半導体膜に二元系金属酸化物乃至四元系金属酸化物の一を用い、第２の酸化物半導体膜に第１の酸化物半導体膜と異なる二元系金属酸化物乃至四元系金属酸化物を用いてもよい。

また、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の組成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。

この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。

酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。

チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの移動度および信頼性をさらに高めることが可能となる。

また、第１の酸化物半導体膜と第２の酸化物半導体膜に、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、またはＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物半導体膜と第２の酸化物半導体膜の少なくともどちらか一方に非晶質酸化物半導体を適用すると、酸化物半導体膜１１９の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。

一方で、非晶質酸化物半導体は水素、水等のドナーとなる不純物を吸収しやすく、また、水素により酸素欠損が生じやすいためｎ型化（低抵抗化）されやすい。このため、チャネル側の酸化物半導体膜は、ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物半導体を適用することが好ましい。

酸化物半導体膜１１９の厚さは、１ｎｍ以上５０ｎｍ以下、更に好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは１ｎｍ以上１０ｎｍ以下、更に好ましくは３ｎｍ以上７ｎｍ以下とすることが好ましい。酸化物半導体膜１１９の厚さを上記厚さとすることで、トランジスタのチャネル長が短いときのしきい値電圧のマイナスシフトを抑制することができる。

酸化物半導体膜１１９において、アルカリ金属またはアルカリ土類金属の濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下であることが望ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流の上昇の原因となるためである。

酸化物半導体膜１１９の第１の領域１１９ａには、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下の窒素が含まれてもよい。

酸化物半導体膜１１９の第１の領域１１９ａは、水素濃度を５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とすることが好ましい。酸化物半導体及び水素の結合により、水素の一部がドナーとなり、キャリアである電子が生じてしまう。これらのため、酸化物半導体膜１１９の第１の領域１１９ａ中の水素濃度を低減することで、しきい値電圧のマイナスシフトを低減することができる。

ドーパントを含む一対の第２の領域１１９ｂは、ドーパントとして、ホウ素、窒素、リン、及びヒ素の少なくとも一以上が含まれる。または、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの少なくとも一以上が含まれる。なお、ドーパントとして、ホウ素、窒素、リン、及びヒ素の一以上と、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの一以上とが適宜組み合わされて含まれていてもよい。

ドーパントを含む一対の第２の領域１１９ｂに含まれるドーパントの濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以上１×１０^２２ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以上５×１０^１９ａｔｏｍｓ／ｃｍ^３未満とする。

ドーパントを含む一対の第２の領域１１９ｂはドーパントを含むため、キャリア密度または欠陥を増加させることができる。このため、ドーパントを含まない第１の領域１１９ａと比較して導電性を高めることができる。なお、ドーパント濃度を増加させすぎると、ドーパントがキャリアの移動を阻害することになり、ドーパントを含む一対の第２の領域１１９ｂの導電性を低下させることになる。

ドーパントを含む一対の第２の領域１１９ｂは、導電率が０．１Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とすることが好ましい。第２の領域１１９ｂを設けることで、ソース−ドレイン耐圧を高めることが可能である。

酸化物半導体膜１１９において、第１の領域１１９ａ及び第２の領域１１９ｂが同じ結晶構造を有していてもよい。例えば、第１の領域１１９ａ及び第２の領域１１９ｂが、単結晶構造、多結晶構造、または非晶質構造であってもよい。または、第１の領域１１９ａ及び第２の領域１１９ｂがＣＡＡＣ−ＯＳ膜で形成されていてもよい。

または、酸化物半導体膜１１９において、第１の領域１１９ａ及び第２の領域１１９ｂが異なる結晶構造を有していてもよい。例えば、第１の領域１１９ａが、単結晶構造または多結晶構造で、第２の領域１１９ｂが非晶質構造であってもよい。または、第１の領域１１９ａが、ＣＡＡＣ−ＯＳ膜で、第２の領域１１９ｂが非晶質構造であってもよい。非晶質構造の酸化物半導体には水素が拡散されやすいので、第１の領域１１９ａの水素を第２の領域１１９ｂに拡散させ、チャネル領域となる第１の領域１１９ａの水素濃度を低減しつつ、第２の領域１１９ｂをｎ型化（低抵抗化）することができる。

図１（Ａ）及び図１（Ｃ）に示すように、一対の電極１２５は、酸化物半導体膜１１９の露出部及び側面、特にチャネル長方向と平行な側面、及びチャネル幅方向と平行な側面、それぞれを覆う場合、酸化物半導体膜１１９との接触面積を広くすることができる。このため、酸化物半導体膜１１９と、一対の電極１２５との接触抵抗を低減でき、またチャネル幅を広げることが可能であり、トランジスタのオン電流を高めることができる。

ゲート絶縁膜１２３は、酸化物半導体膜１１９に接する酸化絶縁膜１２３ａと、ゲート電極１１５に接する金属酸化膜１２３ｂの積層構造であり、金属酸化膜１２３ｂとして、金属膜に酸素を導入して形成された金属酸化膜を用いている。

酸化絶縁膜１２３ａは、酸化シリコン、酸化窒化シリコン、Ｇａ−Ｚｎ系金属酸化物膜等を用いればよく、積層または単層で設ける。

なお、酸化絶縁膜１２３ａとして、酸化絶縁膜１０３に示すような、加熱により酸素が脱離する酸化絶縁膜を用いてもよい。ゲート絶縁膜１２３に加熱により酸素が脱離する膜を用いることで、後の加熱処理により酸化物半導体膜１１９に生じる酸素欠損を補償することができ、トランジスタの電気特性の劣化を抑制できる。

金属酸化膜１２３ｂは、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の単層または積層を用いればよい。

なお、上記金属酸化膜は、酸素、水素、水等のブロッキング効果を有するため、後の加熱処理において、酸化絶縁膜１０３、酸化物半導体膜１１９、及び酸化絶縁膜１２３ａに含まれる酸素が外部に拡散することを抑制することができる。

また、金属酸化膜１２３ｂとして、酸化ハフニウム、酸化窒化ハフニウム、酸化イットリウム、酸化窒化イットリウム等のｈｉｇｈ−ｋ材料を用いることで、トランジスタのゲートリークを低減できる。

ゲート絶縁膜１２３の厚さは、５ｎｍ以上３００ｎｍ以下、より好ましくは１０ｎｍ以上５０ｎｍ以下、より好ましくは１０ｎｍ以上３０ｎｍ以下とするとよい。

ゲート電極１１５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。

また、ゲート電極１１５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

また、ゲート電極１１５とゲート絶縁膜１２３との間に、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けることが好ましい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、少なくとも酸化物半導体膜１１９より高い窒素濃度、具体的には７原子％以上の窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。

絶縁膜１１６は、ゲート電極１１５及び一対の電極１２５の接触を防ぐために、ゲート電極１１５上に設けることが好ましい。絶縁膜１１６は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよく、積層または単層で設ける。なお、サイドウォール絶縁膜１２１よりもエッチング速度の遅い絶縁膜を選択することで、後のサイドウォール絶縁膜１２１を形成する際に、ゲート電極１１５の膜減りを低減するためのエッチング保護膜として機能させることができる。

サイドウォール絶縁膜１２１は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよく、積層または単層で設ける。なお、サイドウォール絶縁膜１２１として、酸化絶縁膜１０３と同様に、加熱により酸素の一部が脱離する酸化絶縁膜を用いて形成してもよい。

一対の電極１２５は導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。なお、一対の電極１２５は配線としても機能させてもよい。

トランジスタの一対の電極１２５の端部が、サイドウォール絶縁膜１２１上に位置し、更に酸化物半導体膜１１９において、一対の電極１２５が、ドーパントを含む一対の第２の領域１１９ｂの露出部を全て覆っている。このため、チャネル長方向におけるソース−ドレイン間の距離（より正確には、ソース電極及びドレイン電極と接する酸化物半導体の間の距離）を、サイドウォール絶縁膜１２１の長さで制御することができる。つまりマスクを用いてパターンを形成するのが困難な微細なデバイスにおいて、酸化物半導体膜１１９と接する一対の電極１２５のチャネル側の端部を、マスクを用いずに形成することができる。また、マスクを使用しないため、複数のトランジスタにおける加工ばらつきを低減することができる。

絶縁膜１２７は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよく、積層または単層で設ける。なお、絶縁膜１２７を積層構造とし、一対の電極と接する側の絶縁膜として、酸化絶縁膜１０３と同様に、加熱により酸素の一部が脱離する酸化絶縁膜を用いて形成してもよい。また、一対の電極と接する側の絶縁膜として、酸化アルミニウム、酸化窒化アルミニウム等の外部への酸素の拡散を防ぐ絶縁膜を用いることで、一対の電極と接する側の絶縁膜から脱離する酸素を酸化物半導体膜に供給することができる。また、絶縁膜１２７として、外部からの水素、水等の侵入を防ぐ酸化絶縁膜を用いることで、外部から酸化物半導体膜への水素、水等の侵入を低減することが可能であり、酸化物半導体膜の欠損を低減することができる。外部からの水素、水等の侵入を防ぐ酸化絶縁膜の代表例としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、酸化アルミニウム、酸化窒化アルミニウム等がある。

なお、本実施の形態においては、一対の電極１２５の対向している側面の上面形状が直線状のトランジスタを用いて説明したが、一対の電極１２５の対向している側面の上面形状を適宜、Ｕ字状、Ｃ字状等としてもよい。このような構造のトランジスタは、チャネル幅を大きくすることが可能であり、オン電流を高くすることができる。

次に、図１に示すトランジスタの作製方法について、図２及び図４を用いて説明する。なお、各図において、（Ａ）、（Ｃ）、（Ｅ）、（Ｇ）は図１（Ｂ）に示すＡ−Ｂ断面図（トランジスタのチャネル幅方向）の作製工程を説明し、（Ｂ）、（Ｄ）、（Ｆ）、（Ｈ）は図１（Ｃ）に示すＣ−Ｄ断面図（トランジスタのチャネル長方向）の作製工程を説明する。

図２（Ａ）、図２（Ｂ）に示すように、基板１０１上に酸化絶縁膜１０３を形成する。

なお、酸化絶縁膜１０３を形成する前に、加熱処理またはプラズマ処理により、基板に含まれる水素または水を脱離させることが好ましい。この結果、後の加熱処理において、酸化絶縁膜及び酸化物半導体膜中に水素または水が拡散することを防ぐことができる。なお、加熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、１００℃以上基板の歪み点未満の温度で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素（亜酸化窒素、一酸化窒素、二酸化窒素等）を用いる。

酸化絶縁膜１０３は、スパッタリング法、ＣＶＤ法等により形成する。

加熱により酸素の一部が脱離する酸化絶縁膜をスパッタリング法により形成する場合は、成膜ガス中の酸素量が高いことが好ましく、酸素、または酸素及び希ガスの混合ガス等を用いることができる。代表的には、成膜ガス中の酸素濃度を６％以上１００％以下にすることが好ましい。

加熱により酸素の一部が脱離する酸化絶縁膜の代表例として酸化シリコン膜を形成する場合、石英（好ましくは合成石英）をターゲットに用い、基板温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ_２／（Ｏ_２＋Ａｒ）割合を１％以上１００％以下（好ましくは６％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を形成することが好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素のみを用いてもよい。

また、酸化絶縁膜１０３としてＣＶＤ法で酸化絶縁膜を形成する場合、原料ガス由来の水素または水が酸化絶縁膜中に混入される場合がある。このため、ＣＶＤ法で酸化絶縁膜を形成した後、脱水素化または脱水化として、加熱処理を行うことが好ましい。

該加熱処理の温度は、酸化絶縁膜から水素または水を放出させる温度が好ましく、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。

また、該加熱処理は、電気炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置等を用いることができる。ＲＴＡを用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため、酸化絶縁膜からの水素または水の放出の時間を短縮することができる。

加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水素、水等が含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。なお、加熱処理は真空雰囲気で行ってもよい。

熱処理によって、酸化絶縁膜の脱水素化または脱水化を行うことができ、酸化物半導体膜への水素または水の拡散を抑制することができる。

さらに、ＣＶＤ法で形成した酸化絶縁膜に、酸素を導入することで、加熱により脱離する酸素量を増加させることができる。酸化絶縁膜に酸素を導入する方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理等がある。

また、脱水化または脱水素化のための熱処理は、複数回行ってもよく、他の熱処理と兼ねてもよい。

なお、酸化絶縁膜１０３が平坦であると、後に形成する酸化物半導体膜の断切れ防止が可能であるため好ましい。

次に、酸化絶縁膜１０３上に酸化物半導体膜１０５を形成する。

酸化物半導体膜１０５は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等により酸化絶縁膜１０３上に酸化物半導体膜を形成し、該酸化物半導体膜上にマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、素子分離された酸化物半導体膜１０５を形成することができる。また、酸化物半導体膜１０５の作製方法として印刷法を用いることで、素子分離された酸化物半導体膜１０５を直接的に形成することができる。

ここでは、酸化物半導体膜１０５は、スパッタリング法により、１ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上３０ｎｍ以下の厚さで酸化物半導体膜を形成した後、当該酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングすることで形成する。

なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、酸化物半導体膜中への水素または水等の混入を低減しつつ、ＣＡＡＣ−ＯＳ膜を形成することができる。

また、ＣＡＡＣ−ＯＳ膜に含まれる結晶部の配向を高めるためには、酸化物半導体膜の下地絶縁膜である、酸化絶縁膜１０３の表面の平坦性を良好にすることが好ましい。代表的には、酸化絶縁膜１０３の平均面粗さ（Ｒａ）を、０．１ｎｍ以上０．５ｎｍ未満とすることが好ましい。なお、本明細書等において、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さ（Ｒａ）を曲面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値で表現できる。また、平坦化処理としては、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理、ドライエッチング処理、真空のチャンバーに不活性ガス、例えばアルゴンガスを導入し、被処理面を陰極とする電界をかけて、表面の微細な凹凸を平坦化するプラズマ処理（いわゆる逆スパッタ）等の一または複数を適用することができる。

ここで、酸化物半導体膜を成膜するスパッタリング装置について、以下に詳細を説明する。

酸化物半導体膜を成膜する処理室は、リークレートを１×１０^−１０Ｐａ・ｍ^３／秒以下とすることが好ましく、それによりスパッタリング法により成膜する際、膜中への不純物の混入を低減することができる。

また、スパッタリング装置の処理室の排気は、ドライポンプ等の粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプ等の高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素及び水の排気能力が低い。さらに、水素の排気能力の高いスパッタイオンポンプまたは水の排気能力の高いクライオポンプを組み合わせることが有効となる。

処理室の内側に存在する吸着物は、内壁に吸着しているために処理室の圧力に影響しないが、処理室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、処理室に存在する吸着物をできる限り脱離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、処理室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。

このように、酸化物半導体膜の成膜工程において、更に好ましくは酸化絶縁膜の成膜工程において、処理室の圧力、処理室のリークレートなどにおいて、不純物の混入を極力抑えることによって、酸化物半導体膜に含まれる水素を含む不純物の混入を低減することができる。また、酸化絶縁膜から酸化物半導体膜への水素、水等の不純物の拡散を低減することができる。

酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水となると共に、酸素が脱離した格子（あるいは酸素が脱理した部分）には欠損が形成されてしまう。このため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減らすことにより、酸化物半導体膜の欠損を低減することが可能である。このため、不純物をできるだけ除去し、高純度化させた酸化物半導体膜をチャネル領域とすることにより、トランジスタの信頼性を高めることができる。

スパッタリング法において、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。

なお、スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスには、水素を含む不純物が除去された高純度ガスを用いることが好ましい。

なお、酸化物半導体膜をスパッタリング装置で成膜する前に、スパッタリング装置にダミー基板を搬入し、ダミー基板上に酸化物半導体膜を成膜して、ターゲット表面、または防着板に付着した水素、水等を取り除く工程を行ってもよい。

また、酸化絶縁膜１０３及び酸化物半導体膜は大気に触れず連続的に成膜することで、界面に大気中の水素、水等の不純物の混入を抑制することができるため、好ましい。例えば、マルチチャンバー型のスパッタリング装置において、第１の処理室で酸化絶縁膜１０３を形成する。次に、予備加熱室で酸化絶縁膜１０３が形成された基板１０１を加熱し、基板１０１及び酸化絶縁膜１０３に含まれる水素、水等の不純物を脱離させる。なお、このときの加熱温度は、酸化絶縁膜１０３から酸素が脱離しない温度範囲内とすることが好ましい。次に、第２の処理室で酸化物半導体膜を形成することで、大気に触れず連続的に酸化絶縁膜及び酸化物半導体膜を成膜することができる。

ここでは、基板としてガラス基板を用いる。まず、マルチチャンバー型のスパッタリング装置の予備加熱室において基板を加熱して、基板に含まれる水分等を脱離させる。次に、大気暴露せずに第１の処理室において、酸化絶縁膜１０３として厚さ３００ｎｍの酸化シリコン膜を形成する。次に、第２の処理室において、厚さ２０ｎｍの酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ系酸化物）を形成する。次に、酸化物半導体膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて酸化物半導体膜をドライエッチングして、酸化物半導体膜１０５を形成する。

次に、基板１０１に加熱処理を行うことが好ましい。当該加熱処理により、酸化物半導体膜１０５の脱水素化または脱水化をすることができる。

また、酸化絶縁膜１０３に含まれる酸素の一部を、酸化物半導体膜１０５と、酸化絶縁膜１０３及び酸化物半導体膜１０５の界面近傍に拡散させることができる。

加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。

加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡを用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため、酸化物半導体膜からの水素または水の放出、及び酸化絶縁膜１０３から酸化物半導体膜１０５への酸素拡散の時間を短縮することができる。

加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分〜２４時間とする。

なお、酸化絶縁膜１０３上に酸化物半導体膜を形成し、上記脱水素化または脱水化のための加熱処理を行った後、該酸化物半導体膜の一部をエッチングして、素子分離した酸化物半導体膜１０５を形成してもよい。このような工程を経ることで、脱水素化または脱水化のための加熱処理において、酸化絶縁膜１０３が全て酸化物半導体膜で覆われているため、酸化絶縁膜１０３に含まれる酸素を酸化物半導体膜に効率よく拡散させることができる。

また、上記脱水素化または脱水化のための加熱処理を、後に形成する酸化絶縁膜１０７を形成した後に行ってもよい。この結果、加熱処理工程数を削減しつつ、酸化物半導体膜１０５及び酸化絶縁膜１０７から水または水素を脱離させることができる。

また、脱水化または脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。

次に、図２（Ｃ）及び図２（Ｄ）に示すように、酸化絶縁膜１０３及び酸化物半導体膜１０５上に酸化絶縁膜１０７を形成した後、酸化絶縁膜１０７上に金属膜１０９を形成する。

酸化絶縁膜１０７は、後に酸化絶縁膜１２３ａとなるため、図１に示す酸化絶縁膜１２３ａに列挙する材料を適宜用いることができる。また、酸化絶縁膜１０７は、スパッタリング法、ＣＶＤ法等により形成する。

なお、金属膜１０９を形成する前に、酸化絶縁膜１０７を形成することで、酸化物半導体膜１０５と金属膜１０９が直接接することがなく、酸化物半導体膜１０５と金属膜との反応を低減することが可能である。このため、酸化物半導体膜１０５において、後にチャネル領域となる領域の変質を防ぐことができる。

金属膜１０９は、酸化された金属酸化膜が、酸素、水素、水等のブロッキング効果を有する金属膜を用いることが好ましく、代表的には、アルミニウム、ガリウム、イットリウム、ハフニウム等を用いる。また、金属膜１０９は、スパッタリング法、蒸着法等により形成する。

金属膜１０９の厚さを５ｎｍ以上３０ｎｍ以下、好ましくは１０ｎｍ以上２０ｎｍ以下とすることが好ましい。金属膜１０９を上記厚さとすることで、後の酸素導入処理において、金属膜１０９を酸化すると共に、酸化絶縁膜１０７に酸素を導入することができる。

次に、金属膜１０９に酸素１１１を導入して、金属膜１０９を酸化すると共に、酸化絶縁膜１０７に酸素を導入し、図２（Ｅ）及び図２（Ｆ）に示すように、酸素が添加された酸化絶縁膜１１２及び金属酸化膜１１３を形成する。このとき、金属酸化膜１１３は、金属膜１０９に対応する金属酸化膜または金属酸化窒化膜となる。例えば、金属膜１０９としてアルミニウムを用いると、金属酸化膜１１３としては、酸化アルミニウム膜または酸化窒化アルミニウム膜が形成される。

酸素が添加された酸化絶縁膜１１２は、化学量論比を満たす酸化絶縁膜、または化学量論比を満たす酸素よりも多くの酸素を含む酸化絶縁膜であることが好ましい。

金属酸化膜１１３は、化学量論比を満たす金属酸化膜、または化学量論比を満たす酸素よりも多くの酸素を含む金属酸化膜であることが好ましい。

酸化絶縁膜１０７及び金属膜１０９に酸素を導入する方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理等を用いることができる。なお、イオン注入法として、ガスクラスタイオンビームを用いてもよい。また、酸素１１１の導入は、基板１０１の全面を一度に処理してもよいし、例えば、線状のイオンビームを用いてもよい。線状のイオンビームを用いる場合には、基板またはイオンビームを相対的に移動（スキャン）させることで、酸化絶縁膜１０７及び金属膜１０９全面に酸素１１１を導入することができる。また、酸素の導入処理は、加熱をしながら行ってもよい。

また、酸化絶縁膜１０７及び金属膜１０９に導入される酸素１１１の代表例としては、酸素ラジカル、オゾン、酸素原子、酸素イオン等がある。また、酸素１１１は、酸素を含むガスによって生成することが可能であり、酸素を含むガスの代表例としては、酸素ガス、一酸化二窒素ガス、二酸化一窒素ガス、オゾンガス、水蒸気、酸素及び水素の混合ガス等がある。なお、上記酸素を含むガスと共に、窒素、希ガス等の不活性ガスを導入してもよい。

なお、イオン注入法で酸素の導入を行う場合、酸素１１１のドーズ量は１×１０^１３ｉｏｎｓ／ｃｍ^２以上５×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることが好ましい。このようなドーズ量とすることで、化学量論比を満たす酸素を含む金属酸化膜、または化学量論比を満たす酸素よりも多くの酸素を含む金属酸化膜を形成することができる。

また、プラズマ処理で酸素の導入を行う場合は、酸素プラズマ中の酸素を金属膜及び酸化絶縁膜１０７に導入する。プラズマ処理で酸素の導入を行う場合は、プラズマＣＶＤ装置、ドライエッチング装置等のプラズマ処理装置を用いることができる。また、プラズマ処理装置を用いる場合、金属膜１０９を酸化すると共に、酸素の一部を酸化絶縁膜１０７に導入させるため、基板１０１が搭載される支持台または電極にバイアスを印加することが好ましい。この結果、エネルギーを有する酸素１１１、代表的には酸素イオンを基板１０１側に引き寄せることが可能であり、酸化絶縁膜１１２及び金属酸化膜１１３への酸素導入量をより増加させることができる。

また、プラズマ処理で酸素の導入を行う場合、μ波で酸素を励起し、高密度な酸素プラズマを発生させることで、酸素が添加された酸化絶縁膜１１２への酸素導入量を増加させることができる共に、緻密な金属酸化膜１１３を形成することができる。なお、μ波で酸素を励起し、高密度な酸素プラズマを発生させる場合、酸素の導入処理は、酸化絶縁膜及び酸化物半導体膜から酸素が脱離されない温度、代表的には２５０℃以下、好ましくは２００℃以下で行うことが好ましい。

なお、プラズマ処理で金属膜に酸素の導入を行うことで、スループットを向上させることができる。

また、金属膜１０９の形成と、金属膜１０９への酸素の導入処理を同一装置で行うことができる。代表的には、スパッタリング装置において、処理室に不活性ガスを導入してターゲットをスパッタリングして金属膜１０９を形成した後、処理室内に酸素を導入して、基板１０１が搭載される支持台または電極にバイアスを印加して、酸素、代表的には酸素イオンを金属膜に引き寄せることで、金属膜に酸素を導入し、金属酸化膜を形成すると共に、酸化絶縁膜１１２に酸素を導入することができる。さらには、処理室へ導入するガスを交互に切り替えることで、金属膜の形成と、金属膜への酸素の導入を交互に行うことが可能であり、金属酸化膜の膜厚を厚くすることができる。

ここで、金属膜１０９及び酸化絶縁膜１０７への酸素の導入の様子について、図３を用いて説明する。図３（Ａ）は、図２（Ｃ）に対応する図面であり、図３（Ｂ）は、図２（Ｄ）に対応する図面である。酸化絶縁膜１０７及び金属膜１０９に酸素を導入すると、図３（Ａ）及び図３（Ｂ）に示すように、酸素１１１は、金属膜１０９及び酸化絶縁膜１０７に導入される。また、酸素１１１は、酸化物半導体膜１０５に導入される。このとき、酸化物半導体膜１０５の側面における酸素欠損が当該酸素の導入により補償される。また、酸素１１１は、酸化絶縁膜１０３に導入される。酸化絶縁膜１０３に導入された酸素は、横矢印で示すように、酸化絶縁膜１０３中を拡散する。拡散した酸素は、酸化物半導体膜１０５に拡散し、この結果、酸化物半導体膜１０５の酸素欠損が補償される。

この後、加熱処理を行ってもよい。当該加熱処理により、金属酸化膜１１３の金属原子と酸素の結合をより強固にすることが可能であり、後の加熱処理において、金属酸化膜１１３からの酸素脱離を抑制することができる。このときの加熱温度は３００℃以上５００℃以下、好ましくは４００℃以上４５０℃以下とする。

また、金属膜１０９を形成する前に、酸化絶縁膜１０７に酸素を導入してもよい。この結果、複数の酸素導入により、酸素が添加された酸化絶縁膜１１２の酸素含有量をさらに増やすことができる。

ここでは、酸化絶縁膜１０７として、ＣＶＤ法により厚さ２０ｎｍの酸化窒化シリコン膜を形成する。次に、金属膜１０９として、スパッタリング法により、厚さ１０ｎｍのアルミニウム膜を形成する。次に、金属膜１０９への酸素導入処理として、誘導結合型プラズマ方式を用い、基板１０１と対向する電極の電力を０Ｗ、基板１０１を設置する電極の電力を４５００Ｗ、プラズマ発生処理装置の処理室の圧力を１５Ｐａ、処理室に導入する酸素の流量を２５０ｓｃｃｍとして、酸素プラズマを発生させる。また、当該酸素プラズマに金属膜１０９を曝すことで、金属膜を酸化して、酸化アルミニウムを形成する。

酸化物半導体膜１０５に接する絶縁膜として、酸素が添加された酸化絶縁膜１１２を有し、当該絶縁膜上に金属酸化膜１１３を有する。酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化膜１１３は、酸素、水素、水等のブロッキング効果を有するため、酸素が添加された酸化絶縁膜１１２から酸素を酸化物半導体膜１０５に効率よく拡散させることができる。酸化物半導体膜１０５に直接酸素１１１を添加するのではなく、酸素が添加された酸化絶縁膜１１２からの固相拡散により、酸化物半導体膜１０５へのダメージが少なく、酸素を酸化物半導体膜１０５に添加することができる。特に、酸化物半導体膜の側面における酸素欠損が当該酸素の拡散により補償される。この結果、図１（Ａ）の破線１２９で示すゲート電極１１５と重畳する酸化物半導体膜の側面を介して発生するソース電極及びドレイン電極の間のリーク電流を低減することができる。

また、ＣＡＡＣ−ＯＳ膜は、被形成面または表面に沿って酸素が移動しやすい。このため、素子分離した酸化物半導体膜１０５の側面から酸素の脱離が生じやすく、酸素欠損が形成されやすい。しかしながら、酸化物半導体膜１０５上に酸化絶縁膜と、当該酸化絶縁膜上に金属酸化膜を設けることにより、酸化物半導体膜１０５の側面からの酸素脱離を抑制することが可能である。この結果、酸化物半導体膜１０５の側面の導電性が高くなることを抑制することができる。

次に、図２（Ｇ）及び図２（Ｈ）に示すように、金属酸化膜１１３上にゲート電極１１５及び絶縁膜１１６を形成する。

ゲート電極１１５および絶縁膜１１６は、導電膜及び絶縁膜を積層し、絶縁膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて絶縁膜の一部をエッチングして絶縁膜１１６を形成する。つぎに、絶縁膜１１６をハードマスクとして導電膜をエッチングし、ゲート電極１１５を形成する。

ゲート電極１１５となる導電膜は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。

絶縁膜１１６となる絶縁膜は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。

ここでは、厚さ３０ｎｍの窒化タンタル膜と、厚さ２００ｎｍのタングステン膜とをスパッタリング法により形成する。次に、ＣＶＤ法により厚さ５０ｎｍの窒化シリコン膜を形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて窒化タンタル膜、タングステン膜、及び窒化シリコン膜をドライエッチングして、ゲート電極１１５及び絶縁膜１１６を形成する。

次に、ゲート電極１１５をマスクとして、酸化物半導体膜１０５にドーパント１１７を導入する処理（図２（Ｇ）及び図２（Ｈ）参照）を行って、図４（Ｂ）に示すように、ドーパントを含む一対の第２の領域１１９ｂを形成する。ゲート電極１１５をマスクにしてドーパントを導入するため、セルフアラインでドーパントを含む一対の第２の領域１１９ｂ、及びドーパントが導入されない第１の領域１１９ａを形成することができる（図４（Ａ）及び図４（Ｂ）参照）。なお、ゲート電極１１５と重畳する第１の領域１１９ａはチャネル領域として機能する。また、ドーパントを含む一対の第２の領域１１９ｂの一部は、ソース領域、及びドレイン領域として機能する。また、第１の領域１１９ａ、及びドーパントを含む一対の第２の領域１１９ｂを酸化物半導体膜１１９と示す。

酸化物半導体膜１１９にドーパントを導入する方法として、イオンドーピング法またはイオンインプランテーション法を用いることができる。また、導入するドーパントとしては、ホウ素、窒素、リン、及びヒ素の少なくとも一以上がある。または、ドーパントとしては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの少なくとも一以上がある。なお、ドーパントとして、ホウ素、窒素、リン、及びヒ素の一以上と、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの一以上とを適宜組み合わしてもよい。

また、酸化物半導体膜１１９へのドーパントの導入は、酸化物半導体膜１１９を覆って、絶縁膜などが形成されている状態を示したが、酸化物半導体膜１１９が露出している状態でドーパントの導入を行ってもよい。

さらに、上記ドーパントの導入はイオンドーピング法またはイオンインプランテーション法等による注入する以外の方法でも行うことができる。例えば、導入する元素を含むガス雰囲気にてプラズマを発生させて、被導入物に対してプラズマ処理を行うことによって、ドーパントを導入することができる。上記プラズマを発生させる装置としては、ドライエッチング装置やプラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。

なお、ドーパントの導入処理は、加熱をしながら行ってもよい。

酸化物半導体膜１１９にドーパントを導入することで、第２の領域１１９ｂを非晶質化することができる。非晶質酸化物半導体には水素が拡散されやすいので、第１の領域１１９ａの水素を第２の領域１１９ｂに拡散させ、チャネル領域となる第１の領域１１９ａの水素濃度を低減し、第２の領域１１９ｂをｎ型化（低抵抗化）することができる。この結果、トランジスタのオン電流を高めることが可能である。

ここでは、イオンインプランテーション法により、リンを酸化物半導体膜１１９に導入する。

この後、加熱処理を行ってもよい。当該加熱処理の温度は、代表的には、１５０℃以上４５０℃以下、好ましくは２５０℃以上３２５℃以下とする。または、２５０℃から３２５℃まで徐々に温度上昇させながら加熱してもよい。

当該加熱処理により、ドーパントを含む一対の第２の領域１１９ｂの抵抗を低減することができる。なお、当該加熱処理において、ドーパントを含む一対の第２の領域１１９ｂは、結晶状態でも非晶質状態でもよい。

次に、図４（Ｃ）及び図４（Ｄ）に示すように、ゲート電極１１５の側面にサイドウォール絶縁膜１２１及びゲート絶縁膜１２３を形成する。ここで、サイドウォール絶縁膜１２１の形成方法について説明する。

まず、ゲート絶縁膜１２３およびゲート電極１１５上に、後にサイドウォール絶縁膜１２１となる絶縁膜を形成する。絶縁膜は、スパッタリング法、ＣＶＤ法等により形成する。また、当該絶縁膜の厚さは特に限定はないが、ゲート電極１１５の形状に応じる被覆性を考慮して、適宜選択すればよい。

次に、絶縁膜をエッチングすることによりサイドウォール絶縁膜１２１を形成する。サイドウォール絶縁膜１２１は、絶縁膜に異方性の高いエッチング工程を行うことでセルフアラインに形成することができる。ここで、異方性の高いエッチングとしては、ドライエッチングが好ましく、例えば、エッチングガスとして、トリフルオロメタン（ＣＨＦ_３）、オクタフルオロシクロブタン（Ｃ_４Ｆ_８）、テトラフルオロメタン（ＣＦ_４）等のフッ素を含むガスを用いることができ、ヘリウム（Ｈｅ）やアルゴン（Ａｒ）等の希ガスまたは水素（Ｈ_２）を添加しても良い。さらに、ドライエッチングとして、基板に高周波電圧を印加する、反応性イオンエッチング法（ＲＩＥ法）を用いるのが好ましい。

なお、サイドウォール絶縁膜１２１となる絶縁膜より、エッチング選択性の高い絶縁膜を用いて絶縁膜１１６を形成することで、絶縁膜１１６がゲート電極１１５のエッチング保護膜として機能するため好ましい。

ここでは、ＣＶＤ法により厚さ９０ｎｍの酸化窒化シリコン膜を形成する。次に、酸化絶縁膜１１２である酸化窒化シリコン膜、金属酸化膜１１３である酸化アルミニウム膜をドライエッチングして、サイドウォール絶縁膜１２１を形成する。なお、ここでは、絶縁膜１１６としてサイドウォール絶縁膜と異なる組成、例えば窒化シリコン膜を用いて形成し、選択比のあるエッチング条件を選択することで、ゲート電極１１５のエッチング保護膜として機能させることができる。

また、断面におけるサイドウォール絶縁膜１２１の幅は、ゲート電極１１５の厚さに依存することから、サイドウォール絶縁膜１２１の幅が、所望の範囲となるように、ゲート電極１１５の厚さを決めればよい。

また、サイドウォール絶縁膜１２１の形成工程と共に、異方性の高いエッチングを用いて酸化絶縁膜１１２及び金属酸化膜１１３をエッチングし、酸化物半導体膜１１９を露出させることで、ゲート絶縁膜１２３を形成することができる。

次に、図４（Ｅ）及び図４（Ｆ）に示すように、一対の電極１２５を形成する。

一対の電極１２５は、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成した後、該導電膜上にマスクを形成して導電膜をエッチングして形成する。導電膜上に形成するマスクは、印刷法、インクジェット法、フォトリソグラフィ法を適宜用いることができる。なお、マスクを用いて一対の電極１２５を形成した場合は、この後マスクを除去する。

一対の電極１２５は、少なくともサイドウォール絶縁膜１２１及びゲート絶縁膜１２３の側面と接するように、形成することが好ましい。即ち、トランジスタの一対の電極１２５の端部が、少なくともサイドウォール絶縁膜１２１上に位置し、酸化物半導体膜１１９において、一対の電極１２５が、ドーパントを含む一対の第２の領域１１９ｂの露出部を全て覆っていることが好ましい。更には、一対の電極１２５の端部が絶縁膜１１６上に位置してもよい。この結果、ドーパントが含まれる一対の第２の領域１１９ｂにおいて、一対の電極１２５と接する領域１１９ｂ１がソース領域及びドレイン領域として機能すると共に、サイドウォール絶縁膜１２１及びゲート絶縁膜１２３と重なる領域１１９ｂ２により、ソース−ドレイン耐圧を高めることができる。また、サイドウォール絶縁膜１２１の長さによりソース−ドレイン間の距離が制御できるため、酸化物半導体膜１１９と接する一対の電極１２５のチャネル側の端部を、マスクを用いずに形成させることができる。また、マスクを使用しないため、複数のトランジスタにおける加工ばらつきを低減することができる。

ここでは、スパッタリング法により厚さ３０ｎｍのタングステン膜を形成する。次に、タングステン膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、一対の電極１２５を形成する。

なお、一対の電極１２５を形成した後、エッチング残渣を除去するため、洗浄処理をすることが好ましい。この洗浄処理を行うことで、一対の電極１２５の短絡を抑制することができる。当該洗浄処理は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ酸、シュウ酸などの酸性の溶液、または水を用いて行うことができる。

次に、図４（Ｅ）及び図４（Ｆ）に示すように、絶縁膜１２７を形成する。

絶縁膜１２７は、スパッタリング法、ＣＶＤ法、塗布法、印刷法等により形成する。

なお、絶縁膜１２７に、イオン注入法またはイオンドーピング法、プラズマ法等により、酸素を導入してもよい。

ここでは、絶縁膜１２７としてＣＶＤ法により厚さ４６０ｎｍの酸化窒化シリコン膜を形成する。

この後、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。

また、該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡを用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため、酸化絶縁膜からの水素または水の放出の時間を短縮することができる。

加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。

ここでは、電気炉を用い、酸素雰囲気において４００℃で１時間の加熱を行う。

以上の工程により、トランジスタを作製することができる。

本実施の形態により、酸化絶縁膜上に金属膜を形成し、金属膜に酸素を導入して金属酸化膜を形成すると共に、酸化絶縁膜に酸素を導入することができる。また、当該酸素が導入された酸化絶縁膜及び金属酸化膜を、酸化物半導体膜を有するトランジスタのゲート絶縁膜として用いる。酸化物半導体膜に接する酸化絶縁膜に酸素が導入されているため、加熱処理により当該酸素を酸化物半導体膜に固相拡散することが可能であり、酸化物半導体膜の酸素欠損を低減することができる。特に、酸化物半導体膜の側面における酸素欠損が当該酸素の拡散により補償され、寄生チャネルの発生を抑制することが可能である。この結果、ゲート電極と重畳する酸化物半導体膜の側面を介して発生するソース電極及びドレイン電極の間のリーク電流を低減することができる。

また、加熱により酸素の一部が脱離する酸化絶縁膜及び酸素が導入された酸化絶縁膜で酸化物半導体膜を包んでいる。このため、加熱処理工程において、酸化絶縁膜に含まれる酸素を効率よく酸化物半導体膜に拡散させることが可能であり、酸化物半導体膜と、酸化物半導体膜及び酸化絶縁膜の界面の近傍とにおける酸素欠損を低減することができる。

このため、トランジスタのしきい値電圧のマイナスシフトを低減すると共に、トランジスタのソース及びドレインにおけるリーク電流を低減することが可能であり、トランジスタの電気特性を向上させることができる。また、このようなトランジスタ及びその周辺部分（下地絶縁膜を含む）の構造により、トランジスタのチャネル長を１００ｎｍ以下、例えば３０ｎｍにまで微細化することができ、このような場合であっても、オフ電流密度（オフ電流をトランジスタのチャネル幅で除した数値）を数ｙＡ／μｍ〜数ｚＡ／μｍとすることが可能となる。

また、金属膜に酸素を導入して金属酸化膜を形成するため、生産性を高めることができる。

（実施の形態２）
本実施の形態では、金属膜を酸化した金属酸化膜をゲート絶縁膜に用いたトランジスタ及びその作製方法について、図１乃至図５を用いて説明する。なお、実施の形態１と比較して、ゲート絶縁膜が、金属膜に酸素を導入し酸化した金属酸化膜のみである点が異なる。

図５は、本実施の形態に示すトランジスタの断面図である。図５に示すトランジスタの上面形状は実施の形態１に示す図１（Ａ）と同様であるため、ここでは省略する。図５（Ａ）は、図１（Ａ）の一点鎖線Ａ−Ｂに対応する、トランジスタのチャネル幅方向の断面図であり、図５（Ｂ）は図１（Ａ）の一点鎖線Ｃ−Ｄに対応する、トランジスタのチャネル長方向の断面図である。

図５（Ａ）及び図５（Ｂ）に示すトランジスタは、基板１０１上に設けられる酸化絶縁膜１０３と、酸化絶縁膜１０３上に設けられる酸化物半導体膜１１９と、酸化物半導体膜１１９に接する、ソース電極及びドレイン電極として機能する一対の電極１２５と、酸化物半導体膜１１９の少なくとも一部と接するゲート絶縁膜１５３と、ゲート絶縁膜１５３上であって、且つ酸化物半導体膜１１９と重畳するゲート電極１１５とを有する。

また、ゲート電極１１５の側面に接するサイドウォール絶縁膜１２１を有する。また、酸化物半導体膜１１９は、ゲート電極１１５と重畳する第１の領域１１９ａと、第１の領域１１９ａを挟むドーパントを含む一対の第２の領域１１９ｂとを有する。第２の領域１１９ｂは低抵抗領域である。なお、酸化物半導体膜１１９において、第１の領域１１９ａはチャネル領域として機能し、ドーパントを含む一対の第２の領域１１９ｂにおいて、一対の電極１２５と接する領域はソース領域及びドレイン領域として機能する。また、酸化絶縁膜１０３、ゲート電極１１５、サイドウォール絶縁膜１２１、及び一対の電極１２５上に絶縁膜１２７を有してもよい。また、ゲート電極１１５及び絶縁膜１２７の間に絶縁膜１１６を設けることが好ましい。

図５に示すトランジスタにおいて、ゲート絶縁膜１５３として、金属膜に酸素を導入して形成された金属酸化膜を用いていることを特徴とする。

次に、図５に示すトランジスタの作製方法について説明する。図５に示すトランジスタは、実施の形態１に示す図２（Ａ）及び図２（Ｂ）の工程を経た後、酸化物半導体膜１０５上に金属膜を形成する。金属膜は実施の形態１に示す金属膜１０９と同様の材料及び形成方法を適宜用いることができる。

次に、実施の形態１と同様に、金属膜に酸素を導入して、金属膜を酸化すると共に、酸化物半導体膜に酸素を導入する。

当該金属膜に酸素を導入すると共に、酸化物半導体膜に接する酸化絶縁膜に酸素が導入されているため、酸化物半導体膜の酸素欠損を低減することができる。特に、酸化物半導体膜の側面における酸素欠損が当該酸素の拡散により補償され、寄生チャネルの発生を抑制することが可能である。この結果、図１（Ａ）の破線１２９で示す、ゲート電極と重畳する酸化物半導体膜の側面を介して発生するソース電極及びドレイン電極の間のリーク電流を低減することができる。

次に、加熱処理を行ってもよい。

ここでは、金属膜の形成及び金属膜への酸素導入方法は、実施の形態１と同様とすることができる。

この後、実施の形態１と同様に、図２（Ｇ）及び図２（Ｈ）、並びに図４の工程を経ることで、図５に示すトランジスタを作製することができる。

以上の工程により、しきい値電圧のマイナスシフトが低減され、ソース及びドレインにおけるリーク電流が低減された、電気特性の優れたトランジスタを生産性高く作製することができる。

（実施の形態３）
本実施の形態では、金属膜を酸化した金属酸化膜をトランジスタの保護膜に用いたトランジスタ及びその作製方法について、図１乃至図４、及び図６を用いて説明する。

図６は、本実施の形態に示すトランジスタの断面図である。図６に示すトランジスタの上面形状は実施の形態１に示す図１（Ａ）と同様であるため、ここでは省略する。図６（Ａ）は、図１（Ａ）の一点鎖線Ａ−Ｂに対応する、トランジスタのチャネル幅方向の断面図であり、図６（Ｂ）は図１（Ａ）の一点鎖線Ｃ−Ｄに対応する、トランジスタのチャネル長方向の断面図である。

図６（Ａ）及び図６（Ｂ）に示すトランジスタは、基板１０１上に設けられる酸化絶縁膜１０３と、酸化絶縁膜１０３上に設けられる酸化物半導体膜１１９と、酸化物半導体膜１１９に接する、ソース電極及びドレイン電極として機能する一対の電極１２５と、酸化物半導体膜１１９の少なくとも一部と接するゲート絶縁膜１６３と、ゲート絶縁膜１６３上であって、且つ酸化物半導体膜１１９と重畳するゲート電極１１５とを有する。また、ゲート電極１１５の側面に接するサイドウォール絶縁膜１２１を有する。また、酸化絶縁膜１０３、ゲート電極１１５、サイドウォール絶縁膜１２１、及び一対の電極１２５上に保護膜１６７を有する。

また、酸化物半導体膜１１９は、ゲート電極１１５と重畳する第１の領域１１９ａと、第１の領域１１９ａを挟むドーパントを含む一対の第２の領域１１９ｂとを有する。第２の領域１１９ｂは低抵抗領域である。なお、酸化物半導体膜１１９において、第１の領域１１９ａはチャネル領域として機能し、ドーパントを含む一対の第２の領域１１９ｂにおいて、一対の電極１２５と接する領域はソース領域及びドレイン領域として機能する。また、ゲート電極１１５及び酸化絶縁膜１６７ａの間に絶縁膜１１６を設けることが好ましい。

図６に示すトランジスタにおいて、保護膜１６７が、ゲート電極１１５側に形成される酸化絶縁膜１６７ａと、酸化絶縁膜１６７ａに接する金属酸化膜１６７ｂの積層構造であり、金属酸化膜１６７ｂが金属膜に酸素を導入して形成された金属酸化膜であることを特徴とする。

また、ゲート絶縁膜１６３は、酸化物半導体膜１１９に接する第１のゲート絶縁膜１６３ａと、ゲート電極１１５に接する第２のゲート絶縁膜１６３ｂの積層構造である。第１のゲート絶縁膜１６３ａ、第２のゲート絶縁膜１６３ｂはそれぞれ、実施の形態１に示す酸化絶縁膜１２３ａ、金属酸化膜１２３ｂの材料及び作製方法を適宜適用することができる。また、第２のゲート絶縁膜１６３ｂは、実施の形態１に示す作製方法の他、ＣＶＤ法、スパッタリング法を適宜適用してもよい。

また、ここでは、ゲート絶縁膜１６３を積層構造としたが、実施の形態２に示すゲート絶縁膜１５３のように単層構造とし、ゲート絶縁膜１５３に示す材料及び作製方法を適宜適用することができる。実施の形態２に示す作製方法の他、ＣＶＤ法、スパッタリング法を適宜適用してもよい。

次に、図６に示すトランジスタの作製方法について説明する。図６に示すトランジスタは、実施の形態１に示す図２、及び図４（Ａ）乃至（Ｄ）の工程を経た後、図７（Ａ）及び図７（Ｂ）に示すように、酸化絶縁膜１６４を形成し、酸化絶縁膜１６４上に金属膜１６５を形成する。

酸化絶縁膜１６４は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよく、積層または単層で設ける。

酸化絶縁膜１６４は、スパッタリング法、ＣＶＤ法、塗布法、印刷法等により形成する。

金属膜１６５は、実施の形態１に示す金属膜１０９と同様の材料及び形成方法を適宜適用することができる。

次に、実施の形態１と同様に、金属膜１６５に酸素１１１を導入して、金属膜１６５を酸化すると共に、酸化絶縁膜１６４に酸素を導入し、図７（Ｃ）及び図７（Ｄ）に示すように、酸素が添加された酸化絶縁膜１６７ａと、金属酸化膜１６７ｂを形成する。

また、金属膜１６５を形成する前に、酸化絶縁膜１６４に酸素を導入してもよい。この結果、複数の酸素導入により、酸素が添加された酸化絶縁膜１６４の酸素含有量をさらに高めることができる。

ここでは、酸化絶縁膜１６４として、ＣＶＤ法により厚さ５０ｎｍの酸化窒化シリコン膜を形成する。次に、金属膜１６５として、スパッタリング法により、厚さ１０ｎｍのアルミニウム膜を形成する。次に、実施の形態１と同様の条件を用いて金属膜１６５への酸素導入処理を行い、酸化アルミニウムを形成する。

なお、絶縁膜１１６として、酸化シリコン膜または酸化窒化シリコン膜等の酸化絶縁膜を用いる場合の、金属膜１６５及び酸化絶縁膜１６４への酸素の導入の様子について、図８を用いて説明する。図８（Ａ）は、図７（Ａ）に対応する図面であり、図８（Ｂ）は、図７（Ｂ）に対応する図面である。酸化絶縁膜１６４及び金属膜１６５に酸素を導入すると、図７（Ａ）及び図７（Ｂ）に示すように、酸素１１１は、金属膜１６５及び酸化絶縁膜１６４に導入される。また、酸素１１１は、絶縁膜１１６を経由して、サイドウォール絶縁膜１２１に拡散する。この結果、サイドウォール絶縁膜１２１に酸素が導入される。また、酸素１１１は、酸化絶縁膜１０３に導入される。酸化絶縁膜１０３に導入された酸素は、横矢印で示すように、酸化絶縁膜１０３中を拡散する。拡散した酸素は、酸化物半導体膜１０５に拡散し、この結果、酸化物半導体膜１０５の酸素欠損が補償される。

この後、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは３００℃以上５００℃以下、より好ましくは４００℃以上４５０℃以下とする。この結果、複数の酸素導入により、酸素が添加された酸化絶縁膜１６４の酸素含有量をさらに増やすことができる。

また、該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡを用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。

加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。

ここでは、電気炉を用い、酸素雰囲気において４００℃で１時間の加熱を行う。

トランジスタ上に酸素が添加された酸化絶縁膜１６７ａが設けられ、該酸化絶縁膜１６７ａ上に金属酸化膜１６７ｂが設けられる。金属酸化膜は、酸素の拡散防止膜として機能するため、加熱処理において、酸化絶縁膜１０３に含まれる酸素を効率的に酸化物半導体膜に拡散させることができる。また、酸化絶縁膜１６７ａの酸素を酸化絶縁膜１０３を介して、効率的に酸化物半導体膜に拡散させることができる。また、金属酸化物膜は、水素、水等の侵入防止膜としても機能するため、外部からトランジスタの酸化物半導体膜に水素、水等が侵入することを抑制することができる。このため、トランジスタのリーク電流を低減することができる。

以上の工程により、図６に示すトランジスタを作製することができる。

以上の工程により、しきい値電圧のマイナスシフトが低減され、ソース及びドレインにおけるリーク電流が低減された、電気特性の優れたトランジスタを生産性高く作製することができる。

（実施の形態４）
本実施の形態では、金属膜を酸化した金属酸化膜をトランジスタの保護膜に用いたトランジスタ及びその作製方法について、図１乃至図４、及び図９を用いて説明する。なお、実施の形態３と比較して、トランジスタの保護膜が、金属膜に酸素を導入し酸化した金属酸化膜のみである点が異なる。

図９は、本実施の形態に示すトランジスタの断面図である。図９に示すトランジスタの上面形状は実施の形態１に示す図１（Ａ）と同様であるため、ここでは省略する。図９（Ａ）は、図１（Ａ）の一点鎖線Ａ−Ｂに対応する、トランジスタのチャネル幅方向の断面図であり、図９（Ｂ）は図１（Ａ）の一点鎖線Ｃ−Ｄに対応する、トランジスタのチャネル長方向の断面図である。

図９（Ａ）及び図９（Ｂ）に示すトランジスタは、基板１０１上に設けられる酸化絶縁膜１０３と、酸化絶縁膜１０３上に設けられる酸化物半導体膜１１９と、酸化物半導体膜１１９に接する、ソース電極及びドレイン電極として機能する一対の電極１２５と、酸化物半導体膜１１９の少なくとも一部と接するゲート絶縁膜１６３と、ゲート絶縁膜１６３上であって、且つ酸化物半導体膜１１９と重畳するゲート電極１１５とを有する。また、ゲート電極１１５の側面に接するサイドウォール絶縁膜１２１を有する。また、酸化絶縁膜１０３、ゲート電極１１５、サイドウォール絶縁膜１２１、及び一対の電極１２５上に金属酸化膜１７７で形成される保護膜を有する。

また、酸化物半導体膜１１９は、ゲート電極１１５と重畳する第１の領域１１９ａと、第１の領域１１９ａを挟むドーパントを含む一対の第２の領域１１９ｂとを有する。第２の領域１１９ｂは低抵抗領域である。なお、酸化物半導体膜１１９において、第１の領域１１９ａはチャネル領域として機能し、ドーパントを含む一対の第２の領域１１９ｂにおいて、一対の電極１２５と接する領域はソース領域及びドレイン領域として機能する。また、ゲート電極１１５及び金属酸化膜１７７の間に絶縁膜１１６を設けることが好ましい。

図９に示すトランジスタにおいて、金属酸化膜１７７が、単層構造であり、金属膜に酸素を導入して形成された金属酸化膜であることを特徴とする。

次に、図９に示すトランジスタの作製方法について、説明する。図９に示すトランジスタは、実施の形態１に示す図２、及び図４（Ａ）乃至（Ｄ）の工程を経た後、絶縁膜１１６及びサイドウォール絶縁膜１２１上に金属膜を形成する。金属膜は実施の形態１に示す金属膜１０９と同様の材料及び形成方法を適宜用いることができる。

次に、実施の形態１と同様に、金属膜に酸素を導入し金属膜を酸化して、金属酸化膜１７７を形成すると共に、酸化物半導体膜に酸素を導入する。この後、加熱処理を行ってもよい。

ここでは、実施の形態１と同様の金属膜の形成及び酸素導入処理により、金属酸化膜１７７を形成する。

なお、金属酸化膜１７７上に、厚さ１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上４００ｎｍ以下の絶縁膜を形成してもよい。

この後、実施の形態３と同様に、加熱処理を行ってもよい。

ここでは、電気炉を用い、酸素雰囲気において４００℃で１時間の加熱を行う。

トランジスタ上に金属酸化膜１７７が設けられる。金属酸化膜は、酸素の拡散防止膜として機能するため、当該加熱処理において、酸化絶縁膜１０３に含まれる酸素を効率的に酸化物半導体膜に拡散させることができる。また、金属酸化物膜は、水素、水等の侵入防止膜としても機能するため、外部からトランジスタの酸化物半導体膜に水素、水等が侵入することを抑制することができる。このため、トランジスタのリーク電流を低減することができる。

以上の工程により、図９に示すトランジスタを作製することができる。

以上の工程により、しきい値電圧のマイナスシフトが低減され、ソース及びドレインにおけるリーク電流が低減された、電気特性の優れたトランジスタを生産性高く作製することができる。

（実施の形態５）
本実施の形態では、実施の形態１に示す一対の電極と異なる形状の一対の電極を有するトランジスタの作製方法について、図２、図４、及び図１０を用いて説明する。なお、本実施の形態では、実施の形態１を用いて説明するが、適宜実施の形態２乃至実施の形態４に本実施の形態を適用することができる。

実施の形態１と同様に、図２及び図４（Ａ）乃至図４（Ｄ）に示す工程を経たのち、図１０（Ａ）に示すように、導電膜１８１を形成し、導電膜１８１上にレジスト１８３を塗布する。

導電膜１８１は後に一対の電極となるため、一対の電極１２５に示す材料を適宜適用することができる。また、導電膜１８１は、スパッタリング法、ＣＶＤ法、蒸着法等を用いて形成する。

次に、図１０（Ｂ）に示すように、レジスト１８３を加工して導電膜１８１を露出するマスク１８５を形成する。

マスク１８５の第１の形成方法として、レジスト１８３を加熱した後、導電膜１８１を露出させるように全面をエッチングする方法がある。加熱されたレジストのエッチングは、ウエットエッチングまたはドライエッチングを適宜用いることができる。

マスク１８５の第２の形成方法として、レジスト１８３の全面を露光した後、現像する方法がある。ここでは、ゲート電極１１５及びサイドウォール絶縁膜１２１が形成される領域は凸形状であるため、当該領域上方にあるレジストの厚さが薄い。そこで、当該領域のレジストが除去され、酸化物半導体膜の第２の領域１１９ｂの上方にあるレジストが残存するような露光量によって、レジスト１８３を全面露光すると、導電膜１８１の一部を露出するマスク１８５を形成することができる。

次に、図１０（Ｃ）に示すように、マスク１８５を用いて導電膜１８１をエッチングすることで、一対の電極１８７を形成することができる。

なお、レジスト１８３の代わりに、ＣＶＤ法または塗布法により導電膜１８１上に絶縁膜を形成した後、該絶縁膜及び導電膜１８１を化学的機械的研磨処理することで、分離された一対の電極を形成することができる。なお、該工程の場合、絶縁膜１１６として化学的機械的研磨されにくい絶縁膜を用いて形成することで、選択的に導電膜１８１を分離すると共に、ゲート電極１１５のエッチングを防ぐことができる。

本実施の形態により、一対の電極１８７を形成するマスクをフォトマスクを用いずとも形成することが可能であるため、フォトマスクのアライメント精度、縮小投影露光による加工技術の精度に関わらず、歩留まりの高く微細構造のトランジスタを形成することができる。

（実施の形態６）
本実施の形態では、実施の形態１に示す酸化物半導体膜と異なる形状の酸化物半導体膜を有するトランジスタの構造及び作製方法について、図２、図４、及び図１１を用いて説明する。なお、本実施の形態では、実施の形態１を用いて説明するが、適宜実施の形態２乃至実施の形態５に本実施の形態を適用することができる。

図１１に示すトランジスタの酸化物半導体膜１９１は、ゲート絶縁膜１２３と側面が略一致し、酸化物半導体膜１９１の側面と一対の電極１９３とが接することを特徴とする。酸化物半導体膜１９１は導電性が高いため、酸化物半導体膜１９１及び一対の電極１９３の接触面積が実施の形態１乃至実施の形態５と比較して小さくとも、酸化物半導体膜と一対の電極とを導通させることができる。

次に、図１１に示すトランジスタの作製方法について説明する。

実施の形態１と同様に、図２及び図４（Ａ）乃至図４（Ｄ）に示す工程を経たのち、絶縁膜１１６、サイドウォール絶縁膜１２１、及びゲート絶縁膜１２３をマスクとして、酸化物半導体膜１１９をエッチングして、図１１に示す酸化物半導体膜１９１を形成する。酸化物半導体膜１１９のエッチングは、ウエットエッチングまたはドライエッチングを適宜用いることができる。

次に、図４（Ｅ）及び図４（Ｆ）の工程を経て、図１１に示すトランジスタを作製することができる。

本実施の形態に示すトランジスタは、酸化物半導体膜の面積を縮小することが可能である。このため、実施の形態１乃至実施の形態５に示すトランジスタと比較して、より小さい面積のトランジスタを作製することが可能であり、半導体装置の高集積化が可能である。

（実施の形態７）
本実施の形態では、トランジスタを覆う絶縁膜と、該絶縁膜を貫通してトランジスタの一対の電極に接続するコンタクトプラグと、該コンタクトプラグと接続する配線を有する構造について、図１２を用いて説明する。なお、本実施の形態では、実施の形態１を用いて説明するが、適宜実施の形態２乃至実施の形態５に本実施の形態を適用することができる。

図１２に示すトランジスタを覆う絶縁膜１２７上に絶縁膜２０１を有する。また、絶縁膜２０１の開口部において、トランジスタの一対の電極１２５に接するコンタクトプラグ２０３を有する。また、絶縁膜２０１上に、コンタクトプラグ２０３に接する配線２０５を有する。絶縁膜２０１及びコンタクトプラグ２０３の表面は平坦化されている。このため、絶縁膜２０１上に他の半導体素子を積層して設けることが可能であり、高集積化が可能である。

絶縁膜２０１は、絶縁膜１２７に示す材料を適宜適用することができる。なお、絶縁膜２０１は、後の工程で平坦化処理したときに、一対の電極１２５が露出しない程度の厚さとする。コンタクトプラグ２０３及び配線２０５は、一対の電極１２５に示す材料を適宜適用することができる。

次に、図１２に示すトランジスタの作製方法について、説明する。

絶縁膜１２７上にＣＶＤ法、塗布法、印刷法等により、後に絶縁膜２０１となる絶縁膜を形成する。次に、絶縁膜１２７及び絶縁膜のそれぞれ一部をエッチングして、一対の電極１２５に達する開口部を形成する。

ここで、開口部を形成する際、ゲート電極１１５を挟んで設けられる一対の開口部を２回に分けて個別に形成することにより、露光装置の解像限界よりも開口部の間の距離を小さくすることができる。例えば、ゲート電極１１５に限りなく近づけて一方の開口部を形成した後、ゲート電極１１５に限りなく近づけて他方の開口部を形成する。特に、ゲート電極１１５の加工の際にスリミング処理を行った場合では、ゲート電極１１５の幅が露光機の解像限界よりも小さいため、このような方法を用いて開口部の間の距離を解像限界よりも近づけることにより、より微細なトランジスタを形成することができる。

なお、ここでは、開口部を別々に形成する工程を説明したが、同時に形成してもよい。

次に、開口部が形成された絶縁膜上に導電膜を形成する。当該導電膜は、後の工程で平坦化処理したときに、開口部を埋められる程度の厚さとする。

次に、絶縁膜及び導電膜の上部に対して平坦化処理を行い、絶縁膜２０１及びコンタクトプラグ２０３を形成する。なお、当該平坦化処理は、導電膜が分離される深さまで行う。

次に、絶縁膜２０１及びコンタクトプラグ２０３上に導電膜を形成する。次に、当該導電膜上にフォトリソグラフィ工程によりマスクを形成した後、当該マスクを用いて導電膜の一部をエッチングして、配線２０５を形成する。

なお、コンタクトプラグ２０３及び配線２０５は適宜ダマシン法を用いて形成してもよい。

以上の工程により、図１２に示すトランジスタを作製することができる。

（実施の形態８）
本実施の形態では、酸化物半導体膜のソース領域及びドレイン領域を低抵抗化する方法について、図２、図４、及び図１３を用いて説明する。なお、本実施の形態では、実施の形態１を用いて説明するが、適宜実施の形態２乃至実施の形態５に本実施の形態を適用することができる。

実施の形態１と同様に、図２及び図４（Ａ）乃至図４（Ｄ）に示す工程を経たのち、図１３（Ａ）に示す絶縁膜１１６、酸化物半導体膜１１９、サイドウォール絶縁膜１２１、及びゲート絶縁膜１２３上に金属膜２１１を形成する。

金属膜２１１は、アルミニウム、インジウム、チタン、スズ、モリブデン、タングステン、亜鉛、ハフニウム、タンタル、ランタン、バリウム、マグネシウム、ジルコニウム、及びニッケルのいずれかから選択される一以上の金属元素を含む金属膜を用いることができる。

金属膜２１１は、ＣＶＤ法、スパッタリング法、蒸着法等により形成する。また、金属膜２１１は、厚さ１ｎｍ以上３０ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下とすればよい。

次に、酸素雰囲気、窒素雰囲気、不活性ガス雰囲気、または減圧雰囲気において加熱処理を行う。このときの加熱温度は１００℃以上７００℃以下、好ましくは２００℃以上４００℃以下とすればよい。

当該加熱処理により、金属膜２１１及び酸化物半導体膜１１９が接する領域において、金属膜２１１の金属元素が酸化物半導体膜１１９に拡散すると共に、酸化物半導体膜１１９に含まれる酸素が金属膜１２２に拡散し、酸化物半導体膜１１９には酸素欠損が形成される。

この結果、図１３（Ｂ）に示すように、ゲート電極１１５と重畳する第１の領域２１３ａと、第１の領域２１３ａを挟む、ドーパントを含む一対の第２の領域２１３ｂと、一対の第２の領域２１３ｂを挟む、ドーパント及び金属元素を有する第３の領域２１３ｃを有する酸化物半導体膜２１３が形成される。なお、第２の領域２１３ｂはチャネル領域として機能する第１の領域２１３ａより低抵抗領域である。また、第３の領域２１３ｃは、ドーパント、金属元素、及び酸素欠損を含むため、第２の領域２１３ｂより低抵抗である。

また、上記加熱処理の条件においては、金属膜２１１が酸化され金属酸化膜となる場合がある。図１３（Ｂ）においては、金属膜が酸化された金属酸化膜２１５を示す。

次に、金属酸化膜２１５を除去することで、図１３（Ｃ）に示すように、酸化物半導体膜２１３の第３の領域２１３ｃを露出する。なお、加熱処理の条件によっては、金属膜２１１が酸化されない場合もあるが、その場合は金属膜２１１を除去する。

この後、図４（Ｅ）及び図４（Ｆ）の工程を経ることで、ソース領域及びドレイン領域として機能する酸化物半導体膜において、実施の形態１に示す第２の領域より低抵抗である第３の領域を有するトランジスタを作製することができる。この結果、オン電流の高いトランジスタを作製することができる。

（実施の形態９）
本実施の形態では、露光装置の解像限界以下の幅にまで微細化されたゲート電極の作製方法の一例について、図２及び図１４を用いて説明する。なお、本実施の形態では、実施の形態１を用いて説明するが、適宜実施の形態２乃至実施の形態８に本実施の形態を適用することができる。本実施の形態で説明するトランジスタは、実施の形態１に示すトランジスタとゲート電極の構造が異なる。

実施の形態１と同様に、図２に示す工程を経たのち、図１４（Ａ）に示すように、金属酸化膜１１３上に断面形状が三角形のゲート電極２２１を形成する。次に、金属酸化膜１１３及びゲート電極２２１上に絶縁膜２２５を形成する。

ここで、断面形状が三角形のゲート電極２２１の形成方法について説明する。ゲート電極２２１の形成に用いるマスクに対してスリミング処理を行い、より微細な構造のマスクとすることが好ましい。スリミング処理としては、例えば、酸素ラジカルなどを用いるアッシング処理を適用することができる。ただし、スリミング処理はフォトリソグラフィ法などによって形成されたマスクをより微細な構造に加工できる処理であれば、アッシング処理以外の方法を用いてもよい。また、スリミング処理によって形成されるマスクによって、トランジスタのチャネル長が決定されることになるため、制御性の良好な処理を適用することが好ましい。スリミング処理の結果、フォトリソグラフィ法などによって形成されたマスクを、露光装置の解像限界以下、好ましくは、１／２以下、より好ましくは１／３以下の幅にまで微細化することが可能である。例えば、形成されたマスクの幅は、３０ｎｍ以上２０００ｎｍ以下、好ましくは５０ｎｍ以上３５０ｎｍ以下を達成することができる。また、スリミングしたマスクを後退させながら、導電膜をエッチングすることで、断面形状が三角形のゲート電極２２１を形成することができる。

絶縁膜２２５は、絶縁膜１２７に示す材料を適宜適用することができる。なお、絶縁膜２２５は、後の工程で平坦化処理したときに、ゲート電極２２１が露出しない程度の厚さとする。

次に、図１４（Ｂ）に示すように、絶縁膜２２５の平坦化処理を行って、表面が平坦な絶縁膜２２７を形成する。次に、絶縁膜上にフォトリソグラフィ工程によりマスク２２９を形成する。ここでは、絶縁膜２２７の表面が平坦であるため、微細な構造のマスク２２９を形成することができる。

次に、マスク２２９を用いて酸化絶縁膜１１２、金属酸化膜１１３、及び絶縁膜２２７のそれぞれ一部をエッチングして、図１４（Ｃ）に示すように、酸化絶縁膜２３３ａ及び金属酸化膜２３３ｂで構成されるゲート絶縁膜２３３と、サイドウォール絶縁膜２３１を形成する。なお、ここでは、サイドウォール絶縁膜２３１は、ゲート電極２２１の側面だけでなく、頂部も覆う。

次に、図１４（Ｄ）に示すように一対の電極２３５及び絶縁膜２３７を形成する。なお、一対の電極２３５及び絶縁膜２３７はそれぞれ、実施の形態１に示す一対の電極１２５及び絶縁膜１２７と同様に形成することができる。

以上の工程により、露光装置の解像限界以下の幅にまで微細化されたゲート電極を有するトランジスタを作製することができる。

（実施の形態１０）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。なお、ここでは、半導体装置の一例として記憶装置を用いて説明する。

図１５は、半導体装置の構成の一例である。図１５（Ａ）に、半導体装置の断面図を、図１５（Ｂ）に半導体装置の上面図を、図１５（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図１５（Ａ）は、図１５（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。なお、図１５（Ｂ）においては、明瞭化のため、半導体装置の構成要素の一部（例えば、基板３００、ゲート絶縁膜３０８、絶縁膜３２８、絶縁膜３２９、絶縁膜３３０、ゲート絶縁膜３４６、層間絶縁膜３３５、絶縁膜３４９、絶縁膜３５０、絶縁膜３５２、配線３５６等）を省略している。

図１５（Ａ）及び図１５（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ３６０を有し、上部に第２の半導体材料を用いたトランジスタ３６２を有するものである。トランジスタ３６２は、適宜実施の形態１乃至実施の形態９で示したトランジスタと同様な構造を有する例である。

ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。

なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体膜を用いた実施の形態１乃至実施の形態９で示すトランジスタを適宜用いる。なお、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成は、ここで示すものに限定されない。

図１５（Ａ）におけるトランジスタ３６０は、半導体材料（例えば、シリコンなど）を含む基板３００に設けられたチャネル領域３１６と、チャネル領域３１６を挟むように設けられた不純物領域３２０と、不純物領域３２０に接する金属間化合物領域３２４と、チャネル領域３１６上に設けられたゲート絶縁膜３０８と、ゲート絶縁膜３０８上に設けられたゲート電極３１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。

基板３００上にはトランジスタ３６０を囲むように素子分離絶縁膜３０６が設けられており、トランジスタ３６０を覆うように絶縁膜３２８、及び絶縁膜３３０が設けられている。なお、トランジスタ３６０において、ゲート電極３１０の側面にサイドウォール絶縁膜を設け、不純物濃度が異なる領域を含む不純物領域３２０としてもよい。

単結晶半導体基板を用いたトランジスタ３６０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ３６０を覆うように絶縁膜を２層形成する。トランジスタ３６２及び容量素子３６４の形成前の処理として、該２層の絶縁膜にＣＭＰ処理を施して、平坦化した絶縁膜３２８、絶縁膜３３０を形成し、同時にゲート電極３１０の上面を露出させる。

絶縁膜３２８、絶縁膜３２９、絶縁膜３３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜３２８、絶縁膜３３０は、プラズマＣＶＤ法またはスパッタリング法等を用いて形成することができる。

また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜３２８、絶縁膜３３０を形成してもよい。

なお、本実施の形態において、絶縁膜３２８として窒化シリコン膜、絶縁膜３２９として、水、水素、酸素等の拡散防止膜として機能する金属酸化膜、代表的には酸化アルミニウム膜、絶縁膜３３０として、実施の形態１に示す加熱により酸素の一部が脱離する酸化絶縁膜、代表的には酸化シリコン膜を用いる。このような構造とすると、後の加熱工程において、窒化シリコン膜に含まれる水素を半導体材料を含む基板３００、特にチャネル領域３１６に拡散させ、当該領域の欠陥の水素化が可能であると共に、酸化シリコン膜の酸素を酸化物半導体膜３４４へ拡散させ、酸化物半導体膜３４４の酸素欠損を低減することができる。

絶縁膜３３０表面において、平坦化処理を行うことが好ましい。本実施の形態では、研磨処理（例えばＣＭＰ処理）により十分に平坦化した（好ましくは絶縁膜３３０表面の平均面粗さは０．１５ｎｍ以下）絶縁膜３３０上に酸化物半導体膜３４４を形成する。

図１５（Ａ）に示すトランジスタ３６２は、酸化物半導体膜３４４と、酸化物半導体膜３４４に接する、ソース電極及びドレイン電極として機能する一対の電極３４２ａ、３４２ｂと、酸化物半導体膜３４４の少なくとも一部と接するゲート絶縁膜３４６と、ゲート絶縁膜３４６上であって、且つ酸化物半導体膜３４４と重畳するゲート電極３４８とを有する。また、ゲート電極３４８上に設けられる絶縁膜３４９と、ゲート電極３４８の側面に接するサイドウォール絶縁膜３３６ａ、３３６ｂと、を有する。

なお、トランジスタ３６２として、実施の形態１乃至実施の形態９に示す、酸化物半導体をチャネル領域に用いたトランジスタを適宜用いることができる。また、トランジスタ３６２においてチャネル長は短く、５ｎｍ以上６０ｎｍ未満、好ましくは１０ｎｍ以上４０ｎｍ以下とする。トランジスタ３６２は、酸化物半導体膜をチャネル領域に用いているため、短チャネル効果を有さない、または極めて少なく、かつスイッチング素子としての良好な電気特性示すトランジスタである。

トランジスタ３６２は、オフ電流が小さいため、当該トランジスタを用いることにより、長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

トランジスタ３６２上には、層間絶縁膜３３５、絶縁膜３５０が単層または積層で設けられている。本実施の形態では、絶縁膜３５０として、酸化アルミニウム膜を用いる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ^３以上、好ましくは３．６ｇ／ｃｍ^３以上）とすることによって、トランジスタ３６２に安定な電気特性を付与することができる。

また、層間絶縁膜３３５及び絶縁膜３５０を介して、トランジスタ３６２の電極３４２ａと重畳する領域には、導電膜３５３が設けられており、電極３４２ａと、層間絶縁膜３３５と、絶縁膜３５０と、導電膜３５３とによって、容量素子３６４が構成される。すなわち、トランジスタ３６２の電極３４２ａは、容量素子３６４の一方の電極として機能し、導電膜３５３は、容量素子３６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子３６４を設けない構成とすることもできる。また、容量素子３６４は、別途、トランジスタ３６２の上方に設けてもよい。

トランジスタ３６２及び容量素子３６４の上には絶縁膜３５２が設けられている。そして、絶縁膜３５２上には配線３５６が設けられ、その配線３５６はトランジスタ３６２と他のトランジスタを接続するために設けられている。図１５（Ａ）には図示しないが、配線３５６は、絶縁膜３５０、絶縁膜３５２及びゲート絶縁膜３４６などに形成された開口部に形成された電極を介して電極３４２ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ３６２の酸化物半導体膜３４４の一部と重畳するように設けられることが好ましい。

図１５（Ａ）及び図１５（Ｂ）において、トランジスタ３６０と、トランジスタ３６２とは、少なくとも一部が重畳するように設けられており、トランジスタ３６０のソース領域またはドレイン領域と酸化物半導体膜３４４の一部が重畳するように設けられているのが好ましい。また、トランジスタ３６２及び容量素子３６４が、トランジスタ３６０の少なくとも一部と重畳するように設けられている。例えば、容量素子３６４の導電膜３５３は、トランジスタ３６０のゲート電極３１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。

なお、電極３４２ｂ及び配線３５６の電気的接続は、電極３４２ｂ及び配線３５６を直接接触させて行ってもよいし、電極３４２ｂ及び配線３５６の間の絶縁膜に電極を設けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。

次に、図１５（Ａ）及び図１５（Ｂ）に対応する回路構成の一例を図１５（Ｃ）に示す。

図１５（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ３６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ３６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ３６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ３６２のゲート電極とは、電気的に接続されている。そして、トランジスタ３６０のゲート電極と、トランジスタ３６２のソース電極またはドレイン電極の一方は、容量素子３６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子３６４の電極の他方は電気的に接続されている。

図１５（Ｃ）に示す半導体装置では、トランジスタ３６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

情報の書き込み及び保持について説明する。まず、第４の配線の電位を、トランジスタ３６２がオン状態となる電位にして、トランジスタ３６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ３６０のゲート電極、及び容量素子３６４に与えられる。すなわち、トランジスタ３６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ３６２がオフ状態となる電位にして、トランジスタ３６２をオフ状態とすることにより、トランジスタ３６０のゲート電極に与えられた電荷が保持される（保持）。

トランジスタ３６２のオフ電流は極めて小さいため、トランジスタ３６０のゲート電極の電荷は長時間にわたって保持される。

次に、情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ３６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ３６０をｎチャネル型とすると、トランジスタ３６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｈは、トランジスタ３６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることにより、トランジスタ３６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ３６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ３６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ３６０が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ３６０が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。

本実施の形態に示す半導体装置では、チャネル領域に酸化物半導体膜を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。

以上のように、微細化及び高集積化を実現し、かつ安定で高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態１１）
本実施の形態においては、実施の形態１乃至実施の形態９に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態１０に示した構成と異なる構成について、図１６及び図１７を用いて説明を行う。なお、ここでは、半導体装置の一例として記憶装置を用いて説明する。

図１６（Ａ）は、半導体装置の回路構成の一例を示し、図１６（Ｂ）は半導体装置の一例を示す概念図である。まず、図１６（Ａ）に示す半導体装置について説明を行い、続けて図１６（Ｂ）に示す半導体装置について、以下説明を行う。

図１６（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ３６２のソース電極またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ３６２のゲート電極とは電気的に接続され、トランジスタ３６２のソース電極またはドレイン電極と容量素子４５４の第１の端子とは電気的に接続されている。

次に、図１６（Ａ）に示す半導体装置（メモリセル４５０）に、情報の書き込み及び保持を行う場合について説明する。

まず、ワード線ＷＬの電位を、トランジスタ３６２がオン状態となる電位として、トランジスタ３６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子４５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ３６２がオフ状態となる電位として、トランジスタ３６２をオフ状態とすることにより、容量素子４５４の第１の端子の電位が保持される（保持）。

酸化物半導体膜を用いたトランジスタ３６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ３６２をオフ状態とすることで、容量素子４５４の第１の端子の電位（あるいは、容量素子４５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。

次に、情報の読み出しについて説明する。トランジスタ３６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子４５４とが導通し、ビット線ＢＬと容量素子４５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子４５４の第１の端子の電位（あるいは容量素子４５４に蓄積された電荷）によって、異なる値をとる。

例えば、容量素子４５４の第１の端子の電位をＶ、容量素子４５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル４５０の状態として、容量素子４５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。

このように、図１６（Ａ）に示す半導体装置は、トランジスタ３６２のオフ電流が極めて小さいという特徴から、容量素子４５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。

次に、図１６（Ｂ）に示す半導体装置について、説明を行う。

図１６（Ｂ）に示す半導体装置は、上部に記憶回路として図１６（Ａ）に示したメモリセル４５０を複数有するメモリセルアレイ４５１ａ及び４５１ｂを有し、下部に、メモリセルアレイ４５１（メモリセルアレイ４５１ａ及び４５１ｂ）を動作させるために必要な周辺回路４５３を有する。なお、周辺回路４５３は、メモリセルアレイ４５１と電気的に接続されている。

図１６（Ｂ）に示した構成とすることにより、周辺回路４５３をメモリセルアレイ４５１（メモリセルアレイ４５１ａ及び４５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。

周辺回路４５３に設けられるトランジスタは、トランジスタ３６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。

なお、図１６（Ｂ）に示した半導体装置では、２つのメモリセルアレイ４５１（メモリセルアレイ４５１ａと、メモリセルアレイ４５１ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良い。

次に、図１６（Ａ）に示したメモリセル４５０の具体的な構成について図１７を用いて説明を行う。

図１７は、メモリセル４５０の構成の一例である。図１７（Ａ）に、メモリセル４５０の断面図を、図１７（Ｂ）にメモリセル４５０の上面図をそれぞれ示す。ここで、図１７（Ａ）は、図１７（Ｂ）のＦ１−Ｆ２、及びＧ１−Ｇ２における断面に相当する。なお、図１５（Ｂ）においては、明瞭化のため、トランジスタの構成要素の一部（例えば、層間絶縁膜３３５、ゲート絶縁膜３４６、絶縁膜３４９、絶縁膜４５６、絶縁膜４５８、配線４６０等）を省略している。

図１７（Ａ）及び図１７（Ｂ）に示すトランジスタ３６２は、実施の形態１乃至実施の形態９で示すトランジスタと同様な構成とすることができる。

絶縁膜３３０上に設けられたトランジスタ３６２上には、絶縁膜４５６が単層または積層で設けられている。また、絶縁膜４５６を介して、トランジスタ３６２の電極３４２ａと重畳する領域には、導電膜４６２が設けられており、電極３４２ａと、層間絶縁膜３３５と、絶縁膜４５６と、導電膜４６２とによって、容量素子４５４が構成される。すなわち、トランジスタ３６２の電極３４２ａは、容量素子４５４の一方の電極として機能し、導電膜４６２は、容量素子４５４の他方の電極として機能する。

トランジスタ３６２及び容量素子４５４の上には絶縁膜４５８が設けられている。そして、絶縁膜４５８上には配線４６０が設けられ、その配線４６０はメモリセル４５０と隣接するメモリセル４５０を接続するために設けられている。図示しないが、配線４６０は、絶縁膜４５６及び絶縁膜４５８などに形成された開口を介してトランジスタ３６２の電極３４２ｂと電気的に接続されている。但し、開口に他の導電膜を設け、該他の導電膜を介して、配線４６０と電極３４２ｂとを電気的に接続してもよい。なお、配線４６０は、図１６（Ａ）の回路図におけるビット線ＢＬに相当する。

図１７（Ａ）及び図１７（Ｂ）において、トランジスタ３６２の電極３４２ｂは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。

図１７（Ｂ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。

以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体膜を用いたトランジスタにより形成されている。酸化物半導体膜を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。

このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。

以上のように、微細化及び高集積化を実現し、かつ安定で高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態１２）
先の実施の形態で示した半導体装置の一例としては、中央演算処理装置、マイクロプロセッサ、マイクロコンピュータ、記憶装置、イメージセンサ、電気光学装置、発光表示装置等がある。また、該半導体装置をさまざまな電子機器に適用することができる。電子機器としては、例えば、表示装置、照明装置、パーソナルコンピュータ、ワードプロセッサ、画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、時計、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、スマートフォン、電子書籍、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器、空調設備、食器洗浄器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、電動工具、煙感知器、医療機器、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電気自動車、ハイブリッド車、プラグインハイブリッド車、装軌車両、原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船等がある。本実施の形態では、先の実施の形態で示した半導体装置を、携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図１８乃至図２１を用いて説明する。

携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。

通常のＳＲＡＭは、図１８（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ^２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。

それに対して、ＤＲＡＭはメモリセルが図１８（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ^２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。

しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ^２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力が低減することができる。

図１９に携帯機器のブロック図を示す。図１９に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６は、中央演算処理装置（ＣＰＵ９０７）、ＤＳＰ９０８、インターフェイス（ＩＦ）９０９を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。また、ＣＰＵ９０７に含まれる、データや命令を記憶するための主記憶装置、及び高速でデータの書き込みと読み出しができるレジスタ、キャッシュなどの緩衝記憶装置に、先の実施の形態で説明した半導体装置を採用することにより、ＣＰＵの消費電力が十分に低減することができる。

図２０に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図２０に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５及びメモリコントローラ９５１により構成されている。また、メモリ回路は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。

まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。

入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読み出される。

次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。

このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

図２１に電子書籍のブロック図を示す。図２１はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。

ここでは、図２１のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

Claims (3)

1. 酸化絶縁膜上に素子分離された酸化物半導体膜を形成し、
   前記酸化物半導体膜を覆う金属膜を形成し、
   前記金属膜にイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法またはプラズマ処理を行うことで酸素を導入して、ゲート絶縁膜として機能する金属酸化膜を形成し、
   前記金属酸化膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
2. 酸化絶縁膜上に形成される酸化物半導体膜と、前記酸化物半導体膜上に形成されるゲート電極と、前記酸化物半導体膜及び前記ゲート電極の間に形成されるゲート絶縁膜と、を形成した後、前記ゲート電極を少なくとも覆う金属膜を形成し、前記金属膜にイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法またはプラズマ処理を行うことで酸素を導入して、金属酸化膜を形成することを特徴とする半導体装置の作製方法。
3. 第１の酸化絶縁膜上に素子分離された酸化物半導体膜を形成し、
   前記酸化物半導体膜上に第２の酸化絶縁膜を形成し、
   前記第２の酸化絶縁膜上にゲート電極を形成し、
   前記ゲート電極の側面に接するサイドウォール絶縁膜を形成した後、前記ゲート電極及び前記サイドウォール絶縁膜と重ならない前記第２の酸化絶縁膜の一部をエッチングし、前記エッチングにより露出した部分の前記酸化物半導体膜と前記サイドウォール絶縁膜に接する一対の電極を形成し、
   前記一対の電極及び前記ゲート電極を覆う金属膜を形成した後、前記金属膜にイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法またはプラズマ処理を行うことで酸素を導入して、金属酸化膜を形成することを特徴とする半導体装置の作製方法。

Images