JP6167355B2 - Ｅｌ表示装置 - Google Patents

Description

本発明は、画素がマトリックス状に配置された表示画面を有するＥＬ表示装置に関する。

ＥＬ表示装置は、各画素に形成されるゲート信号線の種類が多い。また、使用する電源の種類も多い。そのため、ゲートドライバＩＣを表示画面の左右に配置する構成として、特許文献１がある。

特開２００６−１１０９５号公報

本発明は、ゲートドライバなどの回路破壊、及び、パネルの異常過熱を抑制できるＥＬ表示装置を提供する。

本開示の一態様に係るＥＬ表示装置は、画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、画素に印加する映像信号を出力するソースドライバ回路と、ソースドライバ回路が出力する映像信号を伝達するソース信号線と、ゲートドライバ回路と、画素を選択する選択電圧、または画素を非選択にする非選択電圧を伝達する第１のゲート信号線および第２のゲート信号線を具備し、画素は、駆動用トランジスタと、ＥＬ素子と、ＥＬ素子に流れる電流の経路に配置された第１のスイッチ用トランジスタと、映像信号を駆動用トランジスタに印加する第２のスイッチ用トランジスタとを有し、ゲートドライバ回路は、第１の走査回路と、第２の走査回路を有し、第１のスイッチ用トランジスタのゲート端子に、第１のゲート信号線が接続され、第２のスイッチ用トランジスタのゲート端子に、第２のゲート信号線が接続され、ゲートドライバとソースドライバと信号の受け渡しを行う制御回路を有し、第１の走査回路と第２の走査回路は制御回路と接続されており、第１の走査回路と第２の走査回路の出力信号が制御回路に入力される。

本発明によれば、ゲートドライバなどの回路破壊、及び、パネルの異常過熱を抑制できるＥＬ表示装置を提供することができる。

図１は、実施の形態１に係るＥＬ表示装置の画素構成を示す回路図である。 図２は、実施の形態１に係るＥＬ表示装置の構成図である。 図３は、ゲート電圧２値／３値駆動のそれぞれについて説明するための図である。 図４は、ゲートドライバＩＣ（回路）出力１本のみに注目して描いた等価回路である。 図５は、ＴＣＯＮによるＥＬ表示装置の駆動（制御）方法の説明図である。 図６は、ゲートドライバＩＣ（回路）の構成を示すブロック図である。 図７は、ゲートドライバＩＣ（回路）と表示パネルとの接続関係を示す図である。 図８は、ＴＣＯＮから出力されたＳＴＶ信号がカスケード接続された複数のゲートドライバＩＣ（回路）を伝播している様子を説明するための図である。 図９は、液晶表示装置のゲート信号線に出力されるパルスを示す図である。 図１０は、実施の形態１に係るＥＬ表示装置のゲート信号線に出力されるパルスを示す図である。 図１１は、１フレーム期間内にスイッチ用トランジスタが複数回オンオフを繰り返す場合の表示画面の一例である。 図１２は、１フレーム期間に出力パルスが複数回現れる場合のゲート信号入力を示す図である。 図１３は、実施の形態１の変形例に係るＥＬ表示装置の画素構成を示す回路図である。 図１４は、実施の形態１の変形例に係るＥＬ表示装置の電気的な構成を示したブロック図である。 図１５は、ゲートドライバＩＣ（回路）の構成を示すブロック図である。 図１６は、本開示のＥＬ表示装置を採用したディスプレイの外観図である。

（本開示の基礎となった知見）
以下、本開示を説明する前に、本開示の基礎となった知見について説明する。

ＥＬ素子をマトリックス状に備えたアクティブマトリックス（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ、以下、ＡＭと略する場合がある）型ＥＬ表示装置がスマートフォンなどの表示パネルに採用され、商品化されている。ＥＬ素子は、アノード電極およびカソード電極間にＥＬ層が形成されている。

ＥＬ素子は、アノード、カソード電極（端子）に供給された電流あるいは電圧により発光する。現在、量産化しているのは主に小型のＥＬ表示装置であるが、テレビの置き換えを目的として、各メーカーが大型のＥＬ表示装置の開発を行っている。

このような大型のディスプレイは小型のディスプレイと比較して基本的にパネル負荷が大きく、特にフルハイビジョン（ＦＨＤ）を超える高解像度用途ではパネルへ印加する波形が訛る傾向にある。

この波形なまり対策としてはゲートドライバをパネルの左右に配置した図１および図２のような構成が考案されている。パネルの左右にゲートドライバＩＣ（回路）１２ａ、１２ｂを配置して、各ゲートドライバＩＣ（回路）１２ａ、１２ｂの出力は、パネルを介して短絡し（以下、両側駆動と呼ぶ）、パネルを両側から駆動することでパネル印加波形は図３のように改善される。

また、表示画面２０の中央部でゲート信号線を分断し、パネル左右をそれぞれ左右のゲートドライバにて駆動する方法も存在するが、パネル中央部に輝度差が発生する等の課題が多い。

また、ゲート信号線１７ａ、１７ｂは、ゲートドライバＩＣ（回路）１２ａとゲートドライバＩＣ（回路）１２ｂとで選択駆動される。各ゲート信号線１７ａ、１７ｂは、一端がゲートドライバＩＣ（回路）１２ａと接続され、他端がゲートドライバＩＣ（回路）１２ｂに接続されている。なお、ゲート信号線１７ａ、１７ｂを特に区別せず、ゲート信号線１７と記載する場合がある。また、ゲートドライバＩＣ（回路）１２ａ、１２ｂを特に区別せず、ゲートドライバＩＣ（回路）１２と記載する場合がある。

ゲートドライバＩＣ（回路）１２ａが各ゲート信号線１７に出力する電圧と、ゲートドライバＩＣ（回路）１２ｂがこれらのゲート信号線１７に出力する電圧が異なった状態となると、ゲート信号線１７を介して、ゲートドライバＩＣ（回路）１２ａとゲートドライバＩＣ（回路）１２ｂとの間に電流が流れる。このような異なった電圧が印加されるゲート信号線１７の数が多くなったときには、ゲートドライバＩＣ（回路）１２ａとゲートドライバＩＣ（回路）１２ｂとの間に大きな短絡電流が流れ、ゲートドライバＩＣ（回路）１２が破壊される場合がある。

各ゲート信号線１７に接続されたゲートドライバＩＣ（回路）１２ａの出力と、ゲートドライバＩＣ（回路）１２ｂの出力が異なる要因として、次のようなことが考えられる。具体的には、ＴＣＯＮから、ゲートドライバＩＣ（回路）１２に入力されるデータあるいは外部ノイズにより異なったデータが入力される場合、ゲートドライバＩＣ（回路）１２内で、ノイズなどにより転送されるデータが変化する場合、ゲートドライバＩＣ（回路）１２内で、クロックによるデータの転送がうまくいかない場合など多くの場合が考えられる。

なお、ＴＣＯＮとは、各ゲートドライバＩＣ（回路）１２ａ、１２ｂに対して各画素行の発光タイミングや、映像信号の書き込みタイミング等を指示するタイミングコントローラである。ただし、タイミングコントローラに限定させるものではなく、たとえば、マイコンなどのコンピュータ、デジタル信号処理回路など、多種多様なものを含む。

このような同一のゲート信号線に接続された一のゲートドライバＩＣ（回路）の出力と他のゲートドライバＩＣ（回路）の出力とが異なる状態は、液晶表示装置ではさほど問題とはならない。なぜなら、液晶表示装置では、１フレーム期間では、映像を書き込むゲート信号線が１本だけが選択されるため、左右のゲートドライバＩＣ（回路）１２の出力が異なっても（オン電圧とオフ電圧）、ゲートドライバＩＣ（回路）１２が破壊に直結することは少ないからである。

しかし、ＥＬ表示装置は、多種類のゲート信号線があり、所定のゲート信号線は、１フレーム期間に常時選択状態（オン電圧印加）あるいは非選択状態（オフ電圧印加）のものがあり、連続してオン状態あるいはオフ状態があり、また、間欠的にオン状態とオフ状態が繰り返されるゲート信号線がある。したがって、左右のゲートドライバＩＣ（回路）１２の出力が異なると、多数のゲート信号線を介して、ゲートドライバＩＣ（回路）１２の多数の出力が短絡状態となり、ゲートドライバＩＣ（回路）１２の破壊につながる可能性がある。

図１においてゲートドライバＩＣ（回路）１２出力１本のみに注目して描いた等価回路を図４に示す。ゲートドライバ出力等価回路６１ａ、６１ｂはそれぞれ左右のゲートドライバＩＣ（回路）１２出力の等価回路であり、ゲートドライバＩＣ（回路）１２ａのゲートドライバ出力等価回路はＴｒ１及びＴｒ２で構成され、ゲートドライバＩＣ（回路）１２ｂの等価回路はＴｒ３及びＴｒ４で構成されている。

また、図４の（ａ）のパネル等価回路６２は表示パネル２１の等価回路を表しており、抵抗Ｒ、容量Ｃから構成されている。左右のゲートドライバＩＣ（回路）１２ａ、１２ｂの接続に関して、ゲートドライバＩＣ（回路）１２ａとゲートドライバＩＣ（回路）１２ｂとの間に存在しているのは主にパネル抵抗Ｒ（ゲート信号線の配線抵抗）である。

ゲートドライバＩＣ（回路）１２ａ、１２ｂ内のＴｒ１〜Ｔｒ４の動作を考えた場合、ゲートドライバＩＣ（回路）１２ａ、１２ｂ出力がロウレベル時は図４の（ｃ）のようにＴｒ２とＴｒ４のみがオンしている状態、出力がハイレベル時は図４の（ｂ）のようにＴｒ１とＴｒ３のみがオンしている状態となる。いずれの状態でも表示パネル２１を介しての異常な電流は存在しない。

しかし、例えば左右のゲートドライバＩＣ（回路）１２ａ、１２ｂ出力に遅延差が発生した場合や何らかの影響により片方のゲートドライバＩＣ（回路）１２ａ、１２ｂ出力に異常が発生した場合、タイミングによっては図４の（ｄ）のようにＴｒ１とＴｒ４がオンした状態が存在し、パネル抵抗を介してゲートドライバＩＣ（回路）１２ａ、１２ｂの電源−グランド（ＧＮＤ）間に電流が流れ、ゲートドライバＩＣ（回路）１２ａ、１２ｂの破壊につながる可能性がある。

特にＥＬ表示装置では液晶ディスプレイと異なり、１画面内でオン電圧を印加するゲート信号線１７数が多く、また、１フレーム周期にオンオフを繰り返すゲート信号線１７の信号線数も多い。また、使用するゲートドライバの数が多く、また、１ＴＶ周期（フレーム周期）あたりのゲート駆動波形印加回数も多いため、上記課題が発生しやすい。

そこで、本発明者らは、ゲートドライバなどの回路破壊、パネルの異常過熱を抑制できるＥＬ表示装置を創作するに至った。

以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。

なお、発明者らは、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。

（実施の形態１）
以下、図面を参照しながら、実施の形態１を説明する。

図２は、本開示の実施の形態１に係るＥＬ表示装置の構成図であり、図１はＥＬ表示装置の画素構成の説明図である。また、図５は、ＴＣＯＮによる本開示のＥＬ表示装置の駆動（制御）方法の説明図である。

本開示では、駆動用トランジスタおよびスイッチ用トランジスタ１１は、薄膜トランジスタとして説明するが、これに限定するものではない。薄膜ダイオード（ＴＦＤ）、リングダイオードなどでも構成することができる。

また、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップを形成し、ガラス基板のボンディング実装した表示パネルが例示される。

トランジスタ１１は、もちろん、ＦＥＴ、ＭＯＳ−ＦＥＴ、ＭＯＳトランジスタ、バイポーラトランジスタでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＰＬＺＴ素子などでもよいことは言うまでもない。

なお、本開示のトランジスタ１１は、Ｎチャンネル、Ｐチャンネルのトランジスタとも、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を採用することが好ましい。

また、トランジスタ１１は、高温ポリシリコン（ＨＴＰＳ：Ｈｉｇｈ−Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ−Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）、連続粒界シリコン（ＣＧＳ：Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ）、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ、ＩＺＯ）、アモルファスシリコン（ＡＳ：Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ）、赤外線ＲＴＡ（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）で形成したもののうち、いずれでもよい。

図１に示したように、本開示の実施の一形態に係るＥＬ表示装置は、画素１６がマトリックス状に配置されて構成された表示画面２０と、表示画面２０の画素行ごとに配置されたゲート信号線１７（ゲート信号線１７ａ、ゲート信号線１７ｂ）と、表示画面２０の画素列ごとに配置されたソース信号線１８とを具備する。画素１６は、ＥＬ素子１５と、ＥＬ素子１５に駆動電流を供給するための駆動用トランジスタ１１ａと、第１のスイッチ用トランジスタ１１ｄと、第２のスイッチ用トランジスタ１１ｂと、コンデンサ１９とを備える。

駆動用トランジスタ１１ａは、ソース端子が第１のスイッチ用トランジスタ１１ｄを介して第１電源線であるアノード電圧Ｖｄｄに電気的に接続され、ドレイン端子がＥＬ素子１５のアノード端子に電気的に接続された駆動素子である。駆動用トランジスタ１１ａは、ゲート端子−ソース端子間に印加された映像信号に対応した電圧を、当該映像信号に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流としてＥＬ素子１５に供給する。駆動用トランジスタ１１ａは、例えば、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。

ＥＬ素子１５は、アノード端子が駆動用トランジスタ１１ａのドレイン端子に電気的に接続され、カソード端子が第２電源線であるカソード電圧Ｖｓｓに電気的に接続されたＥＬ素子であり、駆動用トランジスタ１１ａにより信号電流が流れることにより、信号電流の大きさに基づいて発光する。

信号電流の大きさは、ソース信号線１８に印加された映像信号を、第２のスイッチ用トランジスタ１１ｂで画素１６に印加することにより決定される。

第１のスイッチ用トランジスタ１１ｄは、ゲート端子がゲート信号線１７ｂ（ゲート信号線ＧＥ）に電気的に接続され、ソース端子が駆動用トランジスタ１１ａのドレイン端子に電気的に接続され、ドレイン端子がＥＬ素子１５のアノード端子に電気的に接続されたスイッチ用トランジスタである。

ゲート信号線１７ｂ（ゲート信号線ＧＥ）にオン電圧が印加されると、第１のスイッチ用トランジスタ１１ｄがオンし、駆動用トランジスタ１１ａからの信号電流がＥＬ素子１５に供給される。なお、第１のスイッチ用トランジスタ１１ｄは、第１電源線Ｖｄｄと駆動用トランジスタ１１ａのソース端子との間に配置または形成されてもよい。また、ゲート信号線１７ｂは、第１のゲート信号線に相当する。

第２のスイッチ用トランジスタ１１ｂは、ゲート端子がゲート信号線１７ａ（ゲート信号線ＧＳ）に電気的に接続され、ソース端子がソース信号線１８と電気的に接続され、ドレイン端子が駆動用トランジスタ１１ａのゲート端子と電気的に接続されたスイッチ用トランジスタである。なお、ゲート信号線１７ａは、第２のゲート信号線に相当する。

また、表示画面２０の周辺回路として、ゲート信号線１７を駆動するゲートドライバＩＣ（回路）１２（ゲートドライバＩＣ（回路）１２ａ、ゲートドライバＩＣ（回路）１２ｂ）と、映像信号をソース信号線１８に出力するソースドライバＩＣ（回路）１４と、ゲートドライバＩＣ（回路）１２及びソースドライバＩＣ（回路）１４などを制御する制御回路（図示せず）とを具備する。表示画面２０は、外部からＥＬ表示装置へ入力された映像信号に基づいて画像を表示する。

ゲート信号線１７は、ゲートドライバＩＣ（回路）１２に接続され、各画素行に属する画素１６に接続されている。ゲート信号線１７は、各画素行に属する画素１６に映像信号を書き込むタイミングを制御する機能や、画素１６の発光及び消灯タイミングを制御する機能を有する。

ゲートドライバＩＣ（回路）１２は、ゲート信号線１７に接続されており、ゲート信号線１７に選択信号を出力することにより、画素１６の有するスイッチ用トランジスタ１１（第１のスイッチ用トランジスタ１１ｄ、第２のスイッチ用トランジスタ１１ｂ）の導通（オン）・非導通（オフ）を制御する機能を有する駆動回路である。なお、導通にする電圧をオン電圧と呼び、また、選択電圧と呼ぶことがある。非導通にする電圧をオフ電圧と呼び、また、非選択電圧と呼ぶことがある。また、以下、第１のスイッチ用トランジスタ１１ｄと第２のスイッチ用トランジスタ１１ｂとを特に区別せず、スイッチ用トランジスタ１１と記載する場合がある。

例えば、後述する図１の画素回路において、ゲート信号線１７ａにオン電圧が印加されると、第２のスイッチ用トランジスタ１１ｂがオンして、ソース信号線１８に印加された映像信号が、画素１６に印加される。また、ゲートドライバＩＣ（回路）１２は、複数の走査・出力バッファ回路を備えている。

図２に図示するように、ゲートドライバＩＣ（回路）１２は、表示画面２０の左右に配置されており（ゲートドライバＩＣ（回路）１２ａ、１２ｂ）、各ゲート信号線１７は、ゲートドライバＩＣ（回路）１２ａまたはゲートドライバＩＣ（回路）１２ｂの少なくとも一方と接続されている。図２に示した実施の態様では、ゲート信号線１７ａ及びゲート信号線１７ｂの両端には、表示画面２０の左右に配置されたゲートドライバＩＣ（回路）１２ａ、１２ｂが接続されている。ゲートドライバＩＣ（回路）ゲートドライバＩＣ（回路）１２ａは、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）２２ａに実装され、ゲートドライバＩＣ（回路）１２ｂは、ＣＯＦ２２ｂに実装されている。ソース信号線１８は、表示画面２０の画素列ごとに設けられており、ソースドライバＩＣ（回路）１４に接続され、各画素列に属する画素１６に接続されている。なお、図２において、プリント基板２３ｃは映像信号系の回路が形成あるいは実装されたプリント基板である。また、プリント基板２３ａ、２３ｂは走査系の回路が形成あるいは実装されたプリント基板である。

ソースドライバＩＣ（回路）１４は、ソース信号線１８の一端に接続されており、映像信号を出力して、ソース信号線１８を介して画素１６へ映像信号を供給あるいは印加する機能を有する駆動回路である。ソースドライバＩＣ（回路）１４は、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）２２ｃに実装されている。なお、ソースドライバＩＣ（回路）１４は、各端子あるいはブロックごとに映像信号の出力タイミングを設定できるマルチディレイ機能を有していてもよい。

なお、ＣＯＦ２２ａ、２２ｂ、２２ｃにおいては、ＣＯＦ２２ａ、２２ｂ、２２ｃの表面に光吸収塗料、材料を塗布あるいは形成し、また、シートを貼り付けて、光を吸収するように構成することができる。また、ＣＯＦ２２ａ、２２ｂ、２２ｃに実装されたドライバＩＣの表面に放熱板を配置または形成し、各ドライバ回路（ゲートドライバＩＣ（回路）１２、ソースドライバＩＣ（回路）１４）からの放熱を行うこともできる。また、ＣＯＦ２２ａ、２２ｂ、２２ｃの裏面に放熱シート、放熱板を配置または形成し、各ドライバ回路が発生する熱を放熱することもできる。

図示を省略した制御回路は、ゲートドライバＩＣ（回路）１２、ソースドライバＩＣ（回路）１４の制御を行う機能を有し、具体的にはゲートドライバとＩＣ（回路）１２とソースドライバＩＣ（回路）１４と信号を受け渡しを行う。制御回路は、各ＥＬ素子１５の補正データなどが記憶されたメモリ（図示せず）を備え、メモリに書き込まれた補正データ等を読み出し、外部から入力された映像信号を、その補正データに基づいて補正して、ソースドライバＩＣ（回路）１４へと出力するように構成することもできる。なお、この制御回路は上述したＴＣＯＮ９５としても動作する。

スイッチ用トランジスタ１１のチャンネル間は双方向であるため、ソース端子とドレイン端子の名称は、説明を容易にするためであり、ソース端子とドレイン端子は入れ替えてもよい。また、ソース端子、ドレイン端子を、第１の端子、第２の端子などとしてもよい。

また、駆動用トランジスタ１１ａおよびスイッチ用トランジスタ１１は、薄膜トランジスタ（ＴＦＴ）として説明しているが、これに限定するものではない。薄膜ダイオード（ＴＦＤ）、リングダイオードなどでも構成することができる。

また、駆動用トランジスタ１１ａおよびスイッチ用トランジスタ１１は、もちろん、ＦＥＴ、ＭＯＳ−ＦＥＴ、ＭＯＳトランジスタ、バイポーラトランジスタでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＰＬＺＴ素子などでもよいことは言うまでもない。

ゲートドライバＩＣ（回路）（ＩＣ）１２は、ゲート信号線１７にスイッチ用トランジスタ１１をオン（選択）またはオフ（非選択）する電圧を出力する。ソースドライバ回路（ＩＣ）１４は、入力画像に対応した映像信号を発生する。

複数のＥＬ素子１５において、ゲート信号線１７を介して入力される選択信号のうちの第１のパルスに基づいて、ＥＬ素子１５の行単位で順次、消光状態が開始され、選択信号のうちの第２のパルスに基づいて、ソース信号線１８から発光データが書き込まれる。

駆動回路部（制御回路（ＴＣＯＮ９５）、ゲートドライバＩＣ（回路）１２、及び、ソースドライバＩＣ（回路）１４は、複数のＥＬ素子１５の最後の行の消光状態の開始より前に、複数のＥＬ素子１５の最初の行への発光データの書き込みを開始し、複数のＥＬ素子１５の最初の行の発光状態の開始より後に、複数のＥＬ素子１５の最後の行への発光データの書き込みを終了するように、ゲート信号線１７及びソース信号線１８に選択信号及び映像信号をそれぞれ供給する。

ゲートドライバＩＣ（回路）１２は、図６に示すように走査・出力バッファ回路３１（走査・出力バッファ回路３１ａ、３１ｂ）、入力端子３２、及び、出力端子３４から構成されている。なお、各走査・出力バッファ回路３１ａ、３１ｂを特に区別せず、走査・出力バッファ回路３１と記載する場合がある。なお、入力端子３２及び出力端子３４はこの順に、データ入力端子及びデータ出力端子に対応する。

このゲートドライバＩＣ（回路）１２を表示パネル２１の左右に配置し、表示パネル２１との接続関係を表したものを図７に示す。ゲートドライバＩＣ（回路）１２ａは２つの走査・出力バッファ回路３１ａ及び３１ｂから構成されている。更に走査・出力バッファ回路３１ａは入力端子ＣＬＫ１Ａ、ＳＴＶ１Ａと、出力端子ＣＬＫ１Ｂ、ＳＴＶ１Ｂ、ＧＳ１〜ＧＳｎとを有する。

走査・出力バッファ回路３１ａはシフトレジスタを有しており、ＳＴＶ１Ａから入力されたデータはＣＬＫ１Ａの動作に応じてシフトレジスタ内でシフトを行い、シフトレジスタ毎に決められた出力ＧＳ１〜ＧＳｎを発生する。

シフトレジスタ内のシフトが終了したデータはＳＴＶ１Ｂから出力される。ＣＬＫ１Ａへ入力された波形はそのままＣＬＫ１Ｂから出力されるが、回路構成により入出力間にバッファを備える場合と備えない場合とが存在する。

走査・出力バッファ回路３１ｂは入力端子ＣＬＫ２Ａ、ＳＴＶ２と、出力端子ＣＬＫ２Ｂ、ＳＴＶ２Ｂ、ＧＥ１〜ＧＥｎから構成されており、走査・出力バッファ回路３１ａと同様の動作を行う。

また、ゲート信号線１７とゲートドライバＩＣ（回路）１２の接続状態は、図７のようにゲート信号線１７ａが左右のゲートドライバ内走査・出力バッファ回路３１ａのＧＳ出力と接続された形となっている。同様にゲート信号線１７ｂは左右のゲートドライバ内走査・出力バッファ回路３１ｂのＧＥ出力と接続された形となっている。

以上のように、駆動回路部の制御回路（ＴＣＯＮ９５）から出力され、ゲートドライバＩＣ（回路）１２のＳＴＶ＊Ａ端子（ＳＴＶ１Ａ、ＳＴＶ２Ａ）に入力されたデータは、走査・出力バッファ回路３１内とＣＬＫ＊Ａ端子（ＣＬＫ１Ａ、ＣＬＫ２Ａ）に入力されたクロックに同期してシフトされる。なお、走査・出力バッファ回路３１ａ、３１ｂはこの順に、第１の走査回路及び第２の走査回路に相当する。また、ＳＴＶ＊Ａ端子（ＳＴＶ１Ａ、ＳＴＶ２Ａ）に入力されたデータは、制御パルスに相当する。

走査・出力バッファ回路３１内のデータ位置に対応して、ゲート信号線１７にオン電圧が出力される（選択される）。また、オフ電圧が出力される（非選択となる）。走査・出力バッファ回路３１ａと走査・出力バッファ回路３１ｂとは独立に動作可能であり、入力端子ＣＬＫ１ＡとＣＬＫ２Ａへ入力される信号の周波数は異なっていてもよい。

ＳＴＶ１ＡとＳＴＶ２Ａはシフトレジスタ内で規定数のシフトを行った後、それぞれＳＴＶ１Ｂ、ＳＴＶ２Ｂとしてこの回路の出力信号となり、回路同士がカスケード接続されている場合は次の回路の入力信号として扱われる。ＴＣＯＮ９５から出力されたＳＴＶ信号９４ａ、９４ｂがカスケード接続された複数のゲートドライバＩＣ（回路）１２ａ、１２ｂを伝播している時の接続図を図８に示す。

ゲート信号線１７ｂに関する駆動タイミングチャートの例を図９に示す。図９は、液晶表示装置のゲート信号線に出力されるパルスを示す図である。ＥＬ表示装置においても、図９に図示するように１フレーム期間に１回のオン期間の駆動が実施される場合がある。しかし、ＥＬ表示装置のゲート信号線の多くは、図１０に図示するように、１フレーム期間に多数回のオン期間が発生する。

図９は入力信号ＳＴＶ２Ａが１ＣＬＫ分の長さの場合である。オン電圧が１ＣＬＫ分の期間、ゲート信号線に出力される。よって、各ゲート信号線出力ＧＥ１〜ＧＥｎは１ＣＬＫ分（ＧＥ１〜ＧＥｎのオン電圧期間が１ＣＬＫ分）の長さであり、最初にＧＥ１に表れた出力はＣＬＫ２Ａの立ち上がり毎に移動して行き、ｎ回のＣＬＫ入力後にＧＥｎに表れる。カスケード接続時はＳＴＶ２Ｂ信号が次の回路のＳＴＶ２Ａへ伝播され、次の回路のＧＥ１出力動作へとつながる。

出力ＧＥの波形はＳＴＶ２Ａへ入力される波形により様々にコントロールすることが可能であり、例えばＳＴＶ２Ａへ３ＣＬＫ分Ｈｉｇｈ、１ＣＬＫ分Ｌｏｗ、１ＣＬＫ分Ｈｉｇｈの順番でデータを送信した時のタイミングチャートを図１０に示す。

液晶表示装置では、１フレーム期間では、映像を書き込むゲート信号線が１本だけが選択されるため、左右のゲートドライバＩＣ（回路）１２の出力が異なっても（オン電圧とオフ電圧）、ゲートドライバＩＣ（回路）１２が破壊に直結することは少ない。

しかし、ＥＬ表示装置は、多種類にゲート信号線があり、所定のゲート信号線は、１フレーム期間に常時選択状態（オン電圧印加）あるいは非選択状態（オフ電圧印加）のものがあり、連続してオン状態あるいはオフ状態があり、また、間欠的にオン状態とオフ状態が繰り返されるゲート信号線がある。したがって、左右のゲートドライバＩＣ（回路）１２の出力が異なると、多数のゲート信号線を介して、ゲートドライバＩＣ（回路）１２の多数の出力が短絡状態となり、ゲートドライバＩＣ（回路）１２の破壊につながる。

ＥＬ表示装置では、図１０に例示するように、１フレーム期間内の任意の時刻で、複数のゲート信号線にオン電圧が印加される。また、連続してオン電圧が印加される。また、１画素行ごとにオン電圧とオフ電圧が交互に印加される場合もある。

以上のように、複数のオン電圧が連続して、あるいは多数のゲート信号線に印加されるのは、図１のゲート信号線１７ｂ（ＧＥ）が例示される。ゲート信号線１７ｂには、スイッチ用トランジスタ１１ｄのゲート端子が接続されている。スイッチ用トランジスタ１１ｄは、ＥＬ素子１５に供給する電流のオンオフを制御する。スイッチ用トランジスタ１１ｄをオンオフさせることにより、図１１に図示するように、黒挿入駆動、ｄｕｔｙ駆動（デューティ駆動）を実現できる。黒挿入駆動などにより、動画および静止画性能を調整したり、表示画面の輝度調整を行える。ゲート信号線１７ｂはＥＬ素子１５に流す電流の制御を行うため、駆動方法によっては１フレーム期間内に複数回オンオフを繰り返す場合が存在する。その時の例を図１１に示す。白表示部分はＥＬ素子１５がオン状態となっており、図１１の（ａ）は１フレーム期間中にオン電圧印加期間が比較的長い場合、図１１の（ｂ）は１画素行毎にオンとオフが切り替わる場合となっている。

このような駆動方法は液晶ディスプレイやプラズマディスプレイ等では見られずＥＬ表示装置特有のものである。もし、この状態で左右のゲートドライバＩＣ（回路）１２の出力が異なるようなことがあれば出力間のショートに伴いゲートドライバＩＣ（回路）１２が破損する場合がある。従って、破損防止のために緊急停止を行う必要がある。もしくは、正常な状態に復帰させる必要がある。

以下、本実施の形態に係るＥＬ表示装置の特徴的な構成について説明する。

上述したように、各ゲート信号線１７ｂは、ゲートドライバＩＣ（回路）１２ａとゲートドライバＩＣ（回路）１２ｂとによって両側駆動される。また、この各ゲート信号線１７ｂには、ＥＬ表示装置に特有の電圧であって、１フレーム期間内に、オン電圧とオフ電圧とが複数回繰り返される電圧が印加される。よって、ゲートドライバＩＣ（回路）１２ａから各ゲート信号線１７ｂに印加される電圧と、ゲートドライバＩＣ（回路）１２ｂから各ゲート信号線１７ｂに印加される電圧とが異なる場合、ゲートドライバＩＣ（回路）１２ａ、１２ｂの少なくとも一方が破壊される場合がある。

そこで、本実施の形態は、図５に示すように最終走査用ゲートドライバＩＣ（回路）１２の出力信号９６ａ、９６ｂをＴＣＯＮ９５へ入力することを特徴とするものである。左右のゲートドライバの最終走査用ゲートドライバＩＣ（回路）の出力信号をＴＣＯＮ９５に入力し、その信号を元にＴＣＯＮ９５で規定の処理を行う。

規定の処理として、例えば、両者の信号に時間差が存在する場合はその時間差がなくなるようにＴＣＯＮ９５で遅延時間調整処理を行い、片方の信号が規定時間ハイレベルあるいはロウ（Ｌ）レベルであれば異常有りと判断してゲートドライバＩＣ（回路）１２の駆動停止処理を行うことが例示される。また、両者の信号に、所定値以上の遅延時間差が発生し、遅延時間差を小さくする処理が不可能と判定した場合は、ゲートドライバＩＣ（回路）１２の駆動あるいは駆動を停止処理を行うことが例示される。その他、ゲートドライバＩＣ（回路）１２の電源電圧に流れる電流を監視し、監視した電流の大きさが所定値以上の場合は、ゲートドライバＩＣ（回路）１２の駆動停止処理を行うことが例示される。

また、一例として、ＴＣＯＮ９５は、左右のゲートドライバＩＣ（回路）１２ａ、１２ｂから各ゲート信号線１７への出力タイミングが略同一となるようにゲートドライバＩＣ（回路）１２ａ、１２ｂを制御する。出力タイミングにずれがある場合は、ゲートドライバＩＣ（回路）１２ａ、１２ｂを停止させる、または、出力タイミングが略一致するように、ゲートドライバＩＣ（回路）１２ａ、１２ｂに入力する制御信号（制御パルス）のタイミングを調整する。

また、一例として、ＴＣＯＮ９５は、ゲートドライバＩＣ（回路）１２ａ、またはゲートドライバＩＣ（回路）１２ｂの走査・出力バッファ回路３１の出力信号（ＳＴＶ１Ｂ信号、ＳＴＶ２Ｂ信号）に印加する制御信号（制御パルス）に、全ゲート信号線１７のオフ電圧が出力されるように、または、全ゲート信号線１７にオフ電圧が出力されるように、信号データを印加する。表示画面２０の左右に配置されたゲートドライバＩＣ（回路）１２が駆動する全ゲート信号線の両端を同一電位（オフ電圧またはオン電圧）とすることにより、ゲート信号線１７を介して、左右のゲートドライバＩＣ（回路）１２ａ、１２ｂの出力が短絡することはない。したがって、ゲートドライバＩＣ（回路）１２が破壊することはなく、また、パネルが過熱されて破壊すること、駆動回路の電源などが破壊することはなくなる。

駆動停止処理とは、たとえば、ＥＬ表示装置全体の電源のオフすることが例示される。ゲートドライバＩＣ（回路）１２の電源のオフを表す。また、電源を停止させずにＴＣＯＮ９５から規定の信号をゲートドライバＩＣ（回路）１２へ入力するようにしてもよい。例えばＣＬＫ信号はそのままでＳＴＶ信号のみロウ（Ｌ）レベルを入力する等である。規定の信号として、ロウレベル信号であるＳＴＶ信号を入力することにより、走査・出力バッファ回路３１のデータがクリアされ、全ゲート信号線１７に出力される電圧がオフ電圧となる。

また、図４に図示するように、ゲートドライバＩＣ（回路）１２のＯＥ端子（アウトプットイネーブル端子：図示せず）に入力するＯＥ信号を制御し、ゲートドライバＩＣ（回路）１２ａとゲートドライバＩＣ（回路）１２ｂのいずれもが、図４（ｂ）または図４（ｃ）の状態となるように制御してもよい。

結果、パネルを介しての左右のゲートドライバＩＣ（回路）１２ａ、１２ｂの出力が短絡することがなくなり、ゲートドライバＩＣ（回路）１２の破壊防止が可能となる。特にＥＬ表示装置では他ディスプレイと異なり、ゲートドライバＩＣ（回路）１２からは、１フレーム期間に、複数回の出力パルス（オン電圧とオフ電圧を切り替える回数）、あるいは複数Ｈ期間（複数の水平期間）の間、連続してあるいは間欠的に出力パルスが出力される。したがって、左右のゲートドライバＩＣ（回路）１２に接続されたゲート信号線１７を介して電圧短絡が発生し、ゲートドライバＩＣ（回路）１２の破壊が発生し易くなる。したがって、本実施の形態が有効となる。

１フレーム期間に出力パルスが複数回登場時のゲート信号入力状態を図１２に示す。ＳＴＶ２Ａ信号の立ち下がり回数がオンの回数、立ち上がり回数がオフの回数を表すため、ゲートドライバＩＣ（回路）１２ａは３回のオンオフ、ゲートドライバＩＣ（回路）１２ｂは４回のオンオフがあることを表している。

また、図１２は、特有なオン電圧選択パターンを発生させる方法であるが、どんな選択信号パターンであっても、黒挿入量が同一であれば輝度は変化ない。黒挿入量が同一とは、表示画面２０内で、オン電圧が印加されているゲート信号線１７ｂの本数または、オフ電圧が印加されているゲート信号線１７ｂの本数が同数の状態である。たとえば、オン電圧が印加されているゲート信号線１７ｂが２０本連続している状態と、１本ごとにオン電圧が印加されている組が２０組とは同一の表示輝度である。したがって、ＴＣＯＮ９５で検出が容易な、ＳＴＶ信号パターンを実施できる。

（実施の形態１の変形例）
以上の実施の形態１では、パネルと接続されるゲート信号線が２種類の場合を述べたが、図１３〜１５のように３種類以上の複数のゲート信号線が存在する場合も同様にＳＴＶ信号による検出が可能となる。つまり、本変形例に係るＥＬ表示装置は、実施の形態１と比較して、各画素のゲート信号線が４本（４種類）である点が異なる。以下、図面を参照しながら、本変形例を説明する。

図１３は本変形例に係るＥＬ表示装置における画素回路の例を示した図である。図１３に示した画素回路は、ＥＬ素子１５と、ＥＬ素子１５に駆動電流を供給するための駆動用トランジスタ１１ａと、第１のスイッチ用トランジスタ１１ｄと、第２のスイッチ用トランジスタ１１ｂと、第３のスイッチ用トランジスタ１１ｃと、第４のスイッチ用トランジスタ１１ｅと、コンデンサ１９とを備える。表示画面２０には、ＥＬ素子１５を有する画素がマトリックス状に配置されている。なお、以下、第１〜４のスイッチ用トランジスタ１１ｂ〜１１ｅを特に区別せず、スイッチ用トランジスタ１１ｂ〜１１ｅと記載したり、スイッチ用トランジスタ１１と記載したりする場合がある。

駆動用トランジスタ１１ａは、ドレイン端子が第１のスイッチ用トランジスタ１１ｄを介して第１電源線であるアノード電圧Ｖｄｄに電気的に接続され、ソース端子がＥＬ素子１５のアノード端子に電気的に接続された駆動素子である。駆動用トランジスタ１１ａは、ゲート端子−ソース端子間に印加された映像信号に対応した電圧を、当該映像信号に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流としてＥＬ素子１５に供給する。駆動用トランジスタ１１ａは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。

ＥＬ素子１５は、アノード端子が駆動用トランジスタ１１ａのソース端子に電気的に接続され、カソード端子が第２電源線であるカソード電圧Ｖｓｓに電気的に接続された発光素子であり、駆動用トランジスタ１１ａにより信号電流が流れることにより、信号電流の大きさに基づいて発光する。

信号電流の大きさは、ソース信号線１８に印加された映像信号を、スイッチ用トランジスタ１１ｂで画素１６に印加することにより決定される。第１のスイッチ用トランジスタ１１ｄは、ゲート端子がゲート信号線１７ｂ（ゲート信号線ＧＥ）に電気的に接続され、ソース端子が駆動用トランジスタ１１ａのドレイン端子に電気的に接続され、ドレイン端子が第１電源線であるアノード電圧Ｖｄｄに電気的に接続されたスイッチ用トランジスタである。

ゲート信号線１７ｂ（ゲート信号線ＧＥ）にオン電圧が印加されると、第１のスイッチ用トランジスタ１１ｄがオンし、駆動用トランジスタ１１ａからの信号電流がＥＬ素子１５に供給される。なお、第１のスイッチ用トランジスタ１１ｄは、駆動用トランジスタ１１ａのソース端子とＥＬ素子１５のアノード端子間に配置または形成してもよい。

第２のスイッチ用トランジスタ１１ｂは、ゲート端子がゲート信号線１７ａ（ゲート信号線ＧＳ）に電気的に接続され、ソース端子が駆動用トランジスタ１１ａのゲート端子と電気的に接続され、ドレイン端子がソース信号線１８と電気的に接続されたスイッチ用トランジスタである。

第３のスイッチ用トランジスタ１１ｃは、ゲート端子がゲート信号線１７ｄ（ゲート信号線ＧＩ）に電気的に接続され、ソース端子が駆動用トランジスタ１１ａのソース端子と電気的に接続され、ドレイン端子にはイニシャル電圧（初期化電圧、Ｖｉｎｉ）が印加あるいは供給されるスイッチ用トランジスタである。第３のスイッチ用トランジスタ１１ｃは、ゲート信号線１７ｄにオン電圧が印加されると、イニシャル電圧（Ｖｉｎｉ）を駆動用トランジスタ１１ａのソース端子及びコンデンサ１９の一方電極に印加する。

第４のスイッチ用トランジスタ１１ｅは、ゲート端子がゲート信号線１７ｃ（ゲート信号線ＧＲ）に電気的に接続され、ソース端子が駆動用トランジスタ１１ａのゲート端子と電気的に接続され、ドレイン端子にはリファレンス電圧（参照電圧、Ｖｒｅｆ）が印加あるいは供給されるスイッチ用トランジスタである。第４のスイッチ用トランジスタ１１ｅは、ゲート信号線１７ｃにオン電圧が印加されると、リファレンス電圧（Ｖｒｅｆ）を駆動用トランジスタ１１ａのゲート端子に印加する。

ここで、電気的に接続とは、電圧の経路、電流の経路が形成されている状態あるいは形成されうる状態である。たとえば、駆動用トランジスタと第１のトランジスタ間に、第５のトランジスタが配置されていても、駆動用トランジスタと第１のトランジスタとは電気的に接続されている。なお、本明細書においては、接続を電気的に接続の意味として使用する場合がある。

スイッチ用トランジスタ１１のチャンネル間は双方向であるため、ソース端子とドレイン端子の名称は、説明を容易にするためであり、ソース端子とドレイン端子は入れ替えてもよい。また、ソース端子、ドレイン端子を、第１の端子、第２の端子などとしてもよい。図１３では、画素を構成するすべてのトランジスタ１１（駆動用トランジスタ１１ａ及びスイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）はｎ型で構成している。しかし、本変形例は、画素のトランジスタ１１をｎ型で構成することのみに限定するものではない。ｎ型のみで構成してもよいし、ｐ型のみで構成してもよい。また、ｎ型とｐ型の両方を用いて構成してもよい。また、駆動用トランジスタ１１ａをｐ型のトランジスタとｎ型のトランジスタの両方を用いて構成してもよい。

図１４は、本変形例に係るＥＬ表示装置の電気的な構成を示したブロック図である。

図１４に示したように、本変形例に係るＥＬ表示装置は、画素１６がマトリックス状に配置されて構成された表示画面２０と、表示画面２０の画素行ごとに配置されたゲート信号線１７（ゲート信号線１７ａ、ゲート信号線１７ｂ、ゲート信号線１７ｃ、ゲート信号線１７ｄ）と、表示画面２０の画素列ごとに配置されたソース信号線１８と、表示画面２０の周辺回路として、ゲート信号線１７を駆動するゲートドライバＩＣ（回路）（ゲートドライバＩＣ）１２（１２ａ、１２ｂ）と、映像信号をソース信号線１８に出力するソースドライバＩＣ（回路）１４と、ゲートドライバＩＣ（回路）及びソースドライバ回路などを制御する制御回路（図示せず）とを具備する。

表示画面２０は、外部からＥＬ表示装置へ入力された映像信号に基づいて画像を表示する。

ゲート信号線１７は、ゲートドライバＩＣ（回路）１２に接続され、各画素行に属する画素１６に接続されている。ゲート信号線１７は、各画素行に属する画素１６に映像信号を書き込むタイミングを制御する機能や、画素１６に初期化電圧や参照電圧などの各種電圧を印加するタイミングを制御する機能や、画素１６の発光及び消灯タイミングを制御する機能などを有する。

ゲートドライバＩＣ（回路）１２は、ゲート信号線１７に接続されており、ゲート信号線１７に選択信号を出力することにより、画素１６の有するスイッチ用トランジスタ１１の導通（オン）・非導通（オフ）を制御する機能を有する駆動回路である。

例えば、上述の図１３の画素回路において、ゲート信号線１７ａにオン電圧が印加されると、第２のスイッチ用トランジスタ１１ｂがオンして、ソース信号線１８に印加された映像信号が、画素１６に印加される。また、ゲートドライバＩＣ（回路）１２は、複数の走査・出力バッファ回路を備えている。

ゲートドライバＩＣ（回路）１２は、表示画面２０の左右に配置されており（ゲートドライバＩＣ（回路）１２ａ、１２ｂ）、各ゲート信号線１７は、ゲートドライバＩＣ（回路）１２ａまたはゲートドライバＩＣ（回路）１２ｂの少なくとも一方と接続されている。

図１３及び図１４に示した本変形例の態様では、ゲート信号線１７ａ及びゲート信号線１７ｂの両端には、表示画面２０の左右に配置されたゲートドライバＩＣ（回路）１２ａ、１２ｂが接続されている。ゲート信号線１７ｃ、１７ｄの片側には、表示画面２０の左側に配置されたゲートドライバＩＣ（回路）１２ａが接続されている。ゲートドライバＩＣ（回路）１２は、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）（図示せず）に実装されている。

図１５は、本変形例に係るＥＬ表示装置におけるゲートドライバＩＣ（回路）の構成の例を示した図である。図１５に示すように、ゲートドライバＩＣ（回路）１２は、ゲート信号線１７と１対１に対応する４つの走査・出力バッファ回路３１ａ〜３１ｄを備える。なお、各走査・出力バッファ回路３１ａ〜３１ｄを特に区別せず、走査・出力バッファ回路３１と記載する場合がある。

走査・出力バッファ回路３１は、選択するゲート信号線位置（画素行位置）を特定するシフトレジスタと、ゲート信号線１７を駆動する出力バッファ回路とからなる。

ゲート信号線位置（画素行位置）を特定するとは、ゲート信号線１７にオン電圧（選択電圧）とオフ電圧（非選択電圧）を印加する位置を特定あるいは決定すること、あるいは状態である。

４つの走査・出力バッファ回路３１は、それぞれ対応する４つのゲート信号線１７を駆動する。走査・出力バッファ回路３１ａは、ゲート信号線ＧＲを駆動する。走査・出力バッファ回路３１ｂは、ゲート信号線ＧＩを駆動する。走査・出力バッファ回路３１ｃは、ゲート信号線ＧＥを駆動し、走査・出力バッファ回路３１ｄは、ゲート信号線ＧＳを駆動する。他の点は、図６などで説明した実施の形態１と同等あるいは類似であるので説明を省略する。

以上、図１３〜図１５を用いて説明した実施の形態１の変形例の構成においても、図４、図５、図１０、図１１、図１２で説明した実施の形態１の駆動方法、装置を適用できることは言うまでもない。したがって、説明を省略する。

（他の実施の形態）
以上の実施の形態及び変形例は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。

また、図１６のディスプレイに採用されるＥＬ表示装置として、本開示の実施の形態で図示した、あるいは説明したＥＬ表示装置（表示パネル）を採用し、また、情報機器を構成することができることは言うまでもない。

図１６に示すディスプレイは、本開示のＥＬ表示装置（ＥＬ表示パネル）２３１、ＥＬ表示装置２３１を保持する支柱２３２、及び、保持台２３３を含む。

また、本開示において、各図面は理解を容易するために、また、作図を容易にするために、省略、拡大あるいは縮小した箇所がある。

本開示の実施の形態に図示あるいは明細書で説明した事項あるいは内容は、他の実施の形態においても適用される。また、本開示の実施の形態で説明あるいは図示したＥＬ表示パネルは、本開示のＥＬ表示装置に採用できる。

また、同一番号または、記号等を付した箇所は、同一もしくは類似の形態もしくは材料あるいは機能もしくは動作、あるいは関連する事項、作用などを有する。

各図面等で説明した内容は特に断りがなくとも、他の実施の形態等と組み合わせることができる。たとえば、タッチパネルなどを付加し、情報表示装置などを構成することができる。

本開示のＥＬ表示装置とは、情報機器などのシステム機器を含む概念である。ＥＬ表示パネルの概念は、広義には情報機器などのシステム機器を含む。

以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。

したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。

また、上述の実施の形態は、本開示における技術を例示するためのものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

本開示は、特に、アクティブ型のＥＬフラットパネルディスプレイ等に有用である。

１、２３１ ＥＬ表示装置
１１、１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ トランジスタ（ＴＦＴ）
１２、１２ａ、１２ｂ ゲートドライバＩＣ（回路）
１４ ソースドライバＩＣ（回路）
１５ ＥＬ素子
１６ 画素
１７、１７ａ、１７ｂ、１７ｃ、１７ｄ ゲート信号線
１８ ソース信号線
１９ コンデンサ
２０ 表示画面
２１ 表示パネル
２２ａ、２２ｂ、２２ｃ ＣＯＦ
２３ａ、２３ｂ、２３ｃ プリント基板
３１、３１ａ、３１ｂ、３１ｃ、３１ｄ 走査・出力バッファ回路
３２ 入力端子
３４ 出力端子
６１ａ、６１ｂ ゲートドライバ出力等価回路
６２ パネル等価回路
９４ａ、９４ｂ ＳＴＶ信号
９５ ＴＣＯＮ
９６ａ、９６ｂ 出力信号
２３２ 支柱
２３３ 保持台

Claims (4)

1. 画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、
   前記画素に印加する映像信号を出力するソースドライバ回路と、
   前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、
   前記表示画面の両側に配置された一対のゲートドライバ回路と、
   前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第１のゲート信号線および第２のゲート信号線を具備し、
   前記画素は、駆動用トランジスタと、ＥＬ素子と、前記ＥＬ素子に流れる電流の経路に配置された第１のスイッチ用トランジスタと、前記映像信号を前記駆動用トランジスタに印加する第２のスイッチ用トランジスタとを有し、
   前記一対のゲートドライバ回路の各々は、前記第１のゲート信号線に対応する第１の走査回路と、前記第２のゲート信号線に対応する第２の走査回路とを有し、
   前記第１のスイッチ用トランジスタのゲート端子に、前記一対のゲートドライバ回路双方の前記第１の走査回路に接続された前記第１のゲート信号線が接続され、前記第２のスイッチ用トランジスタのゲート端子に、前記一対のゲートドライバ回路の少なくとも一方の前記第２の走査回路に接続された前記第２のゲート信号線が接続され、
   前記一対のゲートドライバと前記ソースドライバと信号の受け渡しを行う制御回路を有し、
   前記第１の走査回路と前記第２の走査回路は前記制御回路と接続されており、
   前記第１の走査回路と前記第２の走査回路の出力信号が前記制御回路に入力され、
   前記制御回路は、前記一対のゲートドライバ回路のうち一方における前記第１の走査回路の前記出力信号と前記一対のゲートドライバ回路のうち他方における前記第１の走査回路の前記出力信号との差異に基づき、規定の処理を行うことを特徴とするＥＬ表示装置。
2. 画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、
   前記画素に印加する映像信号を出力するソースドライバ回路と、
   前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、
   前記表示画面の一方側に配置された第１のゲートドライバ回路と、
   前記表示画面の他方側に配置された第２のゲートドライバ回路と、
   前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達するゲート信号線を具備し、
   前記ゲートドライバ回路は、データ入力端子とデータ出力端子を有し、
   前記画素は、ＥＬ素子と、前記ＥＬ素子に電流を供給する駆動用トランジスタと、前記電流の経路に配置されたスイッチ用トランジスタとを有し、
   前記スイッチ用トランジスタのゲート端子は、前記ゲート信号線と接続されており、
   前記ゲート信号線の一端は前記第１のゲートドライバ回路の前記データ出力端子と接続されており、前記ゲート信号線の他端は、前記第２のゲートドライバ回路の前記データ出力端子と接続されており、
   前記データ入力端子に入力された制御パルスは、前記ゲートドライバ回路を順次シフトされて、前記データ出力端子から出力され、
   前記制御パルスが第１の極性の時に、前記ゲート信号線に選択電圧が出力され、
   前記制御パルスが第２の極性の時に、前記ゲート信号線に非選択電圧が出力され、
   前記ゲート信号線に選択電圧が印加されることにより前記電流が前記ＥＬ素子に供給され、前記ゲート信号線に非選択電圧が印加されることにより前記ＥＬ素子への電流が遮断され、
   第１の極性の制御パルスと第２の極性の制御パルスとを、制御パルスの組とし、
   前記ゲートドライバ回路が、前記表示画面を１回走査する期間に、前記第１のゲートドライバ回路の前記データ入力端子と前記第２のゲートドライバ回路の前記データ入力端子に、略同時に、制御パルスの組が、複数回入力され、
   さらに、前記第１のゲートドライバ回路における前記データ出力端子から出力された出力信号と前記第２のゲートドライバ回路における前記データ出力端子から出力された出力信号との差異に基づき、規定の処理を行う制御回路を備えることを特徴とするＥＬ表示装置。
3. 前記制御回路は、前記第１の走査回路の出力信号と、前記第２の走査回路の出力信号とが所定の規定時間の間、ハイレベルまたはロウレベルの時、前記第１の走査回路と前記第２の走査回路とを停止することを特徴とする請求項１記載のＥＬ表示装置。
4. 前記制御回路は、前記第１の走査回路の出力信号と、前記第２の走査回路の出力信号とを、１フレーム期間に複数回検出することを特徴とする請求項１記載のＥＬ表示装置。

Images