JP6160901B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6160901B2 JP6160901B2 JP2013023569A JP2013023569A JP6160901B2 JP 6160901 B2 JP6160901 B2 JP 6160901B2 JP 2013023569 A JP2013023569 A JP 2013023569A JP 2013023569 A JP2013023569 A JP 2013023569A JP 6160901 B2 JP6160901 B2 JP 6160901B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- hole
- semiconductor device
- opening pattern
- base insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 88
- 229910052710 silicon Inorganic materials 0.000 claims description 54
- 239000010703 silicon Substances 0.000 claims description 54
- 238000005530 etching Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010408 film Substances 0.000 description 153
- 239000002585 base Substances 0.000 description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 53
- 238000010586 diagram Methods 0.000 description 32
- 229920005989 resin Polymers 0.000 description 18
- 239000011347 resin Substances 0.000 description 18
- 239000010409 thin film Substances 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012458 free base Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、貫通電極を有する半導体装置およびその製造方法に関する。
近年、貫通電極を有する半導体装置を複数積層して、小型、大容量、高機能の電子部品を形成する技術が開発されている。貫通電極を有する半導体装置は、たとえば、特許文献１および２に開示されている。
特許文献１および２の半導体装置は、シリコン基板と、シリコン基板に設けられた貫通電極と、シリコン基板の表面に形成された電極パッドと、電極パッド上に形成された再配置配線層とを含む。この半導体装置は、たとえば、以下の方法により製造される。まず、シリコン基板の表面に絶縁膜を介して電極パッドを形成し、再配置配線層を形成する。次に、第１のエッチングガス（ＳＦ６）を用いて、シリコン基板の裏面からシリコン基板の途中までドライエッチングする。その後、第２のエッチングガス（Ｃ４Ｆ８）を用いてシリコン基板の残りの部分をドライエッチングすることにより、電極パッドに達する貫通孔を形成する。そして、貫通孔の内面全体に絶縁膜を形成した後、貫通孔底面の絶縁膜をエッチングすることによって、電極パッドと貫通孔を連通させる。そして、絶縁膜の内側に貫通電極を形成する。以上の工程を経て、貫通電極を有する半導体装置が得られる。
特許文献１および２の半導体装置は、シリコン基板と、シリコン基板に設けられた貫通電極と、シリコン基板の表面に形成された電極パッドと、電極パッド上に形成された再配置配線層とを含む。この半導体装置は、たとえば、以下の方法により製造される。まず、シリコン基板の表面に絶縁膜を介して電極パッドを形成し、再配置配線層を形成する。次に、第１のエッチングガス（ＳＦ６）を用いて、シリコン基板の裏面からシリコン基板の途中までドライエッチングする。その後、第２のエッチングガス（Ｃ４Ｆ８）を用いてシリコン基板の残りの部分をドライエッチングすることにより、電極パッドに達する貫通孔を形成する。そして、貫通孔の内面全体に絶縁膜を形成した後、貫通孔底面の絶縁膜をエッチングすることによって、電極パッドと貫通孔を連通させる。そして、絶縁膜の内側に貫通電極を形成する。以上の工程を経て、貫通電極を有する半導体装置が得られる。
しかしながら、特許文献１および２で開示された、貫通孔の内面全体に絶縁膜を形成した後、貫通孔底面の絶縁膜をエッチングすることによって電極パッドと貫通孔を連通させる方法では、当該エッチング時の絶縁膜のダメージや絶縁膜厚の減少によって、貫通孔の側壁絶縁膜の絶縁性能が低下するおそれがある。
そこで、本発明の目的は、貫通孔の側壁絶縁膜の絶縁性能の低下を防止でき、従来に比べて信頼性の高い半導体装置およびその製造方法を提供することである。
そこで、本発明の目的は、貫通孔の側壁絶縁膜の絶縁性能の低下を防止でき、従来に比べて信頼性の高い半導体装置およびその製造方法を提供することである。
上記の目的を達成するための請求項１に記載の発明は、半導体基板と、前記半導体基板を厚さ方向に貫通する貫通孔と、前記貫通孔を覆うように配置された下地絶縁膜と、前記下地絶縁膜上に配置された導電層と、少なくとも前記貫通孔の側壁に形成された絶縁膜と、前記貫通孔の前記絶縁膜の内側に埋め込まれた導電材料とを含み、前記下地絶縁膜は、前記導電層を前記貫通孔内に選択的に露出させる開口パターンによって形成された段差部を有しており、前記導電層は、前記貫通孔の開口領域内と開口領域外に跨って形成されており、前記開口領域内において、前記段差部を挟んで前記導電材料に対向する被覆部分と、前記開口パターンから露出した露出部分とを一体的に有し、前記導電材料は、前記下地絶縁膜の前記開口パターンを介して前記導電層の前記露出部分に電気的に接続されている、半導体装置である。
この半導体装置は、たとえば、請求項１３に記載の発明によって製造できる。
請求項１３に記載の発明は、半導体基板の表面に下地絶縁膜を形成する工程と、前記下地絶縁膜上に導電層を形成する工程と、前記半導体基板の裏面における前記導電層と対向する領域から前記半導体基板を厚さ方向に貫通し、底部が前記下地絶縁膜に達する貫通孔を形成する工程と、前記貫通孔の底部において、前記導電層を選択的に露出させる開口パターンを形成することによって、前記下地絶縁膜に段差部を形成する工程と、前記段差部の形成後、前記半導体基板の前記裏面側から前記貫通孔内に絶縁材料を堆積させることによって絶縁膜を形成する工程と、前記絶縁膜における前記貫通孔の底部に堆積した部分を選択的にエッチングすることによって、前記下地絶縁膜の前記開口パターンから前記導電層の一部を露出部分として選択的に露出させ、かつ前記開口パターンから露出しない前記導電層の一部を被覆部分として前記段差部で覆っておく工程と、前記貫通孔の前記絶縁膜の内側に導電材料を埋め込むことによって、当該導電材料を前記下地絶縁膜の前記開口パターンを介して前記導電層の前記露出部分に電気的に接続する工程とを含む、半導体装置の製造方法である。
請求項１３に記載の発明は、半導体基板の表面に下地絶縁膜を形成する工程と、前記下地絶縁膜上に導電層を形成する工程と、前記半導体基板の裏面における前記導電層と対向する領域から前記半導体基板を厚さ方向に貫通し、底部が前記下地絶縁膜に達する貫通孔を形成する工程と、前記貫通孔の底部において、前記導電層を選択的に露出させる開口パターンを形成することによって、前記下地絶縁膜に段差部を形成する工程と、前記段差部の形成後、前記半導体基板の前記裏面側から前記貫通孔内に絶縁材料を堆積させることによって絶縁膜を形成する工程と、前記絶縁膜における前記貫通孔の底部に堆積した部分を選択的にエッチングすることによって、前記下地絶縁膜の前記開口パターンから前記導電層の一部を露出部分として選択的に露出させ、かつ前記開口パターンから露出しない前記導電層の一部を被覆部分として前記段差部で覆っておく工程と、前記貫通孔の前記絶縁膜の内側に導電材料を埋め込むことによって、当該導電材料を前記下地絶縁膜の前記開口パターンを介して前記導電層の前記露出部分に電気的に接続する工程とを含む、半導体装置の製造方法である。
この方法によれば、貫通孔の側壁を覆う絶縁膜（側壁絶縁膜）を形成するために貫通孔内に絶縁材料を堆積させる際、貫通孔の底部に下地絶縁膜の段差部が形成されている。これにより、貫通孔の底部にある段差部においては、絶縁材料の原料物質ガスを開口パターンに入り込み難くできるので、貫通孔の底部に段差部がない場合に比べて、底部の絶縁膜厚を薄くできる。そのため、貫通孔の底部の絶縁膜を選択的にエッチングして導電層を露出させる際、そのエッチング時間を短くできる。これにより、エッチングガスによる側壁絶縁膜の削れ量が少なくなり、また、エッチングダメージによる膜質の劣化を低減できる。その結果、貫通孔の側壁絶縁膜の絶縁性能の低下を防止できるので、従来に比べて信頼性の高い半導体装置を実現できる。
前記開口パターンは、一つの開口によって形成されていてもよいし、請求項２に記載の発明のように、複数の開口によって形成されていてもよい。
請求項３に記載の発明は、前記半導体基板に選択的に埋め込まれた埋め込み絶縁膜をさらに含み、前記埋め込み絶縁膜は、前記貫通孔の前記開口領域に配置され、前記開口パターンと連通する開口パターンを有する中央部を含む、請求項１または２に記載の半導体装置である。
請求項３に記載の発明は、前記半導体基板に選択的に埋め込まれた埋め込み絶縁膜をさらに含み、前記埋め込み絶縁膜は、前記貫通孔の前記開口領域に配置され、前記開口パターンと連通する開口パターンを有する中央部を含む、請求項１または２に記載の半導体装置である。
この場合、前記埋め込み絶縁膜の前記中央部は、請求項４に記載の発明のように、前記下地絶縁膜よりも薄くてもよい。また、前記半導体装置は、請求項５に記載の発明のように、前記埋め込み絶縁膜は、前記貫通孔の前記開口領域外に配置され、前記中央部と一体的に形成された外縁部をさらに含んでいてもよい。
また、前記開口パターンは、請求項６に記載の発明のように、前記下地絶縁膜においてストライプ状に形成されていてもよい。
また、前記開口パターンは、請求項６に記載の発明のように、前記下地絶縁膜においてストライプ状に形成されていてもよい。
請求項７に記載の発明は、前記下地絶縁膜の前記開口パターンのアスペクト比は、１〜３である、請求項１〜６のいずれか一項に記載の半導体装置である。
請求項８に記載の発明は、前記下地絶縁膜の前記開口パターンの幅は、０．５μｍ〜１μｍである、請求項１〜７のいずれか一項に記載の半導体装置である。
請求項７および８に記載の構成のように、比較的、高アスペクト比、幅狭な開口パターンを形成することによって、貫通孔の底部の絶縁膜厚を一層薄くできる。したがって、導電層を露出させる際のエッチング時間をさらに短くできる。
請求項８に記載の発明は、前記下地絶縁膜の前記開口パターンの幅は、０．５μｍ〜１μｍである、請求項１〜７のいずれか一項に記載の半導体装置である。
請求項７および８に記載の構成のように、比較的、高アスペクト比、幅狭な開口パターンを形成することによって、貫通孔の底部の絶縁膜厚を一層薄くできる。したがって、導電層を露出させる際のエッチング時間をさらに短くできる。
請求項９に記載の発明のように、前記下地絶縁膜は、酸化シリコンからなっていてもよく、請求項１０に記載の発明のように、前記導電層は、アルミニウムパッドからなっていてもよい。また、請求項１１に記載の発明のように、前記絶縁膜は、酸化シリコンからなっていてもよく、請求項１２に記載の発明のように、前記導電材料は、銅からなっていてもよい。
請求項１４に記載の発明は、前記貫通孔の形成に先立って前記下地絶縁膜に前記開口パターンを形成して、予め段差部を形成する工程と、前記下地絶縁膜に対してエッチング選択比を有する犠牲層によって、前記予め形成された開口パターンを埋め戻す工程と、前記犠牲層の形成後、前記予め形成された開口パターンを覆うように前記下地絶縁膜上に前記導電層を形成する工程とを含み、前記貫通孔を形成する工程は、前記半導体基板を貫通した後、続いて前記犠牲層を除去することによって、前記下地絶縁膜の前記開口パターンから前記導電層の前記露出部分を選択的に露出させる工程を含む、請求項１３に記載の半導体装置の製造方法である。
この方法によれば、導電層の形成の前に下地絶縁膜に段差部が予め形成されていても、導電層の形成の際には、開口パターンへの犠牲層の埋め込みによって下地絶縁膜の表面を平坦にしておくことができる。これにより、開口パターンへの導電層の入り込みを防止でき、導電層を下地絶縁膜上に良好に形成できる。
請求項１５に記載の発明は、前記犠牲層は、ポリシリコンからなる、請求項１４に記載の半導体装置の製造方法である。
請求項１５に記載の発明は、前記犠牲層は、ポリシリコンからなる、請求項１４に記載の半導体装置の製造方法である。
この方法によれば、犠牲層をエッチングして除去する際、犠牲層の一部がエッチング残渣として残っても、犠牲層が導電性のあるポリシリコンであるため、貫通孔内の導電材料と導電層との電気的接続に影響を与えなくて済む。
請求項１６に記載の発明は、前記半導体基板は、シリコンからなる、請求項１５に記載の半導体装置の製造方法である。
請求項１６に記載の発明は、前記半導体基板は、シリコンからなる、請求項１５に記載の半導体装置の製造方法である。
この方法によれば、半導体基板と犠牲層が同じシリコン材料からなるため、シリコン基板（半導体基板）の貫通後、エッチングガスを変えないでそのまま、ポリシリコン犠牲層を除去できる。
請求項１７に記載の発明は、前記下地絶縁膜の形成に先立って、前記半導体基板と前記下地絶縁膜との間に前記開口パターンとは反対パターンの第２の膜を選択的に形成する工程と、前記第２の膜の形成後、前記下地絶縁膜を挟んで前記第２の膜と対向する位置に前記導電層を形成する工程とを含み、前記貫通孔を形成する工程は、前記半導体基板を貫通した後、続いて前記第２の膜をマスクとして前記下地絶縁膜を選択的にエッチングすることによって、前記開口パターンを前記下地絶縁膜に形成する工程を含む、請求項１３に記載の半導体装置の製造方法である。
請求項１７に記載の発明は、前記下地絶縁膜の形成に先立って、前記半導体基板と前記下地絶縁膜との間に前記開口パターンとは反対パターンの第２の膜を選択的に形成する工程と、前記第２の膜の形成後、前記下地絶縁膜を挟んで前記第２の膜と対向する位置に前記導電層を形成する工程とを含み、前記貫通孔を形成する工程は、前記半導体基板を貫通した後、続いて前記第２の膜をマスクとして前記下地絶縁膜を選択的にエッチングすることによって、前記開口パターンを前記下地絶縁膜に形成する工程を含む、請求項１３に記載の半導体装置の製造方法である。
この方法によれば、貫通孔を形成してから下地絶縁膜に開口パターンを形成するので、開口パターンのない下地絶縁膜を半導体基板に形成してから貫通孔の形成までの間のプロセス（たとえば、導電層の形成等）による影響を、開口パターンに与えなくて済む。そのため、貫通孔内への絶縁材料の堆積の際には、段差部（開口パターン）を形成直後の状態に近い形で残すことができる。
請求項１８に記載の発明は、前記第２の膜を形成する工程は、前記半導体基板の前記表面に絶縁材料を選択的に埋め込むことによって埋め込み絶縁膜を形成する工程を含む、請求項１７に記載の半導体装置の製造方法である。
この方法によれば、半導体基板の表面を平坦にしておくことができるので、平坦な面に下地絶縁膜を形成できる。これにより、下地絶縁膜上に配置される層（たとえば、導電層等）における段差をなくすか、もしくは少なくできる。また、ＳＴＩ（Shallow Trench Isolation）等の確立された技術を用いることができるので、プロセスの複雑化を防止することもできる。
この方法によれば、半導体基板の表面を平坦にしておくことができるので、平坦な面に下地絶縁膜を形成できる。これにより、下地絶縁膜上に配置される層（たとえば、導電層等）における段差をなくすか、もしくは少なくできる。また、ＳＴＩ（Shallow Trench Isolation）等の確立された技術を用いることができるので、プロセスの複雑化を防止することもできる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る電子部品１の模式的な断面図である。図２は、図１の電子部品１のシステム構成を模式的に示すブロック図である。
電子部品１は、樹脂インタポーザ２と、樹脂インタポーザ２の表面３から順に積層された演算チップ４、Ｓｉインタポーザ５およびメモリチップ６と、樹脂パッケージ７とを含み、内部に電源系配線８および信号系配線９が組み込まれている。なお、演算チップ４、Ｓｉインタポーザ５およびメモリチップ６は、樹脂インタポーザ２の表面３に積層された複数の半導体装置の一例であり、これに限るものではない。
図１は、本発明の一実施形態に係る電子部品１の模式的な断面図である。図２は、図１の電子部品１のシステム構成を模式的に示すブロック図である。
電子部品１は、樹脂インタポーザ２と、樹脂インタポーザ２の表面３から順に積層された演算チップ４、Ｓｉインタポーザ５およびメモリチップ６と、樹脂パッケージ７とを含み、内部に電源系配線８および信号系配線９が組み込まれている。なお、演算チップ４、Ｓｉインタポーザ５およびメモリチップ６は、樹脂インタポーザ２の表面３に積層された複数の半導体装置の一例であり、これに限るものではない。
樹脂インタポーザ２は、樹脂製（たとえば、エポキシ樹脂）基板からなり、その表面３に演算チップ４等が積層され、その裏面１０に複数の外部端子１１が形成されている。樹脂インタポーザ２のサイズは、１４ｍｍ角であり、たとえば、０ｍｍ角〜１５ｍｍ角であってもよい。厚さは、０．７ｍｍであり、たとえば、０．６ｍｍ〜０．７ｍｍであってもよい。
外部端子１１は、実装基板（プリント配線板）上のランド（電極）との電気接続用の端子である。外部端子１１は、たとえば、半田などの金属材料を用いてボール状に形成されており、互いに間隔を空けて行列状に配置されている。各外部端子１１は、樹脂インタポーザ２の表面３と裏面１０との間を貫通する導電性のビア（図示せず）を介して、演算チップ４の裏面バンプ１９（後述）に電気的に接続されている。
演算チップ４、Ｓｉインタポーザ５およびメモリチップ６は、この実施形態では、互いに同じ大きさで形成されており、互いに側面が揃うように整って積層されている。これらのチップのサイズは、１０ｍｍ角であり、たとえば、６ｍｍ角〜１０ｍｍ角であってもよい。樹脂インタポーザ２よりも小さく、チップの厚さは、０．０５ｍｍであり、たとえば、０．０４ｍｍ〜０．０６ｍｍであってもよい。
これら複数の半導体チップ４〜６のうち、最上層のメモリチップ６と樹脂インタポーザ２との間にある、本発明の半導体装置の一例としての演算チップ４には、図２に示すように、論理（Logic）・制御回路１２が組み込まれている。論理・制御回路１２には、電子部品１の電源系配線８および信号系配線９が接続されている。また、演算チップ４には、その表面１３に当該論理・制御回路１２を構成するトランジスタ（たとえばＣＭＯＳトランジスタ）、ダイオード、抵抗、キャパシタなどの複数の半導体素子が形成されている。つまり、演算チップ４では、メモリチップ６に対向する表面１３が素子形成面であり、この素子形成面１３が上方に向く姿勢で演算チップ４が樹脂インタポーザ２に積層されている。
また、演算チップ４および本発明の半導体装置の一例としてのＳｉインタポーザ５には、それぞれ表面１３，１５と裏面１４，１６との間を貫通する複数の貫通電極１７，１８が形成されており、各貫通電極１７，１８の裏面１４，１６側の端部に１つずつ裏面バンプ１９，２０が設けられている。裏面バンプ１９，２０は、たとえば、半田などの金属材料を用いてボール状に形成されている。また、演算チップ４の裏面バンプ１９は、表面１３上の半導体素子に電気的に接続されている。
一方、最上層のメモリチップ６には、メモリセルアレイ２１（この実施形態では、ＳＲＡＭ：Static Random Access Memoryのセルアレイ）および制御回路２２が組み込まれており、これらの回路２１，２２には、電子部品１の電源系配線８および信号系配線９が接続されている。具体的には、制御回路２２は電源系配線８によりメモリセルアレイ２１に接続されており、メモリセルアレイ２１は信号系配線９により演算チップ４の論理・制御回路１２に接続されている。また、メモリチップ６には、その裏面２３に当該メモリセルアレイ２１および制御回路２２を構成するトランジスタ、ダイオード、抵抗、キャパシタなどの複数の半導体素子が形成されている。つまり、メモリチップ６では、演算チップ４に対向する裏面２３が素子形成面であり、この素子形成面２３が下方に向く姿勢でメモリチップ６が樹脂インタポーザ２に積層されている。また、メモリチップ６には、その裏面２３に複数の裏面バンプ２４が設けられている。裏面バンプ２４は、たとえば、半田などの金属材料を用いてボール状に形成されている。この裏面バンプ２４は、裏面２３上の半導体素子に電気的に接続されている。
そして、メモリチップ６の裏面バンプ２４は、Ｓｉインタポーザ５の貫通電極１８および裏面バンプ２０により中継されて、ピッチの異なる演算チップ４の貫通電極１７および裏面バンプ１９に電気的に接続されている。これにより、積層配置された複数の半導体チップ４〜６が互いに電気的に接続され、樹脂インタポーザ２の外部端子１１に電気的に接続されることとなる。
なお、この実施形態では、演算チップ４とメモリチップ６との端子ピッチが互いに異なるので、これらの間に電気的な中継を担うＳｉインタポーザ５を配置しているが、当該端子ピッチが全く同じである場合には、Ｓｉインタポーザ５は省略されていてもよい。
樹脂パッケージ７（たとえば、エポキシ樹脂）は、樹脂インタポーザ２の裏面１０を露出させるように、樹脂インタポーザ２の表面３側のみを封止しており、演算チップ４、Ｓｉインタポーザ５およびメモリチップ６が露出しないようにこれらのチップの全体を覆っている。また、樹脂パッケージ７は、その側面が樹脂インタポーザ２の側面と面一に揃うように形成されている。
樹脂パッケージ７（たとえば、エポキシ樹脂）は、樹脂インタポーザ２の裏面１０を露出させるように、樹脂インタポーザ２の表面３側のみを封止しており、演算チップ４、Ｓｉインタポーザ５およびメモリチップ６が露出しないようにこれらのチップの全体を覆っている。また、樹脂パッケージ７は、その側面が樹脂インタポーザ２の側面と面一に揃うように形成されている。
図３は、図１のＳｉインタポーザ５および演算チップ４における貫通電極１７，１８のレイアウト図である。
図１で示したように、この実施形態では、積層配置された複数の半導体チップ４〜６のうち、演算チップ４およびＳｉインタポーザ５それぞれに貫通電極１７，１８が設けられている。
図１で示したように、この実施形態では、積層配置された複数の半導体チップ４〜６のうち、演算チップ４およびＳｉインタポーザ５それぞれに貫通電極１７，１８が設けられている。
演算チップ４では、たとえば、複数列（この実施形態では、２列）に整列した貫通電極１７が、演算チップ４の中央部２５を取り囲む周縁部２６に沿って環状に設けられている。なお、演算チップ４の貫通電極１７は、たとえば、それぞれが不規則にランダムに配置され、全体として演算チップ４の周縁部２６に沿った環状に設けられていてもよい。
これにより、演算チップ４は、貫通電極１７を利用して、メモリチップ６に電力および電気信号を送ることができる。つまり、演算チップ４の貫通電極１７が電子部品１の電源系配線８および信号系配線９を形成し、当該配線８，９により電力および信号が送られる。
これにより、演算チップ４は、貫通電極１７を利用して、メモリチップ６に電力および電気信号を送ることができる。つまり、演算チップ４の貫通電極１７が電子部品１の電源系配線８および信号系配線９を形成し、当該配線８，９により電力および信号が送られる。
一方、Ｓｉインタポーザ５では、たとえば、単列の貫通電極１８が、Ｓｉインタポーザ５の中央部２７を取り囲む周縁部２８に沿って環状に設けられているとともに（以下、これらの貫通電極１８を周縁部２８の貫通電極１８ということがある。）、当該周縁部２８に取り囲まれた中央部２７に、複数の貫通電極１８を１つの群として、複数の群が行列状に配置されている（以下、これらの貫通電極１８を中央部２７の貫通電極１８ということがある。）。
周縁部２８の各貫通電極１８は、この実施形態では、それぞれ演算チップ４の各貫通電極１７と同一直線上に配置されるように、演算チップ４の各貫通電極１７の直上に配置されている。
中央部２７の貫通電極１８の各群では、行列状に配置された複数の貫通電極１８を１つのブロックとして、複数のブロックが設けられている。具体的には、この実施形態では、８つの群が４行２列（４×２）の行列状に配置されており、各群では、４行６４列（４×６４）の貫通電極１８を１ブロックとして２ブロック、つまり１つの群当たり合計５１２個の貫通電極１８が設けられている。この群が８群あるので、Ｓｉインタポーザ５全体では、４０９６個（５１２個×８群）の貫通電極１８が設けられている。
中央部２７の貫通電極１８の各群では、行列状に配置された複数の貫通電極１８を１つのブロックとして、複数のブロックが設けられている。具体的には、この実施形態では、８つの群が４行２列（４×２）の行列状に配置されており、各群では、４行６４列（４×６４）の貫通電極１８を１ブロックとして２ブロック、つまり１つの群当たり合計５１２個の貫通電極１８が設けられている。この群が８群あるので、Ｓｉインタポーザ５全体では、４０９６個（５１２個×８群）の貫通電極１８が設けられている。
これにより、Ｓｉインタポーザ５は、たとえば、中央部２７の貫通電極１８を利用して、演算チップ４（たとえば、論理・制御回路１２）とメモリチップ６（たとえば、メモリセルアレイ２１）との間に中央部２７の貫通電極１８の数のビット数（この実施形態では、４０９６ビット）の電気信号を中継できる。つまり、Ｓｉインタポーザ５の中央部２７の貫通電極１８が電子部品１の信号系配線９を形成し、当該配線９により電気信号が双方向に送受信される。なお、貫通電極１８の配置や数は、本発明の一例に過ぎず、それぞれの電子部品１の設計に合わせて適宜変更できる。たとえば、１ブロック２５６個の貫通電極１８は、８行３２列（８×３２）の行列状に配置されていてもよい。
また、Ｓｉインタポーザ５は、たとえば、周縁部２８の貫通電極１８を利用して、演算チップ４からメモリチップ６（たとえば、制御回路２２）へと送られる電力および電気信号を中継できる。つまり、Ｓｉインタポーザ５の周縁部２８の貫通電極１８が電子部品１の電源系配線８および信号系配線９を形成し、当該配線８，９により電力および電気信号が送られる。
図４は、図１の演算チップ４の構造（第１実施形態）を説明するための模式的な断面図であって、貫通電極１７が設けられた部分を拡大して示している。図４において、紙面上側が貫通孔の底部の平面図、紙面下側が貫通電極１７の断面図である。
演算チップ４は、演算チップ４の本体をなす本発明の半導体基板の一例としてのシリコン基板２９と、貫通電極１７と、下地絶縁膜３０と、本発明の導電層の一例としての表面パッド３１と、カバー絶縁膜３２と、表面バンプ３３と、裏面バンプ１９とを含む。
演算チップ４は、演算チップ４の本体をなす本発明の半導体基板の一例としてのシリコン基板２９と、貫通電極１７と、下地絶縁膜３０と、本発明の導電層の一例としての表面パッド３１と、カバー絶縁膜３２と、表面バンプ３３と、裏面バンプ１９とを含む。
シリコン基板２９は、たとえば、厚さ３０μｍ〜５０μｍの基板であり、その表面１３（素子形成面）に下地絶縁膜３０が形成されている。
貫通電極１７は、シリコン基板２７を裏面１４から表面１３まで貫通する貫通孔３４と、貫通孔３４の側壁に形成された側壁絶縁膜３５と、貫通孔３４の側壁絶縁膜３５の内側に埋め込まれた導電材料３６とを含む。
貫通電極１７は、シリコン基板２７を裏面１４から表面１３まで貫通する貫通孔３４と、貫通孔３４の側壁に形成された側壁絶縁膜３５と、貫通孔３４の側壁絶縁膜３５の内側に埋め込まれた導電材料３６とを含む。
貫通孔３４は、シリコン基板２７を表面１３に対して垂直に貫通する柱状に形成されている。その形状は、円柱状、三角柱状、四角柱状およびそれ以上の多角形状であってもよいが、この実施形態では、円柱状に形成されている。
側壁絶縁膜３５は、たとえば、酸化シリコン（ＳｉＯ２）からなり、少なくとも貫通孔３４の側壁全域に形成されている。側壁絶縁膜３５によって、シリコン基板２９と導電材料３６との間が絶縁されている。この実施形態では、側壁絶縁膜３５はさらに、シリコン基板２９の裏面１４全域にも一体的に形成された部分を有しており、貫通孔３４の側壁部分は、シリコン基板２９の裏面１４部分に比べて薄く形成されている。たとえば、側面部分の厚さが０．５μｍ程度であるのに対し、裏面１４部分の厚さは１μｍ程度である。
側壁絶縁膜３５は、たとえば、酸化シリコン（ＳｉＯ２）からなり、少なくとも貫通孔３４の側壁全域に形成されている。側壁絶縁膜３５によって、シリコン基板２９と導電材料３６との間が絶縁されている。この実施形態では、側壁絶縁膜３５はさらに、シリコン基板２９の裏面１４全域にも一体的に形成された部分を有しており、貫通孔３４の側壁部分は、シリコン基板２９の裏面１４部分に比べて薄く形成されている。たとえば、側面部分の厚さが０．５μｍ程度であるのに対し、裏面１４部分の厚さは１μｍ程度である。
下地絶縁膜３０は、たとえば、酸化シリコン（ＳｉＯ２）からなり、シリコン基板２９の表面１３に形成されている。そして、下地絶縁膜３０における表面１３と接する面の反対面に表面パッド３１が配置されている。
この実施形態では、下地絶縁膜３０は、貫通孔３４の開口領域（開口端）を塞ぐように形成されている。下地絶縁膜３０は、当該開口領域に配置された第１部分３７と、開口領域外の領域（たとえば表面１３上）に配置された第２部分３８とを一体的に含み、これらが一様な厚さで形成されている。その厚さは、たとえば、０．５μｍ程度である。
この実施形態では、下地絶縁膜３０は、貫通孔３４の開口領域（開口端）を塞ぐように形成されている。下地絶縁膜３０は、当該開口領域に配置された第１部分３７と、開口領域外の領域（たとえば表面１３上）に配置された第２部分３８とを一体的に含み、これらが一様な厚さで形成されている。その厚さは、たとえば、０．５μｍ程度である。
表面パッド３１は、下地絶縁膜３０の第１部分３７および第２部分３８に跨って形成されている。つまり、表面パッド３１は、その周縁部が貫通孔３４の開口領域外にはみ出すように、貫通孔３４の開口領域の内外に跨って形成されている。
下地絶縁膜３０の第１部分３７には、表面パッド３１を貫通孔３４内に選択的に露出させる開口パターン３９が形成されている。開口パターン３９は、この実施形態では、複数の直線状のラインが互いに平行に並んだストライプ状に形成されている。このストライプは、貫通孔３４の径方向一端側から他端側へ全体に亘って配列されている。これにより、各開口パターン３９から表面パッド３１が選択的に露出すると共に、隣り合う開口パターン３９の間には、直線状のラインからなる段差部４０が形成されている。つまり、貫通孔３４の表面１３側（以下、貫通孔３４の底部ということがある。）には、段差部４０の頂面と開口パターン３９に露出した表面パッド３１の露出面との間に、段差部４０の厚さ分の段差が、段差部４０の数に応じて設けられている。
下地絶縁膜３０の第１部分３７には、表面パッド３１を貫通孔３４内に選択的に露出させる開口パターン３９が形成されている。開口パターン３９は、この実施形態では、複数の直線状のラインが互いに平行に並んだストライプ状に形成されている。このストライプは、貫通孔３４の径方向一端側から他端側へ全体に亘って配列されている。これにより、各開口パターン３９から表面パッド３１が選択的に露出すると共に、隣り合う開口パターン３９の間には、直線状のラインからなる段差部４０が形成されている。つまり、貫通孔３４の表面１３側（以下、貫通孔３４の底部ということがある。）には、段差部４０の頂面と開口パターン３９に露出した表面パッド３１の露出面との間に、段差部４０の厚さ分の段差が、段差部４０の数に応じて設けられている。
また、各開口パターン３９の幅Ｗは、たとえば、０．５μｍ〜１μｍであることが好ましく、各開口パターン３９のアスペクト比（段差部４０の厚さ／開口パターン３９の幅Ｗ）は、たとえば、１〜２であることが好ましい。
なお、開口パターン３９は、図４では貫通孔３４の開口領域に形成された部分のみが示されているが、貫通孔３４の開口領域の内外に跨って形成されていてもよい。むろん、貫通孔３４の開口領域のみに形成されていてもよい。また、開口パターン３９は、複数の開口で形成されている必要はなく、ストライプ状である必要もない。たとえば、一つの曲線状のラインによって形成された渦巻き状や葛折状であってもよい。また、複数のドットによって形成された行列状であってもよい。
なお、開口パターン３９は、図４では貫通孔３４の開口領域に形成された部分のみが示されているが、貫通孔３４の開口領域の内外に跨って形成されていてもよい。むろん、貫通孔３４の開口領域のみに形成されていてもよい。また、開口パターン３９は、複数の開口で形成されている必要はなく、ストライプ状である必要もない。たとえば、一つの曲線状のラインによって形成された渦巻き状や葛折状であってもよい。また、複数のドットによって形成された行列状であってもよい。
そして、貫通孔３４の側壁絶縁膜３５の内側に導電材料３６が埋め込まれることによって、貫通電極１７が形成されている。導電材料３６は、たとえば、銅（Ｃｕ）からなり、貫通孔３４の底部において開口パターン３９に入り込み、開口パターン３９内で表面パッド３１に電気的に接続されている。
表面パッド３１は、たとえば、アルミニウム（Ａｌ）からなる。この実施形態では、四角形状に形成されたアルミニウムパッドからなる。具体的には、表面パッド３１は、縦横の長さ（縦×横）が２５．７μｍ×２５．７μｍのサイズ（デザインルールが９０ｎｍの場合）の正方形状に形成されている。なお、表面パッド３１は、長方形状や円形状であってもよい。
表面パッド３１は、たとえば、アルミニウム（Ａｌ）からなる。この実施形態では、四角形状に形成されたアルミニウムパッドからなる。具体的には、表面パッド３１は、縦横の長さ（縦×横）が２５．７μｍ×２５．７μｍのサイズ（デザインルールが９０ｎｍの場合）の正方形状に形成されている。なお、表面パッド３１は、長方形状や円形状であってもよい。
カバー絶縁膜３２は、たとえば、窒化シリコン（ＳｉＮ）からなり、表面パッド３１を覆うように下地絶縁膜３０上に形成されている。カバー絶縁膜３２には、表面パッド３１を選択的に露出させる開口４１が形成されている。
表面バンプ３３は、たとえば、銅と錫−銀合金の積層構造（Ｃｕ／ＳｎＡｇ）からなり、開口４１に入り込むようにカバー絶縁膜３２上に形成されている。開口４１において表面バンプ３３は、表面パッド３１に電気的に接続されている。表面バンプ３３は、演算チップ４上にＳｉインタポーザ５を積層した状態において、たとえば、Ｓｉインタポーザ５の裏面バンプ２０（図１参照）と接続される。
表面バンプ３３は、たとえば、銅と錫−銀合金の積層構造（Ｃｕ／ＳｎＡｇ）からなり、開口４１に入り込むようにカバー絶縁膜３２上に形成されている。開口４１において表面バンプ３３は、表面パッド３１に電気的に接続されている。表面バンプ３３は、演算チップ４上にＳｉインタポーザ５を積層した状態において、たとえば、Ｓｉインタポーザ５の裏面バンプ２０（図１参照）と接続される。
裏面バンプ１９は、前述のように、各貫通電極１７の裏面１４側の端部に１つずつ設けられている。
以上説明した演算チップ４の構成は、この実施形態では、貫通電極１８が形成された半導体基板（シリコン基板）であるＳｉインタポーザ５にも採用されている。
図５Ａ〜図５Ｎは、図４の演算チップ４の製造工程の一部を工程順に示す図である。
以上説明した演算チップ４の構成は、この実施形態では、貫通電極１８が形成された半導体基板（シリコン基板）であるＳｉインタポーザ５にも採用されている。
図５Ａ〜図５Ｎは、図４の演算チップ４の製造工程の一部を工程順に示す図である。
図４の演算チップ４を製造するには、図５Ａに示すように、ＣＶＤ法によって、シリコン基板２９の表面１３に下地絶縁膜３０が形成される。下地絶縁膜３０は、シリコン基板２９を熱酸化することによって形成してもよい。
次に、図５Ｂに示すように、下地絶縁膜３０上に、開口パターン２９と同一パターンの開口パターン４３を有するレジストマスク４２（たとえば、ポリイミド等の有機レジスト）が形成される。
次に、図５Ｂに示すように、下地絶縁膜３０上に、開口パターン２９と同一パターンの開口パターン４３を有するレジストマスク４２（たとえば、ポリイミド等の有機レジスト）が形成される。
次に、図５Ｃに示すように、レジストマスク４２の開口パターン４３を介してエッチングガスが供給され、下地絶縁膜３０が選択的にドライエッチングされる。これにより、下地絶縁膜３０に、開口パターン４３と同一パターンの開口パターン３９が形成されると共に、段差部４０が形成される。その後、図５Ｄに示すように、レジストマスク４２が除去される。
次に、図５Ｅに示すように、ＣＶＤ法によって、下地絶縁膜３０に対してエッチング選択比を有する材料が、下地絶縁膜３０に堆積される。たとえば、酸化シリコンからなる下地絶縁膜３０に対しては、ポリシリコンを用いることができるが、これに限らない。この堆積は、ポリシリコン材料が開口パターン３９を埋め戻し、下地絶縁膜３０の表面を覆うまで続けられる。これにより、ポリシリコンからなる犠牲層４４が形成される。
次に、図５Ｆに示すように、ＣＭＰ法によって、犠牲層４４の開口パターン３９に埋め込まれていない部分が選択的に除去される。この犠牲層４４の埋め込みによって、段差部４０による段差をなくし、下地絶縁膜３０の表面を見かけ上、平坦にできる。
次に、図５Ｇに示すように、スパッタ法、フォトリソグラフィ、ＣＶＤ等の公知の半導体装置の製造技術によって、表面パッド３１、カバー絶縁膜３２および表面バンプ３３が順に形成される。表面パッド３１の形成の際には、開口パターン３９が犠牲層４４で埋め戻されて下地絶縁膜３０の表面が平坦になっているので、開口パターン３９への表面パッド３１の入り込みを防止でき、表面パッド３１を下地絶縁膜３０上に良好に形成できる。
次に、図５Ｇに示すように、スパッタ法、フォトリソグラフィ、ＣＶＤ等の公知の半導体装置の製造技術によって、表面パッド３１、カバー絶縁膜３２および表面バンプ３３が順に形成される。表面パッド３１の形成の際には、開口パターン３９が犠牲層４４で埋め戻されて下地絶縁膜３０の表面が平坦になっているので、開口パターン３９への表面パッド３１の入り込みを防止でき、表面パッド３１を下地絶縁膜３０上に良好に形成できる。
次に、図５Ｈに示すように、シリコン基板２９の表面１３側に、接着剤４５を介してガラス基板４６（支持体）を貼り付ける。
次に、たとえば、グラインダ等を用いて、シリコン基板２９を裏面１４側から研削して（バックグラインド）、シリコン基板２９が薄化される。この実施形態では、７００μｍ以上のシリコン基板２９が３０μｍ〜５０μｍになるまで研削される。次に、図５Ｉに示すように、シリコン基板２９の裏面１４に、レジストマスク４７（たとえば、ポリイミド等の有機レジスト）が形成される。次に、レジストマスク４７において、段差部４０（表面パッド３１）と対向する領域に開口４８が形成される。
次に、たとえば、グラインダ等を用いて、シリコン基板２９を裏面１４側から研削して（バックグラインド）、シリコン基板２９が薄化される。この実施形態では、７００μｍ以上のシリコン基板２９が３０μｍ〜５０μｍになるまで研削される。次に、図５Ｉに示すように、シリコン基板２９の裏面１４に、レジストマスク４７（たとえば、ポリイミド等の有機レジスト）が形成される。次に、レジストマスク４７において、段差部４０（表面パッド３１）と対向する領域に開口４８が形成される。
次に、図５Ｊに示すように、レジストマスク４７の開口４８を介してシリコン基板２９にエッチングガスが供給され、シリコン基板２９が裏面１４側からドライエッチングされる。このエッチングは、シリコン基板２９を貫通した後、続いて同一のエッチングガスを用いて犠牲層４４が除去されるまで続けられる。犠牲層４４が除去されることによって、貫通孔３４の底部では、予め形成されていた開口パターン３９（段差部４０）が再度形成され、この開口パターン３９から表面パッド３１が選択的に露出する。その後、レジストマスク４７が除去される。また、下地絶縁膜３０に、第１部分３７および第２部分３８が形成される。
次に、図５Ｋに示すように、ＣＶＤ法によって、シリコン基板２９の裏面１４側から貫通孔３４内に絶縁材料（たとえば、酸化シリコン）が堆積されて、側壁絶縁膜３５が形成される。この際、貫通孔３４の底部に段差部４０が形成されているため、この底部では、側壁部分よりもさらに薄い（たとえば、０．１μｍ〜０．３μｍ）薄膜部分４９が形成される。
次に、図５Ｌに示すように、エッチバックにより、貫通孔３４の底部にある薄膜部分４９が選択的に除去される。これにより、薄膜部分４９で覆われていた開口パターン３９内の表面パッド３１が露出する。なお、この工程では、導電材料３６と表面パッド３１との電気的接続を確保できるように表面パッド３１が露出すればよく、たとえば、段差部４０上に薄膜部分４９の一部が工程後に残っていてもよい。
次に、図５Ｍに示すように、側壁絶縁膜３５の表面にシード膜（たとえば、Ｔｉ／Ｃｕの積層膜）がスパッタされた後、電解めっきにより、当該シード膜からＣｕがめっき成長される。これにより、貫通孔３４における側壁絶縁膜３５の内側にＣｕが充填され、開口パターン３９を介して表面パッド３１に電気的に接続された導電材料３６が形成される。
次に、図５Ｎに示すように、ＣＭＰ法によって、導電材料３６の余分な部分（貫通孔３４外の部分）が除去されて、貫通電極１７が得られる。
次に、図５Ｎに示すように、ＣＭＰ法によって、導電材料３６の余分な部分（貫通孔３４外の部分）が除去されて、貫通電極１７が得られる。
その後、貫通電極１７に１つずつ裏面バンプ１９が形成され、シリコン基板２９がガラス基板４６から取り外されることによって、図４の演算チップ４が得られる。
以上、この実施形態の方法によれば、図５Ｋの工程において、貫通孔３４の側壁絶縁膜３５を形成するために貫通孔３４内に絶縁材料を堆積させる際、貫通孔３４の底部に下地絶縁膜３０の段差部４０が形成されている。これにより、貫通孔３４の底部にある段差部４０においては、絶縁材料の原料物質ガスを開口パターン３９に入り込み難くできるので、貫通孔３４の底部に段差部４０がない場合に比べて、底部の絶縁膜厚が薄くなった薄膜部分４９を形成できる。
以上、この実施形態の方法によれば、図５Ｋの工程において、貫通孔３４の側壁絶縁膜３５を形成するために貫通孔３４内に絶縁材料を堆積させる際、貫通孔３４の底部に下地絶縁膜３０の段差部４０が形成されている。これにより、貫通孔３４の底部にある段差部４０においては、絶縁材料の原料物質ガスを開口パターン３９に入り込み難くできるので、貫通孔３４の底部に段差部４０がない場合に比べて、底部の絶縁膜厚が薄くなった薄膜部分４９を形成できる。
そのため、図５Ｌの工程において、貫通孔３４の底部の薄膜部分４９を選択的にエッチングして表面パッド３１を開口パターン３９から露出させる際、そのエッチング時間を短くできる。これにより、エッチングガスによる側壁絶縁膜３５の削れ量が少なくなり、また、エッチングダメージによる膜質の劣化を低減できる。その結果、貫通孔３４の側壁絶縁膜３５の絶縁性能の低下を防止できるので、従来に比べて信頼性の高い半導体装置を実現できる。
さらに、各開口パターン３９の幅Ｗが０．３μｍ〜０．５μｍであり、アスペクト比が２〜３であるように、比較的、高アスペクト比、幅狭な開口パターン３９を形成しておけば、薄膜部分４９の厚さを一層薄くできる。したがって、図５Ｌの工程におけるエッチング時間をさらに短くできる。
また、犠牲層４４に導電性のあるポリシリコンが用いられているので、図５Ｊの工程において、犠牲層４４をエッチングして除去する際、犠牲層４４の一部がエッチング残渣として残っても、貫通孔３４内の導電材料３６と表面パッド３１との電気的接続に影響を与えなくて済む。また、シリコン基板２９と犠牲層４４が同じシリコン材料からなるため、シリコン基板２９の貫通後、エッチングガスを変えないでそのまま、ポリシリコン犠牲層４４を除去できる。
また、犠牲層４４に導電性のあるポリシリコンが用いられているので、図５Ｊの工程において、犠牲層４４をエッチングして除去する際、犠牲層４４の一部がエッチング残渣として残っても、貫通孔３４内の導電材料３６と表面パッド３１との電気的接続に影響を与えなくて済む。また、シリコン基板２９と犠牲層４４が同じシリコン材料からなるため、シリコン基板２９の貫通後、エッチングガスを変えないでそのまま、ポリシリコン犠牲層４４を除去できる。
そして、図１の電子部品１によれば、上記したような側壁絶縁膜３５の絶縁性能の低下を防止できる演算チップ４およびＳｉインタポーザ５が搭載されているので、従来に比べて信頼性の高い電子部品を実現できる。
図６は、図１の演算チップ４の構造（第２実施形態）を説明するための模式的な断面図であって、貫通電極１７が設けられた部分を拡大して示している。なお、図６において、前述の図４に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
図６は、図１の演算チップ４の構造（第２実施形態）を説明するための模式的な断面図であって、貫通電極１７が設けられた部分を拡大して示している。なお、図６において、前述の図４に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
図６の演算チップ４では、シリコン基板２９と下地絶縁膜３０との間に、本発明の第２の膜の一例としての埋め込み絶縁膜５０が介在されている。埋め込み絶縁膜５０は、シリコン基板２９の表面１３に選択的に埋め込まれている。
埋め込み絶縁膜５０は、貫通孔３４の開口領域外に貫通孔３４を取り囲むように配置された外縁部５１と、貫通孔３４の開口領域に配置された中央部５２とを一体的に含む。中央部５２は、開口パターン３９と同一の開口パターン５３を有していて、段差部４０に選択的に積層されている。
埋め込み絶縁膜５０は、貫通孔３４の開口領域外に貫通孔３４を取り囲むように配置された外縁部５１と、貫通孔３４の開口領域に配置された中央部５２とを一体的に含む。中央部５２は、開口パターン３９と同一の開口パターン５３を有していて、段差部４０に選択的に積層されている。
この実施形態では、埋め込み絶縁膜５０において、中央部５２は外縁部５１よりも薄く形成されている。また、この中央部５２は、下地絶縁膜３０よりも薄く形成されている。
図７Ａ〜図７Ｊは、図６の演算チップの製造工程の一部を工程順に示す図である。
図８の演算チップ４を製造するには、図７Ａに示すように、シリコン基板２９が表面１３側から選択的にドライエッチングされる。これにより、埋め込み絶縁膜５０と同一パターンのシャロートレンチが形成される。そして、ＣＶＤ法によって、当該シャロートレンチに絶縁材料（たとえば、酸化シリコン）が充填される。次に、シャロートレンチ外の酸化シリコンをＣＭＰで除去することによって、シリコン基板２９に埋め込まれた埋め込み絶縁膜５０が形成される。この工程は、たとえば、ＳＴＩ（Shallow Trench Isolation：シャロートレンチアイソレーション）工程によってシリコン基板２９に複数の素子分離領域を形成する工程と同一工程で行うことができるので、プロセスの複雑化を防止でき、効率よく埋め込み絶縁膜５０を形成できる。次に、ＣＶＤ法によって、シリコン基板２９の表面１３に、埋め込み絶縁膜５０を覆うように下地絶縁膜３０が形成される。
図７Ａ〜図７Ｊは、図６の演算チップの製造工程の一部を工程順に示す図である。
図８の演算チップ４を製造するには、図７Ａに示すように、シリコン基板２９が表面１３側から選択的にドライエッチングされる。これにより、埋め込み絶縁膜５０と同一パターンのシャロートレンチが形成される。そして、ＣＶＤ法によって、当該シャロートレンチに絶縁材料（たとえば、酸化シリコン）が充填される。次に、シャロートレンチ外の酸化シリコンをＣＭＰで除去することによって、シリコン基板２９に埋め込まれた埋め込み絶縁膜５０が形成される。この工程は、たとえば、ＳＴＩ（Shallow Trench Isolation：シャロートレンチアイソレーション）工程によってシリコン基板２９に複数の素子分離領域を形成する工程と同一工程で行うことができるので、プロセスの複雑化を防止でき、効率よく埋め込み絶縁膜５０を形成できる。次に、ＣＶＤ法によって、シリコン基板２９の表面１３に、埋め込み絶縁膜５０を覆うように下地絶縁膜３０が形成される。
次に、図７Ｂに示すように、スパッタ法、フォトリソグラフィ、ＣＶＤ等の公知の半導体装置の製造技術によって、下地絶縁膜３０を挟んで埋め込み絶縁膜５０と対向する位置に、表面パッド３１、カバー絶縁膜３２および表面バンプ３３が順に形成される。表面パッド３１の形成の際には、下地絶縁膜３０の下方の絶縁膜が埋め込み絶縁膜５０であって下地絶縁膜３０の表面が平坦になっているので、表面パッド３１を下地絶縁膜３０上に良好に形成できる。これにより、下地絶縁膜３０上に配置される表面パッド３１、カバー絶縁膜３２および表面バンプ３３における段差をなくすか、もしくは少なくできる。
次に、図７Ｃに示すように、シリコン基板２９の表面１３側に、接着剤４５を介してガラス基板４６（支持体）を貼り付ける。
次に、たとえば、グラインダ等を用いて、シリコン基板２９を裏面１４側から研削して（バックグラインド）、シリコン基板２９が薄化される。この実施形態では、７００μｍ以上のシリコン基板２９が３０μｍ〜５０μｍになるまで研削される。次に、図７Ｄに示すように、シリコン基板２９の裏面１４に、レジストマスク４７（たとえば、ポリイミド等の有機レジスト）が形成される。次に、レジストマスク４７において、埋め込み絶縁膜５０と対向する領域に開口４８が形成される。
次に、たとえば、グラインダ等を用いて、シリコン基板２９を裏面１４側から研削して（バックグラインド）、シリコン基板２９が薄化される。この実施形態では、７００μｍ以上のシリコン基板２９が３０μｍ〜５０μｍになるまで研削される。次に、図７Ｄに示すように、シリコン基板２９の裏面１４に、レジストマスク４７（たとえば、ポリイミド等の有機レジスト）が形成される。次に、レジストマスク４７において、埋め込み絶縁膜５０と対向する領域に開口４８が形成される。
次に、図７Ｅに示すように、レジストマスク４７の開口４８を介してシリコン基板２９にエッチングガスが供給され、シリコン基板２９が裏面１４側からドライエッチングされる。このエッチングは、シリコン基板２９を貫通して下地絶縁膜３０に達するまで続けられる。これにより、埋め込み絶縁膜５０の開口パターン５３が貫通孔４３に露出する。また、埋め込み絶縁膜５０に、外縁部５１および中央部５２が形成される。
次に、図７Ｆに示すように、埋め込み絶縁膜５０の開口パターン５３を介してエッチングガスが供給され、下地絶縁膜３０が選択的にドライエッチングされる。これにより、下地絶縁膜３０に、開口パターン５３と同一パターンの開口パターン３９が形成されると共に、段差部４０が形成され、この開口パターン３９から表面パッド３１が選択的に露出する。また、下地絶縁膜３０に、第１部分３７および第２部分３８が形成される。この際、埋め込み絶縁膜５０は、貫通孔３４内にある中央部５２のみがエッチングガスに晒されて削られるので、中央部５２が外縁部５１に対して薄くなる。なお、中央部５２は、このエッチングによって完全に除去されてもよい。
次に、図７Ｇに示すように、ＣＶＤ法によって、シリコン基板２９の裏面１４側から貫通孔３４内に絶縁材料（たとえば、酸化シリコン）が堆積されて、側壁絶縁膜３５が形成される。この際、貫通孔３４の底部に段差部４０が形成されているため、この底部では、側壁部分よりもさらに薄い（たとえば、０．１μｍ〜０．３μｍ）薄膜部分４９が形成される。
次に、図７Ｈに示すように、エッチバックにより、貫通孔３４の底部にある薄膜部分４９が選択的に除去される。これにより、薄膜部分４９で覆われていた開口パターン３９内の表面パッド３１が露出する。なお、この工程では、導電材料３６と表面パッド３１との電気的接続を確保できるように表面パッド３１が露出すればよく、たとえば、段差部４０上に薄膜部分４９の一部が工程後に残っていてもよい。
次に、図７Ｉに示すように、側壁絶縁膜３５の表面にシード膜（たとえば、Ｔｉ／Ｃｕの積層膜）がスパッタされた後、電解めっきにより、当該シード膜からＣｕがめっき成長される。これにより、貫通孔３４における側壁絶縁膜３５の内側にＣｕが充填され、開口パターン３９を介して表面パッド３１に電気的に接続された導電材料３６が形成される。
次に、図７Ｊに示すように、ＣＭＰ法によって、導電材料３６の余分な部分（貫通孔３４外の部分）が除去されて、貫通電極１７が得られる。
次に、図７Ｊに示すように、ＣＭＰ法によって、導電材料３６の余分な部分（貫通孔３４外の部分）が除去されて、貫通電極１７が得られる。
その後、貫通電極１７に１つずつ裏面バンプ１９が形成され、シリコン基板２９がガラス基板４６から取り外されることによって、図６の演算チップ４が得られる。
以上、この実施形態の方法によれば、図７Ｅおよび図７Ｆに示すように、貫通孔３４を形成してから下地絶縁膜３０に開口パターン３９を形成するので、開口パターン３９のない下地絶縁膜３０をシリコン基板２９に形成してから貫通孔３４の形成までの間のプロセス（たとえば、図７Ａ〜図７Ｄの工程等）による影響を、開口パターン３９に与えなくて済む。そのため、図７Ｇにおける貫通孔３４内への絶縁材料の堆積の際には、段差部４０（開口パターン３９）を形成直後の状態に近い形で残すことができる。むろん、第１の実施形態と同様の効果を実現することもできる。
以上、この実施形態の方法によれば、図７Ｅおよび図７Ｆに示すように、貫通孔３４を形成してから下地絶縁膜３０に開口パターン３９を形成するので、開口パターン３９のない下地絶縁膜３０をシリコン基板２９に形成してから貫通孔３４の形成までの間のプロセス（たとえば、図７Ａ〜図７Ｄの工程等）による影響を、開口パターン３９に与えなくて済む。そのため、図７Ｇにおける貫通孔３４内への絶縁材料の堆積の際には、段差部４０（開口パターン３９）を形成直後の状態に近い形で残すことができる。むろん、第１の実施形態と同様の効果を実現することもできる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、第２実施形態において、シリコン基板２９と下地絶縁膜３０との間に介在させる膜は、シリコン基板２９に埋め込まれている必要はなく、たとえば、シリコン基板２９の表面１３上に形成された膜であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
たとえば、第２実施形態において、シリコン基板２９と下地絶縁膜３０との間に介在させる膜は、シリコン基板２９に埋め込まれている必要はなく、たとえば、シリコン基板２９の表面１３上に形成された膜であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
４ 演算チップ
５ Ｓｉインタポーザ
１３ （演算チップの）表面
１４ （演算チップの）裏面
１５ （Ｓｉインタポーザの）表面
１６ （Ｓｉインタポーザの）裏面
１７ （演算チップの）貫通電極
１８ （Ｓｉインタポーザの）貫通電極
２９ シリコン基板
３０ 下地絶縁膜
３１ 表面パッド
３４ 貫通孔
３５ 側壁絶縁膜
３６ 導電材料
３９ 開口パターン
４０ 段差部
４４ 犠牲層
５０ 埋め込み絶縁膜
５３ 開口パターン
５ Ｓｉインタポーザ
１３ （演算チップの）表面
１４ （演算チップの）裏面
１５ （Ｓｉインタポーザの）表面
１６ （Ｓｉインタポーザの）裏面
１７ （演算チップの）貫通電極
１８ （Ｓｉインタポーザの）貫通電極
２９ シリコン基板
３０ 下地絶縁膜
３１ 表面パッド
３４ 貫通孔
３５ 側壁絶縁膜
３６ 導電材料
３９ 開口パターン
４０ 段差部
４４ 犠牲層
５０ 埋め込み絶縁膜
５３ 開口パターン
Claims (18)
- 半導体基板と、
前記半導体基板を厚さ方向に貫通する貫通孔と、
前記貫通孔を覆うように配置された下地絶縁膜と、
前記下地絶縁膜上に配置された導電層と、
少なくとも前記貫通孔の側壁に形成された絶縁膜と、
前記貫通孔の前記絶縁膜の内側に埋め込まれた導電材料とを含み、 前記下地絶縁膜は、前記導電層を前記貫通孔内に選択的に露出させる開口パターンによって形成された段差部を有しており、
前記導電層は、前記貫通孔の開口領域内と開口領域外に跨って形成されており、前記開口領域内において、前記段差部を挟んで前記導電材料に対向する被覆部分と、前記開口パターンから露出した露出部分とを一体的に有し、
前記導電材料は、前記下地絶縁膜の前記開口パターンを介して前記導電層の前記露出部分に電気的に接続されている、半導体装置。 - 前記開口パターンは、複数の開口によって形成されている、請求項１に記載の半導体装置。
- 前記半導体装置は、前記半導体基板に選択的に埋め込まれた埋め込み絶縁膜をさらに含み、
前記埋め込み絶縁膜は、前記貫通孔の前記開口領域に配置され、前記開口パターンと連通する開口パターンを有する中央部を含む、請求項１または２に記載の半導体装置。 - 前記埋め込み絶縁膜の前記中央部は、前記下地絶縁膜よりも薄い、請求項３に記載の半導体装置。
- 前記埋め込み絶縁膜は、前記貫通孔の前記開口領域外に配置され、前記中央部と一体的に形成された外縁部をさらに含む、請求項３または４に記載の半導体装置。
- 前記下地絶縁膜において前記開口パターンがストライプ状に形成されている、請求項１〜５のいずれか一項に記載の半導体装置。
- 前記下地絶縁膜の前記開口パターンのアスペクト比は、１〜３である、請求項１〜６のいずれか一項に記載の半導体装置。
- 前記下地絶縁膜の前記開口パターンの幅は、０．５μｍ〜１μｍである、請求項１〜７のいずれか一項に記載の半導体装置。
- 前記下地絶縁膜は、酸化シリコンからなる、請求項１〜８のいずれか一項に記載の半導体装置。
- 前記導電層は、アルミニウムパッドからなる、請求項１〜９のいずれか一項に記載の半導体装置。
- 前記絶縁膜は、酸化シリコンからなる、請求項１〜１０のいずれか一項に記載の半導体装置。
- 前記導電材料は、銅からなる、請求項１〜１１のいずれか一項に記載の半導体装置。
- 半導体基板の表面に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に導電層を形成する工程と、
前記半導体基板の裏面における前記導電層と対向する領域から前記半導体基板を厚さ方向に貫通し、底部が前記下地絶縁膜に達する貫通孔を形成する工程と、
前記貫通孔の底部において、前記導電層を選択的に露出させる開口パターンを形成することによって、前記下地絶縁膜に段差部を形成する工程と、
前記段差部の形成後、前記半導体基板の前記裏面側から前記貫通孔内に絶縁材料を堆積させることによって絶縁膜を形成する工程と、
前記絶縁膜における前記貫通孔の底部に堆積した部分を選択的にエッチングすることによって、前記下地絶縁膜の前記開口パターンから前記導電層の一部を露出部分として選択的に露出させ、かつ前記開口パターンから露出しない前記導電層の一部を被覆部分として前記段差部で覆っておく工程と、
前記貫通孔の前記絶縁膜の内側に導電材料を埋め込むことによって、当該導電材料を前記下地絶縁膜の前記開口パターンを介して前記導電層の前記露出部分に電気的に接続する工程とを含む、半導体装置の製造方法。 - 前記半導体装置の製造方法は、
前記貫通孔の形成に先立って前記下地絶縁膜に前記開口パターンを形成して、予め段差部を形成する工程と、
前記下地絶縁膜に対してエッチング選択比を有する犠牲層によって、前記予め形成された開口パターンを埋め戻す工程と、
前記犠牲層の形成後、前記予め形成された開口パターンを覆うように前記下地絶縁膜上に前記導電層を形成する工程とを含み、
前記貫通孔を形成する工程は、前記半導体基板を貫通した後、続いて前記犠牲層を除去することによって、前記下地絶縁膜の前記開口パターンから前記導電層の前記露出部分を選択的に露出させる工程を含む、請求項１３に記載の半導体装置の製造方法。 - 前記犠牲層は、ポリシリコンからなる、請求項１４に記載の半導体装置の製造方法。
- 前記半導体基板は、シリコンからなる、請求項１５に記載の半導体装置の製造方法。
- 前記半導体装置の製造方法は、
前記下地絶縁膜の形成に先立って、前記半導体基板と前記下地絶縁膜との間に前記開口パターンとは反対パターンの第２の膜を選択的に形成する工程と、
前記第２の膜の形成後、前記下地絶縁膜を挟んで前記第２の膜と対向する位置に前記導電層を形成する工程とを含み、
前記貫通孔を形成する工程は、前記半導体基板を貫通した後、続いて前記第２の膜をマスクとして前記下地絶縁膜を選択的にエッチングすることによって、前記開口パターンを前記下地絶縁膜に形成する工程を含む、請求項１３に記載の半導体装置の製造方法。 - 前記第２の膜を形成する工程は、前記半導体基板の前記表面に絶縁材料を選択的に埋め込むことによって埋め込み絶縁膜を形成する工程を含む、請求項１７に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013023569A JP6160901B2 (ja) | 2013-02-08 | 2013-02-08 | 半導体装置およびその製造方法 |
| US14/172,287 US9257369B2 (en) | 2013-02-08 | 2014-02-04 | Semiconductor device having a base film and manufacturing method for same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013023569A JP6160901B2 (ja) | 2013-02-08 | 2013-02-08 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014154722A JP2014154722A (ja) | 2014-08-25 |
| JP6160901B2 true JP6160901B2 (ja) | 2017-07-12 |
Family
ID=51296942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013023569A Active JP6160901B2 (ja) | 2013-02-08 | 2013-02-08 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9257369B2 (ja) |
| JP (1) | JP6160901B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6540228B2 (ja) * | 2015-05-25 | 2019-07-10 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2017022352A (ja) * | 2015-07-15 | 2017-01-26 | 富士通株式会社 | 半導体装置 |
| WO2019097949A1 (ja) * | 2017-11-14 | 2019-05-23 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体の製造方法、並びに撮像装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426266A (en) * | 1993-11-08 | 1995-06-20 | Planar Systems, Inc. | Die bonding connector and method |
| JP2001223239A (ja) * | 2000-02-08 | 2001-08-17 | Matsushita Electric Ind Co Ltd | 電子部品装置及びその製造方法 |
| JP2001223293A (ja) * | 2000-02-09 | 2001-08-17 | Nec Corp | 半導体装置及びその製造方法 |
| JP4703061B2 (ja) * | 2001-08-30 | 2011-06-15 | 富士通株式会社 | 薄膜回路基板の製造方法およびビア形成基板の形成方法 |
| TWI313914B (en) * | 2005-01-31 | 2009-08-21 | Sanyo Electric Co | Semiconductor device and a method for manufacturing thereof |
| JP4585561B2 (ja) * | 2007-09-04 | 2010-11-24 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2009105119A (ja) * | 2007-10-22 | 2009-05-14 | Spansion Llc | 半導体装置及びその製造方法 |
| JP2011009645A (ja) * | 2009-06-29 | 2011-01-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4987928B2 (ja) * | 2009-09-24 | 2012-08-01 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5532394B2 (ja) | 2009-10-15 | 2014-06-25 | セイコーエプソン株式会社 | 半導体装置及び回路基板並びに電子機器 |
| JP5703556B2 (ja) * | 2009-10-19 | 2015-04-22 | セイコーエプソン株式会社 | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 |
-
2013
- 2013-02-08 JP JP2013023569A patent/JP6160901B2/ja active Active
-
2014
- 2014-02-04 US US14/172,287 patent/US9257369B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9257369B2 (en) | 2016-02-09 |
| JP2014154722A (ja) | 2014-08-25 |
| US20140225266A1 (en) | 2014-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5994167B2 (ja) | 半導体装置およびその製造方法、電子部品 | |
| JP5998459B2 (ja) | 半導体装置およびその製造方法、電子部品 | |
| JP5984134B2 (ja) | 半導体装置およびその製造方法、電子部品 | |
| KR102094473B1 (ko) | Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법 | |
| US7777345B2 (en) | Semiconductor device having through electrode and method of fabricating the same | |
| US7602047B2 (en) | Semiconductor device having through vias | |
| US11387204B2 (en) | Semiconductor structure and method of fabricating the same | |
| JP2008311599A (ja) | モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法 | |
| KR20130053338A (ko) | Ｔｓｖ 구조를 구비한 집적회로 소자 | |
| JP5352534B2 (ja) | 半導体装置及びその製造方法 | |
| KR102695369B1 (ko) | 반도체 소자 | |
| KR20130107591A (ko) | 반도체 장치 및 그 제조 방법 | |
| US9355859B2 (en) | Stacked chips with through electrodes | |
| JP2013247273A (ja) | 半導体装置の製造方法およびその方法により製造された半導体装置 | |
| KR101883379B1 (ko) | 반도체 장치 | |
| US20220102282A1 (en) | Semiconductor package | |
| US8921984B2 (en) | Through silicon via in semiconductor device | |
| JP2009176978A (ja) | 半導体装置 | |
| JP6160901B2 (ja) | 半導体装置およびその製造方法 | |
| US6803304B2 (en) | Methods for producing electrode and semiconductor device | |
| JP5919943B2 (ja) | シリコンインターポーザ | |
| JP2007123681A (ja) | 半導体装置、半導体装置の製造方法および実装基板 | |
| KR20140038195A (ko) | Ｔｓｖ구조 형성 방법 | |
| US20070052094A1 (en) | Semiconductor wafer level chip package and method of manufacturing the same | |
| JP5751131B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170601 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6160901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |