JP6151616B2 - 電子部品搭載用基板および電子装置 - Google Patents
電子部品搭載用基板および電子装置 Download PDFInfo
- Publication number
- JP6151616B2 JP6151616B2 JP2013201726A JP2013201726A JP6151616B2 JP 6151616 B2 JP6151616 B2 JP 6151616B2 JP 2013201726 A JP2013201726 A JP 2013201726A JP 2013201726 A JP2013201726 A JP 2013201726A JP 6151616 B2 JP6151616 B2 JP 6151616B2
- Authority
- JP
- Japan
- Prior art keywords
- connection pads
- electronic component
- insulating substrate
- component mounting
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 112
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 69
- 229910052802 copper Inorganic materials 0.000 claims description 66
- 239000010949 copper Substances 0.000 claims description 66
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 52
- 238000007747 plating Methods 0.000 claims description 46
- 229910000679 solder Inorganic materials 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 30
- 229910052759 nickel Inorganic materials 0.000 claims description 26
- 239000011521 glass Substances 0.000 claims description 25
- 230000002093 peripheral effect Effects 0.000 claims description 20
- 229920005989 resin Polymers 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 14
- 239000000919 ceramic Substances 0.000 claims description 11
- 230000003746 surface roughness Effects 0.000 claims description 11
- 230000008646 thermal stress Effects 0.000 description 26
- 239000004020 conductor Substances 0.000 description 9
- 230000001965 increasing effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000843 powder Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 239000000945 filler Substances 0.000 description 3
- 239000002241 glass-ceramic Substances 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000010828 elution Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 241001422033 Thestylus Species 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- QXZUUHYBWMWJHK-UHFFFAOYSA-N [Co].[Ni] Chemical compound [Co].[Ni] QXZUUHYBWMWJHK-UHFFFAOYSA-N 0.000 description 1
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- QDWJUBJKEHXSMT-UHFFFAOYSA-N boranylidynenickel Chemical compound [Ni]#B QDWJUBJKEHXSMT-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、外部との電気的な接続用の接続パッドを有する電子部品搭載用基板および電子装置に関するものである。
半導体素子、容量素子および圧電振動素子等の電子部品が搭載される電子部品搭載用基板として、ガラスセラミック質焼結体等からなる絶縁基板と、絶縁基板の主面（例えば上面および下面）に銅または銀等の金属材料を用いて設けられた外部接続用の接続パッドとを含むものが多用されている。
接続パッドの外部接続は、例えば、電子部品の電極と対向するように接続パッドを絶縁基板の上面等の一方の主面に設けておいて、電極と接続パッドとを対向させて、はんだ部材等の導電性接続材を介して接続することにより行われる。絶縁基板の下面等の他方の主面には、外部回路基板に電気的に接続される接続パッドが設けられ、この接続パッドと外部回路基板とが、上記と同様にはんだ部材等を介して接続される。
一般に、接続パッドの表面には、ニッケルめっき層および金めっき層等のめっき層が被着されている。めっき層によって、接続パッドの表面の酸化が抑制され、また、はんだ濡れ性が向上される。
近年、電子部品の電極の微細化に伴う接続パッドの小型化に伴い、接続パッドに流れる電流の電流密度が大きくなる傾向にある。そのため、電子部品が電子部品搭載用基板にはんだ部材等を介して実装された後、特に長期にわたり高電流を流して使用する場合、電子部品の電極を形成しているニッケルや銅等の金属材料においてエレクトロマイグレーションが生じる可能性が大きくなってきている。このようなエレクトロマイグレーションが生じると、電極の一部に空隙（ボイド）が生じて局部的な電気抵抗の増加や断線等の不具合を生じる。
上記の問題を解決するために、接続パッド表面にニッケルめっき層等のめっき層を形成せずに、接続パッド表面上に直接はんだ部材を形成するという手段が提案されている。これにより、接続パッドを形成している銅等の金属がはんだ部材内に供給されて、電子部品の電極を形成している金属材料におけるエレクトロマイグレーションの発生が抑制され、空隙の発生が抑制できる。
しかしながら、接続パッドにおいて、その表面にニッケルめっき層等のめっき層が被着されていないものが含まれる場合、次のような課題が誘発される可能性があった。すなわち、電子部品が接続される際のリフロー工程などで加えられる熱により接続パッドを形成する銅等の金属がはんだ部材内に溶け込み、接続パッドの厚みが薄くなる可能性がある。また、銅とはんだ部材中のスズとが脆い合金を形成する可能性がある。このような状態に
なるため、温度サイクルが繰り返し負荷される環境下において、部材間の線熱膨張係数差（電子部品または外部回路基板と絶縁基板との線熱膨張係数の差等）によって生じる熱応力を緩和することが十分にできなくなる可能性がある。そのため、はんだおよび絶縁基板等の一部にクラックが生じてしまうという問題点が誘発される可能性がある。特に、熱応力が比較的大きくなる傾向がある外部回路基板側において、この問題点が発生する可能性が高い。
なるため、温度サイクルが繰り返し負荷される環境下において、部材間の線熱膨張係数差（電子部品または外部回路基板と絶縁基板との線熱膨張係数の差等）によって生じる熱応力を緩和することが十分にできなくなる可能性がある。そのため、はんだおよび絶縁基板等の一部にクラックが生じてしまうという問題点が誘発される可能性がある。特に、熱応力が比較的大きくなる傾向がある外部回路基板側において、この問題点が発生する可能性が高い。
本発明の一つの態様による電子部品搭載用基板は、電子部品の搭載部を含む第１主面、および該第１主面と反対側の第２主面を有する絶縁基板と、該絶縁基板の前記搭載部に設けられた複数の第１接続パッドと、前記絶縁基板の前記第２主面に、平面透視で前記搭載部よりも広い範囲で設けられており、前記複数の第１接続パッドより大きい複数の第２接続パッドとを備えており、前記複数の第１接続パッドは、少なくともその露出表面部が銅層からなるものを含んでおり、前記複数の第２接続パッドのうち少なくとも前記第２主面の外周側に位置しているものは、その露出表面が、ニッケルを含むめっき層で被覆されており、前記絶縁基板は、ガラスを含有するセラミック質焼結体からなり、前記複数の第１接続パッドおよび前記複数の第２接続パッドは、前記絶縁基板の前記第１主面または前記第２主面に順次設けられた、銅材料にガラスが添加された混合材料からなる下地層と、前記銅層とからなり、前記複数の第１接続パッドにおいては前記銅層の厚みが前記下地層の厚みよりも大きく、前記複数の第２接続パッドにおいては前記下地層の厚みが前記銅層の厚みよりも大きいことを特徴とする。
本発明の一つの態様による電子装置は、上記構成の電子部品搭載用基板と、前記絶縁基板の前記第１主面の前記複数の第１接続パッドにはんだ部材を介して接続された電子部品と、前記絶縁基板と前記電子部品の間に設けられた樹脂材料とを備えていることを特徴とする。
本発明の一つの態様による電子部品搭載用基板によれば、上記構成を有し、電子部品が搭載される複数の第１接続パッドに少なくともその露出表面部が銅層であるものが含まれていることで、電流密度が高くなる電子部品と電子部品搭載用基板間の接続部におけるエレクトロマイグレーションが抑制される。また同時に、複数の第２接続パッドのうち少なくとも第２主面の外周側に位置している熱応力が比較的大きく生じる部分に、その露出表面が、ニッケルを含むめっき層で被覆されている接続パッドが配置されていることで、接続パッドの銅等のはんだへの溶け込み（いわゆる銅くわれ）が抑制され、実装信頼性を向上させることができる。
本発明の一つの態様による電子装置によれば、上記構成の電子部品搭載用基板と、複数の第１接続パッドにはんだ部材を介して接続された電子部品と、絶縁基板と電子部品の間に設けられた樹脂材料とを含むことから、電子部品搭載用基板の絶縁基板と電子部品との接合が樹脂材料によって補強されているため、実装信頼性を向上させることができる。
（電子部品搭載用基板および第１の実施形態の電子装置）
本発明の電子部品搭載用基板を添付の図面を参照しつつ詳細に説明する。図１（ａ）は本発明の実施形態の電子部品搭載用基板を示す上面図であり、図１（ｂ）は、図１（ａ）の下面図であり、図１（ｃ）は図１（ａ）のＡ−Ａ線における断面図である。また、図２は、本発明の第１の実施形態の電子装置を示す断面図であり、例えば、図１に示す電子部品搭載用基板９に電子部品10が搭載されて電子装置99が形成されている。この電子装置99は、さらに外部回路基板20に実装されている。
本発明の電子部品搭載用基板を添付の図面を参照しつつ詳細に説明する。図１（ａ）は本発明の実施形態の電子部品搭載用基板を示す上面図であり、図１（ｂ）は、図１（ａ）の下面図であり、図１（ｃ）は図１（ａ）のＡ−Ａ線における断面図である。また、図２は、本発明の第１の実施形態の電子装置を示す断面図であり、例えば、図１に示す電子部品搭載用基板９に電子部品10が搭載されて電子装置99が形成されている。この電子装置99は、さらに外部回路基板20に実装されている。
図１および図２に示す例において、電子部品搭載用基板９は、電子部品の搭載部５ａを含む第１主面１、および第１主面１と反対側の第２主面２を有する絶縁基板５と、絶縁基板５の搭載部５ａに設けられた複数の第１接続パッド11と、絶縁基板５の第２主面２に、平面透視で搭載部５ａよりも広い範囲で設けられており、複数の第１接続パッド11より大きい複数の第２接続パッド22とによって基本的に形成されている。また、第１接続パッド11の最表面部が銅層３からなり、第２接続パッド22の露出表面がめっき層４で被覆されている。
なお、この例においては、図１（ａ）の点線で囲んだ内周側の部分が搭載部５ａである。また、絶縁基板５として絶縁層（符号なし）が３層積層された例が示され、絶縁層同士の層間に配線導体６が配置された例が示されているが、絶縁層が３層以上であっても、配線導体６が最表面等に配置されていても構わない。
これらの第１および第２接続パッド11、22が、絶縁基板５の搭載部５ａに搭載される電子部品10の電極（符号なし）または外部回路基板20等と外部接続される。第１および第２接続パッド11、22の外部接続は、例えばスズ−銀系はんだ等の鉛を含有しないはんだ部材７を介して行なわれる。なお、鉛を含有しないはんだ部材は、鉛を含有するはんだ部材と比べて銅くわれを起こしやすいことが知られている。
また、複数の第１接続パッド11および複数の第２接続パッド22は、複数の電位（例えば信号電位、基準電位および電源電位）のうちひとつの電位の電流が通電される接続パッド（信号パッド、基準電位パッドおよび電源パッド）が複数個縦横に配列されている。なお、図１および図２において、信号パッド、基準電位パッドおよび電源パッドは、特に区別せずに、第１接続パッド11または第２接続パッド22としてまとめて示している。
上記のように、複数の第１接続パッド11のそれぞれの第１接続パッド11は、複数の第２接続パッド22のそれぞれの第２接続パッド22と、絶縁基板５の内部に設けられた配線導体６を介して互いに電気的に接続されている。複数の第２接続パッド22は、はんだ部材等（図示せず）を介して外部回路基板に設けられた複数の外部回路電極と電気的に接続される。これにより、第１接続パッド11に接続される電子部品と、第２接続パッド22に接続される外部回路基板との電気的な接続が可能になっている。
絶縁基板５は、例えばガラスセラミック質焼結体または酸化アルミニウム質焼結体等からなる複数の絶縁層が積層されて形成されている。絶縁基板５を形成するガラスセラミック質焼結体は、例えば、次のようにして製作することができる。まず、セラミックフィラー粉末を用意する。セラミックフィラー粉末としては、酸化アルミニウム、酸化クロム、酸化銅、酸化ジルコニウム、スピネルおよびクォーツ等が挙げられる。また、ガラス粉末を用意する。ガラス粉末は、例えば、ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３−ＭｇＯ−ＣａＯ−ＢａＯ−ＳｒＯ系等のガラスが挙げられる。これらのセラミックフィラー粉末およびガラス粉末を含む原料粉末に適当な有機バインダおよび有機溶剤を添加混合してスラリーを作製する。次に、このスラリーをドクターブレード法やリップコーター法等のシート成形技術を採用してシート状に成形することによって複数枚のセラミックグリーンシートを作製する。その後、セラミックグリーンシートを切断加工および打ち抜き加工等から選択し
た加工方法によって適当な形状とするとともにこれを複数枚積層し、最後にこの積層したセラミックグリーンシートを還元雰囲気中において約900〜1000℃の温度で焼成すること
によって絶縁基板５を製作することができる。
た加工方法によって適当な形状とするとともにこれを複数枚積層し、最後にこの積層したセラミックグリーンシートを還元雰囲気中において約900〜1000℃の温度で焼成すること
によって絶縁基板５を製作することができる。
絶縁基板５は、例えば平面視において四角形状（四角板状等）であり、上面に電子部品10が搭載され、下面が外部回路基板５と対向して実装される。なお、図１に示した例のように絶縁基板５の角部等のクラックが生じる可能性の高い部位においては、いわゆる面取りを行い、絶縁基板５の角部の角度を大きくしてもよい。また、絶縁基板５の側面に導体層を形成するための凹状部分（いわゆるキャスタレーション）（図示せず）を設けてもよい。
第１および第２接続パッド11、22は、例えば絶縁基板５の表面部分に形成された銅等のメタライズ層を含んでいる。第１および第２接続パッド11、22の少なくとも一部を形成している銅のメタライズ層は、例えば、銅の粉末を有機溶剤およびバインダとともに混練して作製した金属ペーストを、絶縁基板５（絶縁層）となるセラミックグリーンシートの所定部位に塗布して同時焼成することによって形成することができる。第１および第２接続パッド11、22の詳細については後述する。
電子部品としては、ＩＣおよびＬＳＩ等の半導体集積回路素子、ならびにＬＥＤ（発光ダイオード）、ＰＤ（フォトダイオード）およびＣＣＤ（電荷結合素子）等の光半導体素子を含む半導体素子、弾性表面波素子および水晶振動子等の圧電素子、容量素子、抵抗器、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン（いわゆるＭＥＭＳ素子）等の種々の電子部品が挙げられる。特にフェイスダウンタイプの半導体集積回路素子においては、配線の微細化が進んでいるため、電極面積が小さい。また、ＬＳＩ等の半導体集積回路素子は近年大型化が進んでおり、電極数が増加しているため、絶縁基板５も大型化の傾向にあり、約45ｍｍ角〜100ｍｍ角の大きさが求められている。以下の
説明においては、主に、フェイスダウンタイプの半導体集積回路素子を電子部品10として例に挙げる。
説明においては、主に、フェイスダウンタイプの半導体集積回路素子を電子部品10として例に挙げる。
絶縁基板５の第１主面１の中央部に位置する搭載部５ａに複数の第１接続パッド11が設けられている。それぞれの第１接続パッドの形状寸法および配置位置等は、電子回路の配置位置等に応じて適宜設定され、例えば、直径が約50μｍ〜200μｍの円形状等に形成さ
れている。図１に示した例においては、複数の第１接続パッド11は格子状に等間隔に配列されているが、千鳥状に配列されていたり、部分的に配列間隔が異なっていたりしてもよい。複数の第１接続パッド11は、例えば配列間隔が約100μｍ〜300μｍに設定されて配列されている。
れている。図１に示した例においては、複数の第１接続パッド11は格子状に等間隔に配列されているが、千鳥状に配列されていたり、部分的に配列間隔が異なっていたりしてもよい。複数の第１接続パッド11は、例えば配列間隔が約100μｍ〜300μｍに設定されて配列されている。
また、複数の第１接続パッド11のうち信号パッドが配列の外周部に配置され、中央部には基準電位パッドおよび電源パッドが配置されていてもよい。この場合には、絶縁基板５の第２主面２に、信号パッドと接続される信号用の配線（配線導体６の一部）を導出することが容易である。搭載部５ａに電子部品10が搭載され、その電子部品10の電極が、はんだ部材７等を介して第１接続パッド11とそれぞれに対向し合い、互いに電気的に接続される。
複数の第１接続パッド11は、前述したように、絶縁基板５の内部に設けられた配線導体６を介して第２主面２に電気的に導出されている。絶縁基板５の第２主面２には、外部回路基板と電気的に接続される複数の第２接続パッド22が設けられている。個々の第２接続パッドの形状および寸法は、例えば、直径が約300μｍ〜900μｍの円形状等に形成されており、個々の第１接続パッドよりも大きい。
複数の第２接続パッド22の配列は、例えば複数の第１接続パッドと同様に格子状、または千鳥状の配列（図１の例では格子状）に配列されている。複数の第２接続パッド22の配列間隔（隣り合う第２接続パッド22同士の間の距離）は、例えば約600μｍ〜２ｍｍであ
る。図１の例のように、部材間の熱応力が最も大きく生じる角部において、第２接続パッド22が配置されない場合もある。また、角部にダミーパッド（図示せず）が配置される場合もある。
る。図１の例のように、部材間の熱応力が最も大きく生じる角部において、第２接続パッド22が配置されない場合もある。また、角部にダミーパッド（図示せず）が配置される場合もある。
また、複数の第１接続パッド11は、その露出表面部が銅層３であるものを含んでいる。銅層３は、例えば銅を99.9質量％以上含む銅材料によって形成されている。なお、図１では、複数の第１接続パッド11の全部について、その露出表面部が銅層３である例を示している。また、複数の第２接続パッド22のうち少なくとも第２主面２の外周側に位置しているものは、その露出表面が、ニッケルを含むめっき層４で被覆されている。第１および第２接続パッド11、22がこのような構成であるため、電流密度が高くなる電子部品と電子部品搭載用基板間の接続部におけるエレクトロマイグレーションを抑制し、かつ、外部回路基板に対する実装信頼性を向上させることができる。これについて、以下に具体的に説明する。
複数の第１接続パッド11について、それらの表面にニッケルめっき層等のめっき層が形成されずに、露出表面部が銅層３であることで、銅層３の銅原子が第１接続パッド11表面上に接合されるはんだ部材７内に供給されて、電子部品10の電極を形成しているニッケルや銅等の金属材料がはんだ部材に移動すること（エレクトロマイグレーション）が抑制される。
この場合、特に、個々の第１接続パッド11の大きさが個々の第２接続パッド22の大きさよりも小さいため、第１接続パッド11（およびはんだ部材）を通る電流の電流密度が、第２接続パッド22（およびはんだ部材）を通る電流の電流密度よりも大きくなる傾向がある。つまり、従来技術において第１接続パッド11側（電子部品側）においてエレクトロマイグレーションが発生する可能性がより高い。これに対して、上記のように複数の第１接続パッド11において銅が露出しているものが含まれるため、電子部品10の電極を形成しているニッケルや銅のはんだ部材７への移動が抑制される。すなわち、エレクトロマイグレーションの発生が抑制され、空隙の発生が抑制される。これにより、例えば電子部品10と電子部品搭載用基板９との間における局部的な電気抵抗の増加、および断線等を防止することができる。
一方、複数の第２接続パッド22は、少なくとも第２主面２の外周側に位置しているものは、その露出表面がニッケルを含むめっき層４で被覆されている。これにより、第２接続パッド22を形成している銅等の金属がはんだ部材内に溶け込むことが抑制される。そのため、第２接続パッド22の厚みが薄くなること、および銅とはんだ部材中のスズとが脆い合金を形成することが抑制できる。したがって、例えば、電子装置99の外部回路基板20に対する実装時等に加えられる熱による第２接続パッド22の銅等の金属成分の溶出が抑制された、外部回路基板20に対する実装信頼性の高い電子装置99を作製することができる。
なお、上記の効果は、ニッケルが銅と比較して、はんだ部材７に拡散移動しやすい性質を持つためであると考えられる。個々の第２接続パッド22の厚みは、例えば、絶縁基板５、および第２接続パッド22の配置を考慮して約15〜50μｍに設定されている。
また、ニッケルを含むめっき層４は、例えばニッケルめっき層である。めっき層４の厚みは、例えば約１〜10μｍである。めっき層４は、例えばリン系またはホウ素系の無電解ニッケルめっき、電解ニッケルめっき等の湿式めっき被膜形成法を用いて形成すればよい。はんだ部材のリフロー時の濡れ性向上や、ニッケルの酸化防止等を考慮して、ニッケル
めっき層上に金めっき層を形成しても構わない。また、めっき層４は、ニッケルを含んでいればよく、上記のようなニッケル−リンまたはニッケル−ホウ素めっき層、ニッケル−コバルトめっき層、パラジウムめっき層等を含んでいても構わない。
めっき層上に金めっき層を形成しても構わない。また、めっき層４は、ニッケルを含んでいればよく、上記のようなニッケル−リンまたはニッケル−ホウ素めっき層、ニッケル−コバルトめっき層、パラジウムめっき層等を含んでいても構わない。
複数の第２接続パッド22については、それぞれが第１接続パッド11よりも大きく、かつ複数の第１接続パッド11が設けられている搭載部５ａよりも広い範囲で設けられているため、前述したように、耐エレクトロマイグレーション性よりも熱応力による外部回路基板20に対する実装信頼性の確保の方が重要な問題になる傾向がある。
特に、絶縁基板５の第２主面２の外周部に形成される第２接続パッド22には、温度サイクル負荷がかかる環境下において、部材間の線熱膨張係数差（絶縁基板５と外部回路基板20との線熱膨張係数の差等）によって大きな熱応力が生じる傾向がある。この場合、その熱応力を緩和することが十分にできなくなる可能性がある。つまり、例えば絶縁基板５の大型化が進み、複数の第２接続パッド22が絶縁基板５の第２主面２の外周部まで配置されると、外周部ほど線熱膨張係数差によって生じる部材間の熱収縮量や熱膨張量の差が大きくなるため、熱応力が大きくなる。そのため、第２接続パッド22の銅等の金属成分がはんだ部材中に溶出した場合には、はんだ部材および絶縁基板５等の一部にクラック等の問題点が生じる可能性が大きくなり、これらの問題点（実装信頼性の低下）が誘発される可能性が増大する。
これに対し、上記のように実施形態の電子部品搭載用基板においては第２接続パッド22の銅の溶出が抑制されているため、熱応力に起因する実装信頼性の低下が効果的に抑制されている。
なお、前述したように、図１では、複数の第２接続パッド22の全部について、その露出表面がめっき層４で被覆されているが、めっき層４は、特に熱応力が大きくなる傾向がある外周側に位置している第２接続パッド22のみに設けられていても構わない。複数の第２接続パッド22のうち外周側に位置しているものとは、例えば、複数の第２接続パッド22が設けられている領域のうち、平面（下面）透視において搭載部５ａよりも外側に位置している領域に位置しているものである。また、搭載部５ａの大きさ、電子部品搭載用基板９と外部回路基板20との間に生じる熱応力の大きさ等の条件に応じて、適宜、第２接続パッド22のうち露出表面がめっき層４で被覆されているものの範囲を調整してもよい。上記の熱応力は、例えば、絶縁基板１と外部回路基板との線熱膨張係数の差、電子部品10の作動時等に生じる熱量等の条件によって知ることができる。
また、それぞれの第２接続パッド22は、それぞれの第１接続パッド11よりも大きく、電流密度が比較的小さいので、露出表面が銅層からなるもの（図示せず）でなくても、エレクトロマイグレーションが生じる可能性は低い。
実施形態の電子部品搭載用基板９において、複数の第１接続パッド11および複数の第２接続パッド22は、それぞれ、複数の電位（例えば信号電位および基準電位、電源電位）のうちひとつの電位の電流が通電されるもの（信号パッドおよび基準電位パッドおよび電源パッド）を含み、これらが複数個縦横に配列されている。複数の第１接続パッド11および第２接続パッド22のいずれにおいても、信号パッドに比べて、基準電位パッドや電源パッドは大電流、大電圧が比較的長時間通電される。特に複数の第１接続パッド11は面積が比較的小さいため、電流密度が特に大きくなる傾向がある。そのため、少なくとも第１接続パッド11において、その基準電位パッドおよび電源パッドの露出表面は銅層３で形成することが好ましい。これにより、特に電流密度が大きい傾向がある、複数の第１接続パッド11に含まれる基準電位パッドおよび電源パッドにおいても、エレクトロマイグレーションが、より効果的に抑制される。
また、複数の第２接続パッド22においては、前述したように、エレクトロマイグレーション対策よりも部材間の線熱膨張係数差に起因する熱応力対策のために第２接続パッド22の銅のはんだ部材への融け込みの抑制が重要である。この場合、複数の第２接続パッド22において信号パッド、基準電位パッドおよび電源パッドが含まれているときには、比較的電流密度が小さく、エレクトロマイグレーションが発生する可能性が比較的小さい信号パッドについて、その露出表面がめっき層４で被覆されたものとすることが好ましい。
つまり、複数の第２接続パッド22に含まれている信号パッドの露出表面を、ニッケルを含むめっき層４で被覆することで、信号パッドの熱応力耐性を向上させることができる。上記のように信号パッドは基準電位パッドおよび電源パッドに比べてエレクトロマイグレーションが発生する可能性が低いので、ニッケルを含むめっき層４で被覆することが有効である。
これらの、露出表面がめっき層４で被覆された信号パッドが、縦横に配列された第２接続パッド22の外周側、つまり熱応力が比較的大きい部分に配置されていれば、熱応力による実装信頼性の低下をより効果的に抑制することができる。
ただし、複数の第２接続パッド22のうち少なくとも縦横の並びの外周部において、角部分に位置するものについては、上記のように熱応力が特に大きく生じるため、縦横の並びの外周部においては、この角部を避けた辺部分に信号パッドが配置されていることが望ましい。信号パッドの接続部分においてクラック等が生じてしまうと、電子装置としての機能が停止してしまう可能性が高いため、縦横の並びの外周部においては、信号パッドは角部分を避けた辺部分（各辺部分の中央部等）に配置されていることが望ましい。
ただし、複数の第２接続パッド22における基準電位パッドおよび電源パッドの電流密度が高い場合には、基準電位パッドおよび電源パッドは銅層３が露出した接続パッド構造にすることが望ましい。このような接続パッド構造の組合せについては、例えば、湿式めっき被膜形成法において、めっき層３を形成しない部位において樹脂等からなるマスキング部材を貼り付けて、所望の位置にのみめっき層３を被着させればよい。
また、第２接続パッド22のうち配列の角部分に位置するものについては、基準電位パッドまたは、電源パッドとし、その表面がニッケルを含むめっき層４で被覆されたものとしてもよい。これにより、角部分の第２接続パッド22の厚みが薄くなることが防止され、熱応力による実装信頼性の低下が抑制される。また、第２接続パッド22の配列において、その角部分に位置するものをダミーパッド（図示せず）としても構わない。
また、複数の第１接続パッド11および複数の第２接続パッド22のうち、縦横の並びの角部分に位置するものは、他の部分に位置するものよりも平面視において大きく形成してもよい。この場合には、角部分の第１接続パッド11（第２接続パッド22）において電流密度を低減させることができるとともに、熱応力を緩和することができる。また、角部分のみにおいて第１接続パッド11（第２接続パッド22）が大きいため、絶縁基板５（電子部品搭載用基板９）としての不要な大型化を招く可能性も小さい。このとき、例えば、はんだボール（はんだ部材となるボール状のはんだ）を用いて第１接続パッド11（第２接続パッド22）が電子部品（外部回路基板）と接続される場合においては、角部のみの第１接続パッド11（第２接続パッド22）が比較的大きいと、同一形状のはんだボールを利用することが困難な場合がある。このような場合は、角部の第１接続パッド11（第２接続パッド22）を大きくして、その第１接続パッド11（第２接続パッド22）外周に絶縁コート層を被着させることで、第１または第２主面１、２における複数の第１接続パッド11（第２接続パッド22）の露出面積を同じ程度に揃えるようにしてもよい。
また、第１の実施形態の電子装置99における電子部品10は、熱伝導性材料（符号なし）を介して、電子部品搭載用基板９の絶縁基板５上に接合された蓋体（符号なし）と接続されている。この構造により、電子部品10から外部への放熱性が向上されている。また、蓋体の上部に放熱フィン等が接続されて、放熱性がさらに向上されていてもよい。
蓋体は、例えば鉄−ニッケル−コバルト合金等の金属材料、酸化アルミニウム質焼結体等のセラミック材料、アルミニウム炭化ケイ素（ＡｌＳｉＣ）等の金属複合材料または有機樹脂材料等からなる。蓋体は、例えば低融点ろう材、ガラスまたは樹脂接着剤等の接合手段で絶縁基板５に接合されている。また、熱伝導性材料は、例えば銅、銀またはカーボン等の伝熱性フィラーが添加された有機樹脂材料からなる。蓋体は、絶縁基板５の第１主面１の外周部に接合されるので、蓋体の材料の線熱膨張係数は絶縁基板５の線熱膨張係数と近い材料を選ぶことが、実装信頼性の観点から望ましい。また、図２に示した例では、蓋体の接合部が、絶縁基板５の第１主面１の最外周に配置されているが、実装信頼性を向上させるためには、平面透視で、絶縁基板５の第２主面２の最外周の第２接続パッド22に重ならない内周側に配置することで、蓋体と絶縁基板５との線熱膨張係数の差により発生する熱応力を低減させることができる。
図２に示す電子装置99において、絶縁基板５と電子部品10との間にエポキシ樹脂等の樹脂材料８（いわゆるアンダーフィル）が配置されている。この樹脂材料８により、電子部品10の接続信頼性が向上する。すなわち、複数の第２接続パッド22より小さく、電流密度の大きい電流が流れる複数の第１接続パッド11の露出表面部を銅層３として、エレクトロマイグレーション対策をとった際に（言い換えれば第１接続パッド11の銅成分の溶け出しの可能性がある場合に）、例えば第１接続パッド11の厚みが小さくなったとしても、樹脂材料８によって接続部が補強されている。そのため、電子部品10と絶縁基板５の線熱膨張係数の差に起因する熱応力による、はんだ部材７および絶縁基板５等のクラックが抑制できる。
また、この電子装置99は、前述したように外部回路基板20に実装されている。絶縁基板５の第２主面２の複数の第２接続パッド22が、はんだ部材７を介して外部回路基板20の主面上の外部回路電極（符号なし）に接続され、これにより電子装置が外部回路基板20に電気的および機械的に接続されて実装されている。
このような電子装置によれば、上記電子部品搭載用基板９についての説明の通り、電子部品５が接続されている部分（第１接続パッド11等）におけるエレクトロマイグレーションが抑制され、かつ外部回路基板20に実装されたときの実装信頼性も高い。
図３（ａ）は図２に示す電子装置99における第１接続パッド11およびその周囲を示す要部拡大断面図であり、図３の（ｂ）は図２に示す電子装置99における第２接続パッド22およびその周囲を示す要部拡大断面図である。図３において図２と同様の部位には同様の符号を付している。
図３(ａ)に示した例においては、絶縁基板５がガラスを含有するセラミック質焼結体からなる、第１接続パッド11は、絶縁基板５の第１主面１または第２主面２に順次積層されて設けられた下地層３ａおよび銅層３を含んでいる。下地層３ａは、銅材料にガラスが添加された混合材料からなる。このガラスは、例えば絶縁基板５に含有されているガラスと同様の組成のものである。
このような場合には、絶縁基板５がガラスを含有するセラミック質焼結体からなるときに、ガラスを含有している下地層３ａによって、絶縁基板５と第１接続パッド11との接合
強度がさらに高められる。そのため、電子部品10の電子部品搭載用基板９に対する搭載の信頼性がより高い電子部品搭載用基板９、および電子装置99を提供することができる。また、銅層３が比較的厚いため、エレクトロマイグレーションを抑制する銅成分のはんだ部材７への供給の点においてもより有利である。
強度がさらに高められる。そのため、電子部品10の電子部品搭載用基板９に対する搭載の信頼性がより高い電子部品搭載用基板９、および電子装置99を提供することができる。また、銅層３が比較的厚いため、エレクトロマイグレーションを抑制する銅成分のはんだ部材７への供給の点においてもより有利である。
下地層３ａの銅材料中にガラスが添加されていることにより、その下地層３ａが、ガラスが添加されていない（または、ガラスの含有率が小さい）銅層３の銅材料と、絶縁基板５とをより強固に接続させる媒介層になる。銅層３がガラス材料を含んでいないため、はんだ部材７の濡れ性および接合の強度等が高い。
なお、図３（ｂ）は第２接続パッド22が銅材料からなり、その露出表面が、ニッケルを含むめっき層４で被覆されている例である。この場合、第２接続パッド22の露出表面がめっき層４で被覆されているため、第２接続パッド22については、はんだ濡れ性が比較的良好である。そのため、上記の第１接続パッド11のように、ガラス添加量が互いに異なる複数層構造にする必要はなく、ガラスが添加された銅材料のみで第２接続パッド22が形成されていてもよい。
また、この例においては、第２接続パッド22の外周部が絶縁コート層（図示せず）で被覆されていてもよい。この場合には、第２接続パッド22と絶縁基板５との接続強度が絶縁コート層によって向上する。また、平面透視で絶縁コート層内周と第２接続パッド22の露出部（絶縁コート層よりも内側の部分）外周とが互いに重なる部位に大きな熱応力が生じることから、この部位における第２接続パッド22の厚みは、他の部分よりも厚いことが望ましい。
（第２の実施形態の電子装置）
図４（ａ）は本発明の第２の実施形態の電子装置における複数の第１接続パッド11のうち一つの第１接続パッド11およびその周囲を示す要部拡大断面図であり、図４（ｂ）は本発明の第２の実施形態の電子装置99における複数の第２接続パッド22のうち一つの第２接続パッド22、およびその周囲を示す要部拡大断面図である。図４において図３と同様の部位には同様の符号を付している。
図４（ａ）は本発明の第２の実施形態の電子装置における複数の第１接続パッド11のうち一つの第１接続パッド11およびその周囲を示す要部拡大断面図であり、図４（ｂ）は本発明の第２の実施形態の電子装置99における複数の第２接続パッド22のうち一つの第２接続パッド22、およびその周囲を示す要部拡大断面図である。図４において図３と同様の部位には同様の符号を付している。
図４に示す第２の実施形態の電子装置（符号なし）、およびそのための電子部品搭載用基板（符号なし）においては、第１および第２接続パッド11、22の構成が上記第１の実施形態の電子部品搭載用基板９と異なり、これ以外の点については第１の実施形態と同様である。以下の説明において、第１の実施形態の電子部品搭載用基板９と同様の点については説明を省略する。
図４（ａ）および（ｂ）に示した例においては、第１および第２の接続パッド11、22の両方について、ガラスを含む混合材料からなる下地層３ａと、その下地層上（上面または下面）に設けられた銅層３とによって形成されている。第２接続パッド22の露出表面はめっき層４で被覆されている。
この例において、第１接続パッド11について銅層３の厚みが下地層３ａの厚みよりも大きく、第２接続パッド22について下地層３ａの厚みが銅層３ａの厚みよりも大きい。
この場合には、電子部品10と電子部品搭載用基板９との接続信頼性、および電子装置99の外部回路基板20に対する実装信頼性がさらに高い電子装置99、およびそのための電子部品搭載用基板９を提供することができる。具体的には、以下の通りである。
複数の第１接続パッド11においては、エレクトロマイグレーションが発生する可能性を
考慮して、銅層３の厚みを下地層３ａより厚く形成することで、はんだ部材７の内部へ銅原子を十分に供給させることができる。なお、下地層３ａはガラスが含有されており、ガラス部分には電流が流れないため、銅層３よりも電流密度が高くなってしまい、エレクトロマイグレーションの抑制が不十分になる可能性がある。そのため、第１接続パッド11においては、下地層３ａは銅層３よりも薄いほうがよい。このとき、図４（ａ）に示したように、下地層３ａが銅層３と絶縁基板５の間に介在するように重畳形成することで、銅層３と絶縁基板５との間をさらに強固に接合させることができる。
考慮して、銅層３の厚みを下地層３ａより厚く形成することで、はんだ部材７の内部へ銅原子を十分に供給させることができる。なお、下地層３ａはガラスが含有されており、ガラス部分には電流が流れないため、銅層３よりも電流密度が高くなってしまい、エレクトロマイグレーションの抑制が不十分になる可能性がある。そのため、第１接続パッド11においては、下地層３ａは銅層３よりも薄いほうがよい。このとき、図４（ａ）に示したように、下地層３ａが銅層３と絶縁基板５の間に介在するように重畳形成することで、銅層３と絶縁基板５との間をさらに強固に接合させることができる。
一方、複数の第２接続パッドにおいては、部材間の線熱膨張係数差に起因する熱応力によるクラック等が発生する可能性を考慮して、下地層３ａの厚みが銅層３の厚みよりも大きくなるようにすることがより好ましい。すなわち、絶縁基板５と第２接続パッド22との線熱膨張係数差による熱応力が大きいガラスを含有した下層側の厚みが大きくなるようにすることで、その比較的厚い下層側によって、絶縁基板５と第２接続パッド22との線熱膨張係数差による熱応力がより効果的に低減され得る。
また、上述したように、また、この例においても、第２接続パッド22の外周部が絶縁コート層（図示せず）で被覆されていてもよい。これにより、第２接続パッド22と絶縁基板５との接続強度がさらに向上されている。平面透視で絶縁コート層内周と第２接続パッド２の露出部分外周とが重なる部位に大きな熱応力が生じることから、この部位における第２接続パッド22の厚みは他の部分よりも厚く形成されていることが望ましい。
また、絶縁基板５の第１主面１の表面粗さを、第２主面２の表面粗さよりも大きくすることで、絶縁基板５と電子部品10の間に配置する樹脂材料８（いわゆるアンダーフィル）の流れ性を良好にすることができる。
絶縁基板５の第１主面１および第２主面２の表面粗さは、例えば算術平均粗さ（Ｒａ）であり、測定用の針の上下動の検知による測定方法（触針式測定法）または原子間力顕微鏡を用いた非接触式の測定方法等の測定方法によって測定することができる。
なお、上記の湿式めっき法において記述したマスキング材を第２主面２の表面に取着し、酸等の溶液を用いて表面をエッチング処理すればこのような表面粗さとすることが容易である。上記に示した露出表面部が銅層３である場合、銅層３の表面を酸溶液等でエッチングし、酸化物を除去した後、防錆処理が施される場合がある。そのため、このエッチング工程時に、同時に第１主面１の表面粗さを大きくすればよい。この場合、例えば触針式測定法による測定において、算術平均粗さ（Ｒａ）として、絶縁基板５（絶縁層）の第１主面１の表面粗さが約１〜30μｍであり、絶縁基板５（絶縁層）の第２主面２の表面粗さが約0.1〜20μｍである。
なお、第１の実施形態の電子装置99およびそれに用いられている電子部品搭載用基板９においても、絶縁基板の第１主面１の表面粗さが、第２主面２の表面粗さよりも大きいものであってもよい。この場合にも、絶縁基板５に対する樹脂材料８（アンダーフィル）の流れ性を良好にすることができる。これにより、電子部品10の搭載の信頼性を向上させることができる。
なお、本発明の電子部品搭載用基板および電子装置は、以上の実施の形態の例に限定されるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。例えば、複数の第１接続パッド11について、必ずしも、その全部において露出表面部が銅層３からなるものとする必要はなく、電流密度および熱応力等の条件に応じて、露出表面がめっき層で被覆されているもの（図示せず）が含まれていても構わない。
１・・・第１主面
２・・・第２主面
11・・・第１接続パッド
22・・・第２接続パッド
３・・・銅層
３ａ・・下地層
４・・・めっき層
５・・・絶縁基板
５ａ・・搭載部
６・・・配線導体
７・・・はんだ部材
８・・・樹脂材料
９・・・電子部品搭載用基板
10・・・電子部品
20・・・外部回路基板
99・・・電子装置
２・・・第２主面
11・・・第１接続パッド
22・・・第２接続パッド
３・・・銅層
３ａ・・下地層
４・・・めっき層
５・・・絶縁基板
５ａ・・搭載部
６・・・配線導体
７・・・はんだ部材
８・・・樹脂材料
９・・・電子部品搭載用基板
10・・・電子部品
20・・・外部回路基板
99・・・電子装置
Claims (8)
- 電子部品の搭載部を含む第１主面、および該第１主面と反対側の第２主面を有する絶縁基板と、
該絶縁基板の前記搭載部に設けられた複数の第１接続パッドと、
前記絶縁基板の前記第２主面に、平面透視で前記搭載部よりも広い範囲で設けられており、前記複数の第１接続パッドよりも大きい複数の第２接続パッドとを備えており、
前記複数の第１接続パッドは、少なくともその露出表面部が銅層からなるものを含んでおり、
前記複数の第２接続パッドのうち少なくとも前記第２主面の外周側に位置しているものは、その露出表面が、ニッケルを含むめっき層で被覆されており、
前記絶縁基板は、ガラスを含有するセラミック質焼結体からなり、
前記複数の第１接続パッドおよび前記複数の第２接続パッドは、前記絶縁基板の前記第１主面または前記第２主面に順次設けられた、銅材料にガラスが添加された混合材料からなる下地層と、前記銅層とからなり、
前記複数の第１接続パッドにおいては前記銅層の厚みが前記下地層の厚みよりも大きく、前記複数の第２接続パッドにおいては前記下地層の厚みが前記銅層の厚みよりも大きいことを特徴とする電子部品搭載用基板。 - 前記複数の第１接続パッドおよび前記複数の第２接続パッドは、信号パッド、基準電位パッドおよび電源パッドを含んでおり、
少なくとも前記複数の第１接続パッドに含まれている前記基準電位パッドおよび前記電源パッドの露出表面部が前記銅層からなることを特徴とする請求項１に記載の電子部品搭載用基板。 - 少なくとも前記複数の第２接続パッドに含まれている前記信号パッドの露出表面が前記ニッケルを含むめっき層で被覆されていることを特徴とする請求項２に記載の電子部品搭載用基板。
- 前記複数の第２接続パッドが前記第２主面に縦横の並びに配列されており、前記複数の第２接続パッドに含まれている前記信号パッドが前記第２主面の外周側の辺部分に配置されていることを特徴とする請求項３に記載の電子部品搭載用基板。
- 前記複数の第２接続パッドのうち少なくとも前記縦横の並びの角部分に位置するものは、前記基準電位パッドおよび前記電源パッドであり、その表面が前記ニッケルを含むめっき
層で被覆されていることを特徴とする請求項４に記載の電子部品搭載用基板。 - 前記複数の第１接続パッドが前記搭載部に縦横の並びに配列されており、前記複数の第１接続パッドおよび前記複数の第２接続パッドのうち前記縦横の並びの角部分に位置するものは、他の部分に位置するものよりも平面視において大きいことを特徴とする請求項４に記載の電子部品搭載用基板。
- 前記絶縁基板の前記第１主面の表面粗さが、前記第２主面の表面粗さよりも大きいことを特徴とする請求項１〜請求項６のいずれかに記載の電子部品搭載用基板。
- 請求項１〜請求項７のいずれかに記載の電子部品搭載用基板と、
前記絶縁基板の前記第１主面の第１接続パッドにはんだ部材を介して接続された電子部品と、
前記絶縁基板と前記電子部品の間に設けられた樹脂材料とを備えていることを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013201726A JP6151616B2 (ja) | 2013-09-27 | 2013-09-27 | 電子部品搭載用基板および電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013201726A JP6151616B2 (ja) | 2013-09-27 | 2013-09-27 | 電子部品搭載用基板および電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015070047A JP2015070047A (ja) | 2015-04-13 |
| JP6151616B2 true JP6151616B2 (ja) | 2017-06-21 |
Family
ID=52836472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013201726A Expired - Fee Related JP6151616B2 (ja) | 2013-09-27 | 2013-09-27 | 電子部品搭載用基板および電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6151616B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7441820B2 (ja) * | 2019-02-21 | 2024-03-01 | ソニーセミコンダクタソリューションズ株式会社 | 半導体基板および半導体モジュール |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05330958A (ja) * | 1992-05-27 | 1993-12-14 | Okuno Chem Ind Co Ltd | メタライズ下地層形成用ガラス組成物 |
| JPH11214576A (ja) * | 1998-01-29 | 1999-08-06 | Nhk Spring Co Ltd | 半導体チップ搭載用パッケージ |
| JP2001177226A (ja) * | 1998-12-04 | 2001-06-29 | Nec Saitama Ltd | プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置 |
| JP2001217355A (ja) * | 1999-11-25 | 2001-08-10 | Hitachi Ltd | 半導体装置 |
| WO2004056160A1 (en) * | 2002-12-13 | 2004-07-01 | E.I. Du Pont De Nemours And Company | Printed wiring boards having low inductance embedded capacitors and methods of making same |
| JP2009070865A (ja) * | 2007-09-11 | 2009-04-02 | Rohm Co Ltd | 半導体装置 |
| JP5848139B2 (ja) * | 2011-08-30 | 2016-01-27 | 京セラ株式会社 | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 |
| JP2013153060A (ja) * | 2012-01-25 | 2013-08-08 | Kyocera Corp | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 |
| JP5574132B2 (ja) * | 2013-03-21 | 2014-08-20 | 新光電気工業株式会社 | 配線基板および半導体パッケージ |
-
2013
- 2013-09-27 JP JP2013201726A patent/JP6151616B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015070047A (ja) | 2015-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI257832B (en) | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate | |
| JP5977180B2 (ja) | 配線基板 | |
| JP2014127678A (ja) | 配線基板および電子装置 | |
| JP2018073905A (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
| TW201240340A (en) | Electronic component | |
| JP2009071299A (ja) | 配線基板 | |
| JP6030370B2 (ja) | 配線基板および電子装置 | |
| JP6767204B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
| JP2018121005A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
| JP2007324429A (ja) | モジュール部品及びその製造方法 | |
| JP6151616B2 (ja) | 電子部品搭載用基板および電子装置 | |
| JP6408423B2 (ja) | パッケージおよび電子装置 | |
| JP6250943B2 (ja) | 配線基板 | |
| JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
| JP5574917B2 (ja) | 多層配線基板 | |
| JP2016006846A (ja) | 配線基板および電子装置 | |
| JP6464762B2 (ja) | 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法 | |
| JP2013207204A (ja) | 配線母基板 | |
| JP2018049988A (ja) | 配線基板、電子装置および電子モジュール | |
| JP6181455B2 (ja) | 配線基板 | |
| JP2017152433A (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
| JP5981389B2 (ja) | 配線基板 | |
| JP2013012720A (ja) | 電子装置 | |
| JP2014067891A (ja) | 配線基板 | |
| JP2010263056A (ja) | 回路基板およびバンプ付き回路基板ならびに電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170525 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6151616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |