[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6767204B2 - 電子部品搭載用基板、電子装置および電子モジュール - Google Patents

電子部品搭載用基板、電子装置および電子モジュール Download PDF

Info

Publication number
JP6767204B2
JP6767204B2 JP2016164771A JP2016164771A JP6767204B2 JP 6767204 B2 JP6767204 B2 JP 6767204B2 JP 2016164771 A JP2016164771 A JP 2016164771A JP 2016164771 A JP2016164771 A JP 2016164771A JP 6767204 B2 JP6767204 B2 JP 6767204B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
main surface
recessed portion
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016164771A
Other languages
English (en)
Other versions
JP2018032773A (ja
Inventor
健策 村上
健策 村上
陽介 森山
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016164771A priority Critical patent/JP6767204B2/ja
Priority to US15/680,347 priority patent/US10249564B2/en
Priority to CN201710716548.XA priority patent/CN107785327B/zh
Publication of JP2018032773A publication Critical patent/JP2018032773A/ja
Application granted granted Critical
Publication of JP6767204B2 publication Critical patent/JP6767204B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1631—Structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、電子部品搭載用基板、電子装置および電子モジュールに関するものである。
従来、絶縁基体の主面に電子部品を搭載する電子部品搭載用基板および電子装置が知られている（例えば、特許文献１参照。）。
このような電子部品搭載用基板において、絶縁基体は、凹み部と、凹み部の底面に設けられた電極とを有している。
特開2006‐049551号公報
しかしながら、近年は、電子装置の高機能化および小型化されてきており、凹み部の底面に設けられた電極の大きさも小さくなっている。電極と絶縁基体との接合強度の向上のために、電極の端部を絶縁基体内に延出させると、例えば電極の周囲における絶縁基体を構成する絶縁層間に空隙が設けられやすくなり、凹み部の側壁の気密性が低下することが懸念される。
本発明の一つの態様によれば、電子部品搭載用基板は、第１主面および該第１主面に相対する第２主面を有しており、前記第１主面に開口し、凹み部を有する、平面視で矩形状の絶縁基体と、前記凹み部の側壁上に設けられ、内側に電子部品が搭載され、蓋体が接合される枠状の金属層と、前記凹み部の底面から前記絶縁基体の内部にかけて設けられた電極とを有しており、該電極は端部が前記絶縁基体の内部に設けられ、前記端部は前記第２主面側に傾斜した傾斜部を有し、平面透視において、前記凹み部の側壁と前記傾斜部とが重なっており、前記傾斜部の先端は、前記凹み部の底面よりも第２主面側に位置している。
本発明の一つの態様によれば、電子装置は、上記構成の電子部品搭載用基板と、該電子部品搭載用基板に搭載された電子部品と、前記電子部品搭載用基板に接合された蓋体とを有する。
本発明の一つの態様によれば、電子モジュールは、接続パッドを有するモジュール用基板と、接続パッドにはんだを介して前記外部電極に接続された上記構成の電子装置とを有する。
本発明の一つの態様による電子部品搭載用基板によれば、上記構成により、電極の端部において傾斜部を設けて電極の厚みを薄くし、絶縁基体の第２主面側に埋設させることで、例えば電極の周囲における絶縁基体を構成する絶縁層間に空隙が設けられるのを抑制し、絶縁基体の内部における電極の周囲における気密性が低下することを抑制し、凹み部の周囲の気密性が低下することを抑制することができるものとすることができる。
本発明の一つの態様による電子装置によれば、上記構成の電子部品搭載用基板と、電子部品搭載用基板に搭載された電子部品と、電子部品搭載用基板に接合された蓋体とを有することによって、長期信頼性に優れたものとすることができる。
本発明の一つの態様による電子モジュールによれば、接続パッドを有するモジュール用基板と、接続パッドにはんだを介して接続された上記構成の電子装置とを有することによって、長期信頼性に優れたものとすることができる。
（ａ）は本発明の第１の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図１における電子部品搭載用基板の電極を示す内部上面図である。 （ａ）は、図１（ａ）に示した電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は、図１（ａ）に示した電子装置のＢ−Ｂ線における縦断面図であり、（ｃ）は、（ａ）のＣ部における要部拡大縦断面図である。 図１における電子装置をモジュール用基板に実装した電子モジュールを示す縦断面図である。 （ａ）は本発明の第２の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図５における電子部品搭載用基板の電極を示す内部上面図である。 （ａ）は、図５（ａ）に示した電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は、（ａ）のＣ部における要部拡大縦断面図である。 （ａ）は、本発明の第１の実施形態における電子装置の他の例を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は、本発明の第１の実施形態における電子装置の他の例を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は、図９（ａ）に示した電子装置のＡ−Ａ線における縦断面図であり、（ｂ）は、（ａ）のＣ部における要部拡大縦断面図である。
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の実施形態）
本発明の第１の実施形態における電子装置は、図１〜図４に示すように、電子部品搭載用基板１と、電子部品搭載用基板１に搭載された電子部品２とを含んでいる。電子装置は、図４に示すように、例えば電子モジュールを構成するモジュール用基板５上にはんだ６を用いて接続される。
本実施形態における電子部品搭載用基板１は、第１主面11ａおよび第１主面11ａに相対する第２主面11ｂを有しており、第１主面11ａに開口し、凹み部12を有する、平面視で矩形状の絶縁基体11と、凹み部12の側壁上に設けられた帯状の金属層13と、凹み部13の底面から絶縁基体11の内部にかけて設けられた電極14とを有している。配線導体15が、絶縁基体11の表面および内部に設けられている。また、絶縁基体11は、第１主面11ａに開口したキャビティ16を有している。電極14の端部14ａが、絶縁基体11の内部に設けられている。電極14の端部14ａは、第２主面11ｂ側に傾斜した傾斜部14ｂを有している。図１〜図４において、上方向とは、仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に電子部品搭載用基板１等が使用される際の上下を限定するものではない。
第１の実施形態における電子部品搭載用基板１は、図１〜図３に示す例において、絶縁
基体11の第１主面11ａおよび側面に開口している２つの凹み部12と、２つの凹み部12の間に設けられ、第１主面11ａに開口している１つのキャビティ16とを有している。第１の実施形態における電子部品搭載用基板１における絶縁基体11は、図１〜図３に示す例において、４層の絶縁層11ｃから形成されており、凹み部12は、第１主面11ａ側の１番目に設けられており、キャビティ16は、第１主面11ａ側の１番目〜３番目の絶縁層11ｃに設けられている。電極14は、第１主面11ａ側の２番目の絶縁層11ｃの表面、すなわち凹み部12の底面に設けられている。
図２に示す例において、平面透視において、凹み部12の内壁面と重なる領域を点線にて示している。また、図２に示す例において、平面透視において、配線導体15の貫通導体と重なる領域を点線にて示している。２つの電極14の端部14ａが、図２に示す例において、平面透視にて、それぞれ金属層13と重なっている。
絶縁基体11は、第１主面11ａ（図１〜図４では上面）および第２主面11ｂ（図１〜図４では下面）と、側面とを有している。絶縁基体11は、複数の絶縁層11ｃからなり、第１主面11ａに開口し、さらに、絶縁基体11の側面に開口している凹み部12を有している。凹み部12の底面には、モジュール用基板５の接続パッド51と接続するための電極14が設けられている。絶縁基体11は、平面視すなわち主面に垂直な方向から見ると矩形の板状の形状を有している。また、絶縁基体11は、第１主面11ａに開口し、凹み部12と隣接するキャビティ16を有している。絶縁基体11は電子部品２を支持するための支持体として機能し、キャビティ16の底面上に、電子部品２がはんだバンプ、金バンプまたは導電性樹脂（異方性導電樹脂等）等の接続部材３を介して接着されて固定される。
絶縁基体11は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，窒化珪素質焼結体、ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。絶縁基体11は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム（Ａｌ２Ｏ３），酸化珪素（ＳｉＯ２），酸化マグネシウム（ＭｇＯ），酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを複数枚積層して生成形体を形成し、この生成形体を高温（約1600℃）で焼成することによって絶縁基体11が製作される。
凹み部12またはキャビティ16は、例えば、絶縁基体11用のセラミックグリーンシートのいくつかにレーザー加工や金型による打ち抜き加工等によって、凹み部12またはキャビティ16となる貫通孔をそれぞれのセラミックグリーンシートに形成し、このセラミックグリーンシートを、貫通孔を形成していない他のセラミックグリーンシートに積層することで形成できる。
絶縁基体11の表面および内部には、金属層13と、電極14と、配線導体15とが設けられている。電極14と配線導体15とは、電子部品２とモジュール用基板５とを電気的に接続するためのものである。金属層13は、例えば、電子部品搭載用基板１に蓋体４を接合するための接合部として用いられる。
金属層13、電極14、配線導体15は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等を主成分とする金属粉末メタライズである。例えば、絶縁基体11が酸化アルミニウム質焼結体から成る場合であれば、Ｗ，ＭｏまたはＭｎ等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得たメタライズペーストを、絶縁基体11用のセラミックグリーンシートに予めスクリーン印刷
法によって所定のパターンに印刷塗布して、絶縁基体11用のセラミックグリーンシートと同時に焼成することによって、絶縁基体11の所定位置に被着形成される。金属層13、電極14、配線導体15は、例えば、絶縁基体11用のセラミックグリーンシートに金属層13、電極14、配線導体15用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布し、絶縁基体11用のセラミックグリーンシートとともに焼成することによって形成される。また、配線導体15となる貫通導体は、例えば、絶縁基体11用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によって貫通導体用の貫通孔を形成し、この貫通孔に貫通導体用のメタライズペーストを上記印刷手段によって充填しておき、絶縁基体11用のセラミックグリーンシートとともに焼成することによって形成される。メタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基体11との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。
金属層13は、凹み部12とキャビティ16との間の側壁上において、帯状に設けられている。金属層13は、図１に示す例において、キャビティ16を囲むように枠状に設けられている。金属層13は、例えば、蓋体４との接合または金属等の枠体、その他部材との接合のために用いられる。
電極14は、凹み部12の底面に導出しており、電極14の端部14ａが絶縁基体11の内部に延出、すなわち、凹み部12の底面から絶縁基体11の内部にかけて設けられている。第１の実施形態における電極14は、例えば、モジュール用基板５の接続パッド51に接続される外部電極として用いられる。電極14は、絶縁基体11の内部に延出する長さ、すなわち、平面透視において、絶縁基体11と重なる長さは、50μｍ以上であると、凹み部12の底面に設けられた電極14の強度を良好に向上させることができる。電極14は、図２に示すように、平面視において、凹み部12の３辺の側壁のそれぞれと重なるようにして、絶縁基体11の内部に延出して設けられていると、より良好に電極14の強度を向上させることができる。
電極14の端部14ａは、図２および図３に示すように、絶縁基体11の内部に設けられ、第２主面11ｂ側に傾斜した傾斜部14ｂを有している。このような構成とすることによって、例えば電極14の周囲における絶縁基体11を構成する絶縁層11ｃ間に空隙が設けられるのを抑制し、絶縁基体11の内部における電極14の周囲における気密性が低下することを抑制し、凹み部12の周囲の気密性が低下することを抑制することができる電子部品搭載用基板１とすることができる。
また、傾斜部14ｂは、絶縁基体11の内部において、先端側が凹み部12の底面よりも第２主面11ｂ側に傾斜し、縦断面視において、傾斜部14ｂの先端は、凹み部12の底面よりも第２主面11ｂ側に位置している。また、絶縁基体11と重なる長さは、凹み部12とキャビティ16との間の側壁の幅の30％以下であることが好ましい。
このような傾斜部14ｂは、凹み部12の底面となるセラミックグリーンシートに予め端部が傾斜するように窪みを設けておき、この窪みに電極14用のメタライズペーストを印刷塗布しておくことにより形成することができる。また、絶縁基体11の第１主面11ａと凹み部12の底面との間隔（凹み部12の深さ）が小さい場合には、金属層13用のメタライズペーストが印刷されたセラミックグリーンシートと電極14用のメタライズペーストが印刷されたセラミックグリーンシートとを準備し、金属層13用のメタライズペーストと電極14用のメタライズペーストとが平面視にて近接するようにセラミックグリーンシートを積層した後、両主面側よりこれらのセラミックグリーンシートに圧力を印加することにより、凹み部12の底面となるセラミックグリーンシート側に埋設することにより形成することができる。このように、傾斜部14ｂにおける電極14の厚みを薄く、かつ高密度に形成し、傾斜部14
ｂの先端が絶縁基体11の第２主面11ｂ側に埋設され、絶縁基体11の内部における電極および電極14の周囲における気密性を良好なものとし、凹み部12の周囲の気密性が低下することを抑制することができる電子部品搭載用基板１とすることができる。
電極14の端部14ａは、平面透視にて、金属層13と重なる領域に位置している。金属層13と電極14とが重なり幅は、平面透視にて、金属層13の幅の50％以下であると、両主面側よりセラミックグリーンシートに圧力を印加した際に、電極14の端部14ａに、良好に圧力を伝え、凹み部12の底面となるセラミックグリーンシート側により良好に埋設することができる。
金属層13、電極14、配線導体15の絶縁基体11から露出する表面には、電気めっき法または無電解めっき法によって金属めっき層が被着される。金属めっき層は、ニッケル，銅，金または銀等の耐食性および接続部材３との接続性に優れる金属から成るものであり、例えば厚さ0.5〜５μｍ程度のニッケルめっき層と0.1〜３μｍ程度の金めっき層とが、あるいは厚さ１〜10μｍ程度のニッケルめっき層と0.1〜１μｍ程度の銀めっき層とが、順次
被着される。これによって、金属層13、電極14、配線導体15が腐食することを効果的に抑制できるとともに、配線導体15とボンディングワイヤ等の接続部材３との接合、ならびに電極14とモジュール用基板５に形成された接続用の接続パッド51との接合、金属層13と蓋体４との接合を強固にできる。
また、金属めっき層は、ニッケルめっき層／金めっき層、ニッケルめっき層／銀めっき層に限られるものではなく、ニッケルめっき層／金めっき層／銀めっき層、あるいはニッケルめっき層／パラジウムめっき層／金めっき層等を含むその他の金属めっき層であっても構わない。
また、電子部品２が搭載される配線導体15上では、例えば上述のニッケルめっき層と金めっき層の下地層に、例えば、厚さ10〜80μｍ程度の銅めっき層を金属めっき層として被着させておくことにより、電子部品２の熱を銅めっき層を介して電子部品搭載用基板１側に良好に放熱させやすくしてもよい。
電子部品搭載用基板１のキャビティ16の底面に電子部品２を搭載し、電子装置を作製できる。電子部品搭載用基板１に搭載される電子部品２は、ＩＣチップまたはＬＳＩチップ等の半導体素子，発光素子，水晶振動子または圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品２がワイヤボンディング型の半導体素子である場合には、半導体素子は、低融点ろう材または導電性樹脂等の接合部材によって、搭載用金属層上に固定された後、ボンディングワイヤ等の接続部材３を介して半導体素子の電極と配線導体15とが電気的に接続されることによって電子部品搭載用基板１に搭載される。これにより、電子部品２は電極13に電気的に接続される。また、例えば電子部品２がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプ、金バンプまたは導電性樹脂（異方性導電樹脂等）等の接続部材３を介して、半導体素子の電極と配線導体15とが電気的および機械的に接続されることによって電子部品搭載用基板１に搭載される。また、電子部品搭載用基板１には、複数の電子部品２を搭載してもよいし、必要に応じて、抵抗素子または容量素子等の小型の電子部品を搭載してもよい。また、電子部品２は必要に応じて、樹脂またはガラス等からなる蓋体４により封止される。
本実施形態の電子装置の電極14が、例えば、図４に示すように、モジュール用基板５の接続パッド51にはんだ６を介して接続されて、電子モジュールとなる。電子装置は、例えば、図４に示すように、電子部品搭載用基板１の上面側に配置された電極14が、モジュール用基板５の接続パッド51に接続されている。
本実施形態の電子部品搭載用基板１は、第１主面11ａおよび第１主面11ａに相対する第２主面11ｂを有しており、第１主面11ａに開口し、凹み部12を有する、平面視で矩形状の絶縁基体11と、凹み部12の側壁上に設けられた帯状の金属層13と、凹み部12の底面から絶縁基体11の内部にかけて設けられた電極14とを有しており、電極14は端部14ａが絶縁基体11の内部に設けられ、端部14ａは第２主面11ｂ側に傾斜した傾斜部14ｂを有している。上記構成により、例えば電極14の周囲における絶縁基体11を構成する絶縁層11ｃ間に空隙が設けられるのを抑制し、電極14の端部14ａにおいて傾斜部14ｂを設けて電極14の厚みを薄くし、絶縁基体11の第２主面11ｂ側に埋設させることで、絶縁基体11内部における電極14および電極14の周囲における気密性が低下することを抑制し、凹み部12の周囲の気密性が低下することを抑制することができる電子部品搭載用基板とすることができる。
また、平面透視において、凹み部12の側壁と傾斜部14ｂとが重なっていることにより、傾斜部14ｂの厚みを薄くし、絶縁基体11の第２主面11ｂ側に良好に埋設させることで、気密性および絶縁基体11との接合強度に優れた電極14とすることができる。
また、平面透視において、帯状の金属層13と傾斜部14ｂとが重なっていると、絶縁基体11の第１主面11ａと凹み部12の底面との間隔（凹み部12の深さ）が小さい場合には、金属層13用のメタライズペーストが印刷されたセラミックグリーンシートと電極14用のメタライズペーストが印刷されたセラミックグリーンシートとを準備し、金属層13用のメタライズペーストと電極14用のメタライズペーストとが平面視にて近接するようにセラミックグリーンシートを積層した後、両主面側よりこれらのセラミックグリーンシートに圧力を印加した際に、傾斜部14ｂにおける電極14の厚みを薄くかつ高密度に形成し、傾斜部14ｂの先端を絶縁基体11の第２主面11ｂ側に埋設させることができ、絶縁基体11内部における電極および電極14の周囲における気密性を良好なものとし、凹み部12の周囲の気密性が低下することを抑制することができる電子部品搭載用基板１とすることができる。
金属層13と傾斜部14ｂとは、平面視における重なりＷが、縦断面視で絶縁基体11の厚み方向における金属層13と電極14との間隔Ｈ以上（Ｗ≧Ｈ）であると、両主面側よりこれらのセラミックグリーンシートに圧力を印加した際に、金属層13から電極14の端部に圧力を良好に伝達し、傾斜部14ｂにおける電極14の厚みを薄くかつ高密度に形成し、傾斜部14ｂの先端を絶縁基体11の第２主面11ｂ側に良好に埋設させることができる。
また、電極14より第１主面11ａ側の絶縁層11ｃの厚みは、図３に示された例のように、電極14より第２主面11ｂ側の絶縁層11ｃの厚みに比べて小さいと、両主面側よりこれらのセラミックグリーンシートに圧力を印加した際に、金属層13から電極14の端部に圧力をより良好に伝達し、電極14の傾斜部14ｂの先端を絶縁基体11の第２主面11ｂ側に良好に埋設させることができる。
なお、帯状の金属層13と傾斜部14ｂとは、図２に示す例のように、凹み部12の側壁に沿って帯状に重なっていることで、電極14の端部14ａが凹み部12の側壁に沿って帯状に傾斜部14ｂを有することとなり、電極14の端部14ａ全体が電極14の厚みを薄くかつ高密度に形成し、絶縁基体11の第２主面11ｂ側に埋設させることができ、絶縁基体11内部における電極および電極14の周囲における気密性を良好なものとし、凹み部12の周囲の気密性が低下することを抑制することができる電子部品搭載用基板１とすることができる。
この場合、帯状の金属層13の長さＬ１は、図２に示す例のように、凹み部12の長さＬ２よりも長い（Ｌ１＞Ｌ２）と、より効果的に電極14の端部14ａ全体が電極14の厚みを薄くかつ高密度に形成し、絶縁基体11の第２主面11ｂ側に埋設させることができる。
また、帯状の金属層13の長さＬ１と電極14の長さＬ３とが、凹み部12の長さＬ２よりも
長い（Ｌ１＞Ｌ２かつＬ３＞Ｌ２）と、凹み部12とキャビティ16の間の側壁全体にわたって電極14の端部14ａ全体が電極14の厚みを薄くかつ高密度に形成し、絶縁基体11の第２主面11ｂ側に埋設させることができるので、絶縁基体11内部における電極および電極14の周囲における気密性を良好なものとし、凹み部12の周囲の気密性が低下することを抑制することができる電子部品搭載用基板１とすることができる。なお、電極14の長さＬ３が、帯状の金属層13の長さＬ１よりも長い（Ｌ３＞Ｌ１）と、両主面側よりセラミックグリーンシートに圧力を印加する際に、金属層13に沿って均等に印加することができるので、好ましい。
また、平面透視において、傾斜部14ｂの領域が凹み部12の側壁の領域に含まれていると、傾斜部14ｂの厚みを薄くし、絶縁基体11の第２主面11ｂ側に良好に埋設させることで、気密性および絶縁基体11との接合強度に優れた電極14とすることができる。
また、電極14はモジュール用基板５に接続される外部電極であり、絶縁基体11は側面を有しており、凹み部12は、側面に開口し、外部電極がモジュール用基板５にはんだ６を介して接続される、はんだ溜まり部であると、電子装置の使用時に、電子部品搭載用基板１とモジュール用基板５との間の熱膨張差により電極14に応力が加わったとしても、電極14の接続および気密性に優れたものとなっており、小型の電子部品搭載用基板１として、実装信頼性および気密性に優れたものとすることができる。
本実施形態の電子装置は、上記構成の電子部品搭載用基板１と、電子部品搭載用基板１に搭載された電子部品２を有していることによって、長期信頼性に優れた電子装置とすることができる。
また、蓋体４が透光性であり、電子部品２として発光素子等の光学素子が用いられる場合、図４に示すように、モジュール用基板５には、光を透過するための開口部52が設けられる。このような開口部52は、平面視において、電子部品２よりも大きく形成される。
本実施形態の電子モジュールは、接続パッド51を有するモジュール用基板５と、接続パッド51にはんだ６を介して接続された上記構成の電子装置とを有していることによって、長期信頼性に優れたものとすることができる。
本実施形態における電子部品搭載用基板１は、小型で高出力の電子装置において好適に使用することができ、電子部品搭載用基板１における接続信頼性を高めることができる。例えば、電子部品２として発光素子が用いられる場合、小型の発光素子搭載用基板として好適に用いることができる。
（第２の実施形態）
次に、本発明の第２の実施形態による電子装置について、図５〜図７を参照しつつ説明する。
本発明の第２の実施形態における電子装置において、上記した第１の実施形態の電子装置と異なる点は、凹み部12が、電子部品２を搭載したキャビティ16を兼ねている点である。図６に示す例において、平面透視において、凹み部12の内壁面と重なる領域を点線にて示している。また、図６に示す例において、平面透視において、配線導体15の貫通導体と重なる領域を点線にて示している。
第２の実施形態における電子部品搭載用基板１は、図１〜図３に示す例において、絶縁基体11は、４層の絶縁層11ｃから形成されており、凹み部12は、第１主面11ａ側の１番目に設けられており、電極14は、第１主面11ａ側の２番目の絶縁層11ｃの表面に設けられて
いる。
本発明の第２の実施形態における電子部品搭載用基板１によれば、第１の実施形態の電子部品搭載用基板１と同様に、例えば電極14の周囲における絶縁基体11を構成する絶縁層11ｃ間に空隙が設けられるのを抑制し、電極14の端部14ａにおいて傾斜部14ｂを設けて電極14の厚みを薄くし、絶縁基体11の第２主面11ｂ側に埋設させることで、絶縁基体11内部における電極14および電極14の周囲における気密性が低下することを抑制し、凹み部12の周囲の気密性が低下することを抑制することができる電子部品搭載用基板とすることができる。
第２の実施形態において、電極14は、電子部品２が接続される接続用電極であり、凹み部12は接続用電極を介して電子部品２を搭載するキャビティ16であることから、凹み部12（キャビティ16）と絶縁基体11の側壁との間の気密性が優れたものとすることができるので、電子部品２に対する信頼性に優れた電子部品搭載用基板１とすることができる。
第２の実施形態の電子部品搭載用基板１において、電極14は、図５〜図７に示す例のように、全周にわたって金属層13と重なっていると、凹み部12の側壁全周にわたって、電極14は、絶縁基体11の内部に設けられ、第２主面11ｂ側に傾斜した傾斜部14ｂを有していることとなる。このように、凹み部12の側壁全周にわたって、傾斜部14ｂにおける電極14の厚みを薄くかつ高密度に形成し、傾斜部14ｂの先端を絶縁基体11の第２主面11ｂ側に埋設させることができるので、電極14の周囲における絶縁基体11を構成する絶縁層11ｃ間に空隙が設けられるのを抑制し、絶縁基体11の内部における電極14の周囲における気密性が低下することを抑制し、凹み部12の周囲の気密性が低下することを抑制することができる電子部品搭載用基板１とすることができる。
第２の実施形態の電子部品搭載用基板１によれば、第２主面11ｂ側に設けられた配線導体15が、モジュール用基板５に接続される外部電極となり、モジュール用基板５の接続パッド51と接続される。
第２の実施形態の電子部品搭載用基板１は、上述の第１の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、絶縁基体11は、平面視において、側面または角部に切欠き部や面取り部を有している矩形状であっても構わない。
上述の実施形態において、絶縁基体11は、３層または４層の絶縁層11ｃにより構成している例を示しているが、絶縁基体11は、２層または５層以上の絶縁層11ｃにより構成していても構わない。
また、第１の実施形態の電子部品搭載用基板１の第２主面11ｂに、平面透視でキャビティ16よりも大きく、絶縁基体11よりも熱伝導率に優れた放熱基板、例えば、銅（Ｃｕ）、銅−タングステン（Ｃｕ−Ｗ）、銅−モリブデン（Ｃｕ−Ｍｏ）等の放熱基板を接着して、第２主面11ｂ側への放熱性を高めることで、長期信頼性に優れた、電子部品搭載用基板１、電子装置および電子モジュールとしてもよい。
なお、図８に示すように、キャビティ16の底面上に搭載金属層17を設けていても構わない。このような搭載金属層17は、上述の金属層13、電極14、配線導体15と同様の材料および方法により、キャビティ16の底面上に形成される。また、搭載金属層17は、配線導体15と接続していても構わない。
また、電子部品搭載用基板１は、図９および図10に示すように、絶縁基体11の両主面にキャビティ16（16ａ、16ｂ）を備えていても構わない。この場合、図９および図10に示す例のように、第２主面11ｂ側のキャビティ16ｂは、電極14の端部14ａと重ならない、すなわち、第２主面11ｂ側のキャビティ16ｂの内壁面ＩＬが電極14の端部14ａよりも内側に位置すると、両主面側よりこれらのセラミックグリーンシートに圧力を印加した際に、傾斜部14ｂにおける電極14の厚みを薄くかつ高密度に形成し、傾斜部14ｂの先端を絶縁基体11の第２主面11ｂ側に埋設させることができる。
また、第１の実施形態の電子部品搭載用基板１および第２の実施形態の電子部品搭載用基板１を組み合わせた構造であっても構わない。
また、電子部品搭載用基板１は、多数個取り電子部品搭載用基板の形態で製作されていてもよい。
１・・・・電子部品搭載用基板
11・・・・絶縁基体
11ａ・・・第１主面
11ｂ・・・第２主面
11ｃ・・・絶縁層
12・・・・凹み部
13・・・・金属層
14・・・・電極
14ａ・・・端部
14ｂ・・・傾斜部
15・・・・配線導体
16・・・・キャビティ
２・・・・電子部品
３・・・・接続部材
４・・・・蓋体
５・・・・モジュール用基板
51・・・・接続パッド
６・・・・はんだ

Claims (7)

  1. 第１主面および該第１主面に相対する第２主面を有しており、前記第１主面に開口し、凹み部を有する、平面視で矩形状の絶縁基体と、
    前記凹み部の側壁上に設けられ、内側に電子部品が搭載され、蓋体が接合される枠状の金属層と、
    前記凹み部の底面から前記絶縁基体の内部にかけて設けられた電極とを有しており、
    該電極は端部が前記絶縁基体の内部に設けられ、前記端部は前記第２主面側に傾斜した傾斜部を有し、
    平面透視において、前記凹み部の側壁と前記傾斜部とが重なっており、
    前記傾斜部の先端は、前記凹み部の底面よりも第２主面側に位置していることを特徴とする電子部品搭載用基板。
  2. 平面透視において、前記枠状の金属層と前記傾斜部とが重なっていることを特徴とする請求項１に記載の電子部品搭載用基板。
  3. 平面透視において、前記傾斜部の領域が前記凹み部の側壁の領域に含まれていることを特徴とする請求項１または請求項２に記載の電子部品搭載用基板。
  4. 前記電極はモジュール用基板に接続される外部電極であり、
    前記絶縁基体は側面を有しており、
    前記凹み部は、前記側面に開口し、前記外部電極がモジュール用基板にはんだを介して接続される、はんだ溜まり部であることを特徴とする請求項１乃至請求項３のいずれかに記載の電子部品搭載用基板。
  5. 前記電極は電子部品が接続される接続用電極であり、
    前記凹み部は前記接続用電極を介して電子部品を搭載するキャビティであることを特徴とする請求項１乃至請求項３のいずれかに記載の電子部品搭載用基板。
  6. 請求項１乃至請求項５のいずれかに記載の電子部品搭載用基板と、
    該電子部品搭載用基板に搭載された電子部品と、
    前記電子部品搭載用基板に接合された蓋体とを有することを特徴とする電子装置。
  7. 接続パッドを有するモジュール用基板と、
    前記接続パッドにはんだを介して接続された請求項６に記載の電子装置とを有することを
    特徴とする電子モジュール。
JP2016164771A 2016-08-25 2016-08-25 電子部品搭載用基板、電子装置および電子モジュール Active JP6767204B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016164771A JP6767204B2 (ja) 2016-08-25 2016-08-25 電子部品搭載用基板、電子装置および電子モジュール
US15/680,347 US10249564B2 (en) 2016-08-25 2017-08-18 Electronic component mounting substrate, electronic device, and electronic module
CN201710716548.XA CN107785327B (zh) 2016-08-25 2017-08-18 电子部件搭载用基板、电子装置以及电子模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016164771A JP6767204B2 (ja) 2016-08-25 2016-08-25 電子部品搭載用基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JP2018032773A JP2018032773A (ja) 2018-03-01
JP6767204B2 true JP6767204B2 (ja) 2020-10-14

Family

ID=61243444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016164771A Active JP6767204B2 (ja) 2016-08-25 2016-08-25 電子部品搭載用基板、電子装置および電子モジュール

Country Status (3)

Country Link
US (1) US10249564B2 (ja)
JP (1) JP6767204B2 (ja)
CN (1) CN107785327B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11406005B2 (en) * 2018-05-29 2022-08-02 Kyocera Corporation Substrate for mounting electronic element, electronic device, and electronic module
US11521912B2 (en) * 2018-06-27 2022-12-06 Kyocera Corporation Electronic element mounting substrate, electronic device, and electronic module
US20220385266A1 (en) * 2019-06-27 2022-12-01 Kyocera Corporation Electronic component housing package, electronic device, and electronic module
DE102020134205A1 (de) * 2020-12-18 2022-06-23 Te Connectivity Germany Gmbh Elektrisches Bauteil, Verfahren zur Vorbereitung eines elektrischen Bauteils auf einen Lötschritt, und Vorrichtung zur Vorbereitung eines elektrischen Bauteils auf einen Lötschritt

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309205A (ja) * 2002-04-15 2003-10-31 Sumitomo Metal Electronics Devices Inc セラミックパッケージ
JP3994936B2 (ja) * 2002-07-16 2007-10-24 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP3827623B2 (ja) * 2002-07-26 2006-09-27 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
JP3876259B2 (ja) 2004-08-04 2007-01-31 日本特殊陶業株式会社 セラミック基板の製造方法
JP5418419B2 (ja) * 2010-06-16 2014-02-19 株式会社村田製作所 積層回路基板
JP5708798B2 (ja) * 2011-05-16 2015-04-30 株式会社村田製作所 セラミック電子部品の製造方法
JP2013070249A (ja) * 2011-09-22 2013-04-18 Kyocera Corp イメージセンサ
CN104412381B (zh) * 2013-01-31 2018-01-09 京瓷株式会社 电子元件搭载用基板、电子装置以及摄像模块
US9608020B2 (en) * 2013-10-23 2017-03-28 Kyocera Corporation Imaging element mounting substrate and imaging device
JP5957151B2 (ja) * 2014-05-28 2016-07-27 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
JP2018032773A (ja) 2018-03-01
CN107785327B (zh) 2020-05-01
US10249564B2 (en) 2019-04-02
US20180061751A1 (en) 2018-03-01
CN107785327A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6767204B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
EP3633719A1 (en) Electronic component mounting substrate, electronic device, and electronic module
JP6194104B2 (ja) 配線基板、電子装置および電子モジュール
WO2020045480A1 (ja) 配線基板、電子装置および電子モジュール
US20190273036A1 (en) Wiring board, electronic device, and electronic module
JP6933716B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
EP3370254A1 (en) Wiring substrate, electronic device and electronic module
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
JP2023071984A (ja) 配線基板、電子装置および電子モジュール
JP6826185B2 (ja) 配線基板、電子装置および電子モジュール
JP6878562B2 (ja) 配線基板、電子装置および電子モジュール
JP2004288660A (ja) 配線基板
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JPWO2020137152A1 (ja) 配線基板、電子装置および電子モジュール
JP6818457B2 (ja) 配線基板、電子装置および電子モジュール
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6687435B2 (ja) 配線基板、電子装置および電子モジュール
JP6514036B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6258768B2 (ja) 配線基板および電子装置
JP2021158253A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2015050313A (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200917

R150 Certificate of patent or registration of utility model

Ref document number: 6767204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150