[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6019507B2 - 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 - Google Patents

薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 Download PDF

Info

Publication number
JP6019507B2
JP6019507B2 JP2015552288A JP2015552288A JP6019507B2 JP 6019507 B2 JP6019507 B2 JP 6019507B2 JP 2015552288 A JP2015552288 A JP 2015552288A JP 2015552288 A JP2015552288 A JP 2015552288A JP 6019507 B2 JP6019507 B2 JP 6019507B2
Authority
JP
Japan
Prior art keywords
wiring
film
layer
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015552288A
Other languages
English (en)
Other versions
JPWO2015087466A1 (ja
Inventor
齋藤　徹
徹 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Application granted granted Critical
Publication of JP6019507B2 publication Critical patent/JP6019507B2/ja
Publication of JPWO2015087466A1 publication Critical patent/JPWO2015087466A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示は、薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法に関する。
液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等のアクティブマトリクス方式の表示装置では、スイッチング素子又は駆動素子として薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が形成されたＴＦＴ基板が用いられる。例えば、特許文献１には、ＴＦＴ基板を用いたアクティブマトリクス方式の有機ＥＬ表示装置が開示されている。
ＴＦＴの構成には、ゲート電極がチャネル層の下方（基板側）に形成された構造であるボトムゲート型ＴＦＴ、あるいは、ゲート電極がチャネル層の上方に形成された構造であるトップゲート型ＴＦＴがある。ＴＦＴのチャネル層には、例えばシリコン半導体又は酸化物半導体が用いられる。
マトリクス状に配列された複数の画素を備えるＴＦＴ基板には、各画素を駆動するための信号（電圧）を伝達するため複数の配線が形成されている。
特開２０１０−２７５８４号公報
近年、表示装置の大画面化に伴う基板の大型化によりＴＦＴ基板の配線が長くなり、配線抵抗が高くなってきている。このため、配線の低抵抗化が要望されている。
また、配線は、ＴＦＴにおけるソース電極及びドレイン電極と同じ材料及び同じ層に形成される。このため、ソース電極及びドレイン電極は、ＴＦＴとしての性能だけではなく、配線としての性能も要求される。
そこで、ソース電極及びドレイン電極の材料として、低抵抗である銅（Ｃｕ）を用いることが検討されている。
しかしながら、従来の技術では、所望の性能を有するＴＦＴ基板を実現することが難しいという課題がある。
本開示は、所望の性能のＴＦＴ基板を得ることを目的とする。
上記目的を達成するために、薄膜トランジスタ基板の一態様は、酸化物半導体層とソース電極及びドレイン電極とを含む薄膜トランジスタを有する薄膜トランジスタ基板であって、前記ソース電極及び前記ドレイン電極が形成された層よりも上層に形成され、かつ、前記ソース電極及び前記ドレイン電極の少なくとも一方に接続された第１配線と、前記第１配線が形成された層よりも上層に形成され、かつ、前記第１配線に接続された端子とを有し、前記ソース電極及び前記ドレイン電極のうち前記第１配線に接続された方は、銅を含み、前記第１配線は、透明導電膜と銅膜と銅マンガン合金膜とが下から上にこの順序で積層された積層膜であり、前記端子は、アルミニウム合金からなることを特徴とする。
また、薄膜トランジスタ基板の製造方法は、酸化物半導体層を形成する工程と、前記酸化物半導体に接続されるソース電極及びドレイン電極を形成する工程と、前記ソース電極及び前記ドレイン電極が形成された層よりも上層に、前記ソース電極及び前記ドレイン電極の少なくとも一方に接続された第１配線を形成する工程と、前記第１配線が形成された層よりも上層に、前記第１配線に接続された端子を形成する工程とを含み、前記ソース電極及び前記ドレイン電極のうち前記第１配線に接続された方は、銅を含み、前記端子は、アルミニウム合金からなり、前記第１配線を形成する工程は、透明導電膜を形成する工程と、前記透明導電膜の上に銅膜を形成する工程と、前記銅膜の上に銅マンガン合金膜を形成する工程とを含むことを特徴とする。
所望の性能を有するＴＦＴ基板を実現できる。
図１は、実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。 図２は、実施の形態に係る有機ＥＬ表示装置のピクセルバンクの例を示す斜視図である。 図３は、実施の形態に係る有機ＥＬ表示装置における画素回路の構成を示す電気回路図である。 図４は、実施の形態に係るＴＦＴ基板の概略断面図である。 図５は、実施の形態に係るＴＦＴ基板の端子部におけるスリット部の周辺構造を示す拡大平面図である。 図６Ａは、実施の形態に係るＴＦＴ基板の製造方法におけるゲート電極形成工程の断面図である。 図６Ｂは、実施の形態に係るＴＦＴ基板の製造方法におけるゲート絶縁膜形成工程の断面図である。 図６Ｃは、実施の形態に係るＴＦＴ基板の製造方法における酸化物半導体層形成工程の断面図である。 図６Ｄは、実施の形態に係るＴＦＴ基板の製造方法における第１絶縁層形成工程の断面図である。 図６Ｅは、実施の形態に係るＴＦＴ基板の製造方法における第１絶縁層コンタクトホール形成工程の断面図である。 図６Ｆは、実施の形態に係るＴＦＴ基板の製造方法におけるソース電極及びドレイン電極形成工程の断面図である。 図６Ｇは、実施の形態に係るＴＦＴ基板の製造方法における第２絶縁層形成工程の断面図である。 図６Ｈは、実施の形態に係るＴＦＴ基板の製造方法における第２絶縁層コンタクトホール形成工程の断面図である。 図６Ｉは、実施の形態に係るＴＦＴ基板の製造方法における積層膜形成工程の断面図である。 図６Ｊは、実施の形態に係るＴＦＴ基板の製造方法における積層膜の第１パターニング工程の断面図である。 図６Ｋは、実施の形態に係るＴＦＴ基板の製造方法における積層膜の第２パターニング工程の断面図である。 図６Ｌは、実施の形態に係るＴＦＴ基板の製造方法における第３絶縁層形成工程の断面図である。 図６Ｍは、実施の形態に係るＴＦＴ基板の製造方法における陽極及び端子形成工程の断面図である。 図７は、比較例に係るＴＦＴ基板の概略断面図である。 図８は、図７に示すＴＦＴ基板の端子部をエッチングしたときの様子を示す平面図である。 図９Ａは、図７における破線で囲まれる領域Ａの断面ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像である。 図９Ｂは、図７に示すＴＦＴ基板における電極とドレイン電極との間のコンタクト不良の発生個数を示す図である。 図１０Ａは、図４における破線で囲まれる領域Ａの断面ＳＥＭ像である。 図１０Ｂは、図４に示すＴＦＴ基板における電極とドレイン電極との間のコンタクト不良の発生個数を示す図である。
以下、本開示の一実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程（ステップ）、工程の順序等は、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
（実施の形態）
まず、ＴＦＴ基板が用いられる表示装置の一例として、有機ＥＬ表示装置の構成について説明する。
［有機ＥＬ表示装置］
図１は、実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。図２は、実施の形態に係る有機ＥＬ表示装置のピクセルバンクの例を示す斜視図である。
図１に示すように、有機ＥＬ表示装置１００は、複数個の薄膜トランジスタが配置されたＴＦＴ基板（ＴＦＴアレイ基板）１と、下部電極である陽極１３１、有機材料からなる発光層であるＥＬ層１３２及び透明な上部電極である陰極１３３からなる有機ＥＬ素子（発光部）１３０との積層構造により構成される。
本実施の形態における有機ＥＬ表示装置１００は、トップエミッション型であり、陽極１３１は反射電極である。なお、有機ＥＬ表示装置１００は、トップエミッション型に限るものではなく、ボトムエミッション型としてもよい。
ＴＦＴ基板１には複数の画素１１０がマトリクス状に配置されており、各画素１１０には画素回路１２０が設けられている。
有機ＥＬ素子１３０は、複数の画素１１０のそれぞれに対応して形成されており、各画素１１０に設けられた画素回路１２０によって各有機ＥＬ素子１３０の発光の制御が行われる。有機ＥＬ素子１３０は、複数の薄膜トランジスタを覆うように形成された層間絶縁膜（平坦化層）の上に形成される。
また、有機ＥＬ素子１３０は、陽極１３１と陰極１３３との間にＥＬ層１３２が配置された構成となっている。陽極１３１とＥＬ層１３２との間にはさらに正孔輸送層が積層され、ＥＬ層１３２と陰極１３３との間にはさらに電子輸送層が積層されている。なお、陽極１３１と陰極１３３との間には、その他の有機機能層が設けられていてもよい。
各画素１１０は、それぞれの画素回路１２０によって駆動制御される。また、ＴＦＴ基板１には、画素１１０の行方向に沿って配置される複数のゲート配線（走査線）１４０と、ゲート配線１４０と交差するように画素１１０の列方向に沿って配置される複数のソース配線（信号配線）１５０と、ソース配線１５０と平行に配置される複数の電源配線（図１では省略）とが形成されている。各画素１１０は、例えば直交するゲート配線１４０とソース配線１５０とによって区画されている。
ゲート配線１４０は、各画素回路１２０に含まれるスイッチング素子として動作する薄膜トランジスタのゲート電極と行毎に接続されている。ソース配線１５０は、各画素回路１２０に含まれるスイッチング素子として動作する薄膜トランジスタのソース電極と列毎に接続されている。電源配線は、各画素回路１２０に含まれる駆動素子として動作する薄膜トランジスタのドレイン電極と列毎に接続されている。
図２に示すように、有機ＥＬ表示装置１００の各画素１１０は、３色（赤色、緑色、青色）のサブ画素１１０Ｒ、１１０Ｇ、１１０Ｂによって構成されており、これらのサブ画素１１０Ｒ、１１０Ｇ、１１０Ｂは、表示面上に複数個マトリクス状に配列されるように形成されている。各サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂは、バンク１１１によって互いに分離されている。バンク１１１は、ゲート配線１４０に平行に延びる突条と、ソース配線１５０に平行に延びる突条とが互いに交差するように、格子状に形成されている。そして、この突条で囲まれる部分（すなわち、バンク１１１の開口部）の各々とサブ画素１１０Ｒ、１１０Ｇ、１１０Ｂの各々とが一対一で対応している。なお、本実施の形態において、バンク１１１はピクセルバンクとしたが、ラインバンクとしても構わない。
陽極１３１は、ＴＦＴ基板１上の層間絶縁膜（平坦化層）上でかつバンク１１１の開口部内に、サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂ毎に形成されている。同様に、ＥＬ層１３２は、陽極１３１上でかつバンク１１１の開口部内に、サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂ毎に形成されている。透明な陰極１３３は、複数のバンク１１１上で、かつ全てのＥＬ層１３２（全てのサブ画素１１０Ｒ、１１０Ｇ、１１０Ｂ）を覆うように、連続的に形成されている。
さらに、画素回路１２０は、各サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂ毎に設けられており、各サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂと、対応する画素回路１２０とは、コンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂは、ＥＬ層１３２の発光色が異なることを除いて同一の構成である。
ここで、画素１１０における画素回路１２０の回路構成について、図３を用いて説明する。図３は、実施の形態に係る有機ＥＬ表示装置における画素回路の構成を示す電気回路図である。
図３に示すように、画素回路１２０は、スイッチング素子として動作する薄膜トランジスタＳｗＴｒと、駆動素子として動作する薄膜トランジスタＤｒＴｒと、対応する画素１１０に表示するためのデータを記憶するキャパシタＣとで構成される。本実施の形態において、薄膜トランジスタＳｗＴｒは、画素１１０を選択するためのスイッチングトランジスタであり、薄膜トランジスタＤｒＴｒは、有機ＥＬ素子１３０を駆動するための駆動トランジスタである。
薄膜トランジスタＳｗＴｒは、ゲート配線１４０に接続されるゲート電極Ｇ１と、ソース配線１５０に接続されるソース電極Ｓ１と、キャパシタＣ及び薄膜トランジスタＤｒＴｒのゲート電極Ｇ２に接続されるドレイン電極Ｄ１と、半導体膜（図示せず）とで構成される。この薄膜トランジスタＳｗＴｒは、接続されたゲート配線１４０及びソース配線１５０に所定の電圧が印加されると、当該ソース配線１５０に印加された電圧がデータ電圧としてキャパシタＣに保存される。
薄膜トランジスタＤｒＴｒは、薄膜トランジスタＳｗＴｒのドレイン電極Ｄ１及びキャパシタＣに接続されるゲート電極Ｇ２と、電源配線１６０及びキャパシタＣに接続されるドレイン電極Ｄ２と、有機ＥＬ素子１３０の陽極１３１に接続されるソース電極Ｓ２と、半導体膜（図示せず）とで構成される。この薄膜トランジスタＤｒＴｒは、キャパシタＣが保持しているデータ電圧に対応する電流を電源配線１６０からソース電極Ｓ２を通じて有機ＥＬ素子１３０の陽極１３１に供給する。これにより、有機ＥＬ素子１３０では、陽極１３１から陰極１３３へと駆動電流が流れてＥＬ層１３２が発光する。
なお、上記構成の有機ＥＬ表示装置１００では、ゲート配線１４０とソース配線１５０との交点に位置する画素１１０毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素１１０（各サブ画素１１０Ｒ、１１０Ｇ、１１０Ｂ）の薄膜トランジスタＳｗＴｒ及びＤｒＴｒによって、対応する有機ＥＬ素子１３０が選択的に発光し、所望の画像が表示される。
［薄膜トランジスタ基板］
次に、実施の形態に係るＴＦＴ基板について、図４を用いて説明する。図４は、実施の形態に係るＴＦＴ基板の概略断面図である。以下の実施の形態では、上記有機ＥＬ表示装置１００におけるＴＦＴ基板１について説明する。また、薄膜トランジスタＤｒＴｒについて説明するが、薄膜トランジスタＳｗＴｒについても同様の構成とすることができる。つまり、以下に説明する薄膜トランジスタは、スイッチングトランジスタ及び駆動トランジスタのいずれにも適用することができる。
図４に示すように、ＴＦＴ基板１には、薄膜トランジスタＤｒＴｒが形成されている。ＴＦＴ基板１は、基板２と、ゲート電極３と、ゲート絶縁膜４と、酸化物半導体層５と、絶縁層６と、ソース電極７Ｓ、ドレイン電極７Ｄ及び延設配線７Ｌと、絶縁層８と、第１配線９及び第２配線１０（上層配線）と、絶縁層１１と、端子１２及び電極１３とを有する。
第１配線９及び第２配線１０は、積層膜であり、ソース電極７Ｓ及びドレイン電極７Ｄが形成された層よりも上層に形成される。第２配線１０は、第１配線９が形成された層と同じ層に形成されている。つまり、第１配線９と第２配線１０とは同層に形成されている。
また、端子１２及び電極１３は、第１配線９及び第２配線１０が形成された層よりも上層に形成されている。電極１３は、端子１２が形成された層と同じ層に形成されている。つまり、端子１２と電極１３とは、同層に形成されている。
ゲート電極３と、ソース電極７Ｓ及びドレイン電極７Ｄと、第１配線９及び第２配線１０と、端子１２及び電極１３とは、金属材料によって構成されており、これらの電極や配線、端子が形成される層は金属層（配線層）である。
具体的には、ゲート電極３が形成される層は、第１金属層（第１の層）ＭＬ１である。また、ソース電極７Ｓ及びドレイン電極７Ｄが形成される層は、第２金属層（第２の層）ＭＬ２であって、第１金属層ＭＬ１よりも１つ上の金属層である。第１配線９及び第２配線１０が形成される層は、第３金属層（第３の層）ＭＬ３であって、第２金属層ＭＬ２よりも１つ上の金属層である。
第１金属層ＭＬ１、第２金属層ＭＬ２及び第３金属層ＭＬ３は、各種配線の配線層として利用することができる。つまり、各金属層に形成される金属膜（導電膜）を所定形状にパターニングすることで、上記の電極や配線、端子に加えて、所定形状の所望の配線を形成することができる。各金属層には、例えば、図１に示される、ゲート配線１４０、ソース配線１５０及び電源配線１６０が形成される。また、各金属層の配線同士を接続したり配線と電極とを接続したりするために、上下の金属層の間の絶縁層にはコンタクトホールが形成されている。
図４に示すように、ＴＦＴ基板１において、薄膜トランジスタＤｒＴｒは、ゲート電極３と、ゲート絶縁膜４と、酸化物半導体層５と、絶縁層６と、ソース電極７Ｓ及びドレイン電極７Ｄとによって構成される。ゲート電極３、ソース電極７Ｓ及びドレイン電極７Ｄは、それぞれ、図３におけるゲート電極Ｇ２、ソース電極Ｓ２及びドレイン電極Ｄ２に対応する。本実施の形態に係る薄膜トランジスタＤｒＴｒは、ボトムゲート型のＴＦＴである。
また、図４に示すように、ＴＦＴ基板１は、画素部（画素領域）Ｘと端子部（端子領域）Ｙとを有する。画素部Ｘは、図１における画素１１０が形成された領域であり、有機ＥＬ表示装置の表示領域に対応する。端子部Ｙは、画素部Ｘの外側の領域であって、画素部Ｘ内に形成された配線を引き出して外部配線等に接続するための引き出し領域（取り出し領域）である。引き出された配線は、端子部Ｙにおいて、例えば、配線が形成されたＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）と熱圧着により接続されて外部の回路基板等と電気的に接続される。
以下、ＴＦＴ基板１における各構成部材について、図４を用いて詳細に説明する。
基板２は、例えば、ガラス基板である。また、薄膜トランジスタＤｒＴｒをフレキシブルディスプレイに用いる場合には、基板２として樹脂基板等のフレキシブル基板を用いてもよい。なお、基板２の表面にアンダーコート層を形成してもよい。
ゲート電極３は、基板２の上方に所定形状で形成される。ゲート電極３としては、例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）等の金属、又は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：酸化インジウムスズ）等の導電性酸化物が用いられる。また、金属に関しては、例えばモリブデンタングステン（ＭｏＷ）のような合金もゲート電極３として用いることができる。また、膜の密着性を高めるために、酸化物との密着性が良い金属として例えばＴｉ、ＡｌやＡｕ等を用いて、これらの金属を挟んだ積層体をゲート電極３として用いることもできる。
ゲート絶縁膜４は、ゲート電極３と酸化物半導体層５との間に形成される。ゲート絶縁膜４は、ゲート電極３を覆うように基板２上に形成される。ゲート絶縁膜４としては、例えばシリコン酸化膜やハフニウム酸化膜等の酸化物薄膜、窒化シリコン膜等の窒化膜もしくはシリコン酸窒化膜の単層膜、又は、これらの積層膜等が用いられる。
酸化物半導体層５は、基板２の上方に所定形状で形成される。酸化物半導体層５は、薄膜トランジスタＤｒＴｒのチャネル層（半導体層）であり、ゲート電極３と対向するように形成される。例えば、酸化物半導体層５は、ゲート電極３の上方においてゲート絶縁膜４上に島状に形成される。
酸化物半導体層５としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含むＩｎＧａＺｎＯＸ（ＩＧＺＯ）等の透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）により構成することが望ましい。Ｉｎ：Ｇａ：Ｚｎの比率は、例えば、約１：１：１とすることができる。また、Ｉｎ：Ｇａ：Ｚｎの比率は、０．８〜１．２：０．８〜１．２：０．８〜１．２の範囲であってもよいが、この範囲に限られない。透明アモルファス酸化物半導体をチャネル層とする薄膜トランジスタは、キャリア移動度が高く、大画面及び高精細の表示装置に適している。また、透明アモルファス酸化物半導体は、低温成膜が可能であるため、プラスチックやフィルム等のフレキシブル基板上に容易に形成することができる。
ＩｎＧａＺｎＯＸのアモルファス酸化物半導体は、例えば、ＩｎＧａＯ3（ＺｎＯ）4組成を有する多結晶焼結体をターゲットとして、スパッタ法やレーザー蒸着法等の気相成膜法により成膜することができる。
絶縁層６（第１絶縁層）は、酸化物半導体層５を覆うようにゲート絶縁膜４上に成膜される。つまり、酸化物半導体層５は絶縁層６によって覆われており、絶縁層６は酸化物半導体層５を保護する保護層（チャネル保護層）として機能する。絶縁層６は、一例として、シリコン酸化膜（ＳｉＯ2）である。絶縁層６の一部は貫通するように開口されており、この開口部分（コンタクトホール）を介して酸化物半導体層５がソース電極７Ｓ及びドレイン電極７Ｄに接続されている。
ソース電極７Ｓ及びドレイン電極７Ｄは、絶縁層６上に所定形状で形成される。具体的には、ソース電極７Ｓ及びドレイン電極７Ｄは、絶縁層６に設けられたコンタクトホールを介して酸化物半導体層５に接続されており、絶縁層６上において基板水平方向に所定の間隔をあけて対向配置されている。
ソース電極７Ｓ及びドレイン電極７Ｄのうち、少なくとも第１配線９に接続された方は、銅（Ｃｕ）を含んでいる。本実施の形態において、ソース電極７Ｓ及びドレイン電極７Ｄは、いずれもＣｕを主成分として含んでいる。より具体的には、ソース電極７Ｓ及びドレイン電極７Ｄは、純ＣｕからなるＣｕ膜（銅膜）である。
このように、ソース電極７Ｓ及びドレイン電極７Ｄに低抵抗材料であるＣｕを含ませることによって、ソース電極７Ｓ及びドレイン電極７Ｄの低抵抗化を図ることができるとともに、第２金属層に形成する配線（ソース電極７Ｓ及びドレイン電極７Ｄと同層の配線）を低抵抗配線とすることができる。
また、図４に示す例では、ドレイン電極７Ｄが延設されることで延設配線７Ｌが形成されている。延設配線７Ｌは、画素部Ｘに形成されたドレイン電極７Ｄを端子部Ｙに引き出すための配線であり、ドレイン電極７Ｄと第１配線９とを接続している。
なお、ソース電極７Ｓ及びドレイン電極７Ｄは、単層膜ではなく、積層膜にしてもよい。例えば、下から順にＣｕ膜及びＣｕＭｎ合金膜（銅マンガン合金膜）が積層された２層膜としてもよいし、下から順にＣｕＭｎ合金膜、Ｃｕ膜及びＣｕＭｎ合金膜が積層された３層膜、又は、下から順にＭｏ膜、Ｃｕ膜及びＣｕＭｎ合金膜が積層された３層膜としてもよい。
ソース電極７Ｓ及びドレイン電極７Ｄの最上層（キャップ層）としてＣｕＭｎ合金膜を用いることによって、Ｃｕ原子が酸化してＣｕ膜が変質することを抑制できる。これにより、Ｃｕ酸化によるソース電極７Ｓ及びドレイン電極７Ｄの高抵抗化を抑制できる。また、ソース電極７Ｓ及びドレイン電極７Ｄの最下層としてＣｕＭｎ膜又はＭｏ膜を用いることによって、Ｃｕ原子の下層への拡散を抑制できるとともに下地層との密着性を向上させることができる。なお、本明細書において、ＣｕＭｎ合金膜とは、銅とマンガンとの合金膜であることを意味している。
絶縁層８（第２絶縁層）は、ソース電極７Ｓ及びドレイン電極７Ｄを覆うように絶縁層６上に形成される。絶縁層８は、ソース電極７Ｓ及びドレイン電極７Ｄを保護する保護層としても機能する。また、絶縁層８は、第２金属層ＭＬ２と第３金属層ＭＬ３との間に形成される層間絶縁膜である。絶縁層８は、例えば、シリコン酸化膜（ＳｉＯ2）又は酸化アルミニウム膜（Ａｌ２Ｏ３）等の酸化膜の単層膜、あるいは、これらの酸化膜の積層膜とすることができる。
また、絶縁層８の一部は貫通するように開口されており、この開口部分（コンタクトホール）を介して、ドレイン電極７Ｄと第１配線９とが接続されるとともに、ソース電極７Ｓと第２配線１０とが接続されている。
第１配線９は、絶縁層８上に所定形状で形成されている。第１配線９は、ソース電極７Ｓ及びドレイン電極７Ｄの少なくとも一方に接続される。本実施の形態において、第１配線９は、絶縁層８に設けられたコンタクトホールを介してドレイン電極７Ｄに接続されている。また、第１配線９は、絶縁層１１に設けられたコンタクトホールを介して端子１２にも接続されている。
第１配線９は、透明導電膜である第１の膜９ａと、銅膜（Ｃｕ膜）である第２の膜９ｂと、銅マンガン合金膜（ＣｕＭｎ合金膜）である第３の膜９ｃとが下から上にこの順序で積層された積層膜である。本実施の形態において、透明導電膜である第１の膜９ａは、酸化インジウムスズ膜（ＩＴＯ膜）である。なお、Ｃｕ膜である第２の膜９ｂの膜厚は、第１の膜９ａ及び第３の膜９ｃの膜厚よりも厚くする方がよい。
また、本実施の形態における第１配線９には、図４及び図５に示すように、スリット部９Ｓが形成されている。図５は、図４に示されるＴＦＴ基板の端子部Ｙにおけるスリット部９Ｓの周辺構造を示す拡大平面図である。
図５に示すように、スリット部９Ｓは、第１配線９の一部がスリット状に切断された部分である。スリット部９Ｓは、第１配線９において、第１の膜９ａ（ＩＴＯ膜）、第２の膜９ｂ（Ｃｕ膜）及び第３の膜９ｃ（ＣｕＭｎ合金膜）の３つの膜のうち、第２の膜９ｂ及び第３の膜９ｃの２つの膜の一部が切断された部分である。つまり、スリット部９Ｓにおいて、第１配線９は、第１の膜９ａ（ＩＴＯ膜）のみが存在する。スリット部９Ｓのスリット幅は、例えば、１０μｍや２０μｍ程度とすることができる。
このように、第１配線９にスリット部９Ｓを設けることによって、ＴＦＴ基板１の割断面から伝搬するＣｕの腐食の進行をスリット部９Ｓで止めることができる。つまり、スリット部９ＳではＣｕ膜である第２の膜９ｂが切断されているので、Ｃｕの腐食がスリット部９Ｓで止まることになる。
なお、図４において、第１配線９は、ドレイン電極９Ｄに接続されたドレイン配線端子であり、スリット部９Ｓは、このドレイン配線端子に接続されているが、スリット部９Ｓは、ゲート配線端子（不図示）及びはソース配線端子（不図示）に形成してもよい。
第２配線１０は、絶縁層８上に所定形状で形成されている。第２配線１０は、絶縁層１１に設けられたコンタクトホールを介して電極１３に接続されている。また、第２配線１０は、絶縁層８に設けられたコンタクトホールを介してドレイン電極７Ｄにも接続されている。
第２配線１０は、第１配線９が形成された層と同じ層（第３金属層ＭＬ３）に形成されており、第１配線９と同じ構造の積層膜である。つまり、第２配線１０は、透明導電膜である第１の膜１０ａと、Ｃｕ膜である第２の膜１０ｂと、ＣｕＭｎ合金膜である第３の膜１０ｃとが下から上にこの順序で積層された積層膜である。なお、第２配線１０でも、透明導電膜である第１の膜１０ａは、ＩＴＯ膜である。
このように、第１配線９及び第２配線１０にＣｕ膜を用いることによって、第１配線９及び第２配線１０を低抵抗配線とすることができる。
また、第１配線９及び第２配線１０の最上層（キャップ層）としてＣｕＭｎ合金膜を用いることによって、Ｃｕ原子が酸化してＣｕ膜が変質することを抑制できる。これにより、Ｃｕ酸化による第１配線９及び第２配線１０の高抵抗化を抑制できる。
また、第１配線９及び第２配線１０の最下層として透明導電膜（ＩＴＯ膜）を用いることによって、第１配線９にスリット部９Ｓを形成したとしても、スリット部９Ｓで断線することなく第１配線９を連続的な配線として機能させることができる。
なお、第１配線９及び第２配線１０において、第１の膜９ａ及び１０ａであるＩＴＯ膜は、例えば５０ｎｍとすることができる。また、第２の膜９ｂ及び１０ｂであるＣｕ膜は、例えば３００ｎｍとすることができる。また、第３の膜９ｃ及び１０ｃであるＣｕＭｎ合金膜は、例えば５０〜６０ｎｍとすることができる。また、第１の膜９ａ及び第２の膜１０ａの透明導電膜としては、ＩＴＯ膜を用いたが、その他の透明導電性酸化物を用いてもよい。
ここで、第３の膜９ｃ及び１０ｃであるＣｕＭｎ合金膜について、Ｍｎ濃度を変化させたときの抵抗率を測定したところ、Ｍｎ濃度が０％及び４％の場合は、加熱温度が２５０℃を越えると抵抗率が急激に上昇するが、Ｍｎ濃度が８％及び１０％の場合は、加熱温度が３００℃以下では抵抗率の変動はみられなかった。一般的に、ＴＦＴ基板の各種配線を形成した後は、その後のプロセス温度の上限により３００℃の耐熱性が要求される。したがって、ＣｕＭｎ合金膜のＭｎ濃度を少なくとも８％以上とすることによって、プロセスの上限温度に耐えうる耐熱性を確保することができる。つまり、第３の膜９ｃ及び１０ｃであるＣｕＭｎ合金膜のＭｎ濃度は、８％以上にすることが好ましい。なお、実用上、ＣｕＭｎ合金膜のＭｎ濃度の上限は１５％である。また、このＣｕＭｎ合金膜のＭｎ濃度については、ソース電極７Ｓ及びドレイン電極７ＤにおけるＣｕＭｎ合金膜の場合も同様である。
絶縁層１１（第３絶縁層）は、第１配線９及び第２配線１０を覆うように絶縁層８上に形成される。絶縁層１１は、第１配線９及び第２配線１０を保護する保護層であるとともに、平坦化するための平坦化層としても機能する。したがって、本実施の形態では、４μｍの絶縁層１１を形成している。
絶縁層１１は、例えば、アクリル系樹脂を用いることができる。具体的には、４５０ｎｍ以下の波長の光を減衰させることが可能な、シルセスシオキセン、アクリル、シロキサンを含む樹脂塗布型の感光性絶縁材料が用いられる。また、絶縁層１１は、この感光性絶縁材料と無機絶縁材料との積層膜としてもよいし、無機絶縁材料の単層膜としてもよい。無機絶縁材料としては、例えば、酸化シリコン、酸化アルミニウム、酸化チタン等が用いられる。また、無機絶縁材料の成膜には、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等が用いられる。
また、絶縁層１１の一部は貫通するように開口されており、この開口された部分（コンタクトホール）を介して、第１配線９と端子１２とが接続されるとともに、第２配線１０と電極１３とが接続されている。
端子１２は、ＴＦＴ基板１の端子部Ｙにおいて、絶縁層１１上に所定形状で形成されている。端子１２は、ＣＯＦ等の外部部品と接続するための外部接続端子であり、画素部Ｘに形成された配線を、直接的又は間接的に端子部Ｙに引き出すための引き出し電極である。端子１２は、電極１３の材料と同じであって、後述するように、所定のアルミニウム合金（Ａｌ合金）からなるＡｌ合金膜である。
本実施の形態において、端子１２は、絶縁層１１に設けられたコンタクトホールを介して第１配線９に接続されている。これにより、端子１２は、画素部Ｘのドレイン電極７Ｄが延設された配線と第１配線９を介して電気的に接続される。
電極１３は、ＴＦＴ基板１の画素部Ｘにおいて、絶縁層１１上に所定形状で形成されている。電極１３は、端子１２が形成された層と同じ層（第４金属層ＭＬ４）に形成されている。したがって、電極１３の材料は、端子１２の材料と同じである。
電極１３は、アルミニウム合金（Ａｌ合金）からなるＡｌ合金膜である。電極１３及び端子１２のＡｌ合金は、例えば、Ａｌ−Ａｇ合金及びＡｌ−Ｎｉ合金とすることができる。Ａｌ−Ａｇ合金としては、例えば、Ａｇを０．１〜６原子％含有するＡｌ合金を用いることができる。また、Ａｌ−Ｎｉ合金としては、例えば、Ｎｉを０．１〜２原子％含有するＡｌ合金を用いることができる。Ａｌ合金膜は、スパッタ又は真空蒸着によって成膜することができる。電極１３の厚さは、例えば、４００ｎｍである。
また、本実施の形態において、電極１３は、画素電極である。具体的には、電極１３は、図１における有機ＥＬ素子１３０の陽極１３１であり、反射電極である。
［薄膜トランジスタ基板の製造方法］
次に、実施の形態に係るＴＦＴ基板１の製造方法について、図６Ａ〜図６Ｍを用いて説明する。図６Ａ〜図６Ｍは、実施の形態に係る薄膜トランジスタ基板の製造方法における各工程の断面図である。
まず、図６Ａに示すように、基板２を準備して、当該基板２の上方に所定形状のゲート電極３を形成する。例えば、基板２上にゲート金属膜をスパッタによって成膜し、フォトリソグラフィ法及びウェットエッチング法を用いてゲート金属膜を加工することにより、所定形状のゲート電極３を形成する。
なお、ゲート金属膜をパターニングするときに、必要に応じて、ゲート電極３以外の電極や配線等についても第１金属層ＭＬ１の電極や配線として形成してもよい。
次に、図６Ｂに示すように、基板２の上方にゲート絶縁膜４を形成する。例えば、ゲート電極３を覆うようにして酸化シリコンからなるゲート絶縁膜４をプラズマＣＶＤ等によって成膜する。
なお、このときに、ゲート電極３以外の配線や電極等についてもゲート絶縁膜４によって覆われる。
次に、図６Ｃに示すように、基板２の上方に所定形状の酸化物半導体層５を形成する。本実施の形態では、ゲート絶縁膜４上に酸化物半導体層５を形成する。
例えば、ゲート絶縁膜４上にＩｎＧａＺｎＯＸの透明アモルファス酸化物半導体をスパッタリング法等によって成膜し、フォトリソグラフィ法及びエッチング法を用いて透明アモルファス酸化物半導体を加工することにより、ゲート電極３の上方に所定形状の酸化物半導体層５を形成する。
次に、図６Ｄに示すように、酸化物半導体層５を覆うようにしてゲート絶縁膜４上に絶縁層６を形成する。例えば、プラズマＣＶＤによって、シリコン酸化膜からなる絶縁層６を成膜する。
次に、図６Ｅに示すように、絶縁層６の一部をエッチング除去することによって、酸化物半導体層５とソース電極７Ｓ及びドレイン電極７Ｄとをコンタクトさせるためのコンタクトホールを形成する。例えば、酸化物半導体層５の一部が露出するように、フォトリソグラフィ法及びエッチング法を用いて絶縁層６にコンタクトホールＣＨ１及びＣＨ１’を形成する。
次に、図６Ｆに示すように、酸化物半導体層５に接続される電極として所定形状のソース電極７Ｓ及びドレイン電極７Ｄを形成する。
具体的には、まず、絶縁層６のコンタクトホールＣＨ１及びＣＨ１’を埋めるようにして絶縁層６上にＣｕ膜をスパッタ法で成膜し、その後、フォトリソグラフィ法及びエッチング法を用いてＣｕ膜を加工することにより、所定形状のソース電極７Ｓ及びドレイン電極７Ｄを形成する。なお、このときに、延設配線７Ｌも形成する。
なお、Ｃｕをパターニングするときに、必要に応じて、ソース電極７Ｓ、ドレイン電極７Ｄ及び延設配線７Ｌ以外の電極や配線等についても第２金属層ＭＬ２の電極や配線として形成してもよい。
次に、図６Ｇに示すように、ソース電極７Ｓ、ドレイン電極７Ｄ及び延設配線７Ｌを覆うように絶縁層６上に絶縁層８を成膜する。例えば、プラズマＣＶＤによって、３００℃の成膜温度でシリコン酸化膜からなる絶縁層８を成膜する。
なお、このときに、ソース電極７Ｓ、ドレイン電極７Ｄ及び延設配線７Ｌ以外の配線や電極等についても絶縁層８によって覆われる。
次に、図６Ｈに示すように、絶縁層８の一部をエッチング除去することによって、ソース電極７Ｓ又はドレイン電極７Ｄが露出するようにコンタクトホールを形成する。本実施の形態では、ドレイン電極７Ｄ及び延設配線７Ｌの各々の一部が露出するように、フォトリソグラフィ法及びエッチング法を用いて絶縁層８に２つのコンタクトホールＣＨ２及びＣＨ２’を形成している。
なお、このときに、必要に応じて、ソース電極７Ｓ、ドレイン電極７Ｄ及び延設配線７Ｌ以外の配線や電極等を露出するように、絶縁層８にコンタクトホールを形成してもよい。
次に、図６Ｉ〜図６Ｋに示すような手順で、ソース電極７Ｓ及びドレイン電極７Ｄの少なくとも一方に接続された第１配線９を形成する。本実施の形態では、露出させたドレイン電極７Ｄに接続されるように第１配線９を形成する。さらに、本実施の形態では、ドレイン電極７Ｄに接続するようにして第１配線９と分離された第２配線１０も形成している。
この第１配線９及び第２配線１０を形成する工程は、図６Ｉに示すように、透明導電膜である第１の膜Ｆ１を形成する工程と、第１の膜Ｆ１（透明導電膜）の上に銅膜である第２の膜Ｆ２を形成する工程と、第２の膜Ｆ２（Ｃｕ膜）の上にＣｕＭｎ合金膜である第３の膜Ｆ３を形成する工程とを含む。
さらに、第１配線９及び第２配線１０を形成する工程は、第１の膜Ｆ１（透明導電膜）と第２の膜Ｆ２（Ｃｕ膜）と第３の膜Ｆ３（ＣｕＭｎ合金膜）とを形成した後に、図６Ｊに示すように、第３の膜Ｆ３及び第２の膜Ｆ２をエッチングによりパターニングする工程（第１のパターニング工程）と、続いて、図６Ｋに示すように、第１の膜Ｆ１をエッチングによりパターニングする工程（第２のパターニング工程）とを含む。
具体的には、以下のようにして第１配線９及び第２配線１０を形成することができる。
まず、図６Ｉに示すように、絶縁層８のコンタクトホールＣＨ２及びＣＨ２’を埋めるようにして、絶縁層８上に透明導電膜である第１の膜Ｆ１を成膜する。本実施の形態では、第１の膜Ｆ１（透明導電膜）としてＩＴＯ膜をスパッタによって成膜した。次いで、第１の膜Ｆ１（透明導電膜）の上に、Ｃｕ膜である第２の膜Ｆ２をスパッタによって成膜する。次いで、第２の膜Ｆ２（Ｃｕ膜）の上に、ＣｕＭｎ合金膜である第３の膜Ｆ３をスパッタによって成膜する。
その後、図６Ｊに示すように、フォトリソグラフィ法及びエッチング法を用いて第３の膜Ｆ３及び第２の膜Ｆ２を所定形状に加工する（第１のパターニング工程）。本実施の形態では、エッチャントとして過酸化水素水を用いたウェットエッチングによって、ＣｕＭｎ合金膜である第３の膜Ｆ３とＣｕ膜である第２の膜Ｆ２とをパターニングした。
次いで、図６Ｋに示すように、フォトリソグラフィ法及びエッチング法を用いて第１の膜Ｆ１を所定形状に加工する（第２のパターニング工程）。本実施の形態では、シュウ酸系のエッチャントを用いたウェットエッチングによって、平面視において第３の膜Ｆ３及び第２の膜Ｆ２と同じ形状となるようにして、ＩＴＯ膜である第１の膜Ｆ１をパターニングした。但し、スリット部９Ｓにおける第１の膜Ｆ１（ＩＴＯ膜）はエッチングせずに残している。
このように、図６Ｉ〜図６Ｋに示すようにして、第１の膜９ａ、第２の膜９ｂ及び第３の膜９ｃの積層膜からなる所定形状の第１配線９と、第１の膜１０ａ、第２の膜１０ｂ及び第３の膜１０ｃの積層膜からなる所定形状の第２配線１０とを形成することができる。
なお、本実施の形態では、第１の膜Ｆ１、第２の膜Ｆ２及び第３の膜Ｆ３を積層した後に２回のエッチングを行うことによって、所定形状にパターニングされた第１配線９及び第２配線１０を形成したが、これに限らない。例えば、第１の膜Ｆ１を成膜してエッチングした後に、第２の膜Ｆ２及び第３の膜Ｆ３を成膜してエッチングを行うことによって、所定形状にパターニングされた第１配線９及び第２配線１０を形成してもよい。
具体的には、まず、絶縁層８の上に第１の膜Ｆ１を成膜して、フォトリソグラフィ法及びウェットエッチング法を用いて第１の膜Ｆ１を所定形状にパターニングする。この場合、エッチャントとしては、シュウ酸系のものを用いることができる。
次に、所定形状にパターニングされた第１の膜Ｆ１上に、第２の膜Ｆ２及び第３の膜Ｆ３を成膜して、フォトリソグラフィ法及びウェットエッチング法を用いて第２の膜Ｆ２及び第３の膜Ｆ３を所定形状にパターニングする。この場合、エッチャントとしては、過酸化水素系のものを用いることができる。
これにより、図６Ｋに示すような所定形状の第１配線９及び第２配線１０を形成することができる。
次に、第１配線９及び第２配線１０を覆うようにして絶縁層８上に絶縁層１１を成膜して、その後、図６Ｌに示すように、第１配線９及び第２配線１０が露出するように絶縁層１１にコンタクトホールＣＨ３及びＣＨ３’を形成する。
例えば、第１配線９及び第２配線１０を覆うようにしてアクリル系樹脂からなる感光性塗布材料を塗布して、露光及び現像することによって、コンタクトホールＣＨ３及びＣＨ３’が形成された絶縁層１１を形成する。これにより、第１配線９の第３の膜９ｃ及び第２配線１０の第３の膜１０ｃが露出する。
次に、図６Ｍに示すように、第１配線９に接続される所定形状の端子１２と、第２配線１０に接続される所定形状の電極１３とを形成する。具体的には、まず、絶縁層１１のコンタクトホールＣＨ３及びＣＨ３’を埋めるようにして絶縁層１１上にＡｌ合金膜をスパッタ法で成膜する。続いて、フォトリソグラフィ法及びエッチング法を用いてＡｌ合金膜を加工することにより、所定形状の端子１２及び電極１３を形成する。Ａｌ合金膜のパターニングは、例えば、ＰＡＮ系エッチャントを用いたウェットエッチングによって行うことができる。
［作用効果等］
以下、実施の形態に係るＴＦＴ基板１の作用効果について、本開示の技術に至った経緯も含めて説明する。
近年、表示装置の大画面化及び高精細化によってＴＦＴ基板の配線が長く且つ細くなる傾向にある。このため、配線抵抗が高くなり、表示画像の品質が劣化するという課題がある。このことから、配線の低抵抗化が要望されている。
また、薄膜トランジスタにおけるソース電極及びドレイン電極は、その一部が延設されて配線としても機能することがある。さらに、ソース電極及びドレイン電極と同層に形成される配線は、ソース電極及びドレイン電極と同じ材料で成膜された導電膜をパターニングすることで形成される。このため、ソース電極及びドレイン電極は、ＴＦＴとしての性能だけではなく、配線としての性能も要求される。
そこで、ソース電極及びドレイン電極の材料として、低抵抗材料である銅（Ｃｕ）を用いることが検討されている。例えば、図７に示す構成のＴＦＴ基板１Ａが検討されている。
図７は、ソース電極７Ｓ及びドレイン電極７Ｄの材料としてＣｕを用いた薄膜トランジスタＤｒＴｒを有するＴＦＴ基板１Ａを示している。具体的に、ソース電極７Ｓ及びドレイン電極７ＤはＣｕ膜としている。
また、ＴＦＴ基板１Ａでは、絶縁層（平坦化層）１１の上に電極（陽極）１３と端子１２Ａが形成されており、電極１３及び端子１２Ａの各々は、絶縁層１１に形成されたコンタクトホールを介してドレイン電極７Ｄ及び延設配線７Ｌに接続されている。端子１２Ａは、端子部Ｙに形成されたドレイン端子（引き出し電極）であり、ＩＴＯ膜である。
しかしながら、図７に示すＴＦＴ基板１Ａでは、以下の問題がある。
第１に、図７に示すＴＦＴ基板１Ａでは、ゲート電極３が形成された第１金属層ＭＬ１と、ソース電極７Ｓ及びドレイン電極７Ｄが形成された第２金属層ＭＬ２との２層配線構造であるので、配線抵抗が大きくなるという問題がある。さらに、配線の引き回しが２層に限られてくるので、配線のレイアウト設計の自由度が低く、８Ｗ等の多数配線を実現することが難しいという問題もある。
第２に、図８に示すように、電極１３（Ａｌ合金膜）のエッチング時において、端子部Ｙに不具合が生じるという問題がある。図８は、図７に示すＴＦＴ基板１Ａの端子部Ｙをエッチングしたときの様子を示す平面図である。
具体的には、ＩＴＯ膜である端子１２Ａにはピンホールが発生しているので、Ａｌ合金膜である電極１３をＰＡＮ系のＡｌエッチャントを用いたウェットエッチングを行ってパターニングすると、図８の（ａ）及び（ｂ）に示すように、ＡｌエッチャントがＩＴＯ膜のピンホールを介して浸入し、端子１２Ａの直下のＣｕ膜である延設配線７Ｌ（ドレイン配線）が溶融するという問題がある。
第３に、図９Ａに示すように、電極１３（Ａｌ合金膜）とドレイン電極７Ｄ（Ｃｕ膜）とのコンタクト部分には、Ａｌ合金とＣｕとの相互拡散によってコンタクト不良が生じるという問題がある。これは、Ａｌ合金のＡｌ原子がＣｕ膜のＣｕ原子を吸い上げた結果、Ｃｕ膜の膜質が劣化するからであると考えられる。なお、図９Ａは、図７における破線で囲まれる領域Ａの断面ＳＥＭ像である。
実際に、コンタクト不良の発生個数を調べると、図９Ｂに示すように、焼成前では、１ロット当たり、約４００個のコンタクトウィンドウ欠陥（ＣＷ欠陥）が発生していた。また、２３０℃６５ｍｉｎの焼成後では、１ロット当たり、約８５０個のＣＷ欠陥が発生していた。このように、電極１３とドレイン電極７Ｄとの間にコンタクト不良が生じると、有機ＥＬ表示装置では画素の滅点不良となる。
本開示の技術は、このような知見に基づいてなされたものであり、図４に示すように、ソース電極７Ｓ及びドレイン電極７Ｄの材料としてＣｕを用いた薄膜トランジスタＤｒＴｒを有するＴＦＴ基板１において、ソース電極７Ｓ及びドレイン電極７Ｄが形成された層よりも上層においてドレイン電極７Ｄに接続された第１配線９を形成し、当該第１配線９が形成された層よりも上層において第１配線９に接続されたＡｌ合金からなる端子１２を形成し、さらに、第１配線９を、透明導電膜（ＩＴＯ膜）である第１の膜９ａとＣｕ膜である第２の膜９ｂとＣｕＭｎ合金膜である第３の膜９ｃとの積層膜にしたものである。
これにより、ＴＦＴ基板１の配線構造を、ゲート電極３が形成された第１金属層ＭＬ１と、ソース電極７Ｓ及びドレイン電極７Ｄが形成された第２金属層ＭＬ２と、第１配線９（上層配線）が形成された第３金属層ＭＬ３のとの３層配線構造とすることができる。したがって、ＴＦＴ基板１における配線を３層配線化することができるので、配線の低抵抗化を図ることができる。また、配線のレイアウト設計の自由度を大きくすることができる。
さらに、ＴＦＴ基板１では、端子部Ｙの端子構造を、延設配線７Ｌ、第１配線９及び端子１２（つまり、Ａｌ合金／ＣｕＭｎ／Ｃｕ／ＩＴＯ／Ｃｕ）としている。これにより、透明導電膜９ａ（ＩＴＯ膜）にピンホールが発生していたとしても、電極１３をパターニングするときのエッチャントによって、Ｃｕ膜である延設配線７Ｌ（ドレイン配線）が溶融することを防ぐことができる。つまり、ＩＴＯ膜の上方に形成されるＣｕＭｎ膜がエッチャントの浸入を防ぐバリア膜として機能する。
さらに、ＴＦＴ基板１では、電極１３（Ａｌ合金膜）とドレイン電極７Ｄ（Ｃｕ膜）又は第２の膜１０ｂ（Ｃｕ膜）との間には、第３の膜１０ｃ（ＣｕＭｎ合金膜）が挿入されている。つまり、Ａｌ合金膜とＣｕ膜との間にＣｕＭｎ膜が挿入されている。これにより、Ａｌ合金とＣｕとが接触することで生じるＡｌ合金とＣｕとの相互拡散を抑制することができるので、図１０Ａに示すように、コンタクト不良の発生を抑制することができる。図１０Ａは、図４における破線で囲まれる領域Ａの断面ＳＥＭ像である。
実際に、コンタクト不良の発生個数を調べると、図１０Ｂに示すように、焼成前でも焼成後であっても、１ロット当たりのＣＷ欠陥は数十個程度であった。したがって、有機ＥＬ表示装置における滅点不良を軽減することができる。
なお、本実施の形態では、端子１２（Ａｌ合金膜）と延設配線７Ｌ（Ｃｕ膜）又は第２の膜９ｂ（Ｃｕ膜）との間にも第３の膜９ｃ（ＣｕＭｎ合金膜）が挿入されている。したがって、端子１２についてもコンタクト不良の発生を抑制することができる。
以上、本実施の形態に係るＴＦＴ基板１によれば、ソース電極７Ｓ及びドレイン電極７Ｄの材料としてＣｕを用いたとしても、所望の性能を有するＴＦＴ基板を実現することができる。
（変形例等）
以上、薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び有機ＥＬ表示装置について、実施の形態に基づいて説明したが、本発明は、上記実施の形態に限定されるものではない。
例えば、上記実施の形態において、薄膜トランジスタは、ボトムゲート型としたが、トップゲート型としても構わない。
また、上記実施の形態において、薄膜トランジスタは、チャネルエッチングストッパー型（チャネル保護型）としたが、チャネルエッチング型としても構わない。つまり、上記実施の形態において、絶縁層６は形成しなくてもよい。
また、上記実施の形態では、薄膜トランジスタ基板を用いた表示装置として有機ＥＬ表示装置について説明したが、上記実施の形態における薄膜トランジスタ基板は、液晶表示装置等、アクティブマトリクス基板が用いられる他の表示装置にも適用することもできる。
また、以上説明した有機ＥＬ表示装置等の表示装置（表示パネル）については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話等、表示パネルを有するあらゆる電子機器に適用することができる。特に、大画面及び高精細の表示装置に適している。
その他、各実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
ここに開示された技術は、酸化物半導体を用いた薄膜トランジスタ基板及びその製造方法、並びに、薄膜トランジスタ基板を用いた有機ＥＬ表示装置等の表示装置等において広く利用することができる。
１、１Ａ ＴＦＴ基板
２ 基板
３、Ｇ１、Ｇ２ ゲート電極
４ ゲート絶縁膜
５ 酸化物半導体層
６、８、１１ 絶縁層
７Ｓ、Ｓ１、Ｓ２ ソース電極
７Ｄ、Ｄ１、Ｄ２ ドレイン電極
７Ｌ 延設配線
９ 第１配線
９ａ、１０ａ、Ｆ１ 第１の膜
９ｂ、１０ｂ、Ｆ２ 第２の膜
９ｃ、１０ｃ、Ｆ３ 第３の膜
９Ｓ スリット部
１０ 第２配線
１２、１２Ａ 端子
１３ 電極
１００ 有機ＥＬ表示装置
１１０ 画素
１１０Ｒ、１１０Ｇ、１１０Ｂ サブ画素
１１１ バンク
１２０ 画素回路
１３０ 有機ＥＬ素子
１３１ 陽極
１３２ ＥＬ層
１３３ 陰極
１４０ ゲート配線
１５０ ソース配線
１６０ 電源配線
ＳｗＴｒ、ＤｒＴｒ 薄膜トランジスタ
Ｃ キャパシタ
ＭＬ１ 第１金属層
ＭＬ２ 第２金属層
ＭＬ３ 第３金属層
ＣＨ１、ＣＨ１’、ＣＨ２、ＣＨ２’、ＣＨ３、ＣＨ３’ コンタクトホール

Claims (11)

  1. 酸化物半導体層とソース電極及びドレイン電極とを含む薄膜トランジスタを有する薄膜トランジスタ基板であって、
    前記ソース電極及び前記ドレイン電極が形成された層よりも上層に形成され、かつ、前記ソース電極及び前記ドレイン電極の少なくとも一方に接続された第１配線と、
    前記第１配線が形成された層よりも上層に形成され、かつ、前記第１配線に接続された端子とを有し、
    前記ソース電極及び前記ドレイン電極のうち前記第１配線に接続された方は、銅を含み、
    前記第１配線は、透明導電膜と銅膜と銅マンガン合金膜とが下から上にこの順序で積層された積層膜であり、
    前記端子は、アルミニウム合金からなる
    薄膜トランジスタ基板。
  2. さらに、前記端子が形成された層と同じ層に形成された電極を有し、
    前記電極の材料は、前記端子の材料と同じである
    請求項１に記載の薄膜トランジスタ基板。
  3. 前記電極は、有機ＥＬ素子の陽極である
    請求項２に記載の薄膜トランジスタ基板。
  4. 前記第１配線が形成された層と同じ層に形成され、かつ、前記電極に接続された第２配線を有し、
    前記第２配線は、前記第１配線と同じ構造の積層膜である
    請求項２又は３に記載の薄膜トランジスタ基板。
  5. 前記透明導電膜は、酸化インジウムスズ膜である
    請求項１〜４のいずれか１項に記載の薄膜トランジスタ基板。
  6. 前記薄膜トランジスタは、ゲート電極を有し、
    前記ゲート電極は、第１の層に形成されており、
    前記ソース電極及び前記ドレイン電極は、前記第１の層よりも上層の第２の層に形成され、
    前記第１配線は、前記第２の層よりも上層の第３の層に形成されている
    請求項１〜５のいずれか１項に記載の薄膜トランジスタ基板。
  7. 前記第１配線は、前記銅膜及び前記銅マンガン合金膜が切断されたスリット部を有する
    請求項１〜５のいずれか１項に記載の薄膜トランジスタ基板。
  8. 前記酸化物半導体層は、透明アモルファス酸化物半導体である
    請求項１〜７のいずれか１項に記載の薄膜トランジスタ基板。
  9. 請求項１〜８のいずれか１項に記載の薄膜トランジスタ基板と、
    前記薄膜トランジスタ基板の上に形成された有機ＥＬ素子とを備える
    有機ＥＬ表示装置。
  10. 酸化物半導体層を形成する工程と、
    前記酸化物半導体に接続されるソース電極及びドレイン電極を形成する工程と、
    前記ソース電極及び前記ドレイン電極が形成された層よりも上層に、前記ソース電極及び前記ドレイン電極の少なくとも一方に接続された第１配線を形成する工程と、
    前記第１配線が形成された層よりも上層に、前記第１配線に接続された端子を形成する工程とを含み、
    前記ソース電極及び前記ドレイン電極のうち前記第１配線に接続された方は、銅を含み、
    前記端子は、アルミニウム合金からなり、
    前記第１配線を形成する工程は、透明導電膜を形成する工程と、前記透明導電膜の上に銅膜を形成する工程と、前記銅膜の上に銅マンガン合金膜を形成する工程とを含む
    薄膜トランジスタ基板の製造方法。
  11. 前記第１配線を形成する工程は、さらに、前記透明導電膜と前記銅膜と前記銅マンガン合金膜とを形成した後に、前記銅マンガン合金膜及び前記銅膜をエッチングによりパターニングする工程と、続いて、前記透明導電膜をエッチングによりパターニングする工程とを含む
    請求項１０に記載の薄膜トランジスタ基板の製造方法。
JP2015552288A 2013-12-10 2014-08-20 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 Active JP6019507B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013255510 2013-12-10
JP2013255510 2013-12-10
PCT/JP2014/004243 WO2015087466A1 (ja) 2013-12-10 2014-08-20 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法

Publications (2)

Publication Number Publication Date
JP6019507B2 true JP6019507B2 (ja) 2016-11-02
JPWO2015087466A1 JPWO2015087466A1 (ja) 2017-03-16

Family

ID=53370805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015552288A Active JP6019507B2 (ja) 2013-12-10 2014-08-20 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法

Country Status (3)

Country Link
US (1) US20160336386A1 (ja)
JP (1) JP6019507B2 (ja)
WO (1) WO2015087466A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7248907B2 (ja) 2019-08-14 2023-03-30 富士通株式会社 最適化装置および最適化装置の制御方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025147A (ja) * 2014-07-17 2016-02-08 ソニー株式会社 電子デバイスおよびその製造方法、並びに電子機器
KR20160116618A (ko) * 2015-03-30 2016-10-10 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR102375192B1 (ko) * 2015-07-03 2022-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치
US9786856B2 (en) * 2015-08-20 2017-10-10 Dpix, Llc Method of manufacturing an image sensor device
KR102606279B1 (ko) 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
CN109891483A (zh) * 2016-10-19 2019-06-14 夏普株式会社 有源矩阵基板及其制造方法
CN111972043B (zh) * 2018-03-29 2023-08-01 夏普株式会社 显示装置及其制造方法
US20220199657A1 (en) * 2019-04-17 2022-06-23 Sharp Kabushiki Kaisha Display device
KR102662726B1 (ko) * 2019-06-19 2024-05-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196371A (ja) * 2000-01-12 2001-07-19 Furontekku:Kk 銅配線基板及びその製造方法並びに液晶表示装置
JP2001244466A (ja) * 2000-02-29 2001-09-07 Sharp Corp 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
JP2002050627A (ja) * 2000-05-25 2002-02-15 Sharp Corp 金属配線およびそれを用いたアクティブマトリクス基板
JP2008282887A (ja) * 2007-05-09 2008-11-20 Tohoku Univ 液晶表示装置及びその製造方法
US20120044434A1 (en) * 2010-08-19 2012-02-23 Samsung Electronics Co., Ltd. Display substrate and fabricating method thereof
JP2013067857A (ja) * 2011-09-09 2013-04-18 Hitachi Cable Ltd Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた薄膜トランジスタ配線及び薄膜トランジスタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
US6833883B2 (en) * 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
US8168532B2 (en) * 2007-11-14 2012-05-01 Fujitsu Limited Method of manufacturing a multilayer interconnection structure in a semiconductor device
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101659935B1 (ko) * 2008-12-01 2016-09-27 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
CN102439705B (zh) * 2009-02-20 2015-04-01 汉高知识产权及控股有限公司 电极的连接方法和其中使用的连接组合物
US8871590B2 (en) * 2009-12-31 2014-10-28 Lg Display Co., Ltd. Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
WO2012144165A1 (ja) * 2011-04-18 2012-10-26 シャープ株式会社 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
KR20130050829A (ko) * 2011-11-08 2013-05-16 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
KR102047004B1 (ko) * 2013-02-14 2019-11-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196371A (ja) * 2000-01-12 2001-07-19 Furontekku:Kk 銅配線基板及びその製造方法並びに液晶表示装置
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
JP2001244466A (ja) * 2000-02-29 2001-09-07 Sharp Corp 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
JP2002050627A (ja) * 2000-05-25 2002-02-15 Sharp Corp 金属配線およびそれを用いたアクティブマトリクス基板
JP2008282887A (ja) * 2007-05-09 2008-11-20 Tohoku Univ 液晶表示装置及びその製造方法
US20120044434A1 (en) * 2010-08-19 2012-02-23 Samsung Electronics Co., Ltd. Display substrate and fabricating method thereof
JP2013067857A (ja) * 2011-09-09 2013-04-18 Hitachi Cable Ltd Ｃｕ−Ｍｎ合金スパッタリングターゲット材、それを用いた薄膜トランジスタ配線及び薄膜トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7248907B2 (ja) 2019-08-14 2023-03-30 富士通株式会社 最適化装置および最適化装置の制御方法

Also Published As

Publication number Publication date
JPWO2015087466A1 (ja) 2017-03-16
US20160336386A1 (en) 2016-11-17
WO2015087466A1 (ja) 2015-06-18

Similar Documents

Publication Publication Date Title
JP6019507B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
CN108155299B (zh) 有机发光显示器件
TWI412137B (zh) 薄膜電晶體及顯示單元
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
KR102248641B1 (ko) 유기전계 발광소자
WO2015029286A1 (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
JP5948427B2 (ja) 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法
WO2016047440A1 (ja) 表示装置およびその製造方法、ならびに電子機器
KR20150041511A (ko) 표시 장치 및 그 제조 방법
JP5825812B2 (ja) 表示装置の製造方法
KR102082366B1 (ko) 유기발광다이오드소자 및 이의 제조방법
JP6082912B2 (ja) 薄膜トランジスタ基板の製造方法
CN113345924A (zh) 显示面板及其制作方法和显示装置
TWI621258B (zh) 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法
WO2013187046A1 (ja) 薄膜トランジスタ
WO2022051994A1 (zh) 显示基板及其制备方法、显示装置
JP2021013021A (ja) ディスプレイ装置
KR20220030492A (ko) 표시 장치 및 표시 장치의 제조 방법
WO2020213102A1 (ja) 表示装置
JP6311900B2 (ja) 薄膜トランジスタ基板の製造方法
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법
WO2020188643A1 (ja) 表示装置
WO2019187069A1 (ja) トランジスタおよび表示装置
JP6248265B2 (ja) 薄膜トランジスタ基板の製造方法
KR20240118284A (ko) 유기 발광 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160913

R150 Certificate of patent or registration of utility model

Ref document number: 6019507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250