[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002050627A - 金属配線およびそれを用いたアクティブマトリクス基板 - Google Patents

金属配線およびそれを用いたアクティブマトリクス基板

Info

Publication number
JP2002050627A
JP2002050627A JP2001103337A JP2001103337A JP2002050627A JP 2002050627 A JP2002050627 A JP 2002050627A JP 2001103337 A JP2001103337 A JP 2001103337A JP 2001103337 A JP2001103337 A JP 2001103337A JP 2002050627 A JP2002050627 A JP 2002050627A
Authority
JP
Japan
Prior art keywords
film
plating
metal wiring
wiring
glass substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001103337A
Other languages
English (en)
Other versions
JP3567142B2 (ja
Inventor
Yoshimasa Chikama
義雅 近間
Yoshihiro Izumi
良弘 和泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001103337A priority Critical patent/JP3567142B2/ja
Priority to TW090112238A priority patent/TW503520B/zh
Priority to KR10-2001-0029123A priority patent/KR100396830B1/ko
Priority to CNB011221666A priority patent/CN1222042C/zh
Priority to US09/866,121 priority patent/US6518676B2/en
Publication of JP2002050627A publication Critical patent/JP2002050627A/ja
Application granted granted Critical
Publication of JP3567142B2 publication Critical patent/JP3567142B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/46Connecting or feeding means, e.g. leading-in conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 断切れや膜残りを防止できる金属配線および
それを用いたアクティブマトリクス基板を提供する。 【解決手段】 ガラス基板11上に配線用の下地パター
ン膜12を形成し、その下地パターン膜12上に選択的
にめっきを施することによりめっき膜13を形成する。
上記めっき膜13の両縁部のガラス基板11表面に対す
るテーパー角αを0<α≦90°とする。上記めっき膜
13上に新たな金属配線を断線することなく形成できる
と共に、めっき膜13上に新たな膜を膜残りなくパター
ニングできる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、液晶表示装置
(LCD),プラズマ表示装置(PDP),エレクトロクロミ
ック表示装置(ECD),エレクトロルミネッセント表示
装置(ELD)等のフラットパネルディスプレイ、セラミ
ック基板を用いたプリント配線基板、およびその他各種
の分野で用いられる金属配線およびその金属配線を用い
たアクティブマトリクス基板に関する。
【0002】
【従来の技術】液晶表示装置(LCD)に代表されるフラ
ットパネルディスプレイは、通常一対の基板の間に液晶
または放電ガス等の表示材料を挟んで保持し、この表示
材料に電圧を印加することにより表示を行う。このと
き、少なくとも一方の基板に導電材料からなる電気配線
を配列している。
【0003】例えば、アクティブマトリクス駆動型ディ
スプレイの場合、表示材料を挟んで保持する一対の基板
のうち、一方の基板(アクティブマトリクス基板)上に
は、ゲート電極とデータ電極をマトリクス状に配設する
と共に、そのゲート電極,データ電極の交差部毎に薄膜
トランジスタ(TFT)と画素電極を配設している。通
常、このゲート電極やデータ電極は、Ta,AlまたはMo
等の金属材料から形成されており、スパッタ法等のドラ
イ成膜法によって成膜されている。
【0004】ところで、このようなフラットパネルディ
スプレイにおいて、大面積化,高精細化を図ろうとした
場合、駆動周波数が高まるとともに、電気配線の抵抗や
寄生容量が増大することから、駆動信号の遅延が大きな
問題となってくる。
【0005】そこで、この駆動信号の遅延問題を解決す
るために、従来の配線材料であるAl(バルク抵抗率2.
7μΩ・cm)、α−Ta(バルク抵抗率13.1μΩ・c
m)、Mo(バルク抵抗率5.8μΩ・cm)の代わりに、
より電気抵抗の低いCu(バルク抵抗率1.7μΩ・cm)
を配線材料に用いる試みがなされている。例えば、文献
「Low Resistance Copper Adress Line for TFT‐LCD」
(Japan Display ’89p.498‐501)において、ゲート電極
材料にCuを用いたTFT−LCDの検討結果が開示さ
れている。この文献によれば、スパッタ法で成膜したC
u膜は、下地ガラス基板との密着性が悪いため、下地に
Ta等の金属膜を介在させることで密着性の向上を図る
必要があることが明記されている。
【0006】しかしながら、上述の文献で示された配線
構造の場合、Cu膜とTa等の下地金属膜に対して、個別
のドライ成膜工程やエッチングプロセスが必要となり、
プロセスが増加してコストアップになるという問題があ
る。
【0007】そこで、特開平4−232922号公報に
おいては、ITO(錫添加酸化インジウム)等からなる透
明電極を下地膜に使用し、上記下地膜上にCu等の金属
膜をめっき技術によって成膜する方法が提案されてい
る。この技術によれば、めっき金属はITO膜上にのみ
選択的に成膜することができるため、パターニングプロ
セスは透明電極のITO膜だけでよく、Cu配線を大面
積でも効率よく成膜できる効果が記載されている。ま
た、ITOと密着性のよいNi等の金属膜をITOとCu
の間に介在させる構造についても記載されている。
【0008】また、特開平10−321622号公報で
は、下地金属上に逆テーパーのレジストを形成し、その
上に電気めっきを行うことで順テーパーの膜を形成する
方法が提案されている。なお、「順テーパー」,「逆テ
ーパー」の定義については、図8に示すように、ガラス
基板111上に形成されためっき膜112の縁部のガラ
ス基板111表面に対するテーパー角θが90°以下の
場合を「順テーパー」とし、図9に示すように、ガラス
基板121上に形成されためっき膜122の縁部のガラ
ス基板121表面に対するテーパー角θが90°を超え
る場合を「逆テーパー」としている。
【0009】
【発明が解決しようとする課題】しかしながら、上記特
開平4−232922号公報のように下地ITO膜上に
めっき技術を用いて金属配線を形成する場合、ガラスと
下地ITO膜との金属膜析出の選択性を持たせるため
(この処理はガラス上に付着した触媒を取るため行われ
ている。このため、下地膜の種類に関係なく行うことが
ほとんどである。ポリイミドなどでも行われている。)
と、下地膜へのめっき膜の密着性を持たせるために、H
F(フッ化水素)系の薬品でめっきの前処理を行う。めっ
きにより金属膜を析出させる場合、また、表面の汚れを
とるためにアルカリ性溶液で脱脂処理を行ったり、Cu
めっきなどのようにアルカリ性のめっき液を使用したり
する場合には、めっき独自の理由により下地パターンの
ない部分のガラス表面がエッチングされてしまう。な
お、ここで述べている「めっき」とは、無電解めっきや
電気めっき等を指す。
【0010】また、めっき膜では、膜の成長にしたがっ
て成長しやすい部分と成長しにくい部分が発生してしま
うことがわかっている。
【0011】このように、下地膜が存在しない部分のガ
ラス表面がエッチングされることがあると共に、膜の成
長速度の違いにより形成された膜のテーパーが逆テーパ
ーになることがある。
【0012】上記めっき膜122が図9に示すような逆
テーパーになると、この金属配線上にさらに他の膜の成
膜やパターニング等を行う場合、成膜時に逆テーパーの
部分がマスクになり配線のエッジ部分に膜が正しく成膜
されないためにエッジ部分の膜割れによる断切れが発生
したり、エッチング時にこの金属配線がマスクとなりエ
ッジ部分に膜残りが発生したりするという問題点があ
る。
【0013】また、上記特開平10−321622号公
報のようにレジスト形成→電気めっき→下地エッチング
を行って順テーパーな金属配線を形成する方法では、電
気めっきを用いているために基板(ガラス)が大きい場
合、端から端で大きな膜厚むらが発生してしまう。ま
た、下地をエッチングする際にめっき膜の下まで下地膜
がエッチングされてしまい図10に示すような傘状にな
ってしまう(特にウェットエッチを用いると大きな影響
を受けやすい。ドライエッチングを用いてもウェットエ
ッチングを行う場合よりも程度が軽いが発生する。)。
【0014】そこで、この発明の目的は、下地パターン
膜上にテーパー形状のよいめっき膜を成膜することによ
り、断切れや膜残りを防止できる金属配線およびそれを
用いたアクティブマトリクス基板を提供することにあ
る。
【0015】
【課題を解決するための手段】上記目的を達成するた
め、この発明の金属配線は、ガラス基板上に形成された
配線用の下地パターン膜とその下地パターン膜上に選択
的にめっきを施することにより形成されためっき膜とか
らなる金属配線において、上記めっき膜の両縁部の上記
ガラス基板表面に対するテーパー角αが0<α≦90°
であることを特徴としている。
【0016】上記構成の金属配線によれば、上記下地パ
ターン膜上に選択的にめっきを施することによって形成
された上記めっき膜の両縁部のガラス基板表面に対する
テーパー角αを0<α≦90°にすることによって、そ
の上に他の膜を成膜してパターニングする場合に、上記
めっき膜の両縁部が最低限逆テーパーになっていないの
で、断線や膜残りを防ぐことが可能になる。したがっ
て、この金属配線上に新たな金属配線を形成する場合
に、新たな金属配線を断線なく形成できると共に、この
金属配線上に新たな膜をパターニングする場合に、この
金属配線のエッジ部分のエッチング不良による膜残りの
発生を防ぐことができる。
【0017】なお、下地膜としては、めっき膜が析出す
る膜であればよく、金属、ITOなどの酸化膜、ポリイ
ミドのような有機膜などのいろいろな種類の膜を使用す
ることができる。
【0018】また、一実施形態の金属配線は、上記下地
パターン膜の両縁部の上記ガラス基板表面に対するテー
パー角βが0<β≦90°で、かつ、上記下地パターン
膜のない部分のガラス基板の掘れ量Yが0≦Y≦200
0Åで、かつ、上記めっき膜の厚みXがY≦X≦800
0Åであることを特徴としている。
【0019】めっきとして例えば無電解選択めっきを行
う場合、ガラス基板と下地パターン膜の選択性を持たせ
るため、または下地パターン膜へのめっき膜の密着性を
持たせるため、ガラス基板表面がエッチングされる。こ
のエッチングはウェットエッチであって等方性エッチン
グであるため、ガラスのエッチング量が多くなると、下
地パターン膜の両縁部の下側のガラス領域までエッチン
グされてしまい、両縁部が傘状になってしまう。このよ
うな形状の下地パターン膜上にめっきを行っても、テー
パー形状のよいめっき膜は得られない。また、ガラス基
板の掘れ量の下限に関しては、ガラスの透明性等の問題
から、もし可能ならば掘れ量は0であることが望まし
い。また、上記めっき膜の厚みをあまり厚くしてしまう
と、めっきは基本的に等方性成膜であるために、膜厚が
厚くなるにしたがってめっき膜の両縁部のテーパーが立
ってしまい、最終的にはガラスとの密着部分が逆テーパ
ーになってしまう。また、上記めっき膜の膜厚が一番薄
い場合については、ガラスの掘れ量に対して膜の厚さの
方が薄ければ、ガラスのエッチングされた部分をカバー
することができないため、きれいなテーパー形状を作る
ことができない。このため、膜の厚さは、ガラスの掘れ
量よりも厚いことが必要である。さらに、下地パターン
膜の両縁部のガラス基板に対するテーパー角が90°以
上の逆テーパーであると、当然、その下地パターン膜上
に形成されるめっき膜も逆テーパーになるため問題とな
る。
【0020】このような理由から、上記実施形態の金属
配線によれば、上記下地パターン膜の両縁部のガラス基
板表面に対するテーパー角βを0<β≦90°とし、下
地パターン膜のない部分のガラス基板の掘れ量Yを0≦
Y≦2000Åとし、めっき膜の厚みXをY≦X≦80
00Åとすることによって、両縁部のテーパーを逆テー
パーにすることなしにテーパー角αが0<α≦90°の
めっき膜を確実に形成できる。
【0021】また、一実施形態の金属配線は、上記下地
パターン膜がITOまたはSnO2からなることを特徴と
している。
【0022】上記実施形態の金属配線によれば、ITO
は、例えばアクティブマトリクス基板の製造プロセスで
使用されている薬品に対して耐薬品性が高く、また、S
nO2は、一般的な薬品に対する耐薬品性が高いので、製
造プロセスヘのマージンを大きくできるという大きな利
点を有する。なお、ITO,SnO2については、スパッ
タ等による乾式成膜のほかに、湿式成膜(ゾルゲル法、
液相成長法、電析法、スプレー法、ケミカルミストデポ
ジション(CMD)等)がある。例えば、湿式成膜のゾル
ゲル法でITO膜またはSnO2膜を成膜する場合、感光
性をもった材料を使用することも可能である。感光性の
材料を使用することでレジストの使用がなくなるため、
低コスト化と工程の短縮化を行うことが可能になる。
【0023】また、この金属配線をアクティブマトリク
ス基板に用いた場合、下地パターン膜として透明導電膜
であるITOまたはSnO2を使用することにより、金属
配線の下地パターン膜と画素電極とを同時に形成し、配
線の部分のみめっきを行うことにより、配線と画素電極
を同時に形成することができる。
【0024】また、一実施形態の金属配線は、上記下地
パターン膜がポリイミドからなることを特徴としてい
る。
【0025】上記実施形態の金属配線によれば、ポリイ
ミド上の銅めっきはプリント基板等で実用化されてお
り、例えばめっき技術として無電解選択めっきを使用す
る場合を考えると、ポリイミドは下地パターン膜として
適しており、他の樹脂を使用する場合と比較しても、ポ
リイミドは次の(1)〜(3)ような点で優れている。
【0026】(1) ポリイミドは、樹脂の中でも耐熱
性,耐薬品性が優れているため、下地樹脂としてポリイ
ミドを使用する場合、後工程での製造方法を幅広く選ぶ
ことが可能になる。例えば、めっき方法として無電解選
択めっきを使用した場合、めっき液は強アルカリまたは
強酸であることが多いので、そのときに耐薬品性が高い
ことは有用である。
【0027】(2) また、ポリイミドは、耐熱性が高い
ことから、他の成膜プロセスのマージンが広くなる。例
えば、通常の液晶のプロセス最高温度は350℃程度で
あるのに対して、ポリイミドの耐熱性は400℃程度
(ポリイミドは通常350℃程度で熱硬化を行い、熱分
解温度は450℃以上であるものが多い)であるため、
ほかの樹脂を使用する場合と異なり、プロセスの低温化
の必要がない。プロセスの変更の必要がないということ
は、それに伴う不良の発生を防ぐことができるので、製
品を製造する上では大きな利点となる。ちなみに他の樹
脂の耐熱温度は、液晶で使用されている通常のレジスト
200℃程度、アクリル系樹脂250℃以下程度であ
る。
【0028】(3) また、ポリイミドとして感光性のあ
るものを使用することにより工程短縮化,低コスト化が
可能になる。
【0029】また、一実施形態の金属配線は、上記めっ
き膜がCu,Au,Ni,Agのいずれか1つを含む単層膜で
あるか、または、Cu,Au,Ni,Agのいずれか1つを含
む単層膜を少なくとも一層含む多層膜であることを特徴
としている。
【0030】上記実施形態の金属配線によれば、Cuは
抵抗率(バルク抵抗率1.7μΩ・cm)が低く、かつ、
エレクトロマイグレーションに対する寿命が長いことか
ら、配線材料としては最適である。また、Agは、金属
の中で最も抵抗が低いことから配線に利用するには大き
な利点となる。また、Auは、耐食性に優れているため
に、表面に酸化膜を形成しない。このことは、この上に
めっき膜を形成するのに大きな利点となる。また、Au
は、Cuには及ばないもののかなり低抵抗なため、電気
めっきを行う場合に下地金属層の低抵抗化の役割も果た
す。さらに、めっきとして無電解選択めっきを使用する
場合、Cu単体では密着性が低い場合でも、密着性のよ
いNiを下地として利用し、その上にCu/Au等を成膜
することにより密着性のよい低抵抗配線を実現すること
ができる。また、このCuの上にNiをめっきにより選択
的に形成することによりバリア層も形成できる。
【0031】また、一実施形態の金属配線は、上記めっ
きが無電解めっきであることを特徴としている。
【0032】上記実施形態の金属配線では、無電解めっ
きであるため、下地が例えばポリイミドのように電気を
通さない材料でも金属配線を形成できる。また、ガラス
が大きくなっても、面内の膜厚均一性がかなりよく、
又、電気を流すこともないため、装置を単純なものにす
ることができる。
【0033】また、この発明のアクティブマトリクス基
板は、上記いずれか1つに記載の金属配線を用いたもの
である。
【0034】上記アクティブマトリクス基板によれば、
配線の交差部分や配線上にパターンを形成する場合が多
く、金属配線の両縁部が逆テーパーになると、膜の断線
や膜残り等の問題点が発生するアクティブマトリクス基
板に、上記金属配線を用いることによって、低歩留りで
信頼性の高いアクティブマトリクス基板を実現できる。
【0035】また、上記一実施形態のアクティブマトリ
クス基板は、上記めっき膜の両縁部の上記ガラス基板表
面に対するテーパー角αが20°≦α≦75°であるこ
とを特徴としている。
【0036】上記実施形態のアクティブマトリクス基板
によれば、上記めっき膜の両縁部のガラス基板表面に対
するテーパー角を20°以上とすることによって、テー
パー角が小さいためにテーパー部分の幅が大きくなりす
ぎて、配線全体がテーパー部分にならないようにでき
る。また、上記めっき膜の両縁部のガラス基板表面に対
するテーパー角度を75°以下にすることによって、段
切れなどの発生を防止できる。
【0037】
【発明の実施の形態】以下、この発明の金属配線および
それを用いたアクティブマトリクス基板を図示の実施の
形態により詳細に説明する。なお、この実施の形態で
は、この発明の「金属配線およびそれを用いたアクティ
ブマトリクス基板」をアクティブマトリクス駆動型LC
Dに適用する場合を想定して説明する。
【0038】(第1実施形態)図1は、この発明の第1実
施形態の金属配線の概略断面図であり、11はガラス基
板、12は上記ガラス基板11上に形成された配線用の
下地パターン膜、13は上記下地パターン膜12上にめ
っきを施すことにより形成されためっき膜である。図1
において、αは金属配線(めっき膜13)の両縁部のテー
パー角、βは下地パターン膜12の両縁部のテーパー
角、Xはめっき膜13の膜厚、Yはガラス掘れ量であ
る。
【0039】上記構成の金属配線では、めっき膜13の
テーパー角αを0<α≦90°とし、下地パターン膜1
2のテーパー角βを0<β≦90°とすると共に、めっ
き膜13の膜厚XをY≦X≦8000Åとし、ガラス基
板11のガラス掘れ量Yを0≦Y≦2000Åとしてい
る。
【0040】また、図2(a),(b)は上記金属配線の製造
方法を示す図である。以下、図2(a),(b)にしたがって
上記金属配線の製造方法を説明する。
【0041】(第1の工程)まず、コーニング社製#17
37ガラス基板11の表面をアルカリや酸または有機溶
剤を用いて脱脂洗浄を行う。このとき超音波を併用する
と、洗浄が効果的に行われる。なお、上記ガラス基板1
1の代わりに、 ガラス、セラミック、表面に絶縁層を備えた半導体
基板や導体基板等の無機基板 PET(テレフタル酸ポリエチレン)、ABS(アク
リロニトリル-ブタジエン-スチレン共重合体)、PC(ポ
リカーボネート)、PES(ポリエーテルスルホン)等の
有機基板やフィルム等でもよい。
【0042】そして、上記ガラス基板11上に下地パタ
ーン膜としてITO膜(またはSnO 2膜)12をスパッタ
により形成する。
【0043】なお、この第1の工程において、ITO
(またはSnO2)は、乾式成膜で作製してもよいが、湿式
成膜(塗布法、ゾルゲル法、液相成長法、電析法、スプ
レー法、ケミカルミストデポジション(CMD)等)を用
いて、下地パターン膜を形成することも可能である。
【0044】また、例えば湿式成膜のゾルゲル法でIT
O膜またはSnO2膜を成膜する場合、感光性をもった材
料を使用することも可能である。感光性の材料を使用す
ることでレジストの使用およびレジストのエッチング工
程がなくなるため、低コスト化と工程の短縮化を行うこ
とが可能になる。
【0045】さらに、下地パターン膜としては、ITO
やSnO2のほかに耐薬品性等を考慮して問題なければ、
透明導電膜のZnOやIn23をパターニングしたもの等
についても使用できる。
【0046】また、ITO,SnO2の代わりにポリイミ
ドのような樹脂により下地パターン膜を形成することも
考えられる。ポリイミドとしては感光性のあるものも使
用でき、感光性のあるものを使用することにより、低コ
スト化,工程短縮化が可能になる等の利点がある。この
ようにポリイミドを使用すると大きな利点があるが、プ
ロセス温度の低温化や薬品の選定等により可であれば、
ポリイミド以外のレジストとして利用されているノボラ
ック樹脂、アクリル系樹脂、プリント配線基板として使
用されているエポキシ系樹脂等でもよい。
【0047】また、下地パターン膜の厚みはこの発明で
は規定していないが、例えばアクティブマトリクス基板
で用いるためには薄いほうがよい。すなわち、下地パタ
ーン膜が薄いほうが全体の金属配線の厚みを薄くできる
ため、ガラス基板上のパターンによる凹凸を少なくでき
るのである。したがって、この第1実施形態では、IT
O膜の厚みを1000Åとした。
【0048】次に、下地ITO膜を露光、現像処理、そ
の後エッチング処理により配線形状にパターニングし
て、下地パーン膜12を形成する。具体的には、まず、
下地ITO膜上にレジスト膜を塗布し、フォトマスクを
用いてレジスト膜の露光を行った後、アルカリ現像によ
りパターニングを行う。その後、そのレジストパターン
を使用してITO膜をエッチングし、最後にレジストを
剥離する。
【0049】露光、現像によりパターニングできる感光
性のある下地パターン膜の場合は、フォト工程のみでパ
ターニングが可能であるため、低コスト化,工程の簡略
化の観点から最適である。
【0050】(第2の工程)次に、上記下地パターン膜1
2上に無電解選択めっきを用いて成膜を行う。
【0051】具体的には、図3に金属配線の製造方法の
工程を示しており、図3にしたがって以下に詳細な説明
を行う。
【0052】なお、各工程(A〜H(Eアニール後は除
く))の間には、処理液を洗い流す水洗いを行っている
が、毎回同じ処理を行うため、工程Aにのみ記載し、他
の工程の水洗い処理は省略する。
【0053】[工程A] まず、基板表面の脱脂洗浄を行
いガラス基板11(図2(b)に示す)表面およびITOか
らなる下地パターン膜12(図2(b)に示す)表面の汚れ
を除去する。この脱脂洗浄には、メルテックス製メルク
リーナーITO−170を使用し、75℃5分処理(超
音波併用)を行う。その後、この液を洗い流すために純
水により、2次水洗まで行う。1次水洗,2次水洗とも
に室温で5分程度の洗浄を行う。
【0054】[工程B] 次に、下地パターン膜12のI
TO中に含まれるSnの活性化と、ITOへのめっき膜
密着力を向上するため、ITOの表面を若干エッチング
するための処理を行う。このエッチング処理には、メル
テックス製のメルプレートコンディショナー478を使
用し、室温で5分間の処理を行う。
【0055】このメルプレートコンディショナー478
中にフッ酸が含まれるため、この工程Bでガラス基板1
1の表面がエッチングされる。このメルプレートコンデ
ィショナー478の濃度を変化させることによりガラス
の掘れ量を変化させることが可能であり、ここでは、ガ
ラスの掘れ量を0〜2000Åになるようにメルプレー
トコンディショナー478の濃度の変更を行う。
【0056】[工程C] 次に、活性化したSnを利用し
て、ITOからなる下地パターン膜12(図2(b)に示
す)上にPd触媒を付着させる。このため、メルテックス
製のエンプレートアクチベーター440で室温で5分間
処理を行う。これによりITOからなる下地パターン膜
12の表面部分にのみPd触媒が付着し、選択めっきが
可能になる。
【0057】なお、この工程Cでは、無電解めっき触媒
としてPdを用いたが、PdのほかにAg、Pt、Zn、C
u、Ni等の金属を用いてもよいし、それらの合金、また
はその金属化合物を用いてもよく、さらにその金属と他
の金属とをある割合で合金化した合金等を用いてもよ
い。
【0058】[工程D] 次に、無電解Niめっき液に浸
すことによりNi被膜をITOからなる下地パターン膜
12上に選択的に成膜を行う。これは、上記Pd触媒を
核にしてNiが成長するためである。この無電解メッキ
は、メルテックス製のメルプレートNi−867により
70℃で処理を行う。無電解メッキ処理時間を変更する
ことにより任意の膜厚で成膜することができ、3〜5分
程度の処理を行う。
【0059】[工程E] 次に、無電解Niめっき膜とI
TO膜(下地パターン膜12)との密着性向上のために、
アニール処理を行う。この工程Eでは、アニール処理を
行う方がより密着力が向上するためにこの処理を行って
いるが、必要ない場合は省いてもよい。
【0060】[工程F] 次に、工程Eのアニール処理を
大気中で行っているために洗浄の意味で再度脱脂処理を
行う。なお、アニール処理を行わない場合には、この工
程を省くことも可能である。
【0061】[工程G] 次に、Ni表面をAuにより置換
して成膜を行う置換めっきを行う。この置換めっきは、
メルテックス製メルプレートAU−601を使用し、9
0℃で処理を行う。Auは耐食性が高く、表面酸化しに
くいため、次のCuめっきをしやすくするためにめっき
を行っている。
【0062】また、Auめっき膜の厚さは、この上の膜
を電気めっきで形成する場合には、下地金属膜の低抵抗
化の必要性から0.01〜0.1μm程度がよく、この上
の膜を無電解めっきで形成する場合には、表面をある程
度覆っていればよいので、さらに薄膜にしてもよい。な
お、Auは高価であるため、厚膜化するとコストアップ
につながるためにできるだけ薄い方が好ましい。
【0063】また、作業環境面への影響等から、無電解
めっき液はシアン系よりも非シアン系のめっき液のほう
がより好ましい。
【0064】[工程H] 次に、基板を無電解Cuめっき
液に浸すことによりAu/Ni/ITO膜上に選択的にC
uめっきを行う。このCuめっき処理には、メルプレート
Cu−390を使用し、25℃で処理を行う。このCu膜
も処理時間により任意に膜厚の変更が可能である。な
お、この工程Hでは、めっき液としてホルムアルデヒド
等を使用したが、環境への影響を考えると、これらの薬
品を使用しないめっき液のほうがより好ましい。また、
この工程Hでは、無電解Cuめっきを採用したが、より
低抵抗な膜が成膜できる電気Cuめっきを使用してもよ
い(一般的に無電解めっき膜の方が電解めっき膜よりも
抵抗が高い)。
【0065】このようにして、ITOからなる下地パタ
ーン膜12上にめっき膜13としてCu/Au/Niの多
層膜を形成する。
【0066】次に、この金属配線のテーパー角の条件を
導き出した実験について述べる。
【0067】まず、テーパー形状を気にすることなく金
属配線を形成し、アクティブマトリクス基板を製造し
た。そうすると、逆テーパーになっていたものについて
は前にも述べたように、まず次の膜を成膜するときに、
金属配線の両縁部の逆テーパーの部分が影になりうまく
成膜することができず、断線の発生が多くなると共に、
膜のパターニングに用いられるドライエッチが異方性エ
ッチングであるため、逆テーパーになっている影の縁部
がエッチングされずに膜残りが発生した。
【0068】これに対して金属配線の両縁部のテーパー
角が90°以下のものは、断線や膜残りともに発生して
いなかった。
【0069】そこで、テーパー形状が90°以下になる
条件について次のような検討を行った。表1は、上記の
金属配線の製造方法に従い、ガラスエッチング量(ガラ
ス掘れ量Y)とめっき膜厚(めっき膜厚X)をパラメータ
ーとして各種形状の金属配線を形成したときのテーパー
形状を確認した実験結果である。
【表1】
【0070】表1の実験結果より、ガラス掘れ量Yが約
0Åのときを見てみると、8000Åを超えたときに逆
テーパーになることが確認された。これは、めっき膜の
成長速度が違うため、ある程度の膜厚を超えると、ガラ
スと密着部分が逆テーパーになってしまうためである。
【0071】次に、ガラス掘れ量Yが2000Åを超え
たときに逆テーパーになる現象が観察された。ガラス掘
れ量Yが2000Åを超えると、下地パターン膜の下側
のガラス領域がエッチングされてしまい大きな傘状にな
ってしまうことがわかっている。この傘の大きさがある
程度以上(ガラスの掘れ量が1000Å程度の傘であれ
ばテーパー形状よくめっき可能)を超えると、テーパー
形状がよくない。
【0072】最後に、めっき膜厚Xの薄い場合の条件に
ついては、ガラス掘れ量Yに対してめっき膜厚Xが薄い
場合に逆テーパーになることが確認された。これはガラ
ス掘れ量Yよりも膜が薄い場合、下地パターンに沿って
成膜されるというめっきの特徴から当然である。
【0073】これらの結果より、ガラスの掘れ量Yが0
≦Y≦2000Å、めっき膜の厚みXがY≦X≦800
0Åのときに金属配線のテーパー角αが0<α≦90°
になることが確認できた。
【0074】図5,図6は上記金属配線の製造方法によ
り作成した金属配線の断面の代表的なSEM(走査型電
子顕微鏡)観察結果を示している(物件提出書により参考
資料として図5,図6のSEM観察結果の写真の写しを
提出)。図5(a)に示すように、ガラス掘れ量約750
Å、めっき膜厚2250Åの条件でテーパー角αが90
°以下となり、図5(b)に示すように、ガラス掘れ量約
5500Å、めっき膜厚約1800Åの条件でテーパー
角αが90°以下となり、図6(a)に示すように、ガラ
ス掘れ量約10000Å、めっき膜厚約2250Åの条
件でテーパー角αが90°を越え、図6(b)に示すよう
に、ガラス掘れ量約4500Å、めっき膜厚約2100
Åの条件でテーパー角αが90°を越えた。
【0075】なお、この第1実施形態では、Cu/Au/
Ni/ITOの積層構造を用いて説明したが、Cu/Ni
/ITO、Cu/ITO、Ni/ITO、Ni/Cu/IT
O等いろいろな膜構造が考えられる。
【0076】したがって、金属配線上に新たな金属配線
を形成する場合に、この金属配線の両縁部のテーパー形
状により新たな金属配線を断線なく形成することが可能
になる。また、この金属配線上に新たな膜をパターニン
グする場合には、この金属配線の両縁部のテーパー形状
によりエッチング不良による膜残りの発生を防ぐことが
可能になる。なお、この第1実施形態では、金属配線の
めっき膜の両縁部のガラス基板表面に対するテーパー角
αを0<α≦90°としたが、めっき膜の両縁部のテー
パー角αの最大値を90°とした理由は、図4(b)に示
すように、ガラス基板43上に形成されためっき膜44
上に新たな膜を成膜してパターニングする場合に、最低
限逆テーパーになっていなければ、断線や膜残りを防ぐ
ことが可能であるからである。また、テーパー角αを0
°より大きい角とした理由は、図4(a)に示すように、
ガラス基板41上に形成されためっき膜42の両縁部が
限りなく0に近いテーパー角以上あれば、断線や膜残り
を防ぐことが可能になるためである。
【0077】また、上記下地パターン膜12の両縁部の
ガラス基板11表面に対するテーパー角βが0<β≦9
0°で、かつ、下地パターン膜12のない部分のガラス
基板11の掘れ量Yが0≦Y≦2000Åで、かつ、め
っき膜13の厚みXがY≦X≦8000Åである構造に
することにより、両縁部のテーパーを逆テーパーにする
ことなしにテーパー角αが0<α≦90°のめっき膜1
3を確実に形成することができる。
【0078】また、アクティブマトリクス基板の製造プ
ロセスで使用されている薬品に対して耐薬品性が高いI
TOや、一般的な薬品に対する耐薬品性が高いSnO2
下地パターン膜に用いることによって、製造プロセスヘ
のマージンを大きくすることができる。また、ITO膜
またはSnO2膜を湿式成膜のゾルゲル法で成膜する場
合、感光性をもった材料を使用することによって、レジ
ストの使用がなくなるため、低コスト化と工程の短縮化
を行うことができる。さらに、この金属配線をアクティ
ブマトリクス基板に用いたとき、下地パターン膜として
透明導電膜であるITOまたはSnO2を使用することに
より、金属配線の下地パターン膜と画素電極とを同時に
形成し、配線の部分のみめっきを行うことにより、配線
と画素電極を同時に形成することができる。
【0079】また、めっき技術として無電解選択めっき
を使用する場合、下地パターン膜として耐熱性,耐薬品
性が優れているポリイミドを用いることによって、後工
程での製造方法を幅広く選ぶことが可能になる。また、
ポリイミドは、耐熱性が高いことから、他の成膜プロセ
スのマージンが広くなると共に、プロセスの低温化の必
要がなく、低温化に伴う不良の発生を防ぐことができ
る。さらに、感光性のあるポリイミドを使用することに
よって、工程短縮化,低コスト化が可能になる。
【0080】また、Cu/Au/Niの多層膜であるめっ
き膜13では、密着性のよいNiを下地として利用し、
その上に耐食性に優れ表面に酸化膜を形成しないAuを
成膜し、さらにその上に抵抗率(バルク抵抗率1.7μΩ
・cm)が低く、かつ、エレクトロマイグレーションに
対する寿命が長いCuを成膜することにより、密着性が
よく信頼性の高い低抵抗な金属配線を実現することがで
きる。
【0081】アクティブマトリックス基板としてこの金
属配線を用いる場合は、配線幅が10μm、配線膜厚が
5000Å、テーパー角が30°とすると、テーパー部
分の幅は左右合わせて2μmとなる。このようにして考
えると、あまりにテーパー角が小さいとテーパー部分の
幅が大きくなりすぎて配線全体がテーパー部分になりか
ねないため、角度の小さいほうは20°以上が望まし
い。また、テーパー角度が大きい方について考えると、
段切れなどの発生可能性の観点から75°以下程度が望
ましい。このためアクティブマトリックス基板にこの金
属配線を用いる場合には、テーパー角αは20°≦α≦
75°であることが望ましい。
【0082】(第2実施形態)図7はこの発明の第2実施
形態の金属配線を用いたアクティブマトリクス基板の薄
膜トランジスタおよびその周辺部の断面図を示してお
り、第1実施形態により得られた金属配線を採用してい
る。
【0083】図7に示すように、ガラス基板100上
に、ゲート配線101と、そのゲート配線101に連な
るゲート電極102と、補助容量用電極103とを形成
している。上記ゲート配線101は、下地パターン膜と
して形成されたITO膜101A(厚み1000Å)と、
そのITO膜101A上にめっき膜として形成されたC
u/Au/Ni膜101B(全体の厚み2000Å)とから
なる。同様に、ゲート電極102,補助容量用電極10
3も、下地パターン膜であるITO膜とめっき膜である
Cu/Au/Ni膜からなる。
【0084】上記ゲート配線101,ゲート電極102,
補助容量用電極103が形成された基板全面に、SiNx
からなるゲート絶縁膜104をCVD(化学気相成長)法
により形成しており、さらにゲート電極102に対応す
るゲート絶縁膜104上には、チャネル部105として
のa−Si膜、コンタクト層106としてのn+型のa
−Si膜、Mo等からなるソース電極107、ドレイン電
極108を形成して、TFTを構成している。さらに、
ドレイン電極108に接続されたITOからなる画素電
極109と、SiNxからなる絶縁保護膜110とを形成
している。上記画素電極109と補助容量用電極103
とでゲート絶縁膜104を挟んで、補助容量を構成して
いる。
【0085】こうして得られたTFTは、断線やパター
ン不良等のないものが作製でき、この発明の金属配線が
アクティブマトリクス基板に適用できることが確認され
た。したがって、この発明の金属配線をアクティブマト
リクス基板に用いることによって、断線や膜残りのない
低歩留りで信頼性の高いアクティブマトリクス基板を実
現することができる。
【0086】上記第2実施形態では、逆スタガ構造のT
FTを有するアクティブマトリクス基板について説明し
たが、スタガ構造のTFTを有するアクティブマトリク
ス基板この発明を適用してもよい。
【0087】
【発明の効果】以上より明らかなように、この発明の金
属配線は、ガラス基板上に形成された配線用の下地パタ
ーン膜とその下地パターン膜上に選択的にめっきを施す
ることにより形成されためっき膜とからなる金属配線に
おいて、上記めっき膜の両縁部の上記ガラス基板表面に
対するテーパー角αが0<α≦90°であるので、この
金属配線上に新たな金属配線を断線なく形成することが
できると共に、この金属配線上に新たな膜をパターニン
グする場合にエッチング不良による膜残りの発生を防ぐ
ことができる。
【0088】また、上記金属配線は、上記下地パターン
膜の両縁部の上記ガラス基板表面に対するテーパー角β
が0<β≦90°で、かつ、上記下地パターン膜のない
部分のガラス基板の掘れ量Yが0≦Y≦2000Åで、
かつ、上記めっき膜の厚みXがY≦X≦8000Åであ
るので、逆テーパーにすることなしにテーパー角αが0
<α≦90°のめっき膜を確実に形成できる。
【0089】また、上記金属配線によれば、アクティブ
マトリクス基板の製造プロセスで使用されている薬品に
対して耐薬品性が高いITOや、一般的な薬品に対する
耐薬品性が高いSnO2により下地パターン膜を形成する
ことによって、製造プロセスヘのマージンを大きくする
ことができると共に、例湿式成膜のゾルゲル法でITO
やSnO2を成膜する場合に、感光性をもった材料を使用
することでレジストの使用がなくなるため、低コスト化
と工程短縮化を行うことができる。
【0090】また、上記金属配線を用いたアクティブマ
トリクス基板において、下地パターン膜として透明導電
膜であるITOやSnO2を使用することにより、金属配
線の下地パターン膜と画素電極とを同時に形成し、配線
の部分のみめっきを行うことにより、配線と画素電極を
同時に形成することができる。
【0091】また、上記金属配線によれば、ポリイミド
により下地パターン膜を形成することによって、無電解
選択めっきを使用できると共に、耐熱性、耐薬品性が優
れているために後工程での製造方法を幅広く選ぶことが
できる。また、ポリイミドの耐熱性が高いことから他の
成膜プロセスのマージンが広くなるから、プロセスの変
更の必要がなく、プロセス変更に伴う不良の発生を防ぐ
ことができる。また、ポリイミドとして感光性のあるも
のを使用することにより、工程短縮化と低コスト化が可
能となる。
【0092】また、上記金属配線のめっき膜にCuを用
いることによって、Cuは抵抗率が低く、エレクトロマ
イグレーションに対する寿命が長くなると共に、金属配
線のめつき膜にAuを用いることによって、耐食性に優
れ表面に酸化膜を形成しないので、そのAu膜の上にめ
っき技術により膜を形成するのに有利となる。また、め
っきとして無電解選択めっきを使用する場合に密着性の
よいNiを下地として利用し、その上にCu/Au等を成
膜することにより密着性が向上する。また、Cu,Au,N
iのいずれか1つを含む単層膜を少なくとも一層含む多
層膜をめっき膜とすることによって、特にCu/Au/N
iの多層膜をめっき膜として下地パターン膜上に形成す
ることによって、密着性のよい低抵抗な金属配線を実現
することができる。また、このCuの上にNiを形成する
ことでCuのバリア層を形成することができる。
【0093】また、めっきに無電解めっきを用いること
により下地が例えばポリイミドのように電気を通さない
材料でも金属配線を形成でき、ガラスが大きくなっても
面内の膜厚均一性がかなりよく、又、電気を流すことも
ないため、装置を単純なものにすることができる。
【0094】また、この発明のアクティブマトリクス基
板によれば、上記金属配線を用いたアクティブマトリク
ス基板であるので、配線の交差部分や配線上にパターン
を形成する場合に逆テーパーによる膜の断線や膜残りを
防いで、低歩留りでかつ信頼性の高い大面積化,高精細
化に対応したアクティブマトリクス基板を実現すること
ができる。
【0095】また、上記めっき膜の両縁部のガラス基板
表面に対するテーパー角を20°≦α≦75°とするこ
とによって、配線全体がテーパー部分にならないように
できると共に、段切れなどの発生を防止することができ
る。
【図面の簡単な説明】
【図1】 図1はこの発明の第1実施形態の金属配線の
概略断面図である。
【図2】 図2(a),(b)は上記金属配線の製造方法を示
す図である。
【図3】 図3は上記金属配線の製造方法の詳細を示す
図である。
【図4】 図4(a) は最小テーパー角を示す図であり、
図4(b)は最大テーパー角を示す図である。
【図5】 図5はテーパー角が90°以下のときのSE
M観察結果を示す図である。
【図6】 図6はテーパー角が90°を越えたときのS
EM観察結果を示す図である。
【図7】 図7はこの発明の第2実施形態の金属配線を
用いたアクティブマトリクス基板の要部の断面図であ
る。
【図8】 図8はテーパー角が90°以下の金属配線を
示す図である。
【図9】 図9はテーパー角が90°超の逆テーパーの
金属配線を示す図である。
【図10】 図10は下地膜が傘状にエッチングされた
状態を示す図である。
【符号の説明】
11…ガラス基板、 12…下地パターン膜、 13…めっき膜、 100…ガラス基板、 101…ゲート配線、 102…ゲート電極、 103…補助容量用電極、 104…ゲート絶縁膜、 105…チャネル部、 106…コンタクト層、 107…ソース電極、 108…ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/43 C23C 18/52 B 29/786 H01L 21/88 A // C23C 18/16 B 18/52 29/62 G 29/78 617J 617K 617L 617M

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 ガラス基板上に形成された配線用の下地
    パターン膜とその下地パターン膜上に選択的にめっきを
    施することにより形成されためっき膜とからなる金属配
    線において、 上記めっき膜の両縁部の上記ガラス基板表面に対するテ
    ーパー角αが0<α≦90°であることを特徴とする金
    属配線。
  2. 【請求項2】 請求項1に記載の金属配線において、 上記下地パターン膜の両縁部の上記ガラス基板表面に対
    するテーパー角βが0<β≦90°で、かつ、上記下地
    パターン膜のない部分のガラス基板の掘れ量Yが0≦Y
    ≦2000Åで、かつ、上記めっき膜の厚みXがY≦X
    ≦8000Åであることを特徴とする金属配線。
  3. 【請求項3】 請求項1または2に記載の金属配線にお
    いて、 上記下地パターン膜がITOまたはSnO2からなること
    を特徴とする金属配線。
  4. 【請求項4】 請求項1または2に記載の金属配線にお
    いて、 上記下地パターン膜がポリイミドからなることを特徴と
    する金属配線。
  5. 【請求項5】 請求項1乃至4のいずれか1つに記載の
    金属配線において、 上記めっき膜がCu,Au,Ni,Agのいずれか1つを含む
    単層膜であるか、または、Cu,Au,Ni,Agのいずれか
    1つを含む単層膜を少なくとも一層含む多層膜であるこ
    とを特徴とする金属配線。
  6. 【請求項6】 請求項1,2または5のいずれか1つに記
    載の金属配線において、 上記めっきが無電解めっきであることを特徴とする金属
    配線。
  7. 【請求項7】 請求項1乃至6のいずれか1つに記載の
    金属配線を用いたことを特徴とするアクティブマトリク
    ス基板。
  8. 【請求項8】 請求項7に記載のアクティブマトリクス
    基板において、 上記めっき膜の両縁部の上記ガラス基板表面に対するテ
    ーパー角αが20°≦α≦75°であることを特徴とす
    るアクティブマトリクス基板。
JP2001103337A 2000-05-25 2001-04-02 金属配線およびそれを用いたアクティブマトリクス基板 Expired - Lifetime JP3567142B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001103337A JP3567142B2 (ja) 2000-05-25 2001-04-02 金属配線およびそれを用いたアクティブマトリクス基板
TW090112238A TW503520B (en) 2000-05-25 2001-05-22 Metal interconnections and active matrix substrate using the same
KR10-2001-0029123A KR100396830B1 (ko) 2000-05-25 2001-05-25 금속 배선 및 금속 배선을 사용한 액티브 매트릭스 기판
CNB011221666A CN1222042C (zh) 2000-05-25 2001-05-25 金属互接件以及采用金属互接件的有源矩阵基底
US09/866,121 US6518676B2 (en) 2000-05-25 2001-05-25 Metal interconnections and active matrix substrate using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000155005 2000-05-25
JP2000-155005 2000-05-25
JP2001103337A JP3567142B2 (ja) 2000-05-25 2001-04-02 金属配線およびそれを用いたアクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JP2002050627A true JP2002050627A (ja) 2002-02-15
JP3567142B2 JP3567142B2 (ja) 2004-09-22

Family

ID=26592611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001103337A Expired - Lifetime JP3567142B2 (ja) 2000-05-25 2001-04-02 金属配線およびそれを用いたアクティブマトリクス基板

Country Status (5)

Country Link
US (1) US6518676B2 (ja)
JP (1) JP3567142B2 (ja)
KR (1) KR100396830B1 (ja)
CN (1) CN1222042C (ja)
TW (1) TW503520B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100750A (ja) * 2001-09-20 2003-04-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006078600A (ja) * 2004-09-07 2006-03-23 Fuji Photo Film Co Ltd 電気光学装置の製造方法
JP2006078599A (ja) * 2004-09-07 2006-03-23 Fuji Photo Film Co Ltd マトリクスアレイ基板、液晶表示装置、pdp用データー電極板、及びpdp
WO2013121585A1 (ja) * 2012-02-17 2013-08-22 パイオニア株式会社 電子デバイスの製造方法及び電子デバイス
JP2014236177A (ja) * 2013-06-05 2014-12-15 日本電信電話株式会社 配線構造とその形成方法
WO2015087466A1 (ja) * 2013-12-10 2015-06-18 株式会社Joled 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP2019014922A (ja) * 2017-07-03 2019-01-31 大日本印刷株式会社 成膜基板、基板、およびそれらの製造方法
US10529587B2 (en) 2016-06-10 2020-01-07 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135168A (ja) * 1999-08-26 2001-05-18 Sharp Corp 金属配線の製造方法
KR100543001B1 (ko) * 2003-09-03 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치
KR20050052029A (ko) * 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
JP4350106B2 (ja) * 2005-06-29 2009-10-21 三星モバイルディスプレイ株式會社 平板表示装置及びその駆動方法
DE102005048774B4 (de) * 2005-10-07 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat, das zumindest bereichsweise an einer Oberfläche mit einer Beschichtung eines Metalls versehen ist, sowie dessen Verwendung
US8952612B1 (en) * 2006-09-15 2015-02-10 Imaging Systems Technology, Inc. Microdischarge display with fluorescent conversion material
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP6497615B2 (ja) * 2015-03-04 2019-04-10 パナソニックIpマネジメント株式会社 実装基板及びそれを用いたledモジュール
CN112542485A (zh) * 2019-09-23 2021-03-23 台湾积体电路制造股份有限公司 显示设备与其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122215A (en) 1976-12-27 1978-10-24 Bell Telephone Laboratories, Incorporated Electroless deposition of nickel on a masked aluminum surface
JPH04232922A (ja) 1990-12-28 1992-08-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
US5370766A (en) 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
US5693983A (en) 1994-04-28 1997-12-02 Xerox Corporation Thin-film structure with conductive molybdenum-chromium line
US6445004B1 (en) 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JPH10321622A (ja) 1997-05-21 1998-12-04 Oki Electric Ind Co Ltd 配線形成方法
US6030877A (en) 1997-10-06 2000-02-29 Industrial Technology Research Institute Electroless gold plating method for forming inductor structures
TW420853B (en) 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
JP3883322B2 (ja) 1999-03-17 2007-02-21 日本碍子株式会社 使用済みイオン交換樹脂の処理方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100750A (ja) * 2001-09-20 2003-04-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006078600A (ja) * 2004-09-07 2006-03-23 Fuji Photo Film Co Ltd 電気光学装置の製造方法
JP2006078599A (ja) * 2004-09-07 2006-03-23 Fuji Photo Film Co Ltd マトリクスアレイ基板、液晶表示装置、pdp用データー電極板、及びpdp
JP4583848B2 (ja) * 2004-09-07 2010-11-17 富士フイルム株式会社 マトリクスアレイ基板の製造方法、マトリクスアレイ基板、液晶表示装置、pdp用データー電極の製造方法、pdp用データー電極、及びpdp
WO2013121585A1 (ja) * 2012-02-17 2013-08-22 パイオニア株式会社 電子デバイスの製造方法及び電子デバイス
JP2014236177A (ja) * 2013-06-05 2014-12-15 日本電信電話株式会社 配線構造とその形成方法
WO2015087466A1 (ja) * 2013-12-10 2015-06-18 株式会社Joled 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP6019507B2 (ja) * 2013-12-10 2016-11-02 株式会社Joled 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
US10529587B2 (en) 2016-06-10 2020-01-07 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
JP2019014922A (ja) * 2017-07-03 2019-01-31 大日本印刷株式会社 成膜基板、基板、およびそれらの製造方法

Also Published As

Publication number Publication date
US6518676B2 (en) 2003-02-11
KR20020014987A (ko) 2002-02-27
US20020003048A1 (en) 2002-01-10
KR100396830B1 (ko) 2003-09-02
CN1326227A (zh) 2001-12-12
TW503520B (en) 2002-09-21
JP3567142B2 (ja) 2004-09-22
CN1222042C (zh) 2005-10-05

Similar Documents

Publication Publication Date Title
JP3567142B2 (ja) 金属配線およびそれを用いたアクティブマトリクス基板
US6897135B2 (en) Method for fabricating metal interconnections
US6319741B1 (en) Method for fabricating metal interconnections and wiring board having the metal interconnections
US5851918A (en) Methods of fabricating liquid crystal display elements and interconnects therefor
CN110462830A (zh) 显示基板及其制备方法、显示面板和显示装置
KR100377440B1 (ko) 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치
EP2863435A1 (en) Array substrate, manufacturing method of same, and display device
JP3480697B2 (ja) Cog型液晶表示装置の製造方法
US6802985B1 (en) Method for fabricating metal wirings
US8829524B2 (en) Thin film transistor array substrate having sandwich structure gate electrode and manufacturing method thereof
JP3447535B2 (ja) 薄膜トランジスタおよびその製造方法
KR20070053472A (ko) 표시기판 및 이의 제조 방법
JPH11233783A (ja) 薄膜トランジスタおよびその製造方法
US8826528B2 (en) Electrical connections for anodized thin film structures
JP4495428B2 (ja) 薄膜トランジスタの形成方法
JPH10307303A (ja) 液晶表示基板、その製造方法および液晶表示装置
JPH01185521A (ja) 表示装置用基板
JPH0990427A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR20070053490A (ko) 표시기판의 제조 방법
KR20050067308A (ko) 배선 형성공정을 개선한 액정표시패널의 제조방법
JPH04283938A (ja) 液晶表示装置の製造方法
JPH05114613A (ja) アクテイブマトリツクス基板およびその製造方法
KR20060066426A (ko) 표시장치의 배선형성 방법
JPH04254824A (ja) 液晶表示装置用アレイ基板
KR20070053487A (ko) 표시기판의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040614

R150 Certificate of patent or registration of utility model

Ref document number: 3567142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term