[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6091124B2 - Imaging device - Google Patents

Imaging device Download PDF

Info

Publication number
JP6091124B2
JP6091124B2 JP2012208263A JP2012208263A JP6091124B2 JP 6091124 B2 JP6091124 B2 JP 6091124B2 JP 2012208263 A JP2012208263 A JP 2012208263A JP 2012208263 A JP2012208263 A JP 2012208263A JP 6091124 B2 JP6091124 B2 JP 6091124B2
Authority
JP
Japan
Prior art keywords
transistor
film
oxide semiconductor
semiconductor film
scintillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012208263A
Other languages
Japanese (ja)
Other versions
JP2014062819A (en
Inventor
小山 潤
潤 小山
池田 隆之
隆之 池田
黒川 義元
義元 黒川
謙次 岡元
謙次 岡元
眞 中村
眞 中村
幹宏 山中
幹宏 山中
慎一郎 東
慎一郎 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012208263A priority Critical patent/JP6091124B2/en
Publication of JP2014062819A publication Critical patent/JP2014062819A/en
Application granted granted Critical
Publication of JP6091124B2 publication Critical patent/JP6091124B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Radiation (AREA)

Description

本発明は、画像撮像装置に関する。特にX線を用いた医療用画像診断装置に関する。   The present invention relates to an image capturing apparatus. In particular, the present invention relates to a medical image diagnostic apparatus using X-rays.

X線を用いた医療用画像診断装置は、広く医療現場で用いられている。従来のX線を用いた医療用画像診断装置を用いた診断では、患者の特定部位(骨、肺など)にX線源からX線を照射し、当該特定部位を透過したX線を写真フィルムなどに投影する。投影後、当該写真フィルムを現像することで、当該特定部位の内部の様子を可視化することができる。   Medical diagnostic imaging apparatuses using X-rays are widely used in the medical field. In diagnosis using a conventional medical image diagnostic apparatus using X-rays, a specific part (bone, lung, etc.) of a patient is irradiated with X-rays from an X-ray source, and the X-rays transmitted through the specific part are photographed. Project to. After the projection, the state of the inside of the specific part can be visualized by developing the photographic film.

上記写真フィルムを用いた方法では、写真フィルムの保管、すなわち、撮像後のデータ保管が煩雑なため、撮像データを電子化する方法が普及し始めている。撮像データを電子化する方法として、輝尽性蛍光体を用いる方法、所謂輝尽法がある。輝尽法では、X線を照射すると光を発する特性(輝尽性)を有する材料でプレートを形成し、患者の特定部位を透過したX線を当該プレートに投影する。X線投影後にスキャナで当該プレートから発せられる光を検出することで撮像データを構成し、電子化する方法(イメージングプレート法)である。   In the method using the photographic film, the storage of the photographic film, that is, the storage of the data after the imaging is complicated, so that the method of digitizing the imaging data is becoming widespread. As a method for digitizing imaging data, there is a method using a stimulable phosphor, a so-called photostimulation method. In the stimulating method, a plate is formed of a material having a property (stimulating property) that emits light when irradiated with X-rays, and X-rays transmitted through a specific part of a patient are projected onto the plate. This is a method (imaging plate method) in which imaging data is constructed and digitized by detecting light emitted from the plate by a scanner after X-ray projection.

上記イメージングプレート法は、撮像データを電子化することは可能であるが、電子化の処理が煩雑となる欠点がある。そこで、近年はフラットパネル検出器(FPD:Flat Panel Detectorの略。)を用いた方法が注目を集めている。フラットパネル検出器は、X線を照射することで電荷もしくは光を生成するシンチレータと、当該電荷もしくは光を検出するセンサを有する素子基板と、から構成される。センサの出力から撮像データを構成することで、撮像データの電子化が可能である。X線を照射することで生成した電荷を直接センサで検出して出力する構成を直接方式という。また、X線を照射することで生成した光を光センサで検出して出力する構成を間接変換方式という。   The imaging plate method can digitize imaging data, but has a drawback that the digitization process becomes complicated. Thus, in recent years, a method using a flat panel detector (abbreviation of FPD: Flat Panel Detector) has attracted attention. The flat panel detector includes a scintillator that generates charges or light by irradiating X-rays, and an element substrate having a sensor that detects the charges or light. By composing the imaging data from the output of the sensor, the imaging data can be digitized. A configuration in which charges generated by irradiating X-rays are directly detected and output by a sensor is called a direct method. A configuration in which light generated by irradiating X-rays is detected by an optical sensor and output is referred to as an indirect conversion method.

この間接変換方式の画像撮像装置の一例であるX線診断装置には、光電変換素子を有するセンサーパネルとシンチレータ層との間にシンチレータ下地層を配置し、センサーパネルとシンチレータ層とを貼り合わせたものがある。シンチレータ下地層は光電変換素子の剛性を保護する機能を有し、シンチレータ下地層を形成する材料としては、例えば、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等が挙げられる(特許文献1参照)。   In the X-ray diagnostic apparatus which is an example of the indirect conversion type image pickup apparatus, a scintillator underlayer is disposed between a sensor panel having a photoelectric conversion element and a scintillator layer, and the sensor panel and the scintillator layer are bonded together. There is something. The scintillator underlayer has a function of protecting the rigidity of the photoelectric conversion element, and examples of the material forming the scintillator underlayer include polyamideimide resin, polyetherimide resin, polyimide resin, epoxy resin, and silicone resin. (See Patent Document 1).

特開2011−191290号公報JP 2011-191290 A

より詳細な画像を取得するために、光を検出するセンサの分解能が高いことが要求される。
本発明の一態様は、分解能の高い画像撮像装置を提供することを目的の一つとする。
In order to acquire a more detailed image, the resolution of the sensor that detects light is required to be high.
An object of one embodiment of the present invention is to provide an image pickup device with high resolution.

上記の課題に鑑み、開示する本発明の一態様は、X線を光に変換するシンチレータとフォトセンサとを有する画像撮像装置(例えばフラットパネル検出器)において、当該フォトセンサと当該シンチレータとの間隔を緻密に一様とすることで、シンチレータで変換された光がフォトセンサに均一に入射することを可能とした分解能の高い画像撮像装置である。   In view of the above problems, an embodiment of the disclosed invention is an image pickup device (e.g., a flat panel detector) including a scintillator that converts X-rays into light and a photosensor, and a distance between the photosensor and the scintillator. Is a high-resolution image pickup device that allows light converted by the scintillator to be uniformly incident on the photosensor.

また、本発明の一態様は、シンチレータとフォトセンサとを有する画像撮像装置において、当該フォトセンサと当該シンチレータとの間にスペーサを設け、微小な間隔を均一に有する構成とした分解能の高い画像撮像装置である。   Another embodiment of the present invention is an image pickup device having a scintillator and a photosensor. A high-resolution image pickup device in which a spacer is provided between the photosensor and the scintillator so that minute intervals are evenly provided. Device.

本発明の一態様は、X線を光に変換するシンチレータと、前記シンチレータで変換された光が入射されるフォトセンサと、前記シンチレータと前記フォトセンサとの間に配置されたスペーサと、を具備することを特徴とする画像撮像装置である。   One aspect of the present invention includes a scintillator that converts X-rays into light, a photosensor that receives light converted by the scintillator, and a spacer that is disposed between the scintillator and the photosensor. An image pickup apparatus characterized by that.

また、上記の本発明の一態様において、前記フォトセンサは複数の画素を有し、前記複数の画素それぞれは、フォトダイオード、第1のトランジスタ、第2のトランジスタ及び第3のトランジスタを有するとよい。   In the above embodiment of the present invention, the photosensor includes a plurality of pixels, and each of the plurality of pixels preferably includes a photodiode, a first transistor, a second transistor, and a third transistor. .

また、上記の本発明の一態様において、前記第1のトランジスタのソース電極またはドレイン電極の一方は、前記フォトダイオードの一方の電極に電気的に接続され、前記第1のトランジスタは、酸化物半導体膜をチャネル形成領域に用いた薄膜トランジスタで形成されるとよい。   In the above embodiment of the present invention, one of a source electrode and a drain electrode of the first transistor is electrically connected to one electrode of the photodiode, and the first transistor is an oxide semiconductor. A thin film transistor in which a film is used for a channel formation region is preferably used.

また、上記の本発明の一態様において、前記第1のトランジスタのソース電極またはドレイン電極の他方は、前記第2のトランジスタのゲート電極に電気的に接続され、前記第2のトランジスタは、酸化物半導体膜をチャネル形成領域に用いた薄膜トランジスタで形成されるとよい。   In the above embodiment of the present invention, the other of the source electrode and the drain electrode of the first transistor is electrically connected to the gate electrode of the second transistor, and the second transistor includes an oxide. A thin film transistor using a semiconductor film for a channel formation region is preferably used.

また、上記の本発明の一態様において、前記第2のトランジスタのソース電極またはドレイン電極の一方は、前記第3のトランジスタのソース電極またはドレイン電極の一方に電気的に接続され、前記第3のトランジスタは、酸化物半導体膜をチャネル形成領域に用いた薄膜トランジスタで形成されるとよい。   In the above embodiment of the present invention, one of the source electrode and the drain electrode of the second transistor is electrically connected to one of the source electrode and the drain electrode of the third transistor, and the third transistor The transistor is preferably formed using a thin film transistor in which an oxide semiconductor film is used for a channel formation region.

また、上記の本発明の一態様において、前記フォトダイオード、前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ及び前記スペーサは基板上に形成されているとよい。   In the above embodiment of the present invention, the photodiode, the first transistor, the second transistor, the third transistor, and the spacer may be formed over a substrate.

また、上記の本発明の一態様において、前記スペーサは、1つまたは2つの前記画素につき1つ配置されているとよい。   In the above embodiment of the present invention, one spacer may be provided for one or two of the pixels.

また、上記の本発明の一態様において、前記複数の画素は画素領域に形成されており、前記スペーサは、前記画素領域内及び前記画素領域外の少なくとも一方に形成されているとよい。   In the above embodiment of the present invention, the plurality of pixels may be formed in a pixel region, and the spacer may be formed in at least one of the pixel region and the outside of the pixel region.

また、上記の本発明の一態様において、前記スペーサは、前記フォトダイオードそれぞれを、完全にまたは部分的に囲むように形成されているとよい。   In the embodiment of the present invention described above, the spacer may be formed so as to completely or partially surround each of the photodiodes.

また、上記の本発明の一態様において、前記酸化物半導体膜は、インジウム、亜鉛、ガリウム、及びスズから選ばれた一種以上の元素の酸化物を含む膜であるとよい。   In the above embodiment of the present invention, the oxide semiconductor film may be a film containing an oxide of one or more elements selected from indium, zinc, gallium, and tin.

また、上記の本発明の一態様において、前記酸化物半導体膜は、結晶部を含み、前記結晶部は、c軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃うとよい。   In the above embodiment of the present invention, the oxide semiconductor film includes a crystal part, and the crystal part has a c-axis aligned in a direction parallel to a normal vector of a formation surface of the oxide semiconductor film. Good.

また、上記の本発明の一態様において、前記シンチレータと前記フォトセンサとの間隔は、0.1μm以上10μm以下であるとよい。   In the above embodiment of the present invention, a distance between the scintillator and the photosensor is preferably 0.1 μm or more and 10 μm or less.

本発明の一態様を適用することで、分解能の高い画像撮像装置を提供することができる。   By applying one embodiment of the present invention, an image pickup device with high resolution can be provided.

(A),(B)は本発明の一態様に係る画像撮像装置によって被検査物のX線画像を撮像する様子を示す図、(C)は(A),(B)に示す画像撮像装置を説明する概念図。FIGS. 4A and 4B are diagrams illustrating a state in which an X-ray image of an object to be inspected is captured by the image capturing apparatus according to one embodiment of the present invention, and FIG. 4C is an image capturing apparatus illustrated in FIGS. FIG. (A)は本発明の一態様に係る画像撮像装置1200を示す平面図、(B)は画像撮像装置1220を示す平面図、(C)は画像撮像装置1240を示す平面図。10A is a plan view illustrating an image capturing device 1200 according to one embodiment of the present invention, FIG. 9B is a plan view illustrating an image capturing device 1220, and FIG. 9C is a plan view illustrating an image capturing device 1240. (A)は図2(A)に示す画素領域1203における1画素の回路構成の一例を示す図、(B)は(A)に示す回路のレイアウトの一例を示す図。FIG. 3A is a diagram illustrating an example of a circuit configuration of one pixel in a pixel region 1203 illustrated in FIG. 2A; FIG. 3B is a diagram illustrating an example of a layout of a circuit illustrated in FIG. 図2(A)に示す画像撮像装置におけるフォトセンサの読み出し動作を説明するためのタイミングチャート。3 is a timing chart for explaining a reading operation of a photosensor in the image pickup apparatus shown in FIG. 図2(A)のX1−X2及び図3(B)のY1−Y2を示す断面図。Sectional drawing which shows X1-X2 of FIG. 2 (A) and Y1-Y2 of FIG. 3 (B). (A)はスペーサを1画素につき一つ配置した例を示す平面図、(B)はスペーサを2画素につき一つ配置した例を示す平面図。(A) is a top view which shows the example which has arrange | positioned one spacer per pixel, (B) is a top view which shows the example which has arrange | positioned one spacer per 2 pixels. (A),(B)それぞれは図2(A)に示す画像撮像装置におけるスペーサの配置の一例を示す平面図。(A), (B) is a top view which shows an example of arrangement | positioning of the spacer in the image pick-up device shown to FIG. 2 (A), respectively. (A)は本発明の一態様に係る画像撮像装置1300を示す平面図、(B)は(A)の左上の部分を拡大した平面図。FIG. 5A is a plan view illustrating an image pickup device 1300 according to one embodiment of the present invention, and FIG. 5B is a plan view in which a left upper portion of FIG. 図8(A)に示すZ1−Z2及び図3(B)に示すY1−Y2を示す断面図。Sectional drawing which shows Z1-Z2 shown to FIG. 8 (A), and Y1-Y2 shown to FIG. 3 (B). (A),(B)それぞれはスペーサを隔壁として用いた一例を示す平面図。(A), (B) is a top view which shows an example which used the spacer as a partition, respectively. スペーサを隔壁として用いた一例を示す平面図。The top view which shows an example using the spacer as a partition.

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

図1(A),(B)は、本発明の一態様に係る画像撮像装置100によって被検査物107のX線画像を撮像する様子を示す図であり、図1(C)は、図1(A),(B)に示す画像撮像装置100の構成についての概念図である。   1A and 1B are diagrams illustrating a state in which an X-ray image of the inspection object 107 is captured by the image capturing apparatus 100 according to one embodiment of the present invention, and FIG. It is a conceptual diagram about the structure of the imaging device 100 shown to (A) and (B).

図1(C)に示すように、画像撮像装置100は、フォトセンサ101、シンチレータ102を有し、X線源103から発せられたX線104が、画像撮像装置100に入射するようになっている。X線104がシンチレータ102に入射すると、光105を発する。光105は、フォトセンサ101に入射する。フォトセンサ101は、行列方向にマトリクス状に配置された複数の画素を有する構成が有効である。   As shown in FIG. 1C, the image capturing apparatus 100 includes a photosensor 101 and a scintillator 102, and X-rays 104 emitted from an X-ray source 103 are incident on the image capturing apparatus 100. Yes. When the X-ray 104 enters the scintillator 102, light 105 is emitted. The light 105 is incident on the photosensor 101. It is effective that the photosensor 101 has a plurality of pixels arranged in a matrix in the matrix direction.

図1(A),(B)に示すように、患者など被検査物107が画像撮像装置100とX線源103との間に配置され、X線源103から発せられたX線104が、被検査物107を通って画像撮像装置100のシンチレータ102に入射され、そのシンチレータ102から発した光105がフォトセンサ101で受光され、X線画像が撮像される。   As shown in FIGS. 1A and 1B, an object 107 such as a patient is disposed between the image pickup apparatus 100 and the X-ray source 103, and the X-ray 104 emitted from the X-ray source 103 is The light 105 is incident on the scintillator 102 of the image capturing apparatus 100 through the inspection object 107, and the light 105 emitted from the scintillator 102 is received by the photosensor 101, and an X-ray image is captured.

画像撮像装置100の解像度を向上するには、フォトセンサ101とシンチレータ102との間隔を極力近付ける必要がある。なぜならば、シンチレータ102でX線104から変換された光105は拡散して迷光となり、当該光105をフォトセンサ101の所望の画素以外の画素で検出する恐れがあり、その結果、画像撮像装置100の解像度が低下することになるからである。また、画像撮像装置100の解像度を向上するには、フォトセンサ101とシンチレータ102との間隔を一様にする必要がある。なぜならば、フォトセンサ101とシンチレータ102との間隔が長い領域があると、当該領域の画素で検出する光は他の領域より弱い光となり、その結果、画像撮像装置100の解像度が低下することになるからである。   In order to improve the resolution of the image capturing apparatus 100, it is necessary to make the distance between the photosensor 101 and the scintillator 102 as close as possible. This is because the light 105 converted from the X-ray 104 by the scintillator 102 is diffused and becomes stray light, and the light 105 may be detected by a pixel other than the desired pixel of the photosensor 101, and as a result, the image capturing apparatus 100. This is because the resolution of the image is reduced. Further, in order to improve the resolution of the image capturing apparatus 100, it is necessary to make the distance between the photosensor 101 and the scintillator 102 uniform. This is because if there is a region where the distance between the photosensor 101 and the scintillator 102 is long, the light detected by the pixels in the region becomes weaker than the other regions, and as a result, the resolution of the image capturing apparatus 100 decreases. Because it becomes.

そこで、図1(C)に示す画像撮像装置100では、フォトセンサ101とシンチレータ102との間に、柱状のスペーサ106を設けている。つまり、図1(C)では、フォトリソグラフィ法を利用して選択的に形成された柱状のスペーサ106を用いてフォトセンサ101とシンチレータ102との間隔を制御している例を示す。なお、フォトセンサ101とシンチレータ102との間隔は、画素ピッチ(隣り合う画素の中心点どうしを結ぶ距離)よりも小さければよく、例えば、0.1μm以上10μm以下であるとよい。また、図1(C)におけるスペーサ106の位置は一例であり、スペーサの位置、個数、及び密度などは、実施者が任意に決定することができる。   Thus, in the image pickup device 100 illustrated in FIG. 1C, a columnar spacer 106 is provided between the photosensor 101 and the scintillator 102. In other words, FIG. 1C illustrates an example in which the distance between the photosensor 101 and the scintillator 102 is controlled using a columnar spacer 106 that is selectively formed using a photolithography method. Note that the interval between the photosensor 101 and the scintillator 102 only needs to be smaller than the pixel pitch (a distance connecting the center points of adjacent pixels), and is preferably 0.1 μm or more and 10 μm or less, for example. In addition, the position of the spacer 106 in FIG. 1C is an example, and the practitioner can arbitrarily determine the position, number, density, and the like of the spacer.

また、柱状のスペーサ106に代えて、球状のスペーサ(ビーズスペーサともいう)を分散させることで、フォトセンサ101とシンチレータ102との間隔を制御することもできる。このように、フォトセンサ101とシンチレータ102との間にスペーサを形成することで、フォトセンサ101とシンチレータ102との間隔を微小且つ均一に形成することができる。このような構成とすることで、シンチレータでX線から変換された光がフォトセンサに均一に入射することを可能とする。したがって、面内ばらつきが少なく、分解能の高い画像撮像装置を提供することができる。   In addition, the distance between the photosensor 101 and the scintillator 102 can be controlled by dispersing spherical spacers (also referred to as bead spacers) instead of the columnar spacers 106. In this manner, by forming a spacer between the photosensor 101 and the scintillator 102, the distance between the photosensor 101 and the scintillator 102 can be formed minutely and uniformly. With such a configuration, light converted from X-rays by the scintillator can be uniformly incident on the photosensor. Therefore, it is possible to provide an image pickup device with little in-plane variation and high resolution.

図2(A)は、本発明の一態様に係る画像撮像装置1200を示す平面図である。画像撮像装置1200は基板1201を有し、その基板1201上には複数の画素を含む画素領域1203を構成するフォトセンサが形成されている。フォトセンサ上にはスペーサ(図示せず)を介してシンチレータ1202が形成されており、このスペーサによってフォトセンサとシンチレータ1202との間隔を狭くて均一なものにすることができる。   FIG. 2A is a plan view illustrating an image capturing device 1200 according to one embodiment of the present invention. The image pickup apparatus 1200 includes a substrate 1201, and a photosensor that forms a pixel region 1203 including a plurality of pixels is formed over the substrate 1201. A scintillator 1202 is formed on the photosensor via a spacer (not shown). With this spacer, the distance between the photosensor and the scintillator 1202 can be made narrow and uniform.

基板1201上にはフォトセンサを駆動させる駆動IC1205が複数配置されている。各々の駆動IC1205は、TCP(テープキャリアパッケージ)1204によってフレキシブル基板に搭載され、基板1201の四辺に外付けされ、且つ画素領域1203の周囲を囲むように配置されている。   A plurality of driving ICs 1205 for driving the photosensors are arranged on the substrate 1201. Each drive IC 1205 is mounted on a flexible substrate by a TCP (tape carrier package) 1204, is externally attached to four sides of the substrate 1201, and is disposed so as to surround the pixel region 1203.

図2(B)は、本発明の一態様に係る画像撮像装置1220を示す平面図である。画像撮像装置1220は基板1221を有し、その基板1221上には複数の画素を含む画素領域1223を構成するフォトセンサが形成されている。フォトセンサ上にはスペーサ(図示せず)を介してシンチレータ1222が形成されており、このスペーサによってフォトセンサとシンチレータ1222との間隔を狭くて均一なものにすることができる。   FIG. 2B is a plan view illustrating an image pickup device 1220 according to one embodiment of the present invention. The image pickup device 1220 includes a substrate 1221, and a photosensor that forms a pixel region 1223 including a plurality of pixels is formed over the substrate 1221. A scintillator 1222 is formed on the photosensor via a spacer (not shown), and this spacer can make the distance between the photosensor and the scintillator 1222 narrow and uniform.

基板1221上にはフォトセンサを駆動させる駆動IC1225がCOG(チップオングラス)方式により貼り付けられており、これらの駆動IC1225は画素領域1223の周囲を囲むように配置されている。また、基板1221の四辺には、各々の駆動IC1225に対応するFPC(フレキシブルプリント基板)1224が外付けされている。   A driver IC 1225 for driving the photosensor is attached to the substrate 1221 by a COG (chip on glass) method, and these driver ICs 1225 are arranged so as to surround the pixel region 1223. Further, FPCs (flexible printed circuit boards) 1224 corresponding to the respective driving ICs 1225 are externally attached to the four sides of the substrate 1221.

図2(C)は、本発明の一態様に係る画像撮像装置1240を示す平面図である。画像撮像装置1240は基板1241を有し、その基板1241上には複数の画素を含む画素領域1243を構成するフォトセンサ及びゲートドライバ1247a,1247bが形成されている。フォトセンサ及びゲートドライバ1247a,1247bの上にはスペーサ(図示せず)を介してシンチレータ1242が形成されており、このスペーサによってフォトセンサとシンチレータ1242との間隔を狭くて均一なものにすることができる。   FIG. 2C is a plan view illustrating an image capturing device 1240 according to one embodiment of the present invention. The image pickup device 1240 includes a substrate 1241, and a photosensor and gate drivers 1247 a and 1247 b that form a pixel region 1243 including a plurality of pixels are formed over the substrate 1241. A scintillator 1242 is formed on the photosensor and gate drivers 1247a and 1247b via a spacer (not shown), and this spacer makes the gap between the photosensor and the scintillator 1242 narrow and uniform. it can.

基板1241上の二辺にはフォトセンサを駆動させる駆動IC1245が複数配置されている。各々の駆動IC1245は、TCP(テープキャリアパッケージ)1246によってフレキシブル基板に搭載され、基板1241の二辺に外付けされている。画素領域1243の周囲は、TCP1246及びゲートドライバ1247a,1247bによって囲まれている。ゲートドライバ1247a,1247bはパネルに内蔵されている。また、基板1221の二辺には、ゲートドライバ1247a,1247bに対応するFPC1244が外付けされている。   A plurality of driving ICs 1245 for driving the photosensors are arranged on two sides on the substrate 1241. Each drive IC 1245 is mounted on a flexible substrate by a TCP (tape carrier package) 1246 and is externally attached to two sides of the substrate 1241. The periphery of the pixel region 1243 is surrounded by a TCP 1246 and gate drivers 1247a and 1247b. Gate drivers 1247a and 1247b are built in the panel. In addition, FPC 1244 corresponding to the gate drivers 1247a and 1247b are externally attached to two sides of the substrate 1221.

図3(A)は、図2(A)に示す画素領域1203における1画素の回路構成の一例を示す図である。画素領域1203には図3(A)に示す回路が行例のマトリクス状に配置されている。   FIG. 3A illustrates an example of a circuit configuration of one pixel in the pixel region 1203 illustrated in FIG. In the pixel region 1203, the circuits illustrated in FIG. 3A are arranged in a matrix of a row example.

図3(A)に示すように、1画素は1個のフォトダイオード201及び3個のトランジスタ202,203,204を有する。フォトダイオード201の一方の電極は配線206と電気的に接続され、フォトダイオード201の他方の電極はトランジスタ202のソース電極またはドレイン電極の一方と電気的に接続されている。トランジスタ202のゲートは配線207と電気的に接続されている。トランジスタ202のソース電極またはドレイン電極の他方は配線205と電気的に接続され、配線205はトランジスタ203のゲートと電気的に接続されている。トランジスタ203のソース電極またはドレイン電極の一方は配線209と電気的に接続され、トランジスタ203のソース電極またはドレイン電極の他方はトランジスタ204のソース電極またはドレイン電極の一方と電気的に接続されている。トランジスタ204のゲートは配線208と電気的に接続され、トランジスタ204のソース電極またはドレイン電極の他方は配線210と電気的に接続されている。   As shown in FIG. 3A, one pixel includes one photodiode 201 and three transistors 202, 203, and 204. One electrode of the photodiode 201 is electrically connected to the wiring 206, and the other electrode of the photodiode 201 is electrically connected to one of the source electrode and the drain electrode of the transistor 202. A gate of the transistor 202 is electrically connected to the wiring 207. The other of the source electrode and the drain electrode of the transistor 202 is electrically connected to the wiring 205, and the wiring 205 is electrically connected to the gate of the transistor 203. One of a source electrode and a drain electrode of the transistor 203 is electrically connected to the wiring 209, and the other of the source electrode and the drain electrode of the transistor 203 is electrically connected to one of the source electrode and the drain electrode of the transistor 204. The gate of the transistor 204 is electrically connected to the wiring 208, and the other of the source electrode and the drain electrode of the transistor 204 is electrically connected to the wiring 210.

なお、図3(A)では、フォトダイオード201の陽極が配線206と電気的に接続され、フォトダイオード201の陰極がトランジスタ202のソース電極またはドレイン電極の一方と電気的に接続されている構成を示したが、これに限定されない。フォトダイオード201の陰極が配線206と電気的に接続され、フォトダイオード201の陽極がトランジスタ202のソース電極またはドレイン電極の一方と電気的に接続されていてもよい。   Note that in FIG. 3A, the anode of the photodiode 201 is electrically connected to the wiring 206 and the cathode of the photodiode 201 is electrically connected to one of the source electrode and the drain electrode of the transistor 202. Although shown, it is not limited to this. The cathode of the photodiode 201 may be electrically connected to the wiring 206, and the anode of the photodiode 201 may be electrically connected to one of the source electrode and the drain electrode of the transistor 202.

フォトダイオード201は、光が照射されると電流が発生する光電変換素子である。したがって、シンチレータから発せられた光を検出することで、当該フォトダイオード201には、光電流が流れる。   The photodiode 201 is a photoelectric conversion element that generates a current when irradiated with light. Therefore, a photocurrent flows through the photodiode 201 by detecting light emitted from the scintillator.

次に、図3(A)の回路の具体的レイアウトを説明する。図3(B)は、図3(A)に示す回路のレイアウトの一例を示す図である。   Next, a specific layout of the circuit in FIG. FIG. 3B illustrates an example of a layout of the circuit illustrated in FIG.

図3(B)に示すように、1画素200において、その一方側には光検出領域211を備えたフォトダイオード201が形成されており、その他方側にはトランジスタ202〜204を備えた回路領域が形成されており、光検出領域211と重ならない領域にはスペーサ219が形成されている。なお、ここでは、光検出領域211と回路領域を分けて配置しているが、回路領域上に光検出領域211を積層して配置することも可能である。   As shown in FIG. 3B, in one pixel 200, a photodiode 201 having a light detection region 211 is formed on one side thereof, and a circuit region having transistors 202 to 204 on the other side. And a spacer 219 is formed in a region that does not overlap with the light detection region 211. Here, the light detection region 211 and the circuit region are separately arranged, but the light detection region 211 may be stacked on the circuit region.

導電層214は、トランジスタ202のソース電極またはドレイン電極の一方として機能する。導電層205aは、トランジスタ202のソース電極またはドレイン電極の他方として機能する。透明導電膜212は、フォトダイオード201の一方の電極と、導電層214とに電気的に接続されている。フォトダイオード201の他方の電極は導電層206bに電気的に接続されており、導電層206bは導電層206aに電気的に接続されている。導電層213は、トランジスタ202のゲート電極として機能しており、さらに配線207に電気的に接続されている。配線207は、配線217に電気的に接続されている。   The conductive layer 214 functions as one of the source electrode and the drain electrode of the transistor 202. The conductive layer 205a functions as the other of the source electrode and the drain electrode of the transistor 202. The transparent conductive film 212 is electrically connected to one electrode of the photodiode 201 and the conductive layer 214. The other electrode of the photodiode 201 is electrically connected to the conductive layer 206b, and the conductive layer 206b is electrically connected to the conductive layer 206a. The conductive layer 213 functions as a gate electrode of the transistor 202 and is further electrically connected to the wiring 207. The wiring 207 is electrically connected to the wiring 217.

導電層205bは、トランジスタ203のゲート電極として機能しており、さらに、導電層205aに電気的に接続されている。導電層216は、トランジスタ203のソース電極またはドレイン電極の一方として機能する。導電層215は、トランジスタ203のソース電極またはドレイン電極の他方、及びトランジスタ204のソース電極またはドレイン電極の一方として機能する。また、配線(導電層)210は、トランジスタ204のソース電極またはドレイン電極の他方としても機能する。配線(導電層)208は、トランジスタ204のゲート電極としても機能する。配線(導電層)218は、導電層216及び配線209に電気的に接続されている。   The conductive layer 205b functions as a gate electrode of the transistor 203, and is further electrically connected to the conductive layer 205a. The conductive layer 216 functions as one of a source electrode and a drain electrode of the transistor 203. The conductive layer 215 functions as the other of the source electrode and the drain electrode of the transistor 203 and one of the source electrode and the drain electrode of the transistor 204. The wiring (conductive layer) 210 also functions as the other of the source electrode and the drain electrode of the transistor 204. The wiring (conductive layer) 208 also functions as a gate electrode of the transistor 204. The wiring (conductive layer) 218 is electrically connected to the conductive layer 216 and the wiring 209.

配線208、導電層213、導電層205b、配線218、導電層206b、配線217は、絶縁表面上に形成された一の導電膜を所望の形状に加工することで形成することができる。配線208、導電層213、導電層205b、配線218、導電層206b、配線217の上にはゲート絶縁膜(図5の絶縁膜306,307に相当)が形成されている。さらに、導電層206b、配線207、配線209、配線210、導電層214、導電層205a、導電層216、導電層215は、前記ゲート絶縁膜上に形成された一の導電膜を所望の形状に加工することで形成することができる。   The wiring 208, the conductive layer 213, the conductive layer 205b, the wiring 218, the conductive layer 206b, and the wiring 217 can be formed by processing one conductive film formed over the insulating surface into a desired shape. Over the wiring 208, the conductive layer 213, the conductive layer 205b, the wiring 218, the conductive layer 206b, and the wiring 217, a gate insulating film (corresponding to the insulating films 306 and 307 in FIG. 5) is formed. Further, the conductive layer 206b, the wiring 207, the wiring 209, the wiring 210, the conductive layer 214, the conductive layer 205a, the conductive layer 216, and the conductive layer 215 are obtained by forming one conductive film formed over the gate insulating film into a desired shape. It can be formed by processing.

また、導電層206b、配線207、配線209、配線210、導電層214、導電層205a、導電層216、導電層215の上には、絶縁膜(図示せず)が形成されている。この絶縁膜上には透明導電膜212が形成されている。   An insulating film (not shown) is formed over the conductive layer 206b, the wiring 207, the wiring 209, the wiring 210, the conductive layer 214, the conductive layer 205a, the conductive layer 216, and the conductive layer 215. A transparent conductive film 212 is formed on this insulating film.

トランジスタ202は、アモルファスシリコンや微結晶シリコン、多結晶シリコン、単結晶シリコンなどの半導体層をチャネル形成領域に用いた薄膜トランジスタで形成することが可能である。なお、トランジスタ202は、フォトダイオード201が光を検出した際に生成する電荷を配線205に電位として蓄積し、また、当該電位を保持する機能を有するため、移動度が高く、また、オフ電流が極めて低い薄膜トランジスタで構成することが好ましい。そのため、トランジスタ202は、酸化物半導体膜をチャネル形成領域に用いた薄膜トランジスタで形成することが望ましい。   The transistor 202 can be formed using a thin film transistor in which a semiconductor layer such as amorphous silicon, microcrystalline silicon, polycrystalline silicon, or single crystal silicon is used for a channel formation region. Note that the transistor 202 accumulates electric charge generated when the photodiode 201 detects light as a potential in the wiring 205 and holds the potential, so that the transistor 202 has high mobility and an off-state current. It is preferable to use an extremely low thin film transistor. Therefore, the transistor 202 is preferably formed using a thin film transistor in which an oxide semiconductor film is used for a channel formation region.

トランジスタ203は、アモルファスシリコンや微結晶シリコン、多結晶シリコン、単結晶シリコンなどの半導体層を用いた薄膜トランジスタで形成することが可能である。なお、トランジスタ203は、フォトダイオード201が生成する電気信号を増幅する機能を有するため、移動度が高いことが好ましい。一方で、配線209に不必要な電位を出力することを防ぐため、オフ電流が低いことが好ましい。そのため、トランジスタ203は、高移動度と低オフ電流を両立できる酸化物半導体膜をチャネル形成領域に用いた薄膜トランジスタで形成する構成も有効である。   The transistor 203 can be formed using a thin film transistor using a semiconductor layer such as amorphous silicon, microcrystalline silicon, polycrystalline silicon, or single crystal silicon. Note that the transistor 203 preferably has high mobility because it has a function of amplifying an electric signal generated by the photodiode 201. On the other hand, in order to prevent unnecessary potential from being output to the wiring 209, the off-state current is preferably low. Therefore, a structure in which the transistor 203 is formed using a thin film transistor in which an oxide semiconductor film capable of achieving both high mobility and low off-state current is used for a channel formation region is also effective.

トランジスタ204は、アモルファスシリコンや微結晶シリコン、多結晶シリコン、単結晶シリコンなどの半導体層を用いた薄膜トランジスタで形成することが可能である。なお、トランジスタ204は、画素の出力を制御する機能を有するため、移動度が高いことが好ましい。一方で、配線210に不必要な電位を出力することを防ぐため、オフ電流が低いことが好ましい。そのため、トランジスタ204は、高移動度と低オフ電流を両立できる酸化物半導体膜をチャネル形成領域に用いた薄膜トランジスタで形成する構成も有効である。   The transistor 204 can be formed using a thin film transistor using a semiconductor layer such as amorphous silicon, microcrystalline silicon, polycrystalline silicon, or single crystal silicon. Note that the transistor 204 preferably has high mobility because it has a function of controlling the output of the pixel. On the other hand, in order to prevent unnecessary potential from being output to the wiring 210, it is preferable that the off-state current be low. Therefore, a structure in which the transistor 204 is formed using a thin film transistor in which an oxide semiconductor film capable of achieving both high mobility and low off-state current is used for a channel formation region is also effective.

次に、図2(A)に示す画像撮像装置におけるフォトセンサの読み出し動作について、図4のタイミングチャートを用いて説明する。   Next, a photosensor reading operation in the image pickup device illustrated in FIG. 2A will be described with reference to a timing chart in FIG.

図4において、信号3001〜信号3005それぞれは、図3(A)における配線206、配線207、配線208、配線205、配線210の電位に相当する。なお、配線209の電位を"L"(低)で一定とする。   In FIG. 4, each of the signals 3001 to 3005 corresponds to the potential of the wiring 206, the wiring 207, the wiring 208, the wiring 205, and the wiring 210 in FIG. Note that the potential of the wiring 209 is constant at “L” (low).

時刻Aにおいて、配線206の電位(信号3001)を"H"(高)、配線207の電位(信号3002)を"H"とする(リセット動作開始)と、フォトダイオード201に順方向バイアスが印加され、配線205の電位(信号3004)が"H"となる。なお、配線210の電位(信号3005)は"H"にプリチャージしておく。   At time A, when the potential of the wiring 206 (signal 3001) is set to “H” (high) and the potential of the wiring 207 (signal 3002) is set to “H” (reset operation starts), a forward bias is applied to the photodiode 201. Thus, the potential of the wiring 205 (signal 3004) becomes “H”. Note that the potential of the wiring 210 (signal 3005) is precharged to “H”.

時刻Bにおいて、配線206の電位(信号3001)を"L"、配線207の電位(信号3002)を"H"とする(リセット動作終了、累積動作開始)と、フォトダイオード201のオフ電流により、配線205の電位(信号3004)が低下し始める。フォトダイオード201は、光が照射されるとオフ電流が増大するので、照射される光の量に応じて配線205の電位(信号3004)の低下速度は変化する。すなわち、フォトダイオード201に照射する光の量に応じて、トランジスタ203のソースとドレイン間のチャネル抵抗が変化する。   At time B, the potential of the wiring 206 (signal 3001) is set to “L”, and the potential of the wiring 207 (signal 3002) is set to “H” (reset operation end, cumulative operation start). The potential of the wiring 205 (signal 3004) starts to decrease. Since the off-current of the photodiode 201 increases when light is irradiated, the rate of decrease in the potential of the wiring 205 (signal 3004) changes in accordance with the amount of light irradiated. That is, the channel resistance between the source and the drain of the transistor 203 changes in accordance with the amount of light with which the photodiode 201 is irradiated.

時刻Cにおいて、配線207の電位(信号3002)を"L"とする(累積動作終了)と、配線205の電位(信号3004)は一定となる。ここで、当該電位は、累積動作中にフォトダイオードが生成した電荷量により決まる。すなわち、フォトダイオードに照射されていた光の量に応じて変化する。また、トランジスタ202は、酸化膜半導体層でチャネル形成領域を形成したオフ電流が極めて低い薄膜トランジスタで構成しているため、後の選択動作を行うまで、上記電荷量を一定に保つことが可能である。   At the time C, when the potential of the wiring 207 (signal 3002) is set to “L” (accumulation operation ends), the potential of the wiring 205 (signal 3004) becomes constant. Here, the potential is determined by the amount of charge generated by the photodiode during the accumulation operation. That is, it varies according to the amount of light that has been irradiated to the photodiode. In addition, since the transistor 202 is formed using a thin film transistor with an extremely low off-state current in which a channel formation region is formed using an oxide film semiconductor layer, the charge amount can be kept constant until a subsequent selection operation is performed. .

なお、配線207の電位(信号3002)を"L"とする際に、配線207と配線205との間における寄生容量により、配線205の電位変化が生じる。電位変化の変化量が大きい場合、累積動作中にフォトダイオードが生成した電荷量を精密に取得できないことになる。電位変化の変化量を低減するには、トランジスタ202のゲート−ソース(もしくはゲート−ドレイン)間容量を低減する、トランジスタ203のゲート容量を増大する、配線205に保持容量を設ける、などの対策が有効である。なお、図4では、これらの対策を施し、上記電位変化を無視できるとしている。   Note that when the potential of the wiring 207 (the signal 3002) is set to “L”, the potential of the wiring 205 changes due to parasitic capacitance between the wiring 207 and the wiring 205. When the change amount of the potential change is large, the amount of charge generated by the photodiode during the accumulation operation cannot be accurately obtained. In order to reduce the amount of change in potential, measures such as reducing the gate-source (or gate-drain) capacitance of the transistor 202, increasing the gate capacitance of the transistor 203, and providing a storage capacitor in the wiring 205 are taken. It is valid. In FIG. 4, it is assumed that the above potential change can be ignored by taking these measures.

時刻Dに、配線208の電位(信号3003)を"H"にする(選択動作開始)と、トランジスタ204が導通し、配線209と配線210とが、トランジスタ203とトランジスタ204とを介して導通する。すると、配線210の電位(信号3005)は、低下していく。なお、時刻D以前に、配線210のプリチャージを終了しておく。ここで、配線210の電位(信号3005)が低下する速さは、トランジスタ203のソースとドレイン間の電流に依存する。すなわち、累積動作中にフォトダイオード201に照射されている光の量に応じて変化する。   At time D, when the potential of the wiring 208 (the signal 3003) is set to “H” (selection operation starts), the transistor 204 is turned on, and the wiring 209 and the wiring 210 are turned on through the transistor 203 and the transistor 204. . Then, the potential of the wiring 210 (signal 3005) decreases. Note that the precharge of the wiring 210 is ended before the time D. Here, the rate at which the potential of the wiring 210 (signal 3005) decreases depends on the current between the source and the drain of the transistor 203. That is, it changes according to the amount of light irradiated to the photodiode 201 during the accumulation operation.

時刻Eにおいて、配線208の電位(信号3003)を"L"にする(選択動作終了)と、トランジスタ204が遮断され、配線210の電位(信号3005)は、一定値となる。ここで、一定値となる値は、フォトダイオード201に照射されていた光の量に応じて変化する。したがって、配線210の電位を取得することで、累積動作中にフォトダイオード201に照射されていた光の量を知ることができる。   At time E, when the potential of the wiring 208 (signal 3003) is set to “L” (selection operation ends), the transistor 204 is cut off, and the potential of the wiring 210 (signal 3005) becomes a constant value. Here, the constant value changes according to the amount of light irradiated on the photodiode 201. Therefore, by acquiring the potential of the wiring 210, the amount of light applied to the photodiode 201 during the accumulation operation can be known.

より具体的には、フォトダイオード201に照射されている光が強(弱)いと、配線205の電位は低(高)くなり、トランジスタ203のゲート電圧は低(高)くなるので、配線210の電位(信号3005)が低下する早さは遅(早)くなる。したがって、配線210の電位は高(低)くなる。   More specifically, when the light applied to the photodiode 201 is strong (weak), the potential of the wiring 205 is low (high) and the gate voltage of the transistor 203 is low (high). The potential at which the potential (signal 3005) decreases is slow (early). Therefore, the potential of the wiring 210 becomes high (low).

以上のような形態とすることで、分解能の高い画像撮像装置を提供することができる。つまり、フォトセンサの分解能を高くすることで、より詳細な患部画像を取得することができる。したがって、より正確な診断が可能となる。   By setting it as the above forms, an image pick-up device with high resolution can be provided. That is, by increasing the resolution of the photosensor, a more detailed affected area image can be acquired. Therefore, more accurate diagnosis is possible.

図5は、図2(A)に示すX1−X2、及び図3(B)に示すY1−Y2を示す断面図である。   5 is a cross-sectional view illustrating X1-X2 illustrated in FIG. 2A and Y1-Y2 illustrated in FIG.

基板301上には端子電極302、導電層213,206a及び配線217が形成されており、端子電極302、導電層213,206a及び配線217の上には絶縁膜306が形成されている。絶縁膜306上には絶縁膜307が形成されており、絶縁膜307上には導電層213上に位置する酸化物半導体膜311が形成されている。絶縁膜306,307には配線217上に位置する接続孔が形成されており、この接続孔内及び絶縁膜307上には配線207が形成されている。また、絶縁膜307上には配線210が形成されている。また、酸化物半導体膜311の一方上には導電層312aが形成されており、酸化物半導体膜311の他方上には導電層312bが形成されている。   A terminal electrode 302, conductive layers 213 and 206a, and a wiring 217 are formed over the substrate 301, and an insulating film 306 is formed over the terminal electrode 302, the conductive layers 213, 206a, and the wiring 217. An insulating film 307 is formed over the insulating film 306, and an oxide semiconductor film 311 located over the conductive layer 213 is formed over the insulating film 307. A connection hole located on the wiring 217 is formed in the insulating films 306 and 307, and a wiring 207 is formed in the connection hole and on the insulating film 307. A wiring 210 is formed over the insulating film 307. In addition, a conductive layer 312 a is formed over one of the oxide semiconductor films 311, and a conductive layer 312 b is formed over the other of the oxide semiconductor films 311.

配線207,210、導電層312a,312b、酸化物半導体膜311及び絶縁膜307の上には絶縁膜313が形成されており、絶縁膜313上には絶縁膜314が形成されている。絶縁膜313,314には配線上に位置する接続孔が形成されている。この接続孔内及び絶縁膜314上には、p型の半導体膜308、i型の半導体膜309、n型の半導体膜310が順に積層されている。これらの半導体膜308〜310によってフォトダイオード201が構成されている。   An insulating film 313 is formed over the wirings 207 and 210, the conductive layers 312 a and 312 b, the oxide semiconductor film 311, and the insulating film 307, and the insulating film 314 is formed over the insulating film 313. Insulating films 313 and 314 are formed with connection holes located on the wiring. A p-type semiconductor film 308, an i-type semiconductor film 309, and an n-type semiconductor film 310 are sequentially stacked in the connection hole and on the insulating film 314. These semiconductor films 308 to 310 constitute a photodiode 201.

フォトダイオード201及び絶縁膜314の上には平坦化膜315が形成されている。平坦化膜315及び絶縁膜306の上には絶縁膜316が形成されている。平坦化膜315及び絶縁膜316には半導体膜310上に位置する接続孔が形成されている。また、平坦化膜315及び絶縁膜313,314,316には導電層312a上に位置する接続孔が形成されている。これらの接続孔内及び絶縁膜316上には透明導電膜317(図3に示す透明導電膜212に相当)が形成されており、透明導電膜317によって導電層312a(図3に示す導電層214に相当)と半導体膜310とが電気的に接続されている。   A planarization film 315 is formed over the photodiode 201 and the insulating film 314. An insulating film 316 is formed over the planarization film 315 and the insulating film 306. A connection hole located on the semiconductor film 310 is formed in the planarization film 315 and the insulating film 316. In addition, connection holes located on the conductive layer 312a are formed in the planarization film 315 and the insulating films 313, 314, and 316. A transparent conductive film 317 (corresponding to the transparent conductive film 212 shown in FIG. 3) is formed in these connection holes and on the insulating film 316, and the conductive layer 312a (the conductive layer 214 shown in FIG. 3) is formed by the transparent conductive film 317. And the semiconductor film 310 are electrically connected.

絶縁膜316上には柱状のスペーサ219が形成されている。スペーサ219の周囲、透明導電膜317上及び絶縁膜316上には接着層318が配置されており、接着層318及びスペーサ219の上にはシンチレータ319が形成されている。シンチレータ319上にはシンチレータ保護層320が形成されている。スペーサ219によってシンチレータ319とフォトダイオード201との間隔を狭くて一定で且つ均一なものにすることができる。   A columnar spacer 219 is formed over the insulating film 316. An adhesive layer 318 is disposed around the spacer 219, over the transparent conductive film 317, and the insulating film 316. A scintillator 319 is formed over the adhesive layer 318 and the spacer 219. A scintillator protective layer 320 is formed on the scintillator 319. The spacer 219 can make the distance between the scintillator 319 and the photodiode 201 narrow, constant, and uniform.

基板301の外周に位置する絶縁膜306,316には開口部が形成されており、この開口部によって端子電極302が露出している。端子電極302上には透明導電膜303が形成されており、透明導電膜303上には異方性導電膜304が形成されている。異方性導電膜304上にはTCP305が取り付けられている。   Openings are formed in the insulating films 306 and 316 located on the outer periphery of the substrate 301, and the terminal electrodes 302 are exposed through these openings. A transparent conductive film 303 is formed on the terminal electrode 302, and an anisotropic conductive film 304 is formed on the transparent conductive film 303. A TCP 305 is attached on the anisotropic conductive film 304.

次に、スペーサ219の配置について図6及び図7を参照しつつ説明する。
図6(A)は、本発明の一態様に係る画像撮像装置におけるスペーサ219の配置の一例を示す平面図である。この画像撮像装置は、光検出領域250と、その光検出領域250の隣に形成された回路領域251を含む1画素200が行列方向にマトリクス状に配置されたものである。スペーサ219は1画素200につき1つ配置されている。また、スペーサ219は光検出領域250と重ならない位置に配置されている。
Next, the arrangement of the spacers 219 will be described with reference to FIGS.
FIG. 6A is a plan view illustrating an example of the arrangement of the spacers 219 in the image pickup device according to one embodiment of the present invention. In this image pickup apparatus, one pixel 200 including a light detection region 250 and a circuit region 251 formed adjacent to the light detection region 250 is arranged in a matrix in a matrix direction. One spacer 219 is arranged for each pixel 200. The spacer 219 is disposed at a position that does not overlap the light detection region 250.

図6(B)は、本発明の一態様に係る画像撮像装置におけるスペーサ219の配置の一例を示す平面図であり、図6(A)と同一部分には同一符号を付し、異なる部分についてのみ説明する。
スペーサ219は2つの画素200につき1つ配置されている。このように、スペーサの配置は一画素につき1つでなくてもよく、複数のスペーサを任意の間隔(密度)で配置することができる。
FIG. 6B is a plan view illustrating an example of the arrangement of the spacers 219 in the image pickup device according to one embodiment of the present invention. The same portions as those in FIG. Only explained.
One spacer 219 is arranged for two pixels 200. Thus, the number of spacers need not be one per pixel, and a plurality of spacers can be arranged at an arbitrary interval (density).

図7(A)は、図2(A)に示す画像撮像装置におけるスペーサ1254の配置の一例を示す平面図である。
スペーサ1254は、画素領域1203内にのみ配置され、画素領域1203外に配置されていない。
FIG. 7A is a plan view illustrating an example of the arrangement of the spacers 1254 in the image pickup device illustrated in FIG.
The spacer 1254 is disposed only in the pixel region 1203 and is not disposed outside the pixel region 1203.

図7(B)は、図2(A)に示す画像撮像装置におけるスペーサ1254,1255a,1255bの配置の一例を示す平面図である。
スペーサ1254は画素領域1203内に配置されており、スペーサ1255a,1255bは画素領域1203外に配置されている。
FIG. 7B is a plan view illustrating an example of the arrangement of the spacers 1254, 1255a, and 1255b in the image pickup apparatus illustrated in FIG.
The spacer 1254 is disposed in the pixel region 1203, and the spacers 1255a and 1255b are disposed outside the pixel region 1203.

図8(A)は、本発明の一態様に係る画像撮像装置1300を示す平面図であり、図8(B)は、図8(A)の左上の部分を拡大した平面図である。   FIG. 8A is a plan view illustrating an image pickup device 1300 according to one embodiment of the present invention, and FIG. 8B is an enlarged plan view of the upper left portion of FIG.

画像撮像装置1300は基板1301を有し、その基板1301上には複数の画素を含む画素領域1303を構成するフォトセンサが形成されている。フォトセンサ上にはスペーサ1307を介してシンチレータ1302が形成されており、このスペーサ1307によってフォトセンサとシンチレータ1302との間隔を狭くて均一なものにすることができる。   The image pickup device 1300 includes a substrate 1301, and a photosensor that forms a pixel region 1303 including a plurality of pixels is formed over the substrate 1301. A scintillator 1302 is formed on the photosensor via a spacer 1307, and the spacer 1307 can make the distance between the photosensor and the scintillator 1302 narrow and uniform.

基板1301とシンチレータ1302との間には、画素領域1303の外側に位置するシール材1306が配置されている。基板1301の4辺には駆動IC1305を有するTCP1304が設けられている。ここでは、接着剤を注入する注入口を設けていない。そのため、シール材1306を描画後、接着材をシール材1306で囲まれた領域に適量を滴下し、基板1301にシンチレータ1302を貼り合わせることで、画像撮像装置1300を作製する。   Between the substrate 1301 and the scintillator 1302, a sealant 1306 located outside the pixel region 1303 is disposed. TCP 1304 having a driving IC 1305 is provided on four sides of the substrate 1301. Here, no injection port for injecting the adhesive is provided. Therefore, after drawing the sealing material 1306, an appropriate amount of adhesive is dropped on a region surrounded by the sealing material 1306, and the scintillator 1302 is bonded to the substrate 1301, whereby the image pickup device 1300 is manufactured.

なお、図8(A),(B)では、接着剤を注入する注入口を設けていないが、シール材1306に注入口を設け、真空注入法で接着剤を注入した後、封止材(図示せず)で注入口を封止する方法を採用してもよい。   8A and 8B, an injection port for injecting an adhesive is not provided. However, after an injection port is provided in the sealing material 1306 and an adhesive is injected by a vacuum injection method, a sealing material ( You may employ | adopt the method of sealing an injection port by not shown.

図9は、図8(A)に示すZ1−Z2、及び図3(B)に示すY1−Y2を示す断面図であり、図5と異なる部分についてのみ説明する。   9 is a cross-sectional view showing Z1-Z2 shown in FIG. 8A and Y1-Y2 shown in FIG. 3B, and only different portions from FIG. 5 will be described.

シンチレータ319(図8の1302に相当)と基板301(図8の1301に相当)との間はシール材321(図8の1306に相当)によって封止されている。図5では絶縁膜316上に柱状のスペーサ219を形成しているが、図9では絶縁膜316上に球状のスペーサ322を形成している。   A space between the scintillator 319 (corresponding to 1302 in FIG. 8) and the substrate 301 (corresponding to 1301 in FIG. 8) is sealed with a sealing material 321 (corresponding to 1306 in FIG. 8). In FIG. 5, columnar spacers 219 are formed on the insulating film 316, but in FIG. 9, spherical spacers 322 are formed on the insulating film 316.

次に、本発明の一態様に係る画像撮像装置においてスペーサを隔壁として用いた例について図10及び図11を参照しつつ説明する。   Next, an example in which a spacer is used as a partition in the image pickup device according to one embodiment of the present invention will be described with reference to FIGS.

図10(A)は、スペーサを隔壁として用いた一例を示す平面図であり、図6(A)と同一部分には同一符号を付し、異なる部分についてのみ説明する。
1画素200の周囲は隔壁500によって囲まれており、この隔壁500はスペーサとしても機能する。つまり、隔壁500は画素単位で区分けしている。
FIG. 10A is a plan view showing an example in which a spacer is used as a partition. The same portions as those in FIG. 6A are denoted by the same reference numerals, and only different portions will be described.
The periphery of one pixel 200 is surrounded by a partition 500, and this partition 500 also functions as a spacer. That is, the partition wall 500 is divided in units of pixels.

図10(A)に示すように、隣り合う画素200の光検出領域250の相互間を隔壁500によって区分けすることにより、隣り合う画素間で迷光を遮断できる。そのため、本来、光を検出すべき光検出領域250の隣の光検出領域に迷光が進入し、その進入した迷光を隣の光検出領域で検出してしまうことを抑制できる。したがって、画像撮像装置においてセンサの分解能を高めることに寄与する。   As shown in FIG. 10A, stray light can be blocked between adjacent pixels by separating the light detection regions 250 of adjacent pixels 200 from each other by a partition wall 500. Therefore, it is possible to prevent stray light from entering the light detection region adjacent to the light detection region 250 where light should be detected and detecting the stray light that has entered in the adjacent light detection region. Therefore, it contributes to increasing the resolution of the sensor in the image pickup apparatus.

図10(B)は、スペーサを隔壁として用いた一例を示す平面図であり、図10(A)と同一部分には同一符号を付し、異なる部分についてのみ説明する。
1画素200の光検出領域250の周囲は隔壁501によって囲まれており、この隔壁501はスペーサとしても機能する。
FIG. 10B is a plan view showing an example in which a spacer is used as a partition. The same portions as those in FIG. 10A are denoted by the same reference numerals, and only different portions will be described.
The periphery of the light detection region 250 of one pixel 200 is surrounded by a partition wall 501, and this partition wall 501 also functions as a spacer.

図10(B)に示す画像撮像装置においても図10(A)に示す画像撮像装置と同様の効果を得ることができる。   The same effect as that of the image pickup apparatus shown in FIG. 10A can be obtained also in the image pickup apparatus shown in FIG.

図11は、スペーサを隔壁として用いた一例を示す平面図であり、図10(A)と同一部分には同一符号を付し、異なる部分についてのみ説明する。
1画素200の周囲は隔壁502によって完全に囲まれていない。別言すれば、隔壁502と隔壁502との間に隙間を設けている。この隔壁502はスペーサとしても機能する。
FIG. 11 is a plan view showing an example in which a spacer is used as a partition. The same parts as those in FIG. 10A are denoted by the same reference numerals, and only different parts will be described.
The periphery of one pixel 200 is not completely surrounded by the partition wall 502. In other words, a gap is provided between the partition wall 502 and the partition wall 502. The partition wall 502 also functions as a spacer.

図11に示す画像撮像装置においても図10(A)に示す画像撮像装置と同様の効果を得ることができる。   Also in the image pickup apparatus shown in FIG. 11, the same effect as that of the image pickup apparatus shown in FIG.

また、図11に示す画像撮像装置では、隔壁502と隔壁502との間に隙間を設けているため、その隙間によって画素200内への接着剤の注入をスムーズに行うことができる。したがって、基板にシンチレータを貼り合わせる工程を実施しやすくすることができる。   Further, in the image pickup apparatus shown in FIG. 11, since a gap is provided between the partition walls 502 and 502, the adhesive can be smoothly injected into the pixels 200 through the gap. Therefore, it is possible to facilitate the step of attaching the scintillator to the substrate.

[画像撮像装置の各構成要素の説明]
<基板>
基板の材料としては、ガラス、プラスチック等から適宜選択して用いることができる。
[Description of each component of the imaging device]
<Board>
As a material for the substrate, it can be appropriately selected from glass, plastic and the like.

<スペーサ>
柱状のスペーサはシンチレータと基板とのギャップまたはシンチレータとフォトダイオードとのギャップを保持するためのものである。このスペーサはフォトリソスペーサ、ポストスペーサ、カラムスペーサとも呼ばれている。柱状のスペーサの作製方法としては、感光性アクリルなどの有機絶縁材料を基板の全面にスピンコート法により塗布し、これを一連のフォトリソグラフィの工程を行うことにより、基板上に残った感光性アクリルがスペーサとしての役割を果たす。この方法では、露光時のマスクパターン次第でスペーサの配置したい場所に露光できるため、フォトダイオードに重ならない部分にこの柱状のスペーサを配置することにより、シンチレータと基板とのギャップを維持するだけでなく、シンチレータで変換された光が入射されるべきフォトダイオード以外のフォトダイオードに入射されるのを抑制することができる。
<Spacer>
The columnar spacer is for maintaining a gap between the scintillator and the substrate or a gap between the scintillator and the photodiode. This spacer is also called a photolithography spacer, a post spacer, or a column spacer. As a method for manufacturing the columnar spacer, an organic insulating material such as photosensitive acrylic is applied to the entire surface of the substrate by a spin coating method, and this is performed through a series of photolithography steps, thereby leaving the photosensitive acrylic remaining on the substrate. Serves as a spacer. In this method, depending on the mask pattern at the time of exposure, exposure can be performed at a place where the spacer is to be arranged.Thus, by arranging this columnar spacer in a portion that does not overlap the photodiode, not only the gap between the scintillator and the substrate is maintained. The light converted by the scintillator can be prevented from entering a photodiode other than the photodiode to be incident.

柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも1つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、酸化窒化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であるとよい。また、柱状のスペーサに代えて球状のスペーサを用いる場合には、球状のスペーサの材料としてガラス、シリカ、金属酸化物(アルミナなど)等の無機化合物材料や、ポリアクリル、ナイロン、ポリエステル、ポリエチレン、ポリスチレン、ポリプロピレン、ナイロンなどのプラスチック材料等を用いるとよい。   The columnar spacer is made of an organic resin material containing at least one of acrylic, polyimide, polyimide amide, and epoxy as a main component, or any one of silicon oxide, silicon nitride, and silicon oxynitride, or a laminated film thereof. It may be an inorganic material. In addition, when a spherical spacer is used instead of a columnar spacer, an inorganic compound material such as glass, silica, metal oxide (such as alumina), polyacryl, nylon, polyester, polyethylene, A plastic material such as polystyrene, polypropylene, or nylon may be used.

<シール材>
シール材は、絶縁性のエポキシ系の樹脂材料などを用いてもよいし、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いてもよい。また、シール材としては例えば直径6μm〜24μmのフィラーを含み、且つ、粘度40〜400Pa・sのものを用いるとよい。
<Seal material>
As the sealing material, an insulating epoxy resin material or the like may be used, or an acrylic photo-curing resin or an acrylic thermosetting resin may be used. Moreover, as a sealing material, it is good to use a thing with a viscosity of 40-400 Pa.s, for example including a filler with a diameter of 6 micrometers-24 micrometers.

<シンチレータ>
シンチレータは、シンチレータ層であってもよい。シンチレータは、放射線を光電変換素子(フォトダイオード)が感知可能な光に変換するものであり、柱状結晶を複数有する構造である。柱状結晶を有するシンチレータは、シンチレータで発生した光が柱状結晶内を伝搬するので光散乱が少なく、解像度を向上させることができる。柱状結晶を形成するシンチレータの材料としては、ハロゲン化アルカリを主成分とする材料が好適に用いられる。例えば、CsI:Tl、CsI:Na、CsBr:Tl、NaI:Tl、LiI:Eu、KI:Tl等が用いられる。その作製方法は、例えばCsI:Tlでは、CsIとTlを同時に蒸着することで形成できる。
<Scintillator>
The scintillator may be a scintillator layer. The scintillator converts radiation into light that can be sensed by a photoelectric conversion element (photodiode), and has a structure having a plurality of columnar crystals. In a scintillator having a columnar crystal, light generated by the scintillator propagates through the columnar crystal, so that light scattering is small and resolution can be improved. As a material of the scintillator for forming the columnar crystal, a material mainly composed of an alkali halide is preferably used. For example, CsI: Tl, CsI: Na, CsBr: Tl, NaI: Tl, LiI: Eu, KI: Tl, etc. are used. For example, CsI: Tl can be formed by simultaneously depositing CsI and Tl.

シンチレータは、材料として、一般的にヨウ化セシウム(CsI):ナトリウム(Na)、ヨウ化セシウム(CsI):タリウム(Tl)、ヨウ化ナトリウム(NaI)、あるいは酸硫化ガドリニウム(Gd22S)などが用いられ、ダイシングなどにより溝を形成したり、柱状構造が形成されるように蒸着法で堆積したりすることで、解像度特性を向上させることができる。その他のシンチレータの材料には、a−Se、Si、CdTe、CdZnTe、HgI、PbI等が挙げられる。 The scintillator is generally made of cesium iodide (CsI): sodium (Na), cesium iodide (CsI): thallium (Tl), sodium iodide (NaI), or gadolinium oxysulfide (Gd 2 O 2 S). ), Etc., and the resolution characteristics can be improved by forming grooves by dicing or the like, or by depositing by a vapor deposition method so that a columnar structure is formed. Examples of other scintillator materials include a-Se, Si, CdTe, CdZnTe, HgI 2 , and PbI 2 .

<接着層>
接着層(接着剤)は、紫外線硬化型樹脂、熱硬化型樹脂等の接着剤、粘着剤、ホットメルト等からなるとよく、紫外線硬化型樹脂を用いることが好ましい。いずれも、充填可能な低粘度のものがよい。
<Adhesive layer>
The adhesive layer (adhesive) may be made of an adhesive such as an ultraviolet curable resin or a thermosetting resin, an adhesive, a hot melt, etc., and an ultraviolet curable resin is preferably used. Any of them should have a low viscosity that can be filled.

<酸化物半導体膜の詳細な説明>
酸化物半導体膜は、非晶質構造、または多結晶構造であってもよい。また、酸化物半導体膜は、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜であってもよい。
<Detailed description of oxide semiconductor film>
The oxide semiconductor film may have an amorphous structure or a polycrystalline structure. In addition, the oxide semiconductor film may be a CAAC-OS (C Axis Crystalline Oxide Semiconductor) film.

CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダリーともいう)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移動の低下が抑制される。   The CAAC-OS film is not completely single crystal nor completely amorphous. The CAAC-OS film is an oxide semiconductor film with a crystal-amorphous mixed phase structure where crystal parts are included in an amorphous phase. Note that the crystal part is often large enough to fit in a cube whose one side is less than 100 nm. Further, in the observation image obtained by a transmission electron microscope (TEM), the boundary between the amorphous part and the crystal part included in the CAAC-OS film is not clear. Further, a grain boundary (also referred to as a grain boundary) cannot be confirmed in the CAAC-OS film by TEM. Therefore, in the CAAC-OS film, reduction in electron transfer due to grain boundaries is suppressed.

CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書等において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−5°以上5°以下の範囲も含まれることとする。   In the crystal part included in the CAAC-OS film, the c-axis is aligned in a direction parallel to the normal vector of the formation surface of the CAAC-OS film or the normal vector of the surface, and triangular when viewed from the direction perpendicular to the ab plane. It has a shape or hexagonal atomic arrangement, and metal atoms are arranged in layers or metal atoms and oxygen atoms are arranged in layers as viewed from the direction perpendicular to the c-axis. Note that the directions of the a-axis and the b-axis may be different between different crystal parts. In this specification and the like, a simple term “vertical” includes a range from 85 ° to 95 °. In addition, a simple term “parallel” includes a range from −5 ° to 5 °.

なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、表面の近傍では結晶部の占める割合が高くなることがある。また、CAAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。   Note that the distribution of crystal parts in the CAAC-OS film is not necessarily uniform. For example, in the formation process of the CAAC-OS film, when crystal growth is performed from the surface side of the oxide semiconductor film, the ratio of crystal parts in the vicinity of the surface might be high. In addition, when an impurity is added to the CAAC-OS film, the crystal part in a region to which the impurity is added becomes amorphous in some cases.

CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。   Since the c-axis of the crystal part included in the CAAC-OS film is aligned in a direction parallel to the normal vector of the formation surface of the CAAC-OS film or the normal vector of the surface, the shape of the CAAC-OS film (formation surface) Depending on the cross-sectional shape of the surface or the cross-sectional shape of the surface).

なお、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。   Note that the c-axis direction of the crystal part is parallel to the normal vector of the surface where the CAAC-OS film is formed or the normal vector of the surface. The crystal part is formed by film formation or by performing crystallization treatment such as heat treatment after film formation.

CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射によるトランジスタの電気特性の変動を低減することが可能である。また、しきい値の変動、及びバラツキを抑制できる。よって、当該トランジスタは信頼性が高い。   A transistor including a CAAC-OS film can reduce variation in electrical characteristics of the transistor due to irradiation with visible light or ultraviolet light. Further, fluctuations and variations in the threshold value can be suppressed. Therefore, the transistor has high reliability.

また、結晶部または結晶性を有する酸化物半導体膜では、よりバルク内欠陥を低減することができる。さらに、結晶部または結晶性を有する酸化物半導体膜表面の平坦性を高めることによって、該酸化物半導体膜を用いたトランジスタは、アモルファス状態の酸化物半導体膜を用いたトランジスタ以上の電界効果移動度を得ることができる。酸化物半導体膜表面の平坦性を高めるためには、平坦な表面上に酸化物半導体膜を形成することが好ましく、具体的には、平坦面粗さ(Ra)が0.15nm以下、好ましくは0.1nm以下の表面上に形成するとよい。   In an oxide semiconductor film having a crystal part or crystallinity, defects in the bulk can be further reduced. Further, by increasing planarity of a crystalline portion or a surface of an oxide semiconductor film having crystallinity, a transistor using the oxide semiconductor film has a higher field-effect mobility than a transistor using an amorphous oxide semiconductor film. Can be obtained. In order to improve the flatness of the surface of the oxide semiconductor film, it is preferable to form the oxide semiconductor film over a flat surface. Specifically, the flat surface roughness (Ra) is preferably 0.15 nm or less, preferably It is good to form on the surface of 0.1 nm or less.

なお、Raは、日本工業規格JIS B0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。   Ra is a three-dimensional extension of the centerline average roughness defined in Japanese Industrial Standards JIS B0601 so that it can be applied to the surface. “The absolute value of the deviation from the reference surface to the specified surface is It can be expressed as “average value” and is defined by the following formula.

Figure 0006091124
Figure 0006091124

なお、上記において、Sは、測定面(座標(x,y)(x,y)(x,y)(x,y)で表される4点によって囲まれる長方形の領域)の面積を指し、Zは測定面の平均高さを指す。Raは原子間力顕微鏡(AFM:Atomic Force Microscope)にて評価可能である。 In the above, S 0 is surrounded by four points represented by the measurement plane (coordinates (x 1 , y 1 ) (x 1 , y 2 ) (x 2 , y 1 ) (x 2 , y 2 )). (Rectangular region) indicates the area, and Z 0 indicates the average height of the measurement surface. Ra can be evaluated with an atomic force microscope (AFM).

また、酸化物半導体膜は、シリコンの1.1eVよりも大きい禁制帯幅を持つ酸化物半導体を適用することが好ましく、例えば、禁制帯幅が約3.15eVであるIn−Ga−Zn系金属酸化物、禁制帯幅が約3.0eVである酸化インジウム、禁制帯幅が約3.0eVであるインジウム錫酸化物、禁制帯幅が約3.3eVであるインジウムガリウム酸化物、禁制帯幅が約2.7eVであるインジウム亜鉛酸化物、禁制帯幅が約3.3eVである酸化錫、禁制帯幅が約3.37eVである酸化亜鉛などを好ましく用いることができる。このような材料を用いることにより、トランジスタのオフ電流を極めて低く保つことが可能である。   As the oxide semiconductor film, an oxide semiconductor having a forbidden band width larger than 1.1 eV of silicon is preferably used. For example, an In—Ga—Zn-based metal whose forbidden band width is about 3.15 eV is used. Oxide, indium oxide with a forbidden band width of about 3.0 eV, indium tin oxide with a forbidden band width of about 3.0 eV, indium gallium oxide with a forbidden band width of about 3.3 eV, forbidden band width Indium zinc oxide having a band gap of about 2.7 eV, tin oxide having a band gap of about 3.3 eV, zinc oxide having a band gap of about 3.37 eV can be preferably used. By using such a material, the off-state current of the transistor can be kept extremely low.

また、酸化物半導体膜に用いる酸化物半導体としては、インジウム(In)、亜鉛(Zn)、及びガリウム(Ga)の群から選ばれた少なくとも一つを含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとしてスズ(Sn)を有することが好ましい。   The oxide semiconductor used for the oxide semiconductor film preferably contains at least one selected from the group of indium (In), zinc (Zn), and gallium (Ga). In particular, In and Zn are preferably included. In addition, it is preferable to include tin (Sn) as a stabilizer for reducing variation in electric characteristics of the transistor including the oxide semiconductor.

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化物であるIn−Zn系金属酸化物、Sn−Zn系金属酸化物、In−Ga系金属酸化物、三元系金属酸化物であるIn−Ga−Zn系金属酸化物(IGZOとも表記する)、In−Sn−Zn系金属酸化物、Sn−Ga−Zn系金属酸化物、四元系金属酸化物であるIn−Sn−Ga−Zn系金属酸化物を用いることができる。   For example, as an oxide semiconductor, indium oxide, tin oxide, zinc oxide, binary metal oxides such as In—Zn metal oxide, Sn—Zn metal oxide, In—Ga metal oxide, ternary In-Ga-Zn-based metal oxides (also referred to as IGZO), In-Sn-Zn-based metal oxides, Sn-Ga-Zn-based metal oxides, and quaternary metal oxides that are metal-based metal oxides An In—Sn—Ga—Zn-based metal oxide can be used.

ここで、In−Ga−Zn系金属酸化物とは、InとGaとZnを主成分として有する金属酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。   Here, the In—Ga—Zn-based metal oxide means a metal oxide containing In, Ga, and Zn as main components, and the ratio of In, Ga, and Zn does not matter. Moreover, metal elements other than In, Ga, and Zn may be contained.

また、酸化物半導体として、InMO(ZnO)(m>0、且つ、mは整数でない)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素もしくは複数の金属元素、または上記のスタビライザーとしての元素を示す。また、酸化物半導体として、InSnO(ZnO)(n>0、且つ、nは整数)で表記される材料を用いてもよい。 Alternatively, a material represented by InMO 3 (ZnO) m (m> 0 is satisfied, and m is not an integer) may be used as the oxide semiconductor. Note that M represents one metal element or a plurality of metal elements selected from Ga, Fe, Mn, and Co, or the above-described element as a stabilizer. Alternatively, a material represented by In 2 SnO 5 (ZnO) n (n> 0 is satisfied, and n is an integer) may be used as the oxide semiconductor.

例えば、In:Ga:Zn=1:1:1、In:Ga:Zn=3:1:2、あるいはIn:Ga:Zn=2:1:3の原子数比のIn−Ga−Zn系金属酸化物やその組成の近傍の酸化物を用いるとよい。   For example, an In—Ga—Zn-based metal having an atomic ratio of In: Ga: Zn = 1: 1: 1, In: Ga: Zn = 3: 1: 2, or In: Ga: Zn = 2: 1: 3 An oxide or an oxide in the vicinity of the composition may be used.

また、酸化物半導体膜の成膜工程において、酸化物半導体膜に水素、水などの不純物がなるべく含まれないことが好ましい。例えば、酸化物半導体膜の成膜工程の前処理として、スパッタリング装置の予備加熱室で基板を予備加熱し、基板に吸着した水素、水などの不純物を脱離し排気することが好ましい。また、酸化物半導体膜の成膜時、残留する水が排気された成膜室(成膜チャンバーともいう)で行うことが好ましい。   In the oxide semiconductor film formation step, it is preferable that impurities such as hydrogen and water be contained in the oxide semiconductor film as much as possible. For example, it is preferable to preheat the substrate in a preheating chamber of a sputtering apparatus and desorb and exhaust impurities such as hydrogen and water adsorbed on the substrate as pretreatment for the oxide semiconductor film formation step. The oxide semiconductor film is preferably formed in a film formation chamber (also referred to as a film formation chamber) from which residual water is exhausted.

なお、予備加熱室、及び成膜室の水を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した、予備加熱室、及び成膜室は、例えば、水素原子、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気されるため、酸化物半導体膜に含まれる水素、水などの不純物の濃度を低減できる。 Note that in order to remove water from the preheating chamber and the film formation chamber, an adsorption-type vacuum pump such as a cryopump, an ion pump, or a titanium sublimation pump is preferably used. The exhaust means may be a turbo pump provided with a cold trap. In the preheating chamber and the film formation chamber exhausted using a cryopump, for example, a compound containing hydrogen atoms such as hydrogen atoms and water (H 2 O) (more preferably a compound containing carbon atoms) is exhausted. Therefore, the concentration of impurities such as hydrogen and water contained in the oxide semiconductor film can be reduced.

なお、酸化物半導体膜としてIn−Ga−Zn系金属酸化物をスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。   Note that an In—Ga—Zn-based metal oxide is formed as the oxide semiconductor film by a sputtering method. The oxide semiconductor film can be formed by a sputtering method in a rare gas (typically argon) atmosphere, an oxygen atmosphere, or a mixed atmosphere of a rare gas and oxygen.

酸化物半導体膜として、In−Ga−Zn系金属酸化物をスパッタリング法で作製するためのターゲットとしては、例えば、原子数比がIn:Ga:Zn=1:1:1の金属酸化物ターゲットや、原子数比がIn:Ga:Zn=3:1:2の金属酸化物ターゲットや、原子数比がIn:Ga:Zn=2:1:3の金属酸化物ターゲットを用いることができる。ただし、酸化物半導体膜に用いることのできるターゲットは、これらのターゲットの材料、及び組成に限定されるものではない。   As a target for forming an In—Ga—Zn-based metal oxide by an sputtering method as an oxide semiconductor film, for example, a metal oxide target having an atomic ratio of In: Ga: Zn = 1: 1: 1 A metal oxide target having an atomic ratio of In: Ga: Zn = 3: 1: 2 or a metal oxide target having an atomic ratio of In: Ga: Zn = 2: 1: 3 can be used. Note that targets that can be used for the oxide semiconductor film are not limited to materials and compositions of these targets.

また、酸化物半導体膜を上述した金属酸化物ターゲットを用いて形成した場合、ターゲットの組成と、基板上に形成される薄膜の組成とが異なる場合がある。例えば、In:Ga:ZnO=1:1:1[mol比]の金属酸化物ターゲットを用いた場合、成膜条件にも依存するが、薄膜である酸化物半導体膜の組成比は、In:Ga:ZnO=1:1:0.6〜0.8[mol比]となる場合がある。これは、酸化物半導体膜の成膜中において、ZnOが昇華する、またはIn、Ga、ZnOの各成分のスパッタリングレートが異なるためであると考えられる。 In the case where the oxide semiconductor film is formed using the above-described metal oxide target, the composition of the target may be different from the composition of the thin film formed over the substrate. For example, in the case of using a metal oxide target of In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 1 [mol ratio], the oxide semiconductor film which is a thin film depends on the film formation conditions. The composition ratio may be In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 0.6 to 0.8 [mol ratio]. This is considered to be because ZnO sublimates during the formation of the oxide semiconductor film or the sputtering rates of the components of In 2 O 3 , Ga 2 O 3 , and ZnO are different.

したがって、所望の組成比の薄膜を形成したい場合においては、予め金属酸化物ターゲットの組成比を調整する必要がある。例えば、薄膜である酸化物半導体膜の組成比を、In:Ga:ZnO=1:1:1[mol比]とする場合においては、金属酸化物ターゲットの組成比を、In:Ga:ZnO=1:1:1.5[mol比]とすればよい。すなわち、金属酸化物ターゲットのZnOの含有量を予め多くすればよい。ただし、ターゲットの組成比は、上記数値に限定されず、成膜条件や、形成される薄膜の組成により適宜調整することができる。また、金属酸化物ターゲットのZnOの含有量を多くすることにより、得られる薄膜の結晶性が向上するため好ましい。 Therefore, when it is desired to form a thin film having a desired composition ratio, it is necessary to adjust the composition ratio of the metal oxide target in advance. For example, when the composition ratio of the thin oxide semiconductor film is In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 1 [mol ratio], the composition ratio of the metal oxide target is In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 1.5 [molar ratio] may be used. That is, the ZnO content of the metal oxide target may be increased in advance. However, the composition ratio of the target is not limited to the above numerical values, and can be appropriately adjusted depending on the film forming conditions and the composition of the thin film to be formed. Further, increasing the ZnO content of the metal oxide target is preferable because the crystallinity of the resulting thin film is improved.

また、金属酸化物ターゲットの相対密度は90%以上100%以下、好ましくは95%以上99.9%以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。   The relative density of the metal oxide target is 90% to 100%, preferably 95% to 99.9%. By using a metal oxide target having a high relative density, the formed oxide semiconductor film can be a dense film.

また、酸化物半導体膜を成膜する際に用いるスパッタリングガスとしては、水素、水などの不純物が除去された高純度ガスを用いることが好ましい。   As a sputtering gas used for forming the oxide semiconductor film, a high-purity gas from which impurities such as hydrogen and water are removed is preferably used.

酸化物半導体膜として、CAAC−OS膜を適用する場合、該CAAC−OS膜を形成する方法としては、例えば三つ挙げられる。一つめは、成膜温度を200℃以上450℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。二つめは、酸化物半導体膜を薄い膜厚で成膜した後、200℃以上700℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。三つめは、一層目の酸化物半導体膜を薄く成膜した後、200℃以上700℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。   In the case where a CAAC-OS film is used as the oxide semiconductor film, for example, there are three methods for forming the CAAC-OS film. First, the oxide semiconductor film is formed at a deposition temperature of 200 ° C. to 450 ° C., so that the c-axis of the crystal part included in the oxide semiconductor film is a normal vector of the surface to be formed or the surface This is a method for forming crystal parts aligned in a direction parallel to the normal vector. Second, after the oxide semiconductor film is formed with a small thickness, heat treatment is performed at 200 ° C. to 700 ° C. so that the c-axis of the crystal part included in the oxide semiconductor film is a method of forming a surface. This is a method of forming a crystal part aligned in a direction parallel to a line vector or a surface normal vector. Third, after forming a thin oxide semiconductor film of the first layer, heat treatment at 200 ° C. to 700 ° C. is performed, and further, a second oxide semiconductor film is formed. In which the c-axis of the crystal part is aligned in a direction parallel to the normal vector of the surface to be formed or the normal vector of the surface.

また、基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる水素、水などの不純物の濃度を低減することができる。また、スパッタリングによる損傷が軽減されるため好ましい。また、酸化物半導体膜を、ALD(Atomic Layer Deposition)法、蒸着法、塗布法などで成膜してもよい。   In addition, by forming the film while heating the substrate, the concentration of impurities such as hydrogen and water contained in the formed oxide semiconductor film can be reduced. Further, it is preferable because damage due to sputtering is reduced. Alternatively, the oxide semiconductor film may be formed by an ALD (Atomic Layer Deposition) method, an evaporation method, a coating method, or the like.

なお、酸化物半導体膜として、CAAC−OS膜以外の結晶性を有する酸化物半導体膜(単結晶または微結晶)を成膜する場合には、成膜温度は特に限定されない。   Note that in the case where an oxide semiconductor film (single crystal or microcrystal) having crystallinity other than the CAAC-OS film is formed as the oxide semiconductor film, the deposition temperature is not particularly limited.

また、酸化物半導体膜の加工方法としては、ウエットエッチング法、またはドライエッチング法により酸化物半導体膜のエッチングを行うことができる。ドライエッチング法のエッチングガスには、BCl、Cl、O等を用いることができる。エッチング速度の向上にはECR(Electron Cycrotron Resonance)やICP(Inductive Coupled Plasma)などの高密度プラズマ源を用いたドライエッチング装置を用いることができる。 As a method for processing the oxide semiconductor film, the oxide semiconductor film can be etched by a wet etching method or a dry etching method. BCl 3 , Cl 2 , O 2, or the like can be used as an etching gas for the dry etching method. A dry etching apparatus using a high-density plasma source such as ECR (Electron Cyclotron Resonance) or ICP (Inductive Coupled Plasma) can be used to improve the etching rate.

また、酸化物半導体膜の形成後、酸化物半導体膜に対して、熱処理を行ってもよい。当該熱処理の温度は、300℃以上700℃以下、または基板の歪み点未満とする。当該熱処理を行うことで、酸化物半導体膜に含まれる過剰な水素、水などを除去することが可能である。なお、当該熱処理は、本明細書等において、脱水化処理(脱水素化処理)と記す場合がある。   Further, after the oxide semiconductor film is formed, heat treatment may be performed on the oxide semiconductor film. The temperature of the heat treatment is 300 ° C. or higher and 700 ° C. or lower, or lower than the strain point of the substrate. By performing the heat treatment, excess hydrogen, water, or the like contained in the oxide semiconductor film can be removed. Note that the heat treatment may be referred to as dehydration treatment (dehydrogenation treatment) in this specification and the like.

当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、450℃、1時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさせず、水素、水などの混入が生じないようにする。   The heat treatment can be performed, for example, by introducing an object to be processed into an electric furnace using a resistance heating element and the like under a nitrogen atmosphere at 450 ° C. for one hour. During this time, the oxide semiconductor film is not exposed to the air so that entry of hydrogen, water, or the like does not occur.

熱処理装置は、電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas Rapid Thermal Annealing)装置、LRTA(Lamp Rapid Thermal Annealing)装置等のRTA(Rapid Thermal Annealing)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。   The heat treatment apparatus is not limited to an electric furnace, and an apparatus for heating an object to be processed by heat conduction or heat radiation from a medium such as a heated gas may be used. For example, an RTA (Rapid Thermal Annealing) device such as a GRTA (Gas Rapid Thermal Annealing) device or an LRTA (Lamp Rapid Thermal Annealing) device can be used. The LRTA apparatus is an apparatus that heats an object to be processed by radiation of light (electromagnetic waves) emitted from a lamp such as a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, a high pressure sodium lamp, or a high pressure mercury lamp. The GRTA apparatus is an apparatus that performs heat treatment using a high-temperature gas. As the gas, an inert gas that does not react with an object to be processed by heat treatment, such as nitrogen or a rare gas such as argon, is used.

例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すGRTA処理を行ってもよい。GRTA処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。   For example, as the heat treatment, a GRTA process may be performed in which an object to be processed is put in a heated inert gas atmosphere, heated for several minutes, and then the object to be processed is taken out from the inert gas atmosphere. When GRTA treatment is used, high-temperature heat treatment can be performed in a short time. In addition, application is possible even under temperature conditions exceeding the heat resistance temperature of the object to be processed. Note that the inert gas may be switched to a gas containing oxygen during the treatment.

なお、不活性ガス雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等)を主成分とする雰囲気であって、水素、水などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上(すなわち、不純物の濃度が1ppm以下、好ましくは0.1ppm以下)とする。   Note that as the inert gas atmosphere, an atmosphere containing nitrogen or a rare gas (such as helium, neon, or argon) as a main component and not containing hydrogen, water, or the like is preferably used. For example, the purity of nitrogen or a rare gas such as helium, neon, or argon introduced into the heat treatment apparatus is 6N (99.9999%) or more, preferably 7N (99.99999%) or more (that is, the impurity concentration is 1 ppm). Hereinafter, preferably 0.1 ppm or less.

また、上述の脱水化処理(脱水素化処理)を行うと、酸化物半導体膜を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。よって、脱水化処理(脱水素化処理)を行った場合、酸化物半導体膜中に、酸素を供給することが好ましい。酸化物半導体膜中に酸素を供給することにより、膜中の酸素欠損を補填することができる。   Further, when the above-described dehydration treatment (dehydrogenation treatment) is performed, oxygen that is a main component material included in the oxide semiconductor film may be simultaneously desorbed and reduced. In the oxide semiconductor film, oxygen vacancies exist at locations where oxygen is released, and donor levels that cause fluctuations in electrical characteristics of the transistor are generated due to the oxygen vacancies. Therefore, when dehydration treatment (dehydrogenation treatment) is performed, oxygen is preferably supplied to the oxide semiconductor film. By supplying oxygen into the oxide semiconductor film, oxygen vacancies in the film can be filled.

酸化物半導体膜中の酸素欠損を補填する方法の一例としては、酸化物半導体膜に対して脱水化処理(脱水素化処理)を行った後、同じ炉に高純度の酸素ガス、二窒化酸素ガス、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、より好ましくは10ppm以下の空気)を導入すればよい。酸素ガス、または二窒化酸素ガスに、水素、水などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガス、または二窒化酸素ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上(即ち、酸素ガスまたは二窒化酸素ガス中の不純物の濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。   As an example of a method for filling oxygen vacancies in an oxide semiconductor film, after dehydration treatment (dehydrogenation treatment) is performed on the oxide semiconductor film, high-purity oxygen gas or oxygen dinitride is supplied to the same furnace. Gas or ultra dry air (CRDS (Cavity Ring Down Laser Spectroscopy) type dew point meter) moisture content when measured using a dew point meter of 20 ppm or less, preferably 1 ppm or less, more preferably 10 ppm The following air) may be introduced. It is preferable that hydrogen, water, or the like be not contained in the oxygen gas or the oxygen dinitride gas. Alternatively, the purity of the oxygen gas or oxygen dinitride gas introduced into the heat treatment apparatus is 6N (99.9999%) or higher, preferably 7N (99.99999%) or higher (that is, in oxygen gas or oxygen dinitride gas). The impurity concentration is preferably 1 ppm or less, and preferably 0.1 ppm or less.

また、酸化物半導体膜中に酸素を供給する方法の一例としては、酸化物半導体膜に酸素(少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む)を添加することで、酸化物半導体膜中に酸素を供給してもよい。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマ処理などを用いることができる。   As an example of a method for supplying oxygen into the oxide semiconductor film, an oxide semiconductor can be obtained by adding oxygen (including at least one of oxygen radicals, oxygen atoms, and oxygen ions) to the oxide semiconductor film. Oxygen may be supplied into the film. As a method for adding oxygen, an ion implantation method, an ion doping method, plasma treatment, or the like can be used.

また、酸化物半導体膜中に酸素を供給する方法の一例としては、下地絶縁膜、またはゲート絶縁膜等を加熱することにより、酸素の一部を脱離させ、酸化物半導体膜に酸素を供給してもよい。   As an example of a method for supplying oxygen into the oxide semiconductor film, the base insulating film, the gate insulating film, or the like is heated so that part of oxygen is released and oxygen is supplied to the oxide semiconductor film. May be.

上述のように、酸化物半導体膜の形成後において、脱水化処理(脱水素化処理)を行い酸化物半導体膜から、水素、水などを除去して不純物が極力含まれないように高純度化すると共に、脱水化処理(脱水素化処理)によって減少してしまった酸素を酸化物半導体に加える、または過剰な酸素を供給し酸化物半導体膜の酸素欠損を補填することが好ましい。また、酸化物半導体膜に酸素を供給する場合を、加酸素化処理、または過酸素化処理と記す場合がある。   As described above, after the oxide semiconductor film is formed, dehydration treatment (dehydrogenation treatment) is performed to remove hydrogen, water, and the like from the oxide semiconductor film so that impurities are contained as little as possible. In addition, it is preferable to add oxygen that has been reduced by dehydration treatment (dehydrogenation treatment) to the oxide semiconductor, or supply excess oxygen to fill oxygen vacancies in the oxide semiconductor film. The case where oxygen is supplied to the oxide semiconductor film may be referred to as oxygenation treatment or peroxygenation treatment.

このように、酸化物半導体膜は、脱水化処理(脱水素化処理)により、水素、水などが除去され、加酸素化処理により酸素欠損を補填することによって、電気的にi型(真性)化または実質的にi型化された酸化物半導体膜とすることができる。具体的には、酸化物半導体膜中の水素濃度は、5×1019atoms/cm以下、好ましくは5×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectroscopy)で測定されるものである。 In this manner, an oxide semiconductor film is electrically i-type (intrinsic) by removing hydrogen, water, and the like by dehydration treatment (dehydrogenation treatment) and filling oxygen vacancies by oxygenation treatment. Or a substantially i-type oxide semiconductor film. Specifically, the hydrogen concentration in the oxide semiconductor film is 5 × 10 19 atoms / cm 3 or less, preferably 5 × 10 18 atoms / cm 3 or less, more preferably 5 × 10 17 atoms / cm 3 or less. To do. Note that the hydrogen concentration in the oxide semiconductor film is measured by secondary ion mass spectrometry (SIMS).

このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因する禁制帯幅中の欠陥準位が低減された酸化物半導体膜では、ドナーに由来するキャリアが極めて少なく(ゼロに近い)、キャリア濃度が1×1012/cm未満、好ましくは1×1011/cm未満、さらに好ましくは、1.45×1010/cm未満となる。このような酸化物半導体膜を用いたトランジスタにおいて、例えば、室温(25℃)でのオフ電流(ここでは、単位チャネル幅(1μm)あたりの値)は、100zA(1zA(ゼプトアンペア)は1×10−21A)以下、好ましくは10zA以下、さらに好ましくは100yA(1yA(ヨクトアンペア)は1×10−24A)以下となる。このように、i型化または実質的にi型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタとすることができる。 As described above, in the oxide semiconductor film in which the hydrogen concentration is sufficiently reduced to be highly purified and the defect level in the forbidden band width caused by the oxygen deficiency is reduced by supplying sufficient oxygen, the oxide semiconductor film is derived from the donor. There are very few carriers (close to zero), and the carrier concentration is less than 1 × 10 12 / cm 3 , preferably less than 1 × 10 11 / cm 3 , and more preferably less than 1.45 × 10 10 / cm 3 . In a transistor including such an oxide semiconductor film, for example, an off current at room temperature (25 ° C.) (here, a value per unit channel width (1 μm)) is 100 zA (1 zA (zeptoampere) is 1 × 10 −21 A) or less, preferably 10 zA or less, and more preferably 100 yA (1 yA (yokutoampere) is 1 × 10 −24 A) or less. As described above, by using an i-type or substantially i-type oxide semiconductor, a transistor having extremely excellent off-state current characteristics can be obtained.

<トランジスタの作製方法>
図3(B)に示すトランジスタ202の作製方法について図5を参照しつつ説明する。
<Method for Manufacturing Transistor>
A method for manufacturing the transistor 202 illustrated in FIG. 3B will be described with reference to FIGS.

まず、基板301上に下地絶縁膜(図示せず)を形成する。次に、下地絶縁膜上に、導電膜を形成した後、フォトリソグラフィ工程、及びエッチング工程によりゲート電極213を形成する。   First, a base insulating film (not shown) is formed over the substrate 301. Next, after a conductive film is formed over the base insulating film, the gate electrode 213 is formed by a photolithography process and an etching process.

基板301としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いるとよい。   As the substrate 301, a glass material such as aluminosilicate glass, aluminoborosilicate glass, or barium borosilicate glass is preferably used.

下地絶縁膜としては、例えば、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いることができる。上記下地絶縁膜は、CVD法またはスパッタリング法等により形成することができる。下地絶縁膜として、上述した窒化シリコン膜や酸化アルミニウム膜を用いることで、基板301からトランジスタ202中に拡散する不純物を防止することができる。なお、下地絶縁膜は必要に応じて設ければよい。   As the base insulating film, for example, silicon oxide, gallium oxide, aluminum oxide, silicon nitride, silicon oxynitride, aluminum oxynitride, silicon nitride oxide, or the like can be used. The base insulating film can be formed by a CVD method, a sputtering method, or the like. By using the above-described silicon nitride film or aluminum oxide film as the base insulating film, impurities that diffuse from the substrate 301 into the transistor 202 can be prevented. Note that the base insulating film may be provided as necessary.

ゲート電極213としては、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、及びスカンジウム等の金属材料、または、これらの少なくとも一つを含む合金材料を用いて、単層、または積層して形成することができる。   As the gate electrode 213, a single layer, a metal material such as molybdenum, titanium, tantalum, tungsten, aluminum, copper, neodymium, and scandium, or an alloy material containing at least one of these is formed by a sputtering method or the like. Alternatively, they can be stacked.

その後、下地絶縁膜及びゲート電極213上にゲート絶縁膜306,307を形成する。   After that, gate insulating films 306 and 307 are formed over the base insulating film and the gate electrode 213.

ゲート絶縁膜としては、例えば、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いることができる。また、ゲート絶縁膜108の膜厚としては、例えば、10nm以上500nm以下、好ましくは50nm以上300nm以下とすることができる。   As the gate insulating film, for example, silicon oxide, gallium oxide, aluminum oxide, silicon nitride, silicon oxynitride, aluminum oxynitride, silicon nitride oxide, or the like can be used. The thickness of the gate insulating film 108 can be, for example, 10 nm to 500 nm, preferably 50 nm to 300 nm.

また、ゲート絶縁膜は、のちに形成される酸化物半導体膜311と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜は、膜中に少なくとも化学量論的組成比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜として、酸化シリコンを用いる場合には、SiO2+α(ただし、α>0)とすることが好ましい。本実施の形態では、ゲート絶縁膜として、SiO2+α(ただし、α>0)である酸化シリコンを用いる。この酸化シリコンをゲート絶縁膜として用いることで、のちに形成される酸化物半導体膜311に酸素を供給することができ、酸化物半導体膜311の電気特性を良好にすることができる。 The gate insulating film preferably contains oxygen in a portion in contact with the oxide semiconductor film 311 to be formed later. In particular, in the gate insulating film, it is preferable that oxygen in an amount exceeding the stoichiometric composition ratio is present in the film. For example, when silicon oxide is used as the gate insulating film, SiO 2 + α (where α > 0). In this embodiment, silicon oxide with SiO 2 + α (where α> 0) is used as the gate insulating film. By using this silicon oxide as a gate insulating film, oxygen can be supplied to the oxide semiconductor film 311 to be formed later, and the electrical characteristics of the oxide semiconductor film 311 can be improved.

また、ゲート絶縁膜のその他の材料としては、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfSi(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSiO(x>0、y>0))、ハフニウムアルミネート(HfAl(x>0、y>0))、酸化ランタンなどのhigh−k材料を用いることができる。このような材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜は、単層構造としても良いし、積層構造としても良い。 Other materials for the gate insulating film include hafnium oxide, yttrium oxide, hafnium silicate (HfSi x O y (x> 0, y> 0)), and hafnium silicate added with nitrogen (HfSiO x N y (x > 0, y> 0)), hafnium aluminate (HfAl x O y (x> 0, y> 0)), high-k materials such as lanthanum oxide can be used. By using such a material, gate leakage current can be reduced. Further, the gate insulating film may have a single-layer structure or a stacked structure.

次に、ゲート絶縁膜306,307が形成された基板301に対して、加熱処理を行っても良い。   Next, heat treatment may be performed on the substrate 301 over which the gate insulating films 306 and 307 are formed.

例えば、加熱処理としては、電気炉、もしくは抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いることができ、<酸化物半導体膜の詳細な説明>の欄に記載した加熱処理装置を適宜用いることができる。なお、GRTA装置などに用いる高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。また、高温のガスのその他の一例としては、酸素を用いてもよい。酸素を用いることにより、ゲート絶縁膜からの酸素の脱離を抑制、またはゲート絶縁膜へ酸素の供給を行うことができる。   For example, as the heat treatment, an apparatus for heating an object to be processed by heat conduction or heat radiation from a heating element such as an electric furnace or a resistance heating element can be used. <Detailed Description of Oxide Semiconductor Film> The heat treatment apparatus described in the column can be used as appropriate. Note that an inert gas that does not react with an object to be processed by heat treatment, such as nitrogen or a rare gas such as argon, is used as a high-temperature gas used in the GRTA apparatus or the like. As another example of the high temperature gas, oxygen may be used. By using oxygen, desorption of oxygen from the gate insulating film can be suppressed, or oxygen can be supplied to the gate insulating film.

加熱処理の処理温度としては、基板301として、マザーガラスを用いた場合、処理温度が高く、処理時間が長いと大幅に収縮するため、好ましくは、200℃以上450℃以下、さらに好ましくは、250℃以上350℃以下である。   As the processing temperature of the heat treatment, when mother glass is used as the substrate 301, the processing temperature is high, and if the processing time is long, the substrate shrinks significantly. Therefore, the processing temperature is preferably 200 ° C. or higher and 450 ° C. or lower, more preferably 250. It is not lower than 350 ° C.

なお、上記加熱処理を行うことで、ゲート絶縁膜306,307の膜中に含まれる水、水素などの不純物を除去することができる。また、当該加熱処理により、ゲート絶縁膜の膜中の欠陥密度を低減することができる。ゲート絶縁膜の膜中に含まれる水素、水などの不純物、または膜中の欠陥密度が低減することにより、トランジスタの信頼性が向上する。例えば、トランジスタの信頼性試験の一つである光負バイアスストレス試験におけるトランジスタの劣化を抑制させることができる。   Note that by performing the heat treatment, impurities such as water and hydrogen contained in the gate insulating films 306 and 307 can be removed. Further, the heat treatment can reduce the defect density in the gate insulating film. By reducing impurities such as hydrogen and water contained in the gate insulating film or defect density in the film, the reliability of the transistor is improved. For example, transistor deterioration in an optical negative bias stress test, which is one of transistor reliability tests, can be suppressed.

また、上記加熱処理は、のちに形成される酸化物半導体膜311の成膜前処理として、行ってもよい。例えば、ゲート絶縁膜を形成した後、スパッタリング装置の予備加熱室にて、真空中で加熱処理を行った後、酸化物半導体膜311を形成してもよい。   Further, the above heat treatment may be performed as pre-deposition treatment for the oxide semiconductor film 311 to be formed later. For example, the oxide semiconductor film 311 may be formed after the gate insulating film is formed and heat treatment is performed in a vacuum in a preheating chamber of a sputtering apparatus.

また、上記加熱処理は、複数回行ってもよい。例えば、ゲート絶縁膜の形成後、電気炉等により窒素雰囲気中で加熱処理を行い、その後、スパッタリング装置の予備加熱室にて、真空中で加熱処理を行った後、酸化物半導体膜311を形成してもよい。   Further, the heat treatment may be performed a plurality of times. For example, after the gate insulating film is formed, heat treatment is performed in a nitrogen atmosphere using an electric furnace or the like, and then heat treatment is performed in vacuum in a preheating chamber of a sputtering apparatus, and then the oxide semiconductor film 311 is formed. May be.

次に、ゲート絶縁膜306,307上に、酸化物半導体膜を成膜し、フォトリソグラフィ工程、及びエッチング工程を行い、素子分離された酸化物半導体膜311を形成する。   Next, an oxide semiconductor film is formed over the gate insulating films 306 and 307, and a photolithography step and an etching step are performed, so that the element-isolated oxide semiconductor film 311 is formed.

酸化物半導体膜311の詳細な内容及び作製方法等については、<酸化物半導体膜の詳細な説明>の欄に記載してあるため省略する。   The detailed contents, manufacturing method, and the like of the oxide semiconductor film 311 are omitted in the section <Detailed description of oxide semiconductor film>.

次に、ゲート絶縁膜306,307及び酸化物半導体膜311の上に導電膜を形成し、当該導電膜にフォトリソグラフィ工程、及びエッチング工程を行い、酸化物半導体膜311に電気的に接続されたソース電極及びドレイン電極312a,312bを形成する。なお、この段階でトランジスタ202が形成される。   Next, a conductive film was formed over the gate insulating films 306 and 307 and the oxide semiconductor film 311, and the conductive film was electrically connected to the oxide semiconductor film 311 by performing a photolithography process and an etching process. Source and drain electrodes 312a and 312b are formed. Note that the transistor 202 is formed at this stage.

ソース電極及びドレイン電極312a,312bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いて、単層、または積層させて形成することができる。また、Al、Cuなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属膜、またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成としても良い。   As the conductive film used for the source and drain electrodes 312a and 312b, for example, a metal film containing an element selected from Al, Cr, Cu, Ta, Ti, Mo, and W, or metal nitridation containing the above-described element as a component A single layer or a stacked layer can be formed using a material film (a titanium nitride film, a molybdenum nitride film, a tungsten nitride film), or the like. Further, a refractory metal film such as Ti, Mo, W or the like or a metal nitride film thereof (a titanium nitride film, a molybdenum nitride film, a tungsten nitride film) on one or both of the lower side or the upper side of a metal film such as Al or Cu. ) May be laminated.

次に、トランジスタ202上に、絶縁膜313,314及び平坦化膜315を形成する。   Next, insulating films 313 and 314 and a planarization film 315 are formed over the transistor 202.

絶縁膜313,314としては、ゲート絶縁膜に用いた材料及び方法と、同様な材料及び方法により形成することができる。   The insulating films 313 and 314 can be formed using a material and a method similar to those used for the gate insulating film.

平坦化膜315としては、例えば、ポリイミド、アクリル、ベンゾシクロブテン等の有機樹脂材料を用いることができる。平坦化膜により、トランジスタ202の凹凸を低減させることができる。   As the planarization film 315, for example, an organic resin material such as polyimide, acrylic, or benzocyclobutene can be used. With the planarization film, unevenness of the transistor 202 can be reduced.

100 画像撮像装置
101 フォトセンサ
102 シンチレータ
103 X線源
104 X線
105 光
106 スペーサ
107 被検査物(被験者)
200 1画素
201 フォトダイオード
202,203,204 トランジスタ
205,206,207,208,209,210 配線
205a,205b,206a,206b 導電層
211 光検出領域
212 透明導電膜
213,214,215,216 導電層
217,218 配線
219 スペーサ
250 光検出領域
251 回路領域
301 基板
302 端子電極
303 透明導電膜
304 異方性導電膜
305 TCP
306,307 絶縁膜
308,309,310 半導体膜
311 酸化物半導体膜
312a,312b 導電層
313,314 絶縁膜
315 平坦化膜
316 絶縁膜
317 透明導電膜
318 接着層
319 シンチレータ
320 シンチレータ保護層
321 シール材
322 球状スペーサ
500,501,502 隔壁
1200 画像撮像装置
1201 基板
1202 シンチレータ
1203 画素領域
1204 TCP
1205 駆動IC
1220 画像撮像装置
1221 基板
1222 シンチレータ
1223 画素領域
1224 FPC
1225 駆動IC
1240 画像撮像装置
1241 基板
1242 シンチレータ
1243 画素領域
1244 FPC
1245 駆動IC
1246 TCP
1247a,1247b 走査駆動回路
1254,1255a,1255b スペーサ
1300 画像撮像装置
1301 基板
1302 シンチレータ
1303 画素領域
1304 TCP
1305 駆動IC
1306 シール材
1307 スペーサ
3001,3002,3003,3004,3005 信号
DESCRIPTION OF SYMBOLS 100 Image pick-up apparatus 101 Photo sensor 102 Scintillator 103 X-ray source 104 X-ray 105 Light 106 Spacer 107 Test object (subject)
200 1 pixel 201 photodiode 202, 203, 204 transistor 205, 206, 207, 208, 209, 210 wiring 205a, 205b, 206a, 206b conductive layer 211 photodetection region 212 transparent conductive film 213, 214, 215, 216 conductive layer 217, 218 Wiring 219 Spacer 250 Photodetection region 251 Circuit region 301 Substrate 302 Terminal electrode 303 Transparent conductive film 304 Anisotropic conductive film 305 TCP
306, 307 Insulating films 308, 309, 310 Semiconductor film 311 Oxide semiconductor films 312a, 312b Conductive layers 313, 314 Insulating film 315 Planarizing film 316 Insulating film 317 Transparent conductive film 318 Adhesive layer 319 Scintillator 320 Scintillator protective layer 321 Sealing material 322 Spherical spacers 500, 501, 502 Partition 1200 Image capturing device 1201 Substrate 1202 Scintillator 1203 Pixel area 1204 TCP
1205 Drive IC
1220 Image pickup device 1221 Substrate 1222 Scintillator 1223 Pixel region 1224 FPC
1225 Drive IC
1240 Image pickup device 1241 Substrate 1242 Scintillator 1243 Pixel area 1244 FPC
1245 Drive IC
1246 TCP
1247a, 1247b Scanning drive circuit 1254, 1255a, 1255b Spacer 1300 Image pickup device 1301 Substrate 1302 Scintillator 1303 Pixel area 1304 TCP
1305 Drive IC
1306 Sealing material 1307 Spacers 3001, 3002, 3003, 3004, 3005 Signal

Claims (10)

X線を光に変換するシンチレータと、
前記シンチレータで変換された光が入射されるフォトセンサと、
前記シンチレータと前記フォトセンサとの間に配置されたスペーサと、
を具備し、
前記フォトセンサは、基板上に形成された複数の画素を有し、
前記複数の画素それぞれは、平坦化膜、フォトダイオード、第1のトランジスタ、第2のトランジスタ及び第3のトランジスタを有し、
前記基板上には前記フォトダイオード、前記第1のトランジスタ、前記第2のトランジスタ及び前記第3のトランジスタが形成されており、
前記第1のトランジスタ、前記第2のトランジスタ及び前記第3のトランジスタの上には前記平坦化膜が形成されており、
前記平坦化膜上には前記スペーサが形成されており、
前記スペーサ上には前記シンチレータが形成されていることを特徴とする画像撮像装置。
A scintillator that converts X-rays into light;
A photosensor on which the light converted by the scintillator is incident;
A spacer disposed between the scintillator and the photosensor;
Equipped with,
The photosensor has a plurality of pixels formed on a substrate,
Each of the plurality of pixels includes a planarization film, a photodiode, a first transistor, a second transistor, and a third transistor,
The photodiode, the first transistor, the second transistor, and the third transistor are formed on the substrate,
The planarizing film is formed on the first transistor, the second transistor, and the third transistor,
The spacer is formed on the planarizing film,
Imaging apparatus characterized that you have the scintillator is formed on the spacer.
請求項において、
前記第1のトランジスタのソース電極またはドレイン電極の一方は、前記フォトダイオードの一方の電極に電気的に接続され、
前記第1のトランジスタは、酸化物半導体膜をチャネル形成領域に用いた薄膜トランジスタで形成されることを特徴とする画像撮像装置。
In claim 1 ,
One of a source electrode and a drain electrode of the first transistor is electrically connected to one electrode of the photodiode;
The image pickup device, wherein the first transistor is a thin film transistor using an oxide semiconductor film in a channel formation region.
請求項において、
前記第1のトランジスタのソース電極またはドレイン電極の他方は、前記第2のトランジスタのゲート電極に電気的に接続され、
前記第2のトランジスタは、酸化物半導体膜をチャネル形成領域に用いた薄膜トランジスタで形成されることを特徴とする画像撮像装置。
In claim 2 ,
The other of the source electrode and the drain electrode of the first transistor is electrically connected to the gate electrode of the second transistor;
The image pickup device, wherein the second transistor is formed of a thin film transistor using an oxide semiconductor film in a channel formation region.
請求項において、
前記第2のトランジスタのソース電極またはドレイン電極の一方は、前記第3のトランジスタのソース電極またはドレイン電極の一方に電気的に接続され、
前記第3のトランジスタは、酸化物半導体膜をチャネル形成領域に用いた薄膜トランジスタで形成されることを特徴とする画像撮像装置。
In claim 3 ,
One of a source electrode and a drain electrode of the second transistor is electrically connected to one of a source electrode and a drain electrode of the third transistor;
The image pickup device, wherein the third transistor is a thin film transistor using an oxide semiconductor film in a channel formation region.
請求項乃至のいずれか一項において、
前記スペーサは、1つまたは2つの前記画素につき1つ配置されていることを特徴とする画像撮像装置。
In any one of Claims 1 thru | or 4 ,
The image pickup apparatus according to claim 1, wherein one spacer is arranged for one or two of the pixels.
請求項乃至のいずれか一項において、
前記複数の画素は画素領域に形成されており、
前記スペーサは、前記画素領域内及び前記画素領域外の少なくとも一方に形成されていることを特徴とする画像撮像装置。
In any one of Claims 1 thru | or 4 ,
The plurality of pixels are formed in a pixel region,
The image pickup apparatus, wherein the spacer is formed in at least one of the pixel region and the outside of the pixel region.
請求項乃至のいずれか一項において、
前記スペーサは、前記フォトダイオードそれぞれを、完全にまたは部分的に囲むように形成されていることを特徴とする画像撮像装置。
In any one of Claims 1 thru | or 4 ,
The image pickup apparatus, wherein the spacer is formed so as to completely or partially surround each of the photodiodes.
請求項乃至のいずれか一項において、
前記酸化物半導体膜は、インジウム、亜鉛、ガリウム、及びスズから選ばれた一種以上の元素の酸化物を含む膜であることを特徴とする画像撮像装置。
In any one of Claims 2 thru | or 4 ,
The image pickup apparatus, wherein the oxide semiconductor film is a film containing an oxide of one or more elements selected from indium, zinc, gallium, and tin.
請求項乃至及び請求項のいずれか一項において、
前記酸化物半導体膜は、結晶部を含み、
前記結晶部は、c軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃うことを特徴とする画像撮像装置。
In any one of Claims 2 thru | or 4 and Claim 8 ,
The oxide semiconductor film includes a crystal part,
The image pickup device according to claim 1, wherein the crystal part has a c-axis aligned in a direction parallel to a normal vector of a surface where the oxide semiconductor film is formed.
請求項1乃至のいずれか一項において、
前記シンチレータと前記フォトセンサとの間隔は、0.1μm以上10μm以下であることを特徴とする画像撮像装置。
In any one of Claims 1 thru | or 9 ,
An image pickup apparatus, wherein an interval between the scintillator and the photosensor is 0.1 μm or more and 10 μm or less.
JP2012208263A 2012-09-21 2012-09-21 Imaging device Expired - Fee Related JP6091124B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012208263A JP6091124B2 (en) 2012-09-21 2012-09-21 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208263A JP6091124B2 (en) 2012-09-21 2012-09-21 Imaging device

Publications (2)

Publication Number Publication Date
JP2014062819A JP2014062819A (en) 2014-04-10
JP6091124B2 true JP6091124B2 (en) 2017-03-08

Family

ID=50618187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208263A Expired - Fee Related JP6091124B2 (en) 2012-09-21 2012-09-21 Imaging device

Country Status (1)

Country Link
JP (1) JP6091124B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9115259D0 (en) * 1991-07-15 1991-08-28 Philips Electronic Associated An image detector
JP4724313B2 (en) * 2001-05-18 2011-07-13 キヤノン株式会社 Imaging apparatus, radiation imaging apparatus, and radiation imaging system using the same
JP2002372586A (en) * 2001-06-13 2002-12-26 Canon Inc Radiation image pickup unit, device and system
JP4220817B2 (en) * 2003-03-27 2009-02-04 浜松ホトニクス株式会社 Photodiode array, method of manufacturing the same, and radiation detector
KR101898297B1 (en) * 2010-03-08 2018-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and driving method thereof
JP6081694B2 (en) * 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 Photodetector
TWI570920B (en) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 Semiconductor device and manufacturing method thereof
JP2012237596A (en) * 2011-05-10 2012-12-06 Yasu Medical Imaging Technology Co Ltd Radiation image sensor and photoelectric conversion element array unit

Also Published As

Publication number Publication date
JP2014062819A (en) 2014-04-10

Similar Documents

Publication Publication Date Title
JP7390452B2 (en) solid-state imaging device
JP6753913B2 (en) Semiconductor device
JP6215420B2 (en) Semiconductor device
US10170565B2 (en) Imaging device, method for driving imaging device, and electronic device
JP6675511B2 (en) Imaging device
US8872120B2 (en) Imaging device and method for driving the same
US8952313B2 (en) Semiconductor device having direct connecting structure including first detector, second detector, first transistor, and second transistor elements
Lujan et al. Flexible X-ray detector array fabricated with oxide thin-film transistors
JP6663635B2 (en) Imaging device
US9341722B2 (en) Imaging device
US20150279884A1 (en) Imaging device
KR101733755B1 (en) Semiconductor device and electronic device
CN102593164A (en) Radiation imaging device, radiation imaging display system, and transistor
JP6091124B2 (en) Imaging device
CN104299977B (en) Radiation-ray camera pick-up device and radioactive ray pick-up display system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170207

R150 Certificate of patent or registration of utility model

Ref document number: 6091124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees