[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6042885B2 - 電子素子搭載用基板および電子装置 - Google Patents

電子素子搭載用基板および電子装置 Download PDF

Info

Publication number
JP6042885B2
JP6042885B2 JP2014518763A JP2014518763A JP6042885B2 JP 6042885 B2 JP6042885 B2 JP 6042885B2 JP 2014518763 A JP2014518763 A JP 2014518763A JP 2014518763 A JP2014518763 A JP 2014518763A JP 6042885 B2 JP6042885 B2 JP 6042885B2
Authority
JP
Japan
Prior art keywords
electronic element
opening
insulating base
reinforcing portion
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014518763A
Other languages
English (en)
Other versions
JPWO2013180288A1 (ja
Inventor
明彦 舟橋
明彦 舟橋
正嗣 飯山
正嗣 飯山
加奈江 堀内
加奈江 堀内
陽介 森山
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014518763A priority Critical patent/JP6042885B2/ja
Publication of JPWO2013180288A1 publication Critical patent/JPWO2013180288A1/ja
Application granted granted Critical
Publication of JP6042885B2 publication Critical patent/JP6042885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H01L27/14618—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H01L33/486—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子が搭載される電子素子搭載用基板および電子装置に関するものである。
従来から、ＣＣＤ型またはＣＭＯＳ型等の撮像素子を基体に搭載したデジタルカメラ、光学センサ等に適用される撮像装置が知られている。このような撮像装置として、中央部に開口部が形成されるとともに、下面に凹部が形成され、平面透視で凹部の内側に開口部が位置するようにした基体と、基体の凹部の底面にフリップチップ実装された撮像素子とを備えているものが知られている（例えば、特許文献１を参照）。基体には、その下面の貫通孔の周囲に接続電極が、外周部に外部端子がそれぞれ配置されている。このような撮像装置は、例えば、貫通孔を介して撮像素子の受光部に入力された光（画像）を撮像素子によって電気信号に変換し、電気信号を基体の接続電極に伝送するものである。
特開2006−201427号公報
しかしながら、例えば携帯性が重視される携帯電話またはデジタルカメラ等の電子機器に用いられる撮像装置では、より一層の低背化が要求されている。これに対して、上述したような従来の撮像装置では、絶縁基体の厚みを薄くして撮像装置の低背化を行おうとした場合に、絶縁基体の厚みが薄いことにより、例えば撮像素子を絶縁基体に実装する場合に絶縁基体に加わる応力によって絶縁基体の開口部およびその周辺が変形し、絶縁基体の開口部に応力が集中して絶縁基体の開口部にクラックが発生してしまうことがあった。
本発明は、上記従来技術の問題点を鑑み案出されたもので、その目的は、低背化が可能となる電子素子搭載用基板および電子装置を提供することにある。
本発明の一つの態様による電子素子搭載用基板は、開口部を有しているセラミックスから成る絶縁基体と、絶縁基体の表面の電子素子を実装する面と同一平面上に、電子素子と接しないように設けられ、平面透視において絶縁基体の開口部の周辺に配置された、セラミックスから成るまたは露出した金属層をセラミックスで覆った補強部を備えている。電子素子は、平面透視で開口部と重なるように配置される。
本発明の他の態様によれば、電子装置は、上記構成の電子素子搭載用基板と、電子素子搭載用基板に配置された電子素子とを備えている。
本発明の一つの態様による電子素子搭載用基板は、開口部を有している絶縁基体と、絶縁基体の表面または内部に設けられ、平面透視において絶縁基体の開口部の周辺に配置された補強部を備えている。電子素子は、平面透視で開口部と重なるように配置される。これらによって、絶縁基体の厚みを薄くしたとしても、例えば、電子素子を電子素子搭載用基板に実装する際に電子素子搭載用基板に応力が加わった場合に、補強部によって電子素子搭載用基板に変形等が発生しにくいものとなり、絶縁基体にクラックが発生するのを効果的に防止することが可能となるものである。
本発明の他の態様によれば、電子装置は、上記構成の電子素子搭載用基板を備えていることによって、低背化が可能となるものである。
[図１]（ａ）は本発明の第１の実施形態における電子装置を示す平面透視図であり、（ｂ）は図１（ａ）に示された電子装置のＡ−Ａ線における縦断面を示し、（ｃ）は図１（ａ）に示された電子装置のＢ−Ｂ線における縦断面を示し、（ｄ）は図１（ａ）に示された電子装置のＣ部の拡大図である。
[図２]（ａ）は本発明の第１の実施形態における電子装置の変形例を示す平面透視図であり、（ｂ）は参考例、（ｃ）は図２（ａ）に示された電子装置のＡ−Ａ線における断面を示す縦断面図である。
[図３]（ａ）は本発明の第１の実施形態における電子装置の他の変形例を示す平面透視図であり、（ｂ）は図３（ａ）に示された電子装置のＡ−Ａ線における断面を示す縦断面図である。
[図４]（ａ）は本発明の第２の実施形態における電子装置を示す平面透視図であり、（ｂ）は図４（ａ）に示された電子装置のＡ−Ａ線における縦断面を示し、（ｃ）は図４（ａ）に示された電子装置のＢ−Ｂ線における断面を示す縦断面図である。
[図５]（ａ）は本発明の第２の実施形態における電子装置の変形例を示す平面透視図であり、（ｂ）は図５（ａ）に示された電子装置のＡ−Ａ線における断面を示す縦断面図である。
[図６]本発明の第２の実施形態における電子装置の他の変形例を示す平面透視図である。
[図７]本発明の第２の実施形態における電子装置の他の変形例を示す平面透視図である。
[図８]（ａ）は本発明の実施形態における電子装置の他の変形例を示す平面透視図であり、（ｂ）は参考例である。
[図９]（ａ）は本発明の実施形態における電子装置の他の変形例を示す平面透視図であり、（ｂ）参考例である。
[図１０]本発明の実施形態における電子装置の他の変形例を示す平面透視図である。
[図１１]（ａ）は本発明の実施形態における電子装置の他の変形例を示す平面透視図であり、（ｂ）は参考例である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。
（第１の実施形態）
図１〜図３を参照して本発明の第１の実施形態における電子装置について説明する。本実施形態における電子装置は、電子素子搭載用基板１と、電子素子搭載用基板１に配置された電子素子１１を有している。
電子素子搭載用基板１は、開口部３を有する絶縁基体２と、平面透視において絶縁基体２の開口部３の周辺に配置された補強部４とを有している。
電子素子搭載用基板１は、例えば電子素子接続用電極５および配線導体６をさらに有している。
絶縁基体２は、例えば底面に電子素子１１を搭載するための凹部２ａを有し、例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，ガラスセラミックス焼結体等の電気絶縁性セラミックス、またはエポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂，ポリエステル樹脂または四フッ化エチレン樹脂を始めとするフッ素系樹脂等の樹脂（プラスティックス）から成る略四角形の絶縁層を複数上下に積層して形成されている。
絶縁基体２は、例えば酸化アルミニウム質焼結体からなる場合には、アルミナ（Ａｌ２Ｏ３），シリカ（ＳｉＯ２），カルシア（ＣａＯ）およびマグネシア（ＭｇＯ）等の原料粉末に適当な有機溶剤および溶媒を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを得て、次に、セラミックグリーンシートに適当な打ち抜きまたはレーザー加工を施すとともに必要に応じて複数枚積層し、高温（約１５００〜１８００℃）で焼成することによって製作される。なお、絶縁基体２の凹部２ａおよび開口部３を形成するには、上述の打ち抜きまたはレーザー加工時に、絶縁基体２用のセラミックグリーンシートのいくつかに、凹部２ａ用および開口部３用の貫通孔を金型、パンチングによる打ち抜きまたはレーザー加工等により形成しておけばよい。また、絶縁基体２に凹部２ａを形成する場合は、それぞれのセラミックグリーンシートに凹部２ａ用の貫通孔が開口部３用の貫通孔よりも大きくなるように形成しておけばよい。
また、絶縁基体２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等によって成形することによって形成することができる。また、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合は、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって形成することができる。
この絶縁基体２において、平面視で略中央部に開口部３が形成されており、また絶縁基体２の表面または内部であって、平面透視において絶縁基体２の開口部３の周辺に補強部４が形成されている。これにより、絶縁基体２の厚みを薄くしたとしても、電子素子１１を電子素子搭載用基板１に実装する場合に電子素子搭載用基板１に加わる応力により、平面視で電子素子搭載用基板１の電子素子接続用電極５付近の実装箇所を開口部３の貫通方向へ押し出すように変形しようとするが、開口部３の周辺に配置された補強部４によって電子素子搭載用基板１に変形しにくいものとなり、絶縁基体２にクラックが発生するのを効果的に防止することが可能となる。ここで、補強部４が配置された開口部３の周辺とは、少なくとも絶縁基体２の凹部２ａの内側側壁より内側の箇所とすると絶縁基体２において厚みの薄い箇所を補強できることとなる。また、補強部４が配置される箇所は、平面視で電子素子搭載用基板１の外周端部と開口部３との間の中央の位置を含め、内側すなわち開口部側であると、応力が集中しやすい開口部３により近い箇所を補強することとなり、開口部３の変形をより効果的に防止するものとなり好ましい。
補強部４は、絶縁基体２がセラミックスからなる場合は、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等の金属メタライズから成る金属層、もしくは、窒化アルミニウム質焼結体，窒化珪素質焼結体またはガラスセラミックス焼結体等から成る絶縁層により形成される。
金属層から形成される補強部４は絶縁基体２の表面または内部に被着形成されている。補強部４は、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等の金属メタライズから成り、絶縁基体２用のセラミックグリーンシートに金属ペーストをスクリーン印刷法等によって所定形状で印刷して、絶縁基体２用のセラミックグリーンシートと同時に焼成することによって、複数の絶縁基体２のそれぞれの所定位置に形成される。このような金属ペーストは、タングステン，モリブデン，マンガン，銀または銅等の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基体２との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
絶縁層から形成される補強部４は、絶縁基体２の表面に形成される。補強部４は例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体またはガラスセラミックス焼結体等からなり、絶縁基体２のセラミックグリーンシートと同様に製作された補強部４用のセラミックグリーンシートを形成し、このセラミックグリーンシートを打ち抜き加工して、開口部３の周辺に配置し絶縁基体２用のグリーンシートと積層をして焼成することによって形成する。また、絶縁基体２用のセラミックペーストを開口部３の周辺に印刷した後、焼成することによって形成することもできる。このように補強部４が絶縁層から形成される場合、例えば補強部４が絶縁基体２に形成される電子素子接続用電極５または配線導体６に接触しても短絡等を発生することがなく好ましい。
また、補強部４は、絶縁基体２が樹脂から成る場合には、銅，金，アルミニウム，ニッケル，クロム，モリブデン，チタンおよびそれらの合金等の金属材料もしくは、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂，ポリエステル樹脂または四フッ化エチレン樹脂を始めとするフッ素系樹脂等の樹脂（プラスティックス）から成る絶縁層により形成される。
金属層から形成される補強部４は絶縁基体２の表面または内部に被着形成されている。補強部４は、金（Ａｕ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），モリブデン（Ｍｏ）またはチタン（Ｔｉ）およびそれらの合金等の金属材料から成る。例えば、ガラスエポキシ樹脂から成る樹脂シート上に配線導体の形状に加工した銅箔を転写し、銅箔が転写された樹脂シートを積層して接着剤で接着することによって形成する。また、金属箔または金属柱を樹脂から成る絶縁基体に一体化させたり、絶縁基体２にスパッタリング法，蒸着法等またはめっき法等を用いて被着させたりして形成される。
絶縁層から形成される補強部４は、絶縁基体２の表面に形成される。補強部４は例えば、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂，ポリエステル樹脂または四フッ化エチレン樹脂を始めとするフッ素系樹脂等の樹脂（プラスティックス）から形成され、絶縁基体２を形成する場合と同様に作成することができる。
補強部４は、金属層から成るものと、絶縁層から成るものと、露出した金属層を絶縁層で覆った構成のものがある。
補強部４が金属層からなるものは、例えば図２（ｂ）のように絶縁基板２の内部に形成される場合と、図２（ｃ）、図３（ｂ）、図４（ｂ）、図４（ｃ）、図５（ｂ）のように絶縁基板２の表面に形成される場合がある。
補強部４が絶縁層からなるものは、例えば図２（ｃ）、図３（ｂ）、図４（ｂ）、図４（ｃ）、図５（ｂ）のように絶縁基板２の表面に形成される。
補強部４が露出した金属層を絶縁層で覆った構成のものは、例えば図１（ｂ）、図１（ｃ）のように絶縁基板２の表面に形成される。
なお、補強部４が金属層からなるもの、または露出した金属層を絶縁層で覆った構成のもののように、補強部４が金属層を有する場合、絶縁基体２に電子素子１１を実装する場合に絶縁基体２に応力が加わっても、強度が大きい金属層を有する補強部４が骨組みの役割を果たして補強されて、より絶縁基体２に変形等が発生しにくいものとなって、開口部３、特に開口部３の角部周辺にクラックがより発生しにくいものとなる。
また、金属層から形成される補強部４は、絶縁基体２の他の配線と導通していてもよい。他の配線と導通することによって、近傍のアライメントマーク等の電解めっきをかける為の配線としても使用できる。なお、補強部４を他の配線と導通させない場合は、例えば図１のように絶縁基体２の表面に形成された金属層の表面を上述の絶縁層で覆うことで、補強部４の近傍にある導体との短絡を防ぐことができる。
また、１つの電子素子搭載用基板１において、補強部４は少なくとも１つ形成されており、補強部４の形状は例えば図２（ａ）のように平面視で角部が円弧の矩形状でもよく、角部が起点となって剥がれ等が起きにくいものとなり好ましく、十字形状、長円の形状でもよい。また、１つの電子素子搭載用基板１において、各補強部４の形状は互いに異なるものであっても良い。
図１に示された例では、補強部４は電子素子１１を実装する面と同一平面上にあり、金属層とその表面を覆っている絶縁層とで形成されている。補強部４が電子素子１１を実装する面と同一平面に設けられていることで、電子素子１１を実装後、樹脂等の接合材７でアンダーフィル封止をする際、補強部４がダムの役割を果たし接合材７が電子素子搭載用基板１の外周部側へ流れにくくなることから接合材７の量を容易に均一に形成することが可能となる。また、金属層の表面を絶縁層で覆っていることにより、電子素子１１を実装する電子素子接続用電極５と補強部４が近くに配置された場合において、電子素子１１の実装時のズレによって電子素子１１の電極が導電性の補強部４に接触して、短絡等を引き起こすのを有効に防止できるものとなる。さらに補強部４の酸化、腐食を防止し、補強部４の耐久性を向上させることができる。また、補強部４が電子素子１１を実装する面と同一平面に設けられて、絶縁基体２の開口部３周辺の変形に対する補強を電子素子１１を実装する際に応力が加わる面と同一平面としていることから、絶縁基体２の開口部３周辺の変形を抑制しクラックの発生をより低減させることができる。
図２（ｂ）に示された例では、補強部４は絶縁基体２の内部に設けている。図２（ｃ）では、補強部４は電子素子１１を実装する面とは反対側の絶縁基体２の上面に設けられている。補強部４を絶縁基体２の内部または上面に設けることで、電子素子１１が大型化したとき、電子素子１１が実装される面と同一平面に補強部４を配置したときと比べると電子装置の小型化が可能となる。
補強部４は、平面透視において絶縁基体２に設けられた開口部３の周辺に配置する。このとき、絶縁基体２の補強の効果を高めるため、補強部４の内側の端部を開口部３と電子素子搭載用基板１の外辺もしくは、凹部２ａの壁部との距離の４０％より内側に配置することが好ましく、幅は１０％以上が好ましい。例えば、開口部３凹部２ａとの距離が１．５３ｍｍのとき、補強部４の内側の端部を０．６１２ｍｍよりも内側に設けることが好ましい。またさらに、補強部４の幅は０．１５３ｍｍ以上が好ましい。補強部４をこのような位置に設けることで、例えば電子素子１１を金バンプ等により電子素子接続用電極５にフリップチップ実装した場合に、電子素子１１を実装する際に加わる応力の箇所すなわち平面視で電子素子接続用電極５付近により近い箇所で応力を緩和することができ、また補強部４の幅を広くしてより応力緩和の効果を得ることができるため、絶縁基体２に発生する可能性のあるクラックをより防止することができる。
また、上記構成において、平面透視において、補強部４が開口部３に沿って配置されていることから、電子素子１１を電子素子搭載用基板１に実装する際に電子素子搭載用基板１に応力が加わった場合に、クラックが発生しやすい開口部３に沿って補強部４が配置されて応力を緩和するため、より効果的に絶縁基体２にクラックが発生するのを防止することができる。
また、上記構成において、平面透視において、開口部３が多角形であり、補強部４が多角形の１辺に沿って配置されていることから、電子素子１１を電子素子搭載用基板１に実装する際に加わる応力により、平面視で電子素子搭載用基板１の電子素子接続用電極５付近の実装箇所を開口部３の貫通方向へ押し出すように変形しようとするが、電子素子搭載用基板１が変形しようとする方向と補強部４の配置方向とが直交するため、応力を緩和する効果が増して、絶縁基体２に発生する可能性のあるクラックをより防止することができる。
また、上記構成において、平面透視において、開口部３が多角形であり、補強部４が多角形の隣り合う２辺に沿って配置されていることから、補強部４が開口部３の１つの角部周辺を２方向から角部を囲んでおり、電子素子１１を実装する時に加わる応力に対して、電子素子搭載用基板１を２方向から補強することができ、絶縁基体２に発生する可能性のあるクラックをより防止することができる。
さらに、図１（ｄ）に示す例のように、開口部３が矩形状等の多角形であり、電子素子接続用電極５を有している場合、補強部４は平面視で電子素子接続用電極５に沿った開口部３の辺の延長線３ａをまたぐように配置することが好ましい。延長線３ａをまたぐように配置することにより、例えば電子素子１１を金バンプ等により電子素子接続用電極５にフリップチップ実装した場合に、応力が加わって最もストレスが集中する開口部３の角部およびその近傍を補強し、開口部３の角部およびその近傍にかかる応力を効果的に緩和することができる。
また、開口部３が矩形状等の多角形であり、電子素子接続用電極５を有している場合、補強部４の外側端部が電子素子接続用電極５の外側端部５ａよりも外側に位置すると更に好ましい。補強部４の外側端部が電子素子接続用電極５の外側端部５ａよりも外側に位置することにより、上述の開口部３の角部およびその近傍に加えて、電子素子１１を実装するときに応力が加わる電子素子接続用電極５およびその近傍を補強することができ、開口部３の角部およびその周辺にかかるストレスをより広い範囲で補強できて、また電子素子１１を電子素子搭載用基板１に実装する場合に位置ズレが発生した場合においても開口部３にかかる応力を効果的に緩和することができる。
絶縁基体２において、例えば絶縁基体２の凹部２ａの底面に電子素子接続用電極５が被着形成されており、また絶縁基体２の凹部２ａの底面から絶縁基体２内部、下面にかけてビアホール導体またはスルーホール導体等の貫通導体を含む配線導体６が被着形成されている。これにより、電子素子接続用電極５が配線導体６を介して外部回路基板（図示せず）に電気的に接続される。電子素子接続用電極５および配線導体６は、絶縁基体２がセラミックスから成る場合は、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等の金属メタライズから成り、絶縁基体２用のセラミックグリーンシートに電子素子接続用電極および配線導体６用の金属ペーストをスクリーン印刷法等によって所定形状で印刷して、セラミックグリーンシートと同時に焼成することによって、絶縁基体２の所定位置に形成される。内部導体のうち、セラミックグリーンシートを厚み方向に貫通する貫通導体は、金属ペーストを印刷することによってセラミックグリーンシートに形成した貫通孔を充填しておけばよい。このような金属ペーストは、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基体２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
また、電子素子接続用電極５および配線導体６は、絶縁基体２が樹脂から成る場合には、銅，金，アルミニウム，ニッケル，クロム，モリブデン，チタンおよびそれらの合金等の金属材料から成る。例えば、ガラスエポキシ樹脂から成る樹脂シート上に配線導体の形状に加工した銅箔を転写し、銅箔が転写された樹脂シートを積層して接着剤で接着することによって形成する。内部導体のうち、樹脂シートを厚み方向に貫通する貫通導体は、金属ペーストの印刷またはめっき法によって樹脂シートに形成した貫通孔の内面に被着形成するか、貫通孔を充填して形成すればよい。また、金属箔または金属柱を樹脂から成る絶縁基体に一体化させたり、絶縁基体２にスパッタリング法，蒸着法等またはめっき法等を用いて被着させたりして形成される。
電子素子接続用電極５は、絶縁基体２の凹部２ａの底面に複数形成されており、金バンプ等により電子素子１１の各電極にそれぞれ電気的に接続されている。
電子素子１１は、平面透視で開口部３と重なるように凹部２ａに配置されている。また、電子素子１１は、複数の電極を有している。電子素子１１の各電極は、金バンプ等により絶縁基体２の凹部２ａの底面に形成された複数の電子素子接続用電極５のそれぞれに電気的に接続されている。すなわち、電子素子は電子素子接続用電極５にフリップチップ実装されている。
本実施形態の電子素子搭載用基板１は、開口部３を有しており、平面透視で開口部３と重なるように電子素子１１が配置される絶縁基体２と、絶縁基体２の表面または内部に設けられているとともに平面透視において絶縁基体２の開口部３の周辺に配置された補強部４とを含んでいる。
次に、本実施形態の電子素子搭載用基板１の製造方法について説明する。
絶縁基体２は、例えば酸化アルミニウム（Ａｌ２Ｏ３）質焼結体からなり、例えば底面に電子素子１１を搭載するための凹部２ａを有しており、平面透視において開口部３が凹部２ａ内に形成されている。この絶縁基体２は、主成分が酸化アルミニウム（Ａｌ２Ｏ３）である酸化アルミニウム質焼結体から成る場合、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダ、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
このセラミックグリーンシートを用いて、以下の（１）〜（５）の工程により電子素子搭載用基板１が作製される。
（１）凹部２ａの側壁および絶縁基体２の開口部３となる部位の打ち抜き金型を用いた打ち抜き工程。
（２）平面視において絶縁基体２の開口部３の周辺となる部位に形成される補強部４、また絶縁基体２の凹部２ａの底面となる部位に形成される電子素子接続用電極５、また絶縁基体２の凹部２ａの底面から絶縁基体２内部、下面となる部位にかけてビアホール導体またはスルーホール導体等の貫通導体を含む配線導体６をそれぞれ形成するための金属ペーストの印刷塗布工程。
（３）各絶縁層となるセラミックグリーンシートを積層してセラミックグリーンシート積層体を作製する工程。
（４）このセラミックグリーンシート積層体を焼成して、各開口部３および補強部４を有する絶縁基体２が複数配列された多数個取り基板を得る工程。
（５）焼成して得られた多数個取り基板に電子素子搭載用基板１の外縁となる箇所に沿って分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等により電子素子搭載用基板１の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り基板の厚みより小さく切り込むことによって形成することができるが、多数個取り基板用の生成形体にカッター刃を押し当てたり、スライシング装置により生成形体の厚みより小さく切り込んだりすることによって形成してもよい。
なお、セラミックグリーンシートに形成する補強部４は、印刷塗布した金属ペーストの代わりに、（３）の積層工程で、開口部３の周辺となる位置に補強部４の形状をしたセラミックグリーンシートを積層して形成してもよい。また、（２）の印刷塗布工程で形成した補強部４となる金属ペーストの表面にセラミックスラリーから成る絶縁層を塗布してもよい。
また、電子素子搭載用基板１に樹脂等から成る絶縁層を電子素子搭載用基板１に設けることで補強部４を形成してもよい。
また、絶縁基体２の表面に露出した金属層から成る補強部４、電子素子接続用電極５および配線導体６を保護して酸化防止をするために補強部４、電子素子接続用電極５および配線導体６の露出した表面に、厚さ０．５〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
このようにして形成された電子素子搭載用基板１に、電子素子１１が平面透視で開口部３と重なるように凹部２ａ内に電子素子１１をフリップチップ実装して、電子素子１１の各電極がはんだまたは金バンプ等により絶縁基体２の凹部２ａの底面に形成された複数の電子素子接続用電極５のそれぞれに電気的に接続されるとともに、いわゆるアンダーフィルとして例えばエポキシ樹脂等の樹脂からなる接合材７を開口部３に沿って絶縁基体２と電子素子１１との間に注入することで電子装置となる。なお、電子素子１１の各電極と複数の電子素子接続用電極５との電気的な接続に、上述のはんだまたは金バンプを用いる代わりに導電性樹脂（異方性導電樹脂等）から成る接続部材を用いてもよい。
電子素子１１は例えばＣＣＤ型電子素子またはＣＭＯＳ型撮像素子等の半導体素子、ＬＥＤ等の発光素子である。
なお、図３、図５のように、電子素子搭載用基板１は平板形状であってもよい。この場合の電子素子搭載用基板１は、上述の電子素子搭載用基板１の作製工程において、凹部２ａの側壁となる部位を省略することにより作製される。
また、図３において、補強部４は開口部３の隣り合う２辺に沿って配置されており、開口部３の隣り合う２辺に沿って配置された各補強部４が互いに接続され、開口部３の角部を囲むように配置されている。このように補強部４が開口部３の角部を囲むように配置されることにより、絶縁基体２の開口部３の角部を囲むように補強部４により補強され、変形を抑え開口部３の角部に大きな力が加わることをより抑制するため、絶縁基体２の開口部３の角部のクラックの発生を効果的に抑制することができる。
本実施形態の電子素子搭載用基板１は、開口部３を有している絶縁基体２と、絶縁基体２の表面または内部に設けられ、平面透視において絶縁基体２の開口部３の周辺に配置された補強部４を備えている。電子素子１１は、平面透視で開口部３と重なるように配置される。これらによって、例えば、絶縁基体２の厚みを薄くしたとしても、電子素子１１を電子素子搭載用基板１に実装する際に電子素子搭載用基板１に応力が加わった場合に、補強部４によって電子素子搭載用基板１に変形等が発生しにくいものとなり、絶縁基体２にクラックが発生するのを効果的に防止することが可能となるものである。
本発明の他の態様によれば、電子装置は、上記構成の電子素子搭載用基板１を備えていることによって、低背化が可能となるものである。
（第２の実施形態）
図４〜図７を参照して本発明の第２の実施形態における電子装置について説明する。本実施形態の電子装置において、第１の実施形態と異なる点は、補強部４の形状である。図４、図５においては、補強部４は、１対の辺が他の１対の辺よりも長い矩形の形状をしており、近傍に電子素子接続用電極５が形成された開口部３の対向する２辺に対し、他の対向する２辺に沿って配置され、補強部４の両端部は電子素子接続用電極５の外側端部よりも外側に位置している。この場合、補強部４は、近傍に電子素子接続用電極５が形成された開口部３の対向する２辺とは異なる他の対向する２辺よりも補強部４の長辺が長く、開口部３の対向する２辺全体を補強するとともに、開口部３の角部およびその近傍、さらに電子素子１１を実装するときに応力が加わる電子素子接続用電極５およびその近傍を補強することができ、開口部３およびその周辺にかかるストレスをより広い範囲で補強できて、絶縁基体２の開口部３周辺の変形を抑える効果がより高まるため、絶縁基体２の開口部３の角部のクラックの発生を防止することができる。
また例えば電子素子１１を電子素子搭載用基板１に実装後、樹脂等の接合材７でアンダーフィル封止を行う時の接合材７の硬化時に発生する応力による開口部３の変形も防ぐこともできる。よって、絶縁基体２の開口部３の角部のクラックの発生を防止する効果を高めることができる。さらに、補強部４を電子素子１１の外辺の外側に配置することで、電子素子１１を接合材７でアンダーフィル封止するとき、接合材７が外側に広がるのを防ぐことができるため、封止に必要な接合材７の量を容易に調整することが可能となる。
また、図５においては、開口部３の対向する２辺に沿ってそれぞれ２本の平行に並んだ補強部４が設置されている。この補強部４のうち、開口部３側に位置する補強部４の幅が、開口部３と電子素子搭載用基板１の外辺との距離の１０％以上であることが好ましい。また、２本の平行に並んだ１組の補強部４において、平面透視で電子素子１１の外辺が、外側の補強部４よりも内側に位置する、更には外側の補強部４よりも内側で且つ内側の補強部４よりも外側に位置することで、電子素子１１と電子素子搭載用基板１をアンダーフィル封止する接合材７を２本の補強部４の間に流し込んで、接合材７の量、高さ、封止位置の調整が容易となる。
また、図６において、平面透視において補強部４は電子素子接続用電極５の内側端部よりも内側に配置されており、実装される電子素子１１の外辺より内側に位置して、開口部３を取り囲む枠状となっている。補強部４を電子素子接続用電極５の内側端部よりも内側に配置することで、開口部３に近い箇所で補強することができ、絶縁基体２の開口部３の角部およびその周辺をより近くで補強して、絶縁基体２の変形をより抑えることが可能となるためクラックの発生を効果的に防止することができる。また、補強部４が電子素子１１を実装する面と同一面に配置され、平面透視で補強部４全体が電子素子１１の外辺より内側に位置する場合、電子素子１１を実装後、アンダーフィル封止の工程において接合材７が電子素子１１の内側へ広がることを防止することができる。
また、図７において、平面透視において補強部４は、電子素子接続用電極５の外側端部よりも外側に配置されており、近傍に電子素子接続用電極５が形成された開口部３の対向する２辺に対し、他の対向する２辺に平行に配置される箇所は実装される電子素子１１の外辺より内側に位置して、開口部３を取り囲む枠状となっている。この場合、電子素子搭載用基板１と電子素子１１との間を樹脂等の接合材７で封止する場合において、電子素子接続用電極５およびその近傍では接合材７が外側へ流出することを防止でき、その他の箇所においては接合材７が電子素子１１の内側に流出することを防止することができる。
なお、図８〜図１１に示す例のように、絶縁基体２の表面に設けられているとともに平面透視において絶縁基体２の開口部３の周辺に配置された電子素子接続用電極５を有しており、絶縁基体２は、平面透視における開口部３の周辺に電子素子１１が配置される側へ傾斜した傾斜部２ｂを有しており、補強部４は、絶縁基体２の表面の電子素子１１が配置される側に設けられている場合には、例えば、電子素子１１を電子素子搭載用基板１に実装する際に電子素子搭載用基板１に応力が加わって絶縁基体２の開口部３およびその周辺が変形した場合であっても、絶縁基体２の開口部３の周辺に配置された補強部４によって絶縁基体２の開口部３が電子素子１１に接触しにくいものとなり、電子素子１１を破損させるのを効果的に防止することが可能となるものである。なお、傾斜部２ｂは、絶縁基体２の開口部３の周辺が電子素子の実装面側へ傾斜するように変形しており、図８に示す例のように絶縁基板２の厚み方向における傾斜部２ｂの高さＨ１すなわち凹部２ａ底面の平坦な部分から傾斜部２ｂ先端までの高さは１０μｍ〜５０μｍ程度であり、補強部４の高さＨ２は傾斜部２ｂの高さＨ１より高く突出している。また、傾斜部２ｂは図８、図９に示す例のように開口部３の周辺の傾斜している箇所を傾斜部２ｂとしているが、絶縁基板２の電子素子１１が配置される側の面の全体が、電子素子１１が配置される側へ傾斜している場合においても、傾斜している面を傾斜部２ｂとしてもよい。なお、傾斜部２ｂは、絶縁基体２がセラミックスから成る場合は、平面視で電子素子搭載用基板１と同形状で開口部３の中心に向かって傾斜しているとともに、例えば空気等の気体が通過できる孔を多数設けた治具の上に、電子素子搭載用基板１となる焼成前のセラミックグリーンシートの積層体を乗せた後、治具の下側を真空ポンプ等を用いて減圧し吸引することで形成することができる。
また、図８、図９に示す例のように、平面視において、補強部４は開口部３の周辺に複数配置させていると、絶縁基体２と電子素子１１と間に複数の補強部４を介することとなり、絶縁基体２の開口部３が電子素子１１により接触しにくいものとすることができ、好ましい。
また、図９に示す例のように、平面視で補強部４が開口部３の周辺に島状に配置させていると、絶縁基体２の開口部３が電子素子１１に接触しにくいものとなり、電子素子１１を電子素子搭載用基板１に実装する際にかかる応力を複数の島状の補強部４で分散することができ、好ましい。
また、図８〜図１１に示す例のように、平面視で補強部４が開口部３の周辺に対向するように配置させていると、絶縁基体２の開口部３が電子素子１１に接触しにくく、対向するように配置された補強部４により電子素子１１が傾きにくいものとすることが可能となる。このとき、補強部４を同じ高さとなるように形成すると電子素子１１の傾きがより低減されたものとすることができ、好ましい。また、図８、図９、図１１に示す例のように、電子素子１１が補強部４にそれぞれ接触するように実装させると、例えば電子素子１１として撮像素子を用いる場合には、撮像素子の傾きがより低減され、外部の光すなわち像を良好に入射することができ、その結果良好に撮像することが可能となる。また、電子素子１１として発光素子を用いる場合には、所定の方向に良好に光を放射することができる。
また、図８、図１０、図１１に示す例のように、平面視で補強部４が開口部に沿って帯状に配置させていると、電子素子搭載用基板１に電子素子１１を実装する際、開口部３に沿って形成された補強部４の全体が絶縁基体２と電子素子１１との間に介するものとすることができるので、電子素子１１を電子素子搭載用基板１に実装する際にかかる応力を、帯状に配置された補強部４で分散することができる。なお、帯状に配置された補強部４は実装される電子素子１１の対応する１辺よりも長さが長いと、電子素子１１を実装する際に位置ずれを起こした場合でも補強部４が絶縁基体２と電子素子１１との間に介するものとすることができ、好ましい。
また、図８に示す例のように、平面視で補強部４が開口部３の傾斜部２ｂよりも外側に配置させていると、補強部４を絶縁基体２に形成する場合に、補強部４の高さを一定かつ平坦に形成しやすく、電子素子１１が補強部４に接触した際に、補強部４により電子素子１１が傾きにくいものとすることが可能となり、好ましい。
また、図８〜図１１に示す例において、補強部４が金属層からなる場合、補強部４は電子素子１１の配線がない箇所もしくは配線から離間した箇所に設けると、補強部４と電子素子１１の配線との電気的短絡を抑制される。
また、図８〜図１１に示す例において、補強部４の電子素子１１との当接面は、平坦であることが好ましい。ここで、平坦とは、当接面に鋭角な角部などがなく、当接面が平面もしくは滑らかな曲面である状態である。補強部４の当接面が平坦であることにより、電子素子１１を電子素子搭載用基板１に実装する際に電子素子１１が補強部４と接触した場合、補強部４により電子素子１１が破損することが抑制される。
また、図８〜図１１に示す例において、補強部４の厚みは、絶縁基板２の厚み方向における傾斜部２ｂの最も高い箇所よりも厚くすなわち高く形成されている。このことにより、電子素子１１を電子素子搭載用基板１に実装する際に、絶縁基体２と電子素子１１と間に補強部４を介することとなり、補強部４によって絶縁基体２の開口部３が電子素子１１に接触しにくいものとなり、電子素子１１を破損させるのを効果的に防止することが可能となる。
このような補強部４は、あらかじめ補強部４を備えていない電子素子搭載用基板１を製作しておき、この電子素子搭載用基板１の開口部３の全周にわたって傾斜部２ｂの高さを計測し、この高さよりも高くなるように製作すればよい。なお、補強部４の高さは傾斜部２ｂの高さよりも５μｍ程度高くしておくことが好ましい。
なお、上述のように開口部３の周辺に傾斜部２ａを有する場合は、例えば平面視で電子素子搭載用基板１と同形状で開口部３の中心に向かって傾斜しているとともに、例えば空気等の気体が通過できる孔を多数設けた治具の上に、電子素子搭載用基板１となる焼成前のセラミックグリーンシート積層体を乗せた後、治具の下側を真空ポンプ等を用いて減圧し吸引することで形成することができる。
なお、本発明は、上述の実施形態の例に限定されるものではなく、種々の変形は可能である。例えば、電子素子接続用電極５、配線導体６の配置、数、形状などは指定されない。
１・・・・・電子素子搭載用基板
２・・・・・絶縁基体
２ａ・・・・凹部
２ｂ・・・・傾斜部
３・・・・・開口部
４・・・・・補強部
５・・・・・電子素子接続用電極
１１・・・・電子素子

Claims (6)

  1. 開口部を有しており、平面透視で前記開口部と重なるように電子素子が配置されるセラミックスから成る絶縁基体と、
    該絶縁基体の表面の前記電子素子を実装する面と同一平面上に、前記電子素子と接しないように設けられているとともに平面透視において前記絶縁基体の前記開口部の周辺に配置された、セラミックスから成るまたは露出した金属層をセラミックスで覆った補強部とを備えていることを特徴とする電子素子搭載用基板。
  2. 平面透視において、前記補強部が前記開口部に沿って配置されていることを特徴とする請求項１記載の電子素子搭載用基板。
  3. 平面透視において、前記開口部が多角形であり、前記補強部が前記多角形の１辺に沿って配置されていることを特徴とする請求項１記載の電子素子搭載用基板。
  4. 平面透視において、前記開口部が多角形であり、前記補強部が前記多角形の隣り合う２辺に沿って配置されていることを特徴とする請求項１記載の電子素子搭載用基板。
  5. 前記絶縁基体の表面に設けられているとともに平面透視において前記絶縁基体の前記開口部の周辺に配置された電子素子接続用電極を備えており、
    前記絶縁基体は、平面透視における前記開口部の周辺に前記電子素子が配置される側へ傾斜した傾斜部を有しており、
    前記補強部は、前記絶縁基体の表面の前記電子素子が配置される側に設けられていることを特徴とする請求項１記載の電子素子搭載用基板。
  6. 請求項１または請求項５に記載された電子素子搭載用基板と、
    平面透視で該電子素子搭載用基板に形成された前記開口部と重なるように配置された電子素子とを備えていることを特徴とする電子装置。
JP2014518763A 2012-05-31 2013-05-31 電子素子搭載用基板および電子装置 Active JP6042885B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014518763A JP6042885B2 (ja) 2012-05-31 2013-05-31 電子素子搭載用基板および電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012124479 2012-05-31
JP2012124479 2012-05-31
PCT/JP2013/065246 WO2013180288A1 (ja) 2012-05-31 2013-05-31 電子素子搭載用基板および電子装置
JP2014518763A JP6042885B2 (ja) 2012-05-31 2013-05-31 電子素子搭載用基板および電子装置

Publications (2)

Publication Number Publication Date
JPWO2013180288A1 JPWO2013180288A1 (ja) 2016-01-21
JP6042885B2 true JP6042885B2 (ja) 2016-12-14

Family

ID=49673471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014518763A Active JP6042885B2 (ja) 2012-05-31 2013-05-31 電子素子搭載用基板および電子装置

Country Status (4)

Country Link
US (1) US9826641B2 (ja)
JP (1) JP6042885B2 (ja)
CN (1) CN104321861B (ja)
WO (1) WO2013180288A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6358431B2 (ja) 2014-08-25 2018-07-18 新光電気工業株式会社 電子部品装置及びその製造方法
JP6533680B2 (ja) * 2015-03-20 2019-06-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102466959B1 (ko) 2015-12-31 2022-11-11 엘지디스플레이 주식회사 유기 발광 표시 장치
WO2019151304A1 (ja) * 2018-01-30 2019-08-08 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール
TWI677745B (zh) * 2018-12-05 2019-11-21 海華科技股份有限公司 影像擷取模組及可攜式電子裝置
CN111240518B (zh) * 2020-01-13 2023-09-29 合肥维信诺科技有限公司 显示面板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445254B1 (en) * 2000-04-06 2002-09-03 Nihon Dempa Kogyo Co., Ltd. Crystal oscillator and method of bonding IC chip useful for fabricating crystal oscillator
JP3768972B2 (ja) * 2003-04-28 2006-04-19 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4411893B2 (ja) * 2003-07-28 2010-02-10 パナソニック電工株式会社 立体回路板及び撮像装置
JP2006020014A (ja) * 2004-07-01 2006-01-19 Matsushita Electric Ind Co Ltd 撮像装置および撮像装置を搭載した携帯無線端末
JP2006201427A (ja) 2005-01-20 2006-08-03 Kyocera Corp 撮像素子収納用パッケージ、撮像装置および撮像モジュール
EP2136552A1 (en) * 2007-04-13 2009-12-23 Panasonic Corporation Solid-state imaging device and method for manufacturing the same
JP2008263552A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2008263550A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2009099642A (ja) * 2007-10-15 2009-05-07 Sumitomo Metal Electronics Devices Inc 電子部品収納用パッケージ
JP4443600B2 (ja) * 2007-12-03 2010-03-31 シャープ株式会社 固体撮像装置の製造方法
JP5289582B2 (ja) * 2009-11-26 2013-09-11 京セラ株式会社 撮像装置および撮像装置モジュール
JP5934109B2 (ja) 2010-01-11 2016-06-15 フレクストロニクス エイピー エルエルシーＦｌｅｘｔｒｏｎｉｃｓ Ａｐ，Ｌｌｃ 成形テープフリップチップ画像装置実装を備えたカメラモジュールおよび製造方法
JP5491628B2 (ja) * 2010-06-28 2014-05-14 京セラ株式会社 配線基板および撮像装置ならびに撮像装置モジュール

Also Published As

Publication number Publication date
CN104321861B (zh) 2017-10-20
US9826641B2 (en) 2017-11-21
CN104321861A (zh) 2015-01-28
JPWO2013180288A1 (ja) 2016-01-21
WO2013180288A1 (ja) 2013-12-05
US20150124422A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP6096812B2 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP5964858B2 (ja) 撮像素子収納用パッケージおよび撮像装置
JP5355246B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP6042885B2 (ja) 電子素子搭載用基板および電子装置
JP5731404B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5988412B2 (ja) 撮像素子搭載用基板および撮像装置
JP6039311B2 (ja) 配線基板、電子装置および電子モジュール
JP5052470B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP6204610B2 (ja) 電子素子実装用基板および電子装置
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP6174327B2 (ja) 電子素子搭載用基板および電子装置
JP6022888B2 (ja) 電子素子搭載用基板および電子装置
US12144114B2 (en) Electronic element mounting substrate, electronic device, and electronic module
JP7307161B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2020035898A (ja) 電子素子実装用基板、電子装置、および電子モジュール
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2016154185A (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP6017994B2 (ja) 電子素子搭載用基板および電子装置
JP2014007292A (ja) 電子部品収納用パッケージおよび電子装置
JP2014165315A (ja) 電子素子搭載用基板および電子装置
JP2014063892A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161110

R150 Certificate of patent or registration of utility model

Ref document number: 6042885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150