[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5925704B2 - シリコン膜の形成方法およびその形成装置 - Google Patents

シリコン膜の形成方法およびその形成装置 Download PDF

Info

Publication number
JP5925704B2
JP5925704B2 JP2013006042A JP2013006042A JP5925704B2 JP 5925704 B2 JP5925704 B2 JP 5925704B2 JP 2013006042 A JP2013006042 A JP 2013006042A JP 2013006042 A JP2013006042 A JP 2013006042A JP 5925704 B2 JP5925704 B2 JP 5925704B2
Authority
JP
Japan
Prior art keywords
film
silicon film
forming
etching
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013006042A
Other languages
English (en)
Other versions
JP2014138084A (ja
Inventor
克彦 小森
克彦 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013006042A priority Critical patent/JP5925704B2/ja
Priority to KR1020140004086A priority patent/KR101689925B1/ko
Priority to TW103101512A priority patent/TWI549181B/zh
Priority to US14/156,097 priority patent/US9558940B2/en
Priority to CN201410022488.8A priority patent/CN103943474B/zh
Publication of JP2014138084A publication Critical patent/JP2014138084A/ja
Application granted granted Critical
Publication of JP5925704B2 publication Critical patent/JP5925704B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3215Doping the layers
    • H01L21/32155Doping polycristalline - or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、シリコン膜の形成方法およびその形成装置に関する。
半導体装置等の製造プロセスでは、シリコン基板上の層間絶縁膜にトレンチ、ホール形状の溝(例えば、コンタクトホール又はラインアンドスペース)を形成し、ポリシリコン膜、アモルファスシリコン膜、不純物でドープされたポリシリコン膜及びアモルファスシリコン膜等のシリコン膜(Si膜)を埋め込んで電極を形成する工程がある。
このような工程では、例えば、特許文献1に示すように、シリコン基板上の層間絶縁膜にコンタクトホールを形成し、CVD(Chemical Vapor Deposition)法でポリシリコン膜の成膜と、そのポリシリコン膜の僅かなエッチングの後に再度ポリシリコン膜を成膜する方法が開示されている。
特開平10−321556号公報
ところで、シリコン膜を成膜後、エッチングする工程でシリコン膜の表面ラフネスが悪化すると、良好にシリコン膜を埋め込むことができず、Si膜の電極としての特性が劣化してしまうおそれがある。また、この問題は、特にリン(P)がドープされたシリコン膜を用いる場合に顕著に生ずる。
本発明は、上記問題に鑑みてなされたものであり、良好にシリコン膜を埋め込むことが可能なシリコン膜の形成方法およびその形成装置を提供することを目的とする。また、本発明は、エッチング後の表面ラフネスの悪化を抑制することが可能なシリコン膜の形成方法およびその形成装置を提供することを目的とする。
上記目的を達成するため、本発明の第1の観点にかかるシリコン膜の形成方法は、
表面に溝が形成された被処理体の前記溝にシリコン膜を形成するシリコン膜の形成方法であって、
前記被処理体の前記溝を埋め込むように不純物を含むシリコン膜を成膜する第1成膜工程と、
前記第1成膜工程で成膜されたシリコン膜の表面近傍に前記不純物をドープするドーピング工程と、
前記第1成膜工程で成膜されたシリコン膜をエッチングして前記溝の開口部を広げるエッチング工程と、
前記エッチング工程で開口部が広げられた溝にシリコン膜を埋め込むように成膜する第2成膜工程と、
を備え
前記ドーピング工程では、前記不純物を含むガスを用いたガスフェースドープにより前記シリコン膜の表面近傍に不純物をドープし、
前記第1成膜工程、前記ドーピング工程、前記エッチング工程、及び、前記第2成膜工程を、単一の反応室内で、この順で連続して実施する、ことを特徴とする。
前記不純物は、例えば、リンである。
前記エッチング工程では、エッチングガスとして、例えば、塩素を用いる。
本発明の第2の観点にかかるシリコン膜の形成装置は、
表面に溝が形成された被処理体の前記溝にシリコン膜を形成するシリコン膜の形成装置であって、
前記被処理体の前記溝を埋め込むように不純物を含むシリコン膜を成膜する第1成膜手段と、
前記第1成膜手段により成膜されたシリコン膜の表面近傍に前記不純物をドープするドーピング手段と、
前記第1成膜手段により成膜されたシリコン膜をエッチングして前記溝の開口部を広げるエッチング手段と、
前記エッチング手段により開口部が広げられた溝にシリコン膜を埋め込むように成膜する第2成膜手段と、
装置各部を制御する制御手段と、
を備え
前記ドーピング手段は、前記不純物を含むガスを用いたガスフェースドープにより前記シリコン膜の表面近傍に不純物をドープし、
前記制御手段は、前記第1成膜手段、前記ドーピング手段、前記エッチング手段、及び、前記第2成膜手段を制御して、単一の反応室内で、この順で連続して実施し、表面に溝が形成された被処理体の前記溝にシリコン膜を形成する、ことを特徴とする。
前記不純物は、例えば、リンである。
前記エッチング手段は、エッチングガスとして、例えば、塩素を用いる。
本発明によれば、良好にエッチング後の表面ラフネスの悪化を抑制することができる。
本発明の実施の形態の熱処理装置を示す図である。 図1の制御部の構成を示す図である。 本実施の形態のシリコン膜の形成方法を説明するレシピを示した図である。 本実施の形態のシリコン膜の形成方法を説明するための図である。 ドーピング工程を行わない場合のシリコン膜の形成方法を説明するための図である。 本実施の形態のシリコン膜の形成方法を説明するための図である。
以下、本発明のシリコン膜の形成方法およびその形成装置について説明する。本実施の形態では、シリコン膜の形成装置として、図1に示すバッチ式の縦型の熱処理装置を用いた場合を例に説明する。
図1に示すように、熱処理装置1は、長手方向が垂直方向に向けられた略円筒状の反応管2を備えている。反応管2は、内管3と、内管3を覆うとともに内管3と一定の間隔を有するように形成された有天井の外管4とから構成された二重管構造を有する。内管3及び外管4は、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。
外管4の下方には、筒状に形成されたステンレス鋼(SUS)からなるマニホールド5が配置されている。マニホールド5は、外管4の下端と気密に接続されている。また、内管3は、マニホールド5の内壁から突出するとともに、マニホールド5と一体に形成された支持リング6に支持されている。
マニホールド5の下方には蓋体7が配置され、ボートエレベータ8により蓋体7は上下動可能に構成されている。そして、ボートエレベータ8により蓋体7が上昇すると、マニホールド5の下方側(炉口部分)が閉鎖され、ボートエレベータ8により蓋体7が下降すると、マニホールド5の下方側(炉口部分)が開口される。
蓋体7には、例えば、石英からなるウエハボート9が載置されている。ウエハボート9は、被処理体、例えば、半導体ウエハ10が垂直方向に所定の間隔をおいて複数枚収容可能に構成されている。
反応管2の周囲には、反応管2を取り囲むように断熱体11が設けられている。断熱体11の内壁面には、例えば、抵抗発熱体からなる昇温用ヒータ12が設けられている。この昇温用ヒータ12により反応管2の内部が所定の温度に加熱され、この結果、半導体ウエハ10が所定の温度に加熱される。
マニホールド5の側面には、複数の処理ガス導入管13が挿通(接続)されている。なお、図1では処理ガス導入管13を1つだけ描いている。処理ガス導入管13は、内管3内を臨むように配設されている。例えば、図1に示すように、処理ガス導入管13は、支持リング6より下方(内管3の下方)のマニホールド5の側面に挿通されている。
処理ガス導入管13は、図示しないマスフローコントローラ等を介して、図示しない処理ガス供給源が接続されている。このため、処理ガス供給源から処理ガス導入管13を介して所望量の処理ガスが反応管2内に供給される。処理ガス導入管13から供給される処理ガスとして、不純物でドープされたポリシリコン膜及びアモルファスシリコン膜等のシリコン膜(Si膜)を成膜する成膜用ガスがある。成膜用ガスとしては、シリコンソースとして、例えば、モノシラン(SiH)等が用いられ、不純物をドープするため、例えば、ホスフィン(PH)を用いる。
また、本発明のシリコン膜の形成方法では、後述するように、半導体ウエハ10の表面に形成された溝に第1成膜工程でSi膜が埋め込まれた後、エッチング工程で埋め込まれた溝の開口部が広げられ、第2成膜工程で開口部が広げられた溝にSi膜が埋め込まれる。このため、処理ガス導入管13から供給される処理ガスとして、エッチングガスがある。エッチングガスとしては、例えば、塩素(Cl)が用いられる。
マニホールド5の側面には反応管2内のガスを排気するための排気口14が設けられている。排気口14は支持リング6より上方に設けられており、反応管2内の内管3と外管4との間に形成された空間に連通する。そして、内管3で発生した排ガス等が内管3と外管4との間の空間を通って排気口14に排気される。
マニホールド5の側面の排気口14の下方には、パージガス供給管15が挿通されている。パージガス供給管15には、図示しないパージガス供給源が接続されており、パージガス供給源からパージガス供給管15を介して所望量のパージガス、例えば、窒素ガスが反応管2内に供給される。
排気口14には排気管16が気密に接続されている。排気管16には、その上流側から、バルブ17と、真空ポンプ18とが介設されている。バルブ17は、排気管16の開度を調整して、反応管2内の圧力を所定の圧力に制御する。真空ポンプ18は、排気管16を介して反応管2内のガスを排気するとともに、反応管2内の圧力を調整する。
なお、排気管16には、図示しないトラップ、スクラバー等が介設されており、反応管2から排気された排ガスを、無害化した後、熱処理装置1外に排気するように構成されている。
また、熱処理装置1は、装置各部の制御を行う制御部100を備えている。図2に制御部100の構成を示す。図2に示すように、制御部100には、操作パネル121、温度センサ(群)122、圧力計(群)123、ヒータコントローラ124、MFC(Mass Flow Controller)制御部125、バルブ制御部126等が接続されている。
操作パネル121は、表示画面と操作ボタンとを備え、オペレータの操作指示を制御部100に伝え、また、制御部100からの様々な情報を表示画面に表示する。
温度センサ(群)122は、反応管2内、処理ガス導入管13内、排気管16内等の各部の温度を測定し、その測定値を制御部100に通知する。
圧力計(群)123は、反応管2内、処理ガス導入管13内、排気管16内等の各部の圧力を測定し、その測定値を制御部100に通知する。
ヒータコントローラ124は、昇温用ヒータ12を個別に制御するためのものであり、制御部100からの指示に応答して、これらに通電してこれらを加熱し、また、これらの消費電力を個別に測定して、制御部100に通知する。
MFC制御部125は、処理ガス導入管13、及び、パージガス供給管15に設けられた図示しないマスフローコントローラ(MFC)を制御して、これらに流れるガスの流量を制御部100から指示された量にするとともに、実際に流れたガスの流量を測定して、制御部100に通知する。
バルブ制御部126は、各管に配置されたバルブの開度を制御部100から指示された値に制御する。
制御部100は、レシピ記憶部111と、ROM(Read Only Memory)112と、RAM(Random Access Memory)113と、I/Oポート(Input/Output Port)114と、CPU(Central Processing Unit)115と、これらを相互に接続するバス116とから構成されている。
レシピ記憶部111には、セットアップ用レシピと複数のプロセス用レシピとが記憶されている。熱処理装置1の製造当初は、セットアップ用レシピのみが格納される。セットアップ用レシピは、各熱処理装置に応じた熱モデル等を生成する際に実行されるものである。プロセス用レシピは、ユーザが実際に行う熱処理(プロセス)毎に用意されるレシピであり、例えば、反応管2への半導体ウエハ10のロードから、処理済みの半導体ウエハ10をアンロードするまでの、各部の温度の変化、反応管2内の圧力変化、処理ガスの供給の開始及び停止のタイミングと供給量などを規定する。
ROM112は、EEPROM(Electrically Erasable Programmable Read Only Memory)、フラッシュメモリ、ハードディスクなどから構成され、CPU115の動作プログラム等を記憶する記録媒体である。
RAM113は、CPU115のワークエリアなどとして機能する。
I/Oポート114は、操作パネル121、温度センサ122、圧力計123、ヒータコントローラ124、MFC制御部125、バルブ制御部126等に接続され、データや信号の入出力を制御する。
CPU115は、制御部100の中枢を構成し、ROM112に記憶された制御プログラムを実行し、操作パネル121からの指示に従って、レシピ記憶部111に記憶されているレシピ(プロセス用レシピ)に沿って、熱処理装置1の動作を制御する。すなわち、CPU115は、温度センサ(群)122、圧力計(群)123、MFC制御部125等に反応管2内、処理ガス導入管13内、及び、排気管16内の各部の温度、圧力、流量等を測定させ、この測定データに基づいて、ヒータコントローラ124、MFC制御部125、バルブ制御部126等に制御信号等を出力し、上記各部がプロセス用レシピに従うように制御する。
バス116は、各部の間で情報を伝達する。
次に、以上のように構成された熱処理装置1を用いたシリコン膜の形成方法について説明する。なお、以下の説明において、熱処理装置1を構成する各部の動作は、制御部100(CPU115)により制御されている。また、各処理における反応管2内の温度、圧力、ガスの流量等は、前述のように、制御部100(CPU115)がヒータコントローラ124(昇温用ヒータ12)、MFC制御部125、バルブ制御部126等を制御することにより、例えば、図3に示すようなレシピに従った条件に設定される。
また、本実施の形態では、被処理体としての半導体ウエハ10には、図4(a)に示すように、基板51上に絶縁膜52が形成されており、半導体ウエハ10の表面にはコンタクトホールを形成するための溝53が形成されている。本発明のシリコン膜の形成方法は、この半導体ウエハ10の表面に形成された溝53を埋め込むように、不純物でドープされたポリシリコン膜及びアモルファスシリコン膜等のシリコン膜(Si膜)を成膜する第1成膜工程と、不純物を含むガスを用いて不純物をドープするドーピング工程と、成膜されたSi膜をエッチングして溝53の開口部を広げるエッチング工程と、エッチング工程で開口部が広げられた溝53にSi膜を埋め込むように成膜する第2成膜工程と、を備えている。以下、これらの工程を含むシリコン膜の形成方法について説明する。
まず、反応管2(内管3)内を所定の温度、例えば、図3(a)に示すように、300℃に設定する。また、図3(c)に示すように、パージガス供給管15から内管3(反応管2)内に所定量の窒素(N)を供給する。次に、図4(a)に示す半導体ウエハ10が収容されているウエハボート9を蓋体7上に載置する。そして、ボートエレベータ8により蓋体7を上昇させ、半導体ウエハ10(ウエハボート9)を反応管2内にロードする(ロード工程)。
続いて、図3(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図3(a)に示すように、500℃に設定する。また、反応管2内のガスを排出し、反応管2を所定の圧力、例えば、図3(b)に示すように、266Pa(2Torr)にする。そして、反応管2内をこの温度及び圧力で安定させる(安定化工程)。
ここで、反応管2内の温度は、450℃〜700℃であることが好ましく、490℃〜650℃であることがさらに好ましい。また、反応管2内の圧力は、 13.3Pa〜666Pa(0.1Torr〜5Torr)であることが好ましい。反応管2内の温度及び圧力をかかる範囲にすることにより、Si膜をより均一に成膜することができるためである。
反応管2内が所定の圧力および温度で安定すると、パージガス供給管15からの窒素の供給を停止する。そして、図3(d)及び(e)に示すように、処理ガス導入管13から反応管2内に所定量の成膜用ガス、例えば、モノシラン(SiH)とホスフィン(PH)とを供給する(第1成膜工程)。この第1成膜工程により、図4(b)に示すように、半導体ウエハ10の絶縁膜52上、及び、溝53内に不純物がドープされたSi膜54が形成される。また、第1成膜工程後のSi膜54の不純物濃度は、例えば3×1020cm−3程度である。
また、第1成膜工程では、溝53の開口部を有するように、半導体ウエハ10の絶縁膜52上、及び、溝53内にSi膜54を形成することが好ましい。すなわち、第1成膜工程では、溝53を完全に埋めるようにSi膜54を形成するのではなく、溝53が開口部を有するようにSi膜54を形成することが好ましい。これにより、第1成膜工程で溝53内のボイドが発生することを防止することができる。
半導体ウエハ10に所定量のSi膜が形成されると、処理ガス導入管13からの成膜用ガスの供給を停止する。次に、図3(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図3(a)に示すように、500℃に設定する。また、反応管2内のガスを排出し、反応管2を所定の圧力、例えば、図3(b)に示すように、666Pa(5Torr)にする。そして、反応管2内をこの温度及び圧力で安定させる(パージ・安定化工程)。
次に、図3(e)に示すように反応管2内にPHを供給するとともに、反応管2内を所定の圧力および温度で安定させ、不純物をドープさせる(ドーピング工程)。ここで、反応管2内の温度は、Si膜54としてアモルファスシリコン膜を用いる場合は、アモルファスシリコンが結晶化しない温度とすることが好ましく、例えば500℃とする。また、圧力は、例えば13.3Pa〜53kPa(0.1Torr〜400Torr)とするのが好ましい。この不純物を含むガスであるPHを用いて、ガスフェイスドープを行うことにより、Si膜54の表面近傍のエッチング工程でエッチング除去される領域に不純物であるリン(P)が付加的にドープされる。このドーピング工程後のSi膜54の表面近傍の不純物濃度は、例えば3×1021cm−3程度である。
本実施の形態では、このようにエッチング工程の前にドーピング工程を設けることにより、エッチング工程の後のSi膜の表面ラフネスの悪化を抑制することができる。
例えば、第1成膜工程後のSi膜54の表面近傍のみに着目すると、図5(a)に模式的に示すように、Si膜54の表面は局所的には不純物濃度のばらつきがある。不純物がドープされているSi膜は、不純物がドープされていないSi膜と比較してエッチングレートが数倍高いため、不純物濃度にばらつきがある状態でエッチング工程を行うと、図5(b)のように、エッチングがより早く進む部分と遅く進む部分とが生じ、Si膜54の表面に凹凸が生じやすくなり、表面ラフネスが悪化すると考えられる。
一方、本実施の形態のようにドーピング工程を設け、図6(a)の状態のSi膜54の表面近傍に付加的に不純物Pをドープさせると、図6(b)に示すようにSi膜54の表面近傍における不純物濃度のばらつきを抑制することができる。これにより図6(c)に示すようにエッチングレートの進み具合の差を縮め、Si膜54の表面に凹凸が生ずるのを抑制し、表面ラフネスの悪化を抑制することが可能となる。
Si膜54中に所定量の不純物Pをドープした後、処理ガス導入管13からの不純物を含むガスの供給を停止する。次に、図3(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図3(a)に示すように、275℃に設定する。また、反応管2内のガスを排出し、反応管2を所定の圧力、例えば、図3(b)に示すように、400Pa(3Torr)にする。そして、反応管2内をこの温度及び圧力で安定させる(パージ・安定化工程)。なお、反応管2内のガスを確実に排出するために、反応管2内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。
ここで、反応管2内の温度は、100℃〜550℃であることが好ましい。100℃より低いと後述するエッチング工程においてSi膜54をエッチングできないおそれがあり、550℃より高いとSi膜54のエッチング制御が困難となるおそれがあるためである。反応管2内の圧力は、13.3Pa〜13.3kPa(0.1Torr〜100Torr)であることが好ましい。
次に、反応管2内を所定の圧力および温度で安定させ、図3(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、図3(f)に示すように、処理ガス導入管13から反応管2内に所定量のエッチング用ガス、例えば、塩素(Cl)を供給する(エッチング工程)。このエッチング工程により、図4(c)に示すように、半導体ウエハ10の溝53に形成されたSi膜54がエッチングされる。前述のように、Si膜54の表面近傍には不純物が付加的にドープされているため、表面ラフネスを悪化させることなくエッチングが可能である。
また、このエッチング工程では、第1成膜工程で形成されたSi膜54を溝53の開口部が広がるようにエッチングする。すなわち、図4(c)に示すように、溝53の開口部に形成されたSi膜54のエッチング量を多くするとともに、溝53の底部付近に形成されたSi膜54のエッチング量を少なくする。これにより、後述する第2成膜工程で溝53の底部付近にSi膜54を形成しやすくなる。
また、エッチング工程では、反応管2内の温度を250℃〜300℃にすることが好ましい。また、反応管2内の圧力を400Pa(3Torr)にすることが好ましい。反応管2内の温度及び圧力をかかる範囲にすることにより、エッチング均一性を良好にすることができる。
所望のSi膜54がエッチングされると、処理ガス導入管13からのエッチング用ガスの供給を停止する。次に、図3(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図3(a)に示すように、500℃に設定する。また、反応管2内のガスを排出し、反応管2を所定の圧力、例えば、図3(b)に示すように、266Pa(2Torr)にする。そして、反応管2内をこの温度及び圧力で安定させる(パージ・安定化工程)。なお、反応管2内のガスを確実に排出するために、反応管2内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。
反応管2内が所定の圧力および温度で安定すると、パージガス供給管15からの窒素の供給を停止する。そして、図3(d)及び図3(e)に示すように、処理ガス導入管13から反応管2内に所定量の成膜用ガス、例えば、SiHとPHとを供給する(第2成膜工程)。この第2成膜工程により、図4(d)に示すように、半導体ウエハ10の溝53内にSi膜54が形成される。
ここで、本実施の形態では、エッチング工程の前にドーピング工程を設けているため、Si膜54の表面ラフネスは良好な状態にある。このため、溝53へのSi膜54埋め込み時に、溝53内にボイドが発生することを抑制することができる。加えて、エッチング工程により第1成膜工程で形成されたSi膜54を溝53の開口部が広がるようにエッチングしているので、更に溝53の底部付近にSi膜54を形成しやすくなり、ボイドの発生を更に抑制することができる。
所望のSi膜54が形成されると、処理ガス導入管13からの成膜用ガスの供給を停止する。次に、図3(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図3(a)に示すように、300℃に設定する。また、反応管2内のガスを排出し、反応管2を常圧に戻す(パージ工程)。なお、反応管2内のガスを確実に排出するために、反応管2内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。そして、ボートエレベータ8により蓋体7を下降させることにより、半導体ウエハ10(ウエハボート9)を反応管2内からアンロードする(アンロード工程)。これにより、シリコン膜の形成が終了する。
以上説明したように、本実施の形態によれば、半導体ウエハ10の表面に形成された溝53が開口部を有するようにSi膜54を成膜する第1成膜工程後に、ドーピング工程を行うことにより、溝53の開口部を広げるようにSi膜54をエッチングするエッチング工程後のSi膜54表面のラフネスの悪化を抑制することができる。これにより、再度溝53にSi膜54を埋め込むように成膜する第2成膜工程において、溝53内にボイドが発生することを抑制し、良好にSi膜54を埋め込むことが可能となる。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
上記実施の形態では、不純物を含むガスとしてPHを用いる場合を例に挙げているが、これに限られず、三塩化ホウ素(BCl)等を用いてもよい。また、上記実施の形態では、エッチングガスとして、Clを用いた場合を例に本発明を説明したが、第1成膜工程で形成されたSi膜をエッチング可能なガスであればよく、フッ素(F)、三フッ化塩素(ClF)などの他のハロゲンガスを用いてもよい。また、上記実施の形態では、成膜用ガスのシリコンソースとしてSiHを用いた場合を例に本発明を説明したが、他のガスを用いてもよい。
また、上記実施の形態では、Si膜の表面近傍のみに付加的に不純物をドーピングする構成を例に挙げているが、これに限られない。少なくともエッチングによって除去される領域にドーピングすることができれば、その他エッチングされない領域にもドーピング工程において付加的に不純物がドープされてもよい。
上記実施の形態では、主に第1成膜工程、エッチング工程、第2成膜工程を備えるシリコン膜の形成方法を例に挙げて説明したが、これに限られない。例えば、P等の不純物がドープされたシリコン膜をエッチバックする際、上記の実施形態と同様に不純物濃度のばらつきによって、エッチングの進みに差が生じ、オーバーエッチングをしないとエッチング残渣が残る可能性がある。この場合も、エッチバックを行う前、もしくはエッチバックの途中で、本実施の形態のように不純物を含むガスでドーピングを行うことにより、不純物濃度のばらつきを抑制してエッチングの進みの差を縮めることにより、過剰にエッチングせずとも、エッチング残渣を生じさせずにエッチバックが可能となる。
また、上記実施の形態では、第1成膜工程、エッチング工程、及び、第2成膜工程を実施した場合を例に本発明を説明したが、例えば、第1成膜工程後に、エッチング工程、及び、第2成膜工程を複数回繰り返し実施してもよい。
上記実施の形態では、第1成膜工程で溝53の開口部を有するように、半導体ウエハ10の絶縁膜52上、及び、溝53内にSi膜54を形成する場合を例に本発明を説明したが、第1成膜工程で溝53が開口部を有しないようにSi膜54を成膜してもよい。この場合、エッチング工程で溝53が開口部を有するようにSi膜54をエッチングすることにより、上記実施の形態と同様の効果を得ることができる。
上記実施の形態では、熱処理装置として、二重管構造のバッチ式縦型熱処理装置を用いた場合を例に本発明を説明したが、例えば、本発明を単管構造のバッチ式熱処理装置に適用することも可能である。
本発明の実施の形態にかかる制御部100は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、汎用コンピュータに、上述の処理を実行するためのプログラムを格納した記録媒体(フレキシブルディスク、CD−ROM(Compact Disc Read Only Memory)など)から当該プログラムをインストールすることにより、上述の処理を実行する制御部100を構成することができる。
そして、これらのプログラムを供給するための手段は任意である。上述のように所定の記録媒体を介して供給できる他、例えば、通信回線、通信ネットワーク、通信システムなどを介して供給してもよい。この場合、例えば、通信ネットワークの掲示板(BBS:Bulletin Board System)に当該プログラムを掲示し、これをネットワークを介して搬送波に重畳して提供してもよい。そして、このように提供されたプログラムを起動し、OS(Operating System)の制御下で、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
本発明は、シリコン膜の形成方法およびその形成装置に有用である。
1 熱処理装置
2 反応管
3 内管
4 外管
5 マニホールド
6 支持リング
7 蓋体
8 ボートエレベータ
9 ウエハボート
10 半導体ウエハ
11 断熱体
12 昇温用ヒータ
13 処理ガス導入管
14 排気口
15 パージガス供給管
16 排気管
17 バルブ
18 真空ポンプ
51 基板
52 絶縁膜
53 溝
54 Si膜
100 制御部
111 レシピ記憶部
112 ROM
113 RAM
114 I/Oポート
115 CPU
116 バス
121 操作パネル
122 温度センサ
123 圧力計
124 ヒータコントローラ
125 MFC制御部
126 バルブ制御部

Claims (6)

  1. 表面に溝が形成された被処理体の前記溝にシリコン膜を形成するシリコン膜の形成方法であって、
    前記被処理体の前記溝を埋め込むように不純物を含むシリコン膜を成膜する第1成膜工程と、
    前記第1成膜工程で成膜されたシリコン膜の表面近傍に前記不純物をドープするドーピング工程と、
    前記第1成膜工程で成膜されたシリコン膜をエッチングして前記溝の開口部を広げるエッチング工程と、
    前記エッチング工程で開口部が広げられた溝にシリコン膜を埋め込むように成膜する第2成膜工程と、
    を備え
    前記ドーピング工程では、前記不純物を含むガスを用いたガスフェースドープにより前記シリコン膜の表面近傍に不純物をドープし、
    前記第1成膜工程、前記ドーピング工程、前記エッチング工程、及び、前記第2成膜工程を、単一の反応室内で、この順で連続して実施する、ことを特徴とするシリコン膜の形成方法。
  2. 前記不純物はリンであることを特徴とする請求項1に記載のシリコン膜の形成方法。
  3. 前記エッチング工程では、エッチングガスとして塩素を用いることを特徴とする請求項1又は2に記載のシリコン膜の形成方法。
  4. 表面に溝が形成された被処理体の前記溝にシリコン膜を形成するシリコン膜の形成装置であって、
    前記被処理体の前記溝を埋め込むように不純物を含むシリコン膜を成膜する第1成膜手段と、
    前記第1成膜手段により成膜されたシリコン膜の表面近傍に前記不純物をドープするドーピング手段と、
    前記第1成膜手段により成膜されたシリコン膜をエッチングして前記溝の開口部を広げるエッチング手段と、
    前記エッチング手段により開口部が広げられた溝にシリコン膜を埋め込むように成膜する第2成膜手段と、
    装置各部を制御する制御手段と、
    を備え
    前記ドーピング手段は、前記不純物を含むガスを用いたガスフェースドープにより前記シリコン膜の表面近傍に不純物をドープし、
    前記制御手段は、前記第1成膜手段、前記ドーピング手段、前記エッチング手段、及び、前記第2成膜手段を制御して、単一の反応室内で、この順で連続して実施し、表面に溝が形成された被処理体の前記溝にシリコン膜を形成する、ことを特徴とするシリコン膜の形成装置。
  5. 前記不純物はリンであることを特徴とする請求項4に記載のシリコン膜の形成装置。
  6. 前記エッチング手段は、エッチングガスとして塩素を用いることを特徴とする請求項4又は5に記載のシリコン膜の形成装置。
JP2013006042A 2013-01-17 2013-01-17 シリコン膜の形成方法およびその形成装置 Active JP5925704B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013006042A JP5925704B2 (ja) 2013-01-17 2013-01-17 シリコン膜の形成方法およびその形成装置
KR1020140004086A KR101689925B1 (ko) 2013-01-17 2014-01-13 실리콘막의 형성 방법 및 그 형성 장치
TW103101512A TWI549181B (zh) 2013-01-17 2014-01-15 矽膜之形成方法及其形成裝置
US14/156,097 US9558940B2 (en) 2013-01-17 2014-01-15 Method and apparatus for forming silicon film
CN201410022488.8A CN103943474B (zh) 2013-01-17 2014-01-17 硅膜的形成方法及其形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013006042A JP5925704B2 (ja) 2013-01-17 2013-01-17 シリコン膜の形成方法およびその形成装置

Publications (2)

Publication Number Publication Date
JP2014138084A JP2014138084A (ja) 2014-07-28
JP5925704B2 true JP5925704B2 (ja) 2016-05-25

Family

ID=51165459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013006042A Active JP5925704B2 (ja) 2013-01-17 2013-01-17 シリコン膜の形成方法およびその形成装置

Country Status (5)

Country Link
US (1) US9558940B2 (ja)
JP (1) JP5925704B2 (ja)
KR (1) KR101689925B1 (ja)
CN (1) CN103943474B (ja)
TW (1) TWI549181B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6693292B2 (ja) * 2016-06-20 2020-05-13 東京エレクトロン株式会社 半導体装置の製造方法及び半導体製造装置
JP6606476B2 (ja) 2016-08-02 2019-11-13 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
US10115639B2 (en) * 2016-11-29 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming the same
JP6778139B2 (ja) 2017-03-22 2020-10-28 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
CN112786526B (zh) * 2019-11-11 2023-07-21 长鑫存储技术有限公司 半导体存储器件的制造方法及半导体存储器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933831A (ja) * 1982-08-20 1984-02-23 Toshiba Corp ドライエツチング装置
JPS63292644A (ja) * 1987-05-26 1988-11-29 Fujitsu Ltd 半導体装置の製造方法
JPH04119631A (ja) * 1990-09-10 1992-04-21 Fujitsu Ltd 半導体装置の製造方法
GB9216599D0 (en) * 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
JP3347203B2 (ja) * 1993-12-27 2002-11-20 富士通株式会社 微細空洞形成方法及び微細空洞を有する微小装置
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
JP3393213B2 (ja) * 1997-05-17 2003-04-07 東京エレクトロン株式会社 成膜方法
US5943581A (en) * 1997-11-05 1999-08-24 Vanguard International Semiconductor Corporation Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits
US6348409B1 (en) * 1999-04-01 2002-02-19 Taiwan Semiconductor Manufacturing Company Self aligned contact plug technology
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP3591823B2 (ja) * 1999-12-27 2004-11-24 株式会社東芝 成膜方法
JP2003218037A (ja) * 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
JP3918565B2 (ja) * 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP3743395B2 (ja) * 2002-06-03 2006-02-08 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP4326756B2 (ja) * 2002-07-04 2009-09-09 株式会社半導体エネルギー研究所 ドーピング方法、ドーピング装置の制御システム、およびドーピング装置
JP4127064B2 (ja) * 2003-01-28 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP4595702B2 (ja) * 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5514162B2 (ja) 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置

Also Published As

Publication number Publication date
TWI549181B (zh) 2016-09-11
US20140199824A1 (en) 2014-07-17
KR20140093180A (ko) 2014-07-25
CN103943474B (zh) 2017-08-25
TW201448023A (zh) 2014-12-16
US9558940B2 (en) 2017-01-31
CN103943474A (zh) 2014-07-23
KR101689925B1 (ko) 2016-12-26
JP2014138084A (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
JP5864360B2 (ja) シリコン膜の形成方法およびその形成装置
JP2012004542A (ja) シリコン膜の形成方法およびその形成装置
JP6092040B2 (ja) シリコン膜の形成方法およびその形成装置
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
US9453683B2 (en) Heat treatment system, heat treatment method, and program
JP5925704B2 (ja) シリコン膜の形成方法およびその形成装置
JP6013313B2 (ja) 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置
JP5794949B2 (ja) シリコン膜の形成方法およびその形成装置
JP2015179729A (ja) シリコン酸化膜の形成方法およびその形成装置
JP5658118B2 (ja) シリコン酸化膜の形成方法およびその形成装置
JP2014013837A (ja) シリコン酸化膜の形成方法およびその形成装置
JP2014011234A (ja) シリコン酸化膜の形成方法およびその形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160420

R150 Certificate of patent or registration of utility model

Ref document number: 5925704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250