[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6092040B2 - シリコン膜の形成方法およびその形成装置 - Google Patents

シリコン膜の形成方法およびその形成装置 Download PDF

Info

Publication number
JP6092040B2
JP6092040B2 JP2013161773A JP2013161773A JP6092040B2 JP 6092040 B2 JP6092040 B2 JP 6092040B2 JP 2013161773 A JP2013161773 A JP 2013161773A JP 2013161773 A JP2013161773 A JP 2013161773A JP 6092040 B2 JP6092040 B2 JP 6092040B2
Authority
JP
Japan
Prior art keywords
film
forming
silicon film
groove
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013161773A
Other languages
English (en)
Other versions
JP2015032712A (ja
Inventor
岡田　充弘
充弘 岡田
克彦 小森
克彦 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013161773A priority Critical patent/JP6092040B2/ja
Priority to KR1020140094952A priority patent/KR20150016102A/ko
Priority to TW103126079A priority patent/TWI576899B/zh
Priority to US14/449,744 priority patent/US9490139B2/en
Publication of JP2015032712A publication Critical patent/JP2015032712A/ja
Application granted granted Critical
Publication of JP6092040B2 publication Critical patent/JP6092040B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、シリコン膜の形成方法およびその形成装置に関する。
半導体装置等の製造プロセスでは、シリコン基板上の層間絶縁膜にトレンチ、ホール形状の溝（コンタクトホール）を形成し、ポリシリコン膜、アモルファスシリコン膜、不純物でドープされたポリシリコン膜及びアモルファスシリコン膜等のシリコン膜（Ｓｉ膜）を埋め込んで電極を形成する工程がある。
このような工程では、例えば、特許文献１に示すように、シリコン基板上の層間絶縁膜にコンタクトホールを形成し、ＣＶＤ（Chemical Vapor Deposition）法でポリシリコンの成膜と、そのポリシリコンの僅かなエッチングの後に再度ポリシリコンを成膜する方法が開示されている。
特開平１０−３２１５５６号公報
ところで、半導体装置の微細化に伴い、Ｓｉ膜を埋め込む溝のアスペクト比が高くなっている。アスペクト比が高くなると、Ｓｉ膜埋め込み時にボイドが発生しやすく、Ｓｉ膜の電極としての特性が劣化してしまうおそれがある。
特に、コンタクトの埋め込みにリン（Ｐ）がドープされたＳｉ膜を用いると、表面ラフネスが良好でないため、埋め込みした際にシーム、ボイド等が発生しやすくなるという問題がある。この問題は、特に、Ｐを高濃度にドープするほど顕著に発生する。
本発明は、上記問題に鑑みてなされたものであり、良好にシリコン膜を埋め込むことが可能なシリコン膜の形成方法およびその形成装置を提供することを目的とする。また、本発明は、表面ラフネスの悪化を抑制することが可能なシリコン膜の形成方法およびその形成装置を提供することを目的とする。
上記目的を達成するため、本発明の第１の観点にかかるシリコン膜の形成方法は、
表面に溝が形成された被処理体の前記溝にシリコン膜を形成するシリコン膜の形成方法であって、
前記被処理体の前記溝を埋め込むようにシリコン膜を成膜する第１成膜工程と、
前記第１成膜工程で成膜されたシリコン膜の表面近傍に不純物をドープするドーピング工程と、
前記ドーピング工程で不純物がドープされたシリコン膜上にシード層を形成するシード層形成工程と、
前記シード層形成工程で形成されたシード層上に不純物を含むシリコン膜を成膜する第２成膜工程と、
を備え、
前記第１成膜工程では、不純物が含まれたガスとＳｉＨ ４ を供給し、インサイチュドーピングによる不純物を含むシリコン膜を成膜する、ことを特徴とする。
前記第１成膜工程で溝に成膜されたシリコン膜をエッチングするエッチング工程をさらに備え、
前記ドーピング工程では、前記エッチング工程でエッチングされたシリコン膜の表面近傍に不純物をドープする、ことが好ましい。
前記第１成膜工程では、前記被処理体の溝が開口部を有するようにシリコン膜を成膜し、
前記エッチング工程では、前記溝の開口部を広げるように前記第１成膜工程で前記溝に成膜されたシリコン膜をエッチングし、
前記第２成膜工程では、前記エッチング工程で開口部が広げられた溝にシリコン膜を埋め込むように成膜する、ことが好ましい。
前記シード層は、例えば、アミノ基を含むシランである。
前記不純物は、例えば、リンである。
前記第１成膜工程の前に、前記溝の表面にシード層を形成する工程を備えてもよい。
上記目的を達成するため、本発明の第２の観点にかかるシリコン膜の形成装置は、
表面に溝が形成された被処理体の前記溝にシリコン膜を形成するシリコン膜の形成装置であって、
前記被処理体の前記溝を埋め込むようにシリコン膜を成膜する第１成膜手段と、
前記第１成膜手段で成膜されたシリコン膜の表面近傍に不純物をドープするドーピング手段と、
前記ドーピング手段で不純物がドープされたシリコン膜上にシード層を形成するシード層形成手段と、
前記シード層形成手段で形成されたシード層上に不純物を含むシリコン膜を成膜する第２成膜手段と、
を備え、
前記第１成膜手段では、不純物が含まれたガスとＳｉＨ ４ を供給し、インサイチュドーピングによる不純物を含むシリコン膜を成膜する、ことを特徴とする。
前記第１成膜手段で溝に成膜されたシリコン膜をエッチングするエッチング手段をさらに備え、
前記ドーピング手段は、前記エッチング手段でエッチングされたシリコン膜の表面近傍に不純物をドープする、ことが好ましい。
前記第１成膜手段は、前記被処理体の溝が開口部を有するようにシリコン膜を成膜し、
前記エッチング手段は、前記溝の開口部を広げるように前記第１成膜手段で前記溝に成膜されたシリコン膜をエッチングし、
前記第２成膜手段は、前記エッチング手段で開口部が広げられた溝にシリコン膜を埋め込むように成膜する、ことが好ましい。
前記シード層は、例えば、アミノ基を含むシランである。
前記不純物は、例えば、リンである。
前記第１成膜手段による成膜の前に、前記溝の表面にシード層を形成する手段をさらに備えてもよい。
本発明によれば、良好にシリコン膜を埋め込むことが可能となる。また、表面ラフネスの悪化を抑制することができる。
本発明の実施の形態の熱処理装置を示す図である。 図１の制御部の構成を示す図である。 本実施の形態のシリコン膜の形成方法を説明するレシピを示した図である。 本実施の形態のシリコン膜の形成方法を説明するための図である。 本実施の形態のシリコン膜の形成方法を説明するための図である。 本実施の形態のシリコン膜の形成方法による実験結果を示す図である。
以下、本発明のシリコン膜の形成方法およびその形成装置について説明する。本実施の形態では、シリコン膜の形成装置として、図１に示すバッチ式の縦型の熱処理装置を用いた場合を例に説明する。
図１に示すように、熱処理装置１は、長手方向が垂直方向に向けられた略円筒状の反応管２を備えている。反応管２は、内管３と、内管３を覆うとともに内管３と一定の間隔を有するように形成された有天井の外管４とから構成された二重管構造を有する。内管３及び外管４は、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。
外管４の下方には、筒状に形成されたステンレス鋼（ＳＵＳ）からなるマニホールド５が配置されている。マニホールド５は、外管４の下端と気密に接続されている。また、内管３は、マニホールド５の内壁から突出するとともに、マニホールド５と一体に形成された支持リング６に支持されている。
マニホールド５の下方には蓋体７が配置され、ボートエレベータ８により蓋体７は上下動可能に構成されている。そして、ボートエレベータ８により蓋体７が上昇すると、マニホールド５の下方側（炉口部分）が閉鎖され、ボートエレベータ８により蓋体７が下降すると、マニホールド５の下方側（炉口部分）が開口される。
蓋体７には、例えば、石英からなるウエハボート９が載置されている。ウエハボート９は、被処理体、例えば、半導体ウエハ１０が垂直方向に所定の間隔をおいて複数枚収容可能に構成されている。
反応管２の周囲には、反応管２を取り囲むように断熱体１１が設けられている。断熱体１１の内壁面には、例えば、抵抗発熱体からなる昇温用ヒータ１２が設けられている。この昇温用ヒータ１２により反応管２の内部が所定の温度に加熱され、この結果、半導体ウエハ１０が所定の温度に加熱される。
マニホールド５の側面には、複数の処理ガス導入管１３が挿通（接続）されている。なお、図１では処理ガス導入管１３を１つだけ描いている。処理ガス導入管１３は、内管３内を臨むように配設されている。例えば、図１に示すように、処理ガス導入管１３は、支持リング６より下方（内管３の下方）のマニホールド５の側面に挿通されている。
処理ガス導入管１３は、図示しないマスフローコントローラ等を介して、図示しない処理ガス供給源が接続されている。このため、処理ガス供給源から処理ガス供給管１３を介して所望量の処理ガスが反応管２内に供給される。処理ガス導入管１３から供給される処理ガスとして、ポリシリコン膜、アモルファスシリコン膜、不純物でドープされたポリシリコン膜及びアモルファスシリコン膜等のシリコン膜（Ｓｉ膜）を成膜する成膜用ガスがある。成膜用ガスとして、不純物でドープされていないノンドープＳｉ膜を成膜する場合には、例えば、ＳｉＨ４、Ｓｉ２Ｈ６等が用いられる。また、不純物でドープされたＳｉ膜を成膜する場合には、例えば、Ｐ（ＰＨ３）、Ｂ（ＢＣｌ３、Ｂ２Ｈ６）、Ｃ（Ｃ２Ｈ４）、Ｏ（Ｎ２Ｏ）、Ｎ（Ｎ２Ｏ）等の不純物が含まれたガスとＳｉＨ４等とが用いられる。なお、不純物でドープされていないノンドープＳｉ膜を不純物でドープする場合には、前述のＰＨ３、ＢＣｌ３等が用いられる。
また、本実施の形態のシリコン膜の形成方法では、後述するように、半導体ウエハ１０の表面に形成された溝に第１成膜工程でＳｉ膜を埋め込んだ後、エッチング工程で埋め込まれた溝の開口部が広げられ、第２成膜工程で開口部が広げられた溝にＳｉ膜が埋め込まれる。このため、処理ガス導入管１３から供給される処理ガスとして、エッチングガスがある。エッチングガスとしては、例えば、Ｃｌ２、Ｆ２、ＣｌＦ３などのハロゲンガスが用いられる。
また、本発明のシリコン膜の形成方法において、後述するように絶縁膜５２、溝５２ａ上に第１シード層を形成する場合には、処理ガス導入管１３からシード層形成用ガス、例えば、アミノ基を含むシラン、Ｓｉ２Ｈ６、Ｓｉ４Ｈ１０等の高次シランが反応管２内に供給される。
更に、第１成膜工程の後、第２シード層を形成する場合、処理ガス導入管１３から、アミノ基を含むシランが反応管２内に供給される。アミノ基を含むシランとしては、例えば、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、トリ−ジメチルアミノシラン（３ＤＭＡＳ）、テトラ−ジメチルアミノシラン（４ＤＭＡＳ）、ジイソプロピルアミノシラン（ＤＩＰＡＳ）、ビスジエチルアミノシラン（ＢＤＥＡＳ）、ビスジメチルアミノシラン（ＢＤＭＡＳ）等がある。
マニホールド５の側面には反応管２内のガスを排気するための排気口１４が設けられている。排気口１４は支持リング６より上方に設けられており、反応管２内の内管３と外管４との間に形成された空間に連通する。そして、内管３で発生した排ガス等が内管３と外管４との間の空間を通って排気口１４に排気される。
マニホールド５の側面の排気口１４の下方には、パージガス供給管１５が挿通されている。パージガス供給管１５には、図示しないパージガス供給源が接続されており、パージガス供給源からパージガス供給管１５を介して所望量のパージガス、例えば、窒素ガスが反応管２内に供給される。
排気口１４には排気管１６が気密に接続されている。排気管１６には、その上流側から、バルブ１７と、真空ポンプ１８とが介設されている。バルブ１７は、排気管１６の開度を調整して、反応管２内の圧力を所定の圧力に制御する。真空ポンプ１８は、排気管１６を介して反応管２内のガスを排気するとともに、反応管２内の圧力を調整する。
なお、排気管１６には、図示しないトラップ、スクラバー等が介設されており、反応管２から排気された排ガスを、無害化した後、熱処理装置１外に排気するように構成されている。
また、熱処理装置１は、装置各部の制御を行う制御部１００を備えている。図２に制御部１００の構成を示す。図２に示すように、制御部１００には、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、ＭＦＣ（マスフローコントローラ：Mass Flow Controller）制御部１２５、バルブ制御部１２６等が接続されている。
操作パネル１２１は、表示画面と操作ボタンとを備え、オペレータの操作指示を制御部１００に伝え、また、制御部１００からの様々な情報を表示画面に表示する。
温度センサ（群）１２２は、反応管２内、処理ガス導入管１３内、排気管１６内等の各部の温度を測定し、その測定値を制御部１００に通知する。
圧力計（群）１２３は、反応管２内、処理ガス導入管１３内、排気管１６内等の各部の圧力を測定し、その測定値を制御部１００に通知する。
ヒータコントローラ１２４は、昇温用ヒータ１２を個別に制御するためのものであり、制御部１００からの指示に応答して、これらに通電してこれらを加熱し、また、これらの消費電力を個別に測定して、制御部１００に通知する。
ＭＦＣ制御部１２５は、処理ガス導入管１３、及び、パージガス供給管１５に設けられた図示しないマスフローコントローラを制御して、これらに流れるガスの流量を制御部１００から指示された量にするとともに、実際に流れたガスの流量を測定して、制御部１００に通知する。
バルブ制御部１２６は、各管に配置されたバルブの開度を制御部１００から指示された値に制御する。
制御部１００は、レシピ記憶部１１１と、ＲＯＭ（Read Only Memory）１１２と、ＲＡＭ（Random Access Memory）１１３と、Ｉ／Ｏ（Input/Output）ポート１１４と、ＣＰＵ（Central Processing Unit)１１５と、これらを相互に接続するバス１１６とから構成されている。
レシピ記憶部１１１には、セットアップ用レシピと複数のプロセス用レシピとが記憶されている。熱処理装置１の製造当初は、セットアップ用レシピのみが格納される。セットアップ用レシピは、各熱処理装置に応じた熱モデル等を生成する際に実行されるものである。プロセス用レシピは、ユーザが実際に行う熱処理（プロセス）毎に用意されるレシピであり、例えば、反応管２への半導体ウエハ１０のロードから、処理済みの半導体ウエハ１０をアンロードするまでの、各部の温度の変化、反応管２内の圧力変化、処理ガスの供給の開始及び停止のタイミングと供給量などを規定する。
ＲＯＭ１１２は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）、フラッシュメモリ、ハードディスクなどから構成され、ＣＰＵ１１５の動作プログラム等を記憶する記録媒体である。
ＲＡＭ１１３は、ＣＰＵ１１５のワークエリアなどとして機能する。
Ｉ／Ｏポート１１４は、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、ＭＦＣ制御部１２５、バルブ制御部１２６等に接続され、データや信号の入出力を制御する。
ＣＰＵ１１５は、制御部１００の中枢を構成し、ＲＯＭ１１２に記憶された制御プログラムを実行し、操作パネル１２１からの指示に従って、レシピ記憶部１１１に記憶されているレシピ（プロセス用レシピ）に沿って、熱処理装置１の動作を制御する。すなわち、ＣＰＵ１１５は、温度センサ（群）１２２、圧力計（群）１２３、ＭＦＣ制御部１２５等に反応管２内、処理ガス導入管１３内、及び、排気管１６内の各部の温度、圧力、流量等を測定させ、この測定データに基づいて、ヒータコントローラ１２４、ＭＦＣ制御部１２５、バルブ制御部１２６等に制御信号等を出力し、上記各部がプロセス用レシピに従うように制御する。
バス１１６は、各部の間で情報を伝達する。
次に、以上のように構成された熱処理装置１を用いたシリコン膜の形成方法について説明する。なお、以下の説明において、熱処理装置１を構成する各部の動作は、制御部１００（ＣＰＵ１１５）により制御されている。また、各処理における反応管２内の温度、圧力、ガスの流量等は、前述のように、制御部１００（ＣＰＵ１１５）がヒータコントローラ１２４（昇温用ヒータ１２）、ＭＦＣ制御部１２５、バルブ制御部１２６等を制御することにより、例えば、図３に示すようなレシピに従った条件に設定される。
また、本実施の形態では、被処理体としての半導体ウエハ１０には、図４（ａ）に示すように、基板５１上に絶縁膜５２が形成されており、被処理体１０の表面にはコンタクトホールを形成するための溝５２ａが形成されている。
本実施の形態のシリコン膜の形成方法では、絶縁膜５２、溝５２ａ上に第１シード層５３を形成する工程と、溝５２ａを埋め込むように、開口部５４を有し、ポリシリコン膜、アモルファスシリコン膜等の不純物でドープされていないノンドープシリコン膜（Ｓｉ膜）５５を成膜する第１成膜工程と、成膜されたノンドープＳｉ膜５５をエッチングして開口部５４を広げるエッチング工程と、開口部５４が広げられたノンドープＳｉ膜５５を不純物でドープ（不純物を有するドープＳｉ膜５６を形成）するドープ工程と、ドープＳｉ膜５６上に第２シード層５７を形成する第２シード層形成工程と、第２シード層５７を埋め込むように、不純物（Ｐ）がドープされたＰドープＳｉ膜５８を成膜する第２成膜工程と、を備えている。なお、本発明のシリコン膜の形成方法では、第１成膜工程で、不純物（Ｐ）が含まれたガスとＳｉＨ４等を反応管２内に同時に供給し、Ｓｉ膜中にＰを取り込むインサイチュ（in-situ）ドーピングにより不純物を含むシリコン膜を成膜してもよい。第１成膜工程でノンドープＳｉ膜５５を成膜する方がエッチングによる表面あれが小さいことから好ましいが、比較的低濃度のドーピングであればエッチングによる表面あれが小さいためである。以下、第１成膜工程でノンドープＳｉ膜５５を成膜する場合を例に、本発明のシリコン膜の形成方法について説明する。
まず、反応管２（内管３）内を所定の温度、例えば、図３（ａ）に示すように、４００℃に設定する。また、図３（ｃ）に示すように、パージガス供給管１５から内管３（反応管２）内に所定量の窒素を供給する。次に、図４（ａ）に示す半導体ウエハ１０が収容されているウエハボート９を蓋体７上に載置する。そして、ボートエレベータ８により蓋体７を上昇させ、半導体ウエハ１０（ウエハボート９）を反応管２内にロードする（ロード工程）。
次に、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、４００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、１３３Ｐａ（１Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（安定化工程）。
反応管２内の温度は、３５０℃〜５００℃であることが好ましい。なお、第１シード層を形成するシード層形成用ガスにアミノ基を含むシランを用いた場合には、反応管２内の温度を、３５０℃〜４５０℃にすることがより好ましい。また、反応管２内の圧力は、１．３３Ｐａ〜１３３Ｐａ（０．０１Ｔｏｒｒ〜１Ｔｏｒｒ）であることが好ましい。反応管２内の温度及び圧力をかかる範囲にすることにより、シード層をより均一に形成することができるためである。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、図３（ｇ）に示すように、処理ガス導入管１３から反応管２内に所定量のシード層形成用ガス、例えば、Ｓｉ２Ｈ６を供給する（第１シード層形成工程）。この第１シード層形成工程により、図４（ａ）に示すように、半導体ウエハ１０の絶縁膜５２、溝５２ａ上に第１シード層５３が形成される。第１シード層５３は、その厚さが１ｎｍ〜２ｎｍ程度形成されていることが好ましい。また、シード層形成用ガスとしてアミノ基を含むシランを用いる場合には、成膜工程における成膜用ガス（ソースガス）の熱分解が起こらない条件で第１シード層５３を形成することが好ましい。
半導体ウエハ１０上に所望厚の第１シード層５３が形成されると、処理ガス導入管１３からのシード層形成用ガスの供給を停止する。
続いて、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、５２５℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、７４．５Ｐａ（０．５６Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（パージ・安定化工程）。
ここで、反応管２内の温度は、４５０℃〜７００℃であることが好ましく、４９０℃〜６５０℃であることがさらに好ましい。また、反応管２内の圧力は、１．３３Ｐａ〜１３３Ｐａ（０．０１Ｔｏｒｒ〜１Ｔｏｒｒ）であることが好ましい。反応管２内の温度及び圧力をかかる範囲にすることにより、Ｓｉ膜をより均一に成膜することができるためである。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、図３（ｄ）に示すように、処理ガス導入管１３から反応管２内に所定量の成膜用ガス、例えば、ＳｉＨ４を供給する（第１成膜工程）。この第１成膜工程により、図４（ｂ）に示すように、半導体ウエハ１０の第１シード層５３上（絶縁膜５２上、及び、溝５２ａ内）に、開口部５４を有し、不純物でドープされていないノンドープＳｉ膜５５が形成される。
ここで、第１成膜工程では、開口部５４を有するように、半導体ウエハ１０の絶縁膜５２上、及び、溝５２ａ内にノンドープＳｉ膜５５を形成することが好ましい。すなわち、第１成膜工程では、溝５２ａを完全に埋めるようにノンドープＳｉ膜５５を形成するのではなく、溝５２ａ内に開口部５４を有するようにノンドープＳｉ膜５５を形成することが好ましい。これにより、第１成膜工程で溝５２ａ内のボイドが発生することを確実に防止することができる。
半導体ウエハ１０に所定量のノンドープＳｉ膜５５が形成されると、処理ガス導入管１３からの成膜用ガスの供給を停止する。次に、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、３００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、４０Ｐａ（０．３Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（パージ・安定化工程）。なお、反応管２内のガスを確実に排出するために、反応管２内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。
ここで、反応管２内の温度は、１００℃〜５５０℃であることが好ましい。１００℃より低いと後述するエッチング工程においてノンドープＳｉ膜５５をエッチングできないおそれがあり、５５０℃より高いとノンドープＳｉ膜５５のエッチング制御が困難となるおそれがあるためである。反応管２内の圧力は、１．３３Ｐａ〜１３３Ｐａ（０．０１Ｔｏｒｒ〜１Ｔｏｒｒ）であることが好ましい。
反応管２内が所定の圧力および温度で安定すると、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、図３（ｅ）に示すように、処理ガス導入管１３から反応管２内に所定量のエッチング用ガス、例えば、Ｃｌ２を供給する（エッチング工程）。このエッチング工程により、図４（ｃ）に示すように、半導体ウエハ１０の溝５２ａに形成された開口部５４を有するノンドープＳｉ膜５５がエッチングされる。
また、このエッチング工程では、第１成膜工程で形成されたノンドープＳｉ膜５５の開口部５４が広がるようにエッチングする。すなわち、図４（ｃ）に示すように、開口部５４に形成されたノンドープＳｉ膜５５のエッチング量を多くするとともに、溝５２ａの底部付近に形成されたノンドープＳｉ膜５５のエッチング量を少なくする。これにより、後述する第２成膜工程で溝５２ａの底部付近にＳｉ膜を形成しやすくなる。また、後述するドープ工程で溝５２ａの底部付近のノンドープＳｉ膜５５に不純物をドープしやすくなる。
また、エッチング用ガスは、ノンドープＳｉ膜５５のエッチング制御が容易なＣｌ２を用いることが好ましい。エッチング用ガスにＣｌ２を用いた場合には、反応管２内の温度を２５０℃〜３００℃にすることが好ましい。また、反応管２内の圧力を１．３３Ｐａ〜４０Ｐａ（０．０１Ｔｏｒｒ〜０．３Ｔｏｒｒ）にすることが好ましい。反応管２内の温度及び圧力をかかる範囲にすることにより、エッチング均一性を良好にすることができる。
ノンドープＳｉ膜５５の所望のエッチングが完了すると、処理ガス導入管１３からのエッチング用ガスの供給を停止する。次に、反応管２内を所定の温度、例えば、図３（ａ）に示すように、５２５℃に加熱するとともに、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、７４．５Ｐａ（０．５６Ｔｏｒｒ）に減圧する。そして、図３（ｆ）に示すように、処理ガス導入管１３から反応管２内に所定量の不純物、例えば、Ｐ（ＰＨ３）を供給する（ドープ工程）。このドープ工程により、ノンドープＳｉ膜５５に不純物（Ｐ）がドープされ、図５（ｄ）に示すように、ＰがドープされたドープＳｉ膜５６が形成される。
ここで、エッチング工程により第１成膜工程で形成されたノンドープＳｉ膜５５の開口部５４が広がるようにエッチングされているので、溝５２ａの底部付近のノンドープＳｉ膜５５に不純物をドープしやすくなる。
次に、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、４００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、１３３Ｐａ（１Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（パージ・安定化工程）。
反応管２内の温度は、３５０℃〜４５０℃にすることが好ましい。また、反応管２内の圧力は、１．３３Ｐａ〜１３３Ｐａ（０．０１Ｔｏｒｒ〜１Ｔｏｒｒ）であることが好ましい。反応管２内の温度及び圧力をかかる範囲にすることにより、第２シード層５７をより均一に形成することができるためである。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、図３（ｈ）に示すように、処理ガス導入管１３から反応管２内に所定量のシード層形成用ガス、例えば、アミノ基を含むシランを供給する（第２シード層形成工程）。本例では、アミノ基を含むシランとして、ＢＴＢＡＳを用いている。このシード層形成工程により、図５（ｅ）に示すように、半導体ウエハ１０のドープＳｉ膜５６上に第２シード層５７が形成される。なお、第２シード層形成用ガスとしてアミノ基を含むシラン用いる場合には、成膜工程における成膜用ガス（ソースガス）の熱分解が起こらない条件で第２シード層５７を形成することが好ましい。
半導体ウエハ１０上に所望厚の第２シード層５７が形成されると、処理ガス導入管１３からのシード層形成用ガスの供給を停止する。
ここで、本実施の形態では、エッチング工程でエッチングされるＳｉ膜として、不純物でドープされていないノンドープＳｉ膜５５が用いられているので、その表面ラフネスが悪化しにくくなる。これは、エッチングされるＳｉ膜として不純物でドープされたドープＳｉ膜、例えば、高濃度ＰドープＳｉ膜を用いると、ＰドープＳｉ膜中のＰサイトからエッチングされてしまうためである。
さらに、本実施の形態では、ＰがドープされたドープＳｉ膜５６の上にアミノシラン系の第２シード層５７を形成しているので、その後のＰドープＳｉ膜５８の表面ラフネスをさらに改善させることができ、後述する第２成膜工程でのＳｉ膜の埋め込みをさらに良好に行うことができる。
次に、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、５２５℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、７４．５Ｐａ（０．５６Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（パージ・安定化工程）。なお、反応管２内のガスを確実に排出するために、反応管２内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、図３（ｄ）、（ｇ）に示すように、処理ガス導入管１３から反応管２内に所定量の成膜用ガス、例えば、ＳｉＨ４及びＰＨ３を供給する（第２成膜工程）。この第２成膜工程により、図５（ｆ）に示すように、第２シード層５７上に、ＰがドープされたＰドープＳｉ膜５８が形成される。
ここで、エッチング工程により第１成膜工程で形成されたノンドープＳｉ膜５５の開口部５４が広がるようにエッチングされているので、溝５２ａの底部付近にＰドープＳｉ膜５８を形成しやすくなる。このため、溝５２ａへのＰドープＳｉ膜５８埋め込み時に、溝５２ａ内にボイドやシームが発生することを抑制することができる。
所望のＰドープＳｉ膜５８が形成されると、処理ガス導入管１３からの成膜用ガスの供給を停止する。次に、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、４００℃に設定する。また、反応管２内のガスを排出し、反応管２を常圧に戻す（パージ工程）。なお、反応管２内のガスを確実に排出するために、反応管２内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。そして、ボートエレベータ８により蓋体７を下降させることにより、半導体ウエハ１０（ウエハボート９）を反応管２内からアンロードする（アンロード工程）。これにより、Ｓｉ膜の形成が終了する。
次に、第１成膜工程後に第２シード層形成工程を実施する本発明のシリコン形成方法の効果を確認した。図６（ａ）に実施例１及び比較例１〜３の製造条件の相違点を示す。
実施例１では、図３に示すレシピと同様に基板上に形成した絶縁膜上に、第１シード層を形成し、ノンドープＳｉ膜を形成した。ここでは、Ｓｉ２Ｈ６を用いて、４００℃、１３３．３Ｐａ（１Ｔｏｒｒ）、３２．６分の条件で、ＢＴＢＡＳを用いて第１シード層上にノンドープＳｉ膜（Ｓｉ２Ｈ６膜）を形成した。次に、１０％のＰＨ３を導入し、図６（ａ）に示すように、４００℃、２００Ｔｏｒｒ、６０分の条件で、Ｓｉ２Ｈ６膜中にＰをドーピングさせた。続いて、ＢＴＢＡＳを用い、５２０℃、１分の条件で第２シード層を形成した。更に、ＳｉＨ４を用い、５２０℃、５０Ｐａ下、２０分の条件でノンドープＳｉ膜（ＳｉＨ４膜）を形成した。
これに対し、図６（ａ）に示すように、比較例１では、ノンドープＳｉ膜（Ｓｉ２Ｈ６膜）にドーピング工程を施さない点、第２シード層を形成しない点以外は、実施例１と同じ条件で成膜を行った。比較例２では、Ｓｉ２Ｈ６膜に、図６（ａ）に示すように実施例１とは短い時間（３０分）でドーピング工程を施した点以外は比較例１と同じ条件とした。比較例３では、比較例２と比べてドーピング工程を長く、実施例１と同じ時間ドーピング工程を施し、その他は比較例１と同じ条件とした。
図６（ｂ）に、各例におけるＳｉＨ４膜の厚みを示す。第２シード層を形成しない比較例１では、ドーピング工程を行っていないため、ＳｉＨ４膜の厚みは２８．２４ｎｍであった。これに対し、ドーピング工程を施した比較例２、３では、それぞれ１５．３３ｎｍ、１０．６１ｎｍと、比較例１ほどの厚みは得られなかった。これはドーピング工程によって、ＳｉＨ４膜の下のＳｉ２Ｈ６膜の表面上でインキュベーションタイムが発生し、Ｓｉ核発生が遅れ、成膜開始が遅れる。その結果として表面ラフネスも劣化するためと考えられる。また、比較例２と比較例３とから、Ｐ濃度を高くすると、インキュベーションタイムが長くなり、膜厚が薄くなる。その結果、表面ラフネスが悪化する。これに対して、比較例３と同様の濃度にドーピングを施した実施例１では、第２シード層を形成することにより、ドーピングを施さない比較例１と同様のＳｉＨ４膜の厚みが得られており、良好にＳｉ膜を成膜することができた。
次に、図６（ｃ）に、各例におけるＳｉＨ４膜のヘイズを示す。ドーピング工程を施さない比較例１では、ヘイズが０．３７６であるのに対し、ドーピング工程を施した比較例２では、０．４５９とヘイズが悪化し、より高濃度にＰをドープした比較例３では、０．５０７とさらに悪化した。これに対し、第２シード層を設けた実施例１では、０．３９７とドーピング工程を施さない比較例１に近い数値が得られた。これらの数値より、第２シード層による表面ラフネスの発生の抑制効果を確認できた。
以上説明したように、本実施の形態によれば、ノンドープＳｉ膜５５にドーピング工程を施した後、ドープＳｉ膜５６上に第２シード層５７を成膜し、その上にＰドープＳｉ膜５８を形成することにより、ドーピング工程によるＳｉ膜の表面ラフネスの悪化を抑制し、良好にＳｉ膜を成膜することができる。このように、埋め込み特性の良好なＳｉ膜を成膜することができる。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。
上記の実施の形態では、第１成膜工程でノンドープＳｉ膜５５を成膜する場合を例に挙げて説明したが、第１成膜工程で不純物でドープされたＳｉ膜、例えば、不純物（Ｐ）が含まれたガスとＳｉＨ４等を反応管２内に同時に供給し、Ｓｉ膜中にＰを取り込むインサイチュ（in-situ）ドーピングにより不純物を含むＳｉ膜を成膜してもよい。この場合にも、不純物でドープされたＳｉ膜上に第２シード層５７を成膜し、その上にＳｉ膜を形成することにより、ドーピング工程によるＳｉ膜の表面ラフネスの悪化を抑制し、良好にＳｉ膜を成膜することができる。
上記の実施の形態では、絶縁膜５２、溝５２ａ上に第１シード層を形成する構成を例に挙げて説明したが、これに限られず、第１シード層形成工程を省略することも可能である。
また、上記の実施の形態では、第１成膜工程後にエッチング工程を備える構成を例に挙げて説明したが、エッチング工程は省略可能である。
更に、シリコン膜の形成方法において、形成されるＳｉ膜の電極としての特性の劣化を抑制するため、第１成膜工程前に溝５２ａの底部に形成された自然酸化膜を除去する工程を実施してもよい。この場合、自然酸化膜除去用ガスとして、例えばアンモニア（ＮＨ３）及びＨＦ、アンモニアとＮＦ３等を用い、これらのガスは処理ガス導入管１３から同時に反応管２内に供給される。また、自然酸化膜を除去する工程では、反応管２内の温度は、２５℃〜２００℃であることがさらに好ましい。また、反応管２内の圧力は、０．１３３Ｐａ〜１３３Ｐａ（０．００１Ｔｏｒｒ〜１Ｔｏｒｒ）であることが好ましい。なお、自然酸化膜除去用ガスとしてアンモニアとＮＦ３を用いる場合には、半導体ウエハ１０の温度が６００℃を超える温度にすることが好ましい。
また、上記実施の形態において、例えば、第１成膜工程、エッチング工程、及び、ドープ工程を複数回繰り返した後に、第２シード層形成工程、第２成膜工程を実施してもよい。また、第１成膜工程前に第１シード層形成工程や自然酸化膜除去工程を実施した場合にも、第１成膜工程、エッチング工程、及び、ドープ工程を複数回繰り返した後、第２成膜工程を実施してもよい。これらの場合、ボイドやシームの発生をさらに抑制することができる。
上記実施の形態では、第１成膜工程で開口部５４を有するように、半導体ウエハ１０の絶縁膜５２上、及び、溝５２ａ内にノンドープＳｉ膜５５を形成する場合を例に本発明を説明したが、第１成膜工程で開口部５４を有しないようにノンドープＳｉ膜５５を成膜してもよい。この場合、エッチング工程でノンドープＳｉ膜５５をエッチングし、不純物でドープした後に、ドープされたＳｉ膜を埋め込むように、不純物がドープされたＳｉ膜を成膜することにより、上記実施の形態と同様の効果を得ることができる。
上記実施の形態では、成膜用ガスとしてＳｉＨ４を用いた場合を例に本発明を説明したが、Ｓｉ膜、すなわち、ポリシリコン膜、アモルファスシリコン膜を成膜可能なガスであれば、他のガスを用いてもよい。
上記実施の形態では、ドープ種（不純物）としてＰ（ＰＨ３）を用いた場合を例に本発明を説明したが、ドープ種はこれに限定されるものではなく、例えば、Ｂ、Ａｓ、Ｃ、Ｏ、Ｎであってもよい。また、不純物は、１種類に限定されるものではなく、複数種類であってもよい。複数種類の不純物を用いる場合には、電気的なキャリアを発生するＰ、Ｂ、または、Ａｓを含む不純物と、結晶の性質を変えるＣ、Ｏ、Ｎから選ばれる１つ以上の不純物とを有することが好ましい。Ｃ、Ｏ、Ｎから選ばれる１つ以上の不純物を有することにより、例えば、グレインの成長を抑制することができる。
上記実施の形態では、エッチングガスとして、Ｃｌ２を用いた場合を例に本発明を説明したが、第１成膜工程で形成されたノンドープＳｉ膜をエッチング可能なガスであればよく、Ｆ２、ＣｌＦ３などの他のハロゲンガスを用いてもよい。
上記実施の形態では、熱処理装置として、二重管構造のバッチ式縦型熱処理装置を用いた場合を例に本発明を説明したが、例えば、本発明を単管構造のバッチ式熱処理装置に適用することも可能である。
本発明の実施の形態にかかる制御部１００は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、汎用コンピュータに、上述の処理を実行するためのプログラムを格納した記録媒体（フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）など）から当該プログラムをインストールすることにより、上述の処理を実行する制御部１００を構成することができる。
そして、これらのプログラムを供給するための手段は任意である。上述のように所定の記録媒体を介して供給できる他、例えば、通信回線、通信ネットワーク、通信システムなどを介して供給してもよい。この場合、例えば、通信ネットワークの掲示板（ＢＢＳ：Bulletin Board System）に当該プログラムを掲示し、これをネットワークを介して提供してもよい。そして、このように提供されたプログラムを起動し、ＯＳ（Operating System）の制御下で、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
本発明は、シリコン膜の形成方法およびその形成装置に有用である。
１ 熱処理装置
２ 反応管
３ 内管
４ 外管
５ マニホールド
６ 支持リング
７ 蓋体
８ ボートエレベータ
９ ウエハボート
１０ 半導体ウエハ
１１ 断熱体
１２ 昇温用ヒータ
１３ 処理ガス導入管
１４ 排気口
１５ パージガス供給管
１６ 排気管
１７ バルブ
１８ 真空ポンプ
５１ 基板
５２ 絶縁膜
５２ａ 溝
５３ 第１シード層
５４ 開口部
５５ ノンドープＳｉ膜
５６ ドープＳｉ膜
５７ 第２シード層
５８ ＰドープＳｉ膜
１００ 制御部
１１１ レシピ記憶部
１１２ ＲＯＭ
１１３ ＲＡＭ
１１４ Ｉ／Ｏポート
１１５ ＣＰＵ
１１６ バス
１２１ 操作パネル
１２２ 温度センサ
１２３ 圧力計
１２４ ヒータコントローラ
１２５ ＭＦＣ制御部
１２６ バルブ制御部

Claims (12)

  1. 表面に溝が形成された被処理体の前記溝にシリコン膜を形成するシリコン膜の形成方法であって、
    前記被処理体の前記溝を埋め込むようにシリコン膜を成膜する第１成膜工程と、
    前記第１成膜工程で成膜されたシリコン膜の表面近傍に不純物をドープするドーピング工程と、
    前記ドーピング工程で不純物がドープされたシリコン膜上にシード層を形成するシード層形成工程と、
    前記シード層形成工程で形成されたシード層上に不純物を含むシリコン膜を成膜する第２成膜工程と、
    を備え、
    前記第１成膜工程では、不純物が含まれたガスとＳｉＨ ４ を供給し、インサイチュドーピングによる不純物を含むシリコン膜を成膜する、ことを特徴とするシリコン膜の形成方法。
  2. 前記第１成膜工程で溝に成膜されたシリコン膜をエッチングするエッチング工程をさらに備え、
    前記ドーピング工程では、前記エッチング工程でエッチングされたシリコン膜の表面近傍に不純物をドープする、ことを特徴とする請求項１に記載のシリコン膜の形成方法。
  3. 前記第１成膜工程では、前記被処理体の溝が開口部を有するようにシリコン膜を成膜し、
    前記エッチング工程では、前記溝の開口部を広げるように前記第１成膜工程で前記溝に成膜されたシリコン膜をエッチングし、
    前記第２成膜工程では、前記エッチング工程で開口部が広げられた溝にシリコン膜を埋め込むように成膜する、ことを特徴とする請求項２に記載のシリコン膜の形成方法。
  4. 前記シード層は、アミノ基を含むシランであることを特徴とする請求項１乃至３のいずれか１項に記載のシリコン膜の形成方法。
  5. 前記不純物はリンであることを特徴とする請求項１乃至４のいずれか１項に記載のシリコン膜の形成方法。
  6. 前記第１成膜工程の前に、前記溝の表面にシード層を形成する工程を備えることを特徴とする請求項１乃至５のいずれか１項に記載のシリコン膜の形成方法。
  7. 表面に溝が形成された被処理体の前記溝にシリコン膜を形成するシリコン膜の形成装置であって、
    前記被処理体の前記溝を埋め込むようにシリコン膜を成膜する第１成膜手段と、
    前記第１成膜手段で成膜されたシリコン膜の表面近傍に不純物をドープするドーピング手段と、
    前記ドーピング手段で不純物がドープされたシリコン膜上にシード層を形成するシード層形成手段と、
    前記シード層形成手段で形成されたシード層上に不純物を含むシリコン膜を成膜する第２成膜手段と、
    を備え、
    前記第１成膜手段では、不純物が含まれたガスとＳｉＨ ４ を供給し、インサイチュドーピングによる不純物を含むシリコン膜を成膜する、ことを特徴とするシリコン膜の形成装置。
  8. 前記第１成膜手段で溝に成膜されたシリコン膜をエッチングするエッチング手段をさらに備え、
    前記ドーピング手段は、前記エッチング手段でエッチングされたシリコン膜の表面近傍に不純物をドープする、ことを特徴とする請求項７に記載のシリコン膜の形成装置。
  9. 前記第１成膜手段は、前記被処理体の溝が開口部を有するようにシリコン膜を成膜し、
    前記エッチング手段は、前記溝の開口部を広げるように前記第１成膜手段で前記溝に成膜されたシリコン膜をエッチングし、
    前記第２成膜手段は、前記エッチング手段で開口部が広げられた溝にシリコン膜を埋め込むように成膜する、ことを特徴とする請求項８に記載のシリコン膜の形成装置。
  10. 前記シード層は、アミノ基を含むシランであることを特徴とする請求項７乃至９のいずれか１項に記載のシリコン膜の形成装置。
  11. 前記不純物はリンであることを特徴とする請求項７乃至１０のいずれか１項に記載のシリコン膜の形成装置。
  12. 前記第１成膜手段による成膜の前に、前記溝の表面にシード層を形成する手段をさらに備えることを特徴とする請求項７乃至１１のいずれか１項に記載のシリコン膜の形成装置。
JP2013161773A 2013-08-02 2013-08-02 シリコン膜の形成方法およびその形成装置 Active JP6092040B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013161773A JP6092040B2 (ja) 2013-08-02 2013-08-02 シリコン膜の形成方法およびその形成装置
KR1020140094952A KR20150016102A (ko) 2013-08-02 2014-07-25 실리콘막의 형성 방법 및 형성 장치
TW103126079A TWI576899B (zh) 2013-08-02 2014-07-30 矽膜之形成方法及其形成裝置
US14/449,744 US9490139B2 (en) 2013-08-02 2014-08-01 Method and apparatus for forming silicon film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013161773A JP6092040B2 (ja) 2013-08-02 2013-08-02 シリコン膜の形成方法およびその形成装置

Publications (2)

Publication Number Publication Date
JP2015032712A JP2015032712A (ja) 2015-02-16
JP6092040B2 true JP6092040B2 (ja) 2017-03-08

Family

ID=52428051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013161773A Active JP6092040B2 (ja) 2013-08-02 2013-08-02 シリコン膜の形成方法およびその形成装置

Country Status (4)

Country Link
US (1) US9490139B2 (ja)
JP (1) JP6092040B2 (ja)
KR (1) KR20150016102A (ja)
TW (1) TWI576899B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11408062B2 (en) 2015-04-28 2022-08-09 Consolidated Engineering Company, Inc. System and method for heat treating aluminum alloy castings

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
WO2017005518A1 (en) 2015-07-03 2017-01-12 Carebay Europe Ltd Medicament delivery device
JP6693292B2 (ja) 2016-06-20 2020-05-13 東京エレクトロン株式会社 半導体装置の製造方法及び半導体製造装置
CN106783543A (zh) * 2016-12-23 2017-05-31 武汉新芯集成电路制造有限公司 无定形硅的沉积方法和3d‑nand闪存的制作方法
JP7004608B2 (ja) * 2018-05-11 2022-01-21 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
JP7549556B2 (ja) * 2021-03-18 2024-09-11 キオクシア株式会社 半導体製造方法および半導体製造装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321556A (ja) 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
US7919373B2 (en) * 2007-08-30 2011-04-05 Hynix Semiconductor Inc. Method for doping polysilicon and method for fabricating a dual poly gate using the same
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5692763B2 (ja) 2010-05-20 2015-04-01 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5514162B2 (ja) 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
KR20130106151A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 고종횡비 캐패시터 제조 방법
JP5794949B2 (ja) 2012-05-29 2015-10-14 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11408062B2 (en) 2015-04-28 2022-08-09 Consolidated Engineering Company, Inc. System and method for heat treating aluminum alloy castings

Also Published As

Publication number Publication date
US20150037975A1 (en) 2015-02-05
TWI576899B (zh) 2017-04-01
US9490139B2 (en) 2016-11-08
KR20150016102A (ko) 2015-02-11
JP2015032712A (ja) 2015-02-16
TW201521088A (zh) 2015-06-01

Similar Documents

Publication Publication Date Title
JP5864360B2 (ja) シリコン膜の形成方法およびその形成装置
KR101477159B1 (ko) 실리콘막의 형성 방법 및 그의 형성 장치
JP6092040B2 (ja) シリコン膜の形成方法およびその形成装置
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
JP5925704B2 (ja) シリコン膜の形成方法およびその形成装置
JP6013313B2 (ja) 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置
JP5794949B2 (ja) シリコン膜の形成方法およびその形成装置
JP2014013837A (ja) シリコン酸化膜の形成方法およびその形成装置
US9006115B2 (en) Silicon oxide film forming method and apparatus
JP5922542B2 (ja) 積層膜の形成方法およびその形成装置
JP2013074237A (ja) シリコン酸化膜の形成方法およびその形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170208

R150 Certificate of patent or registration of utility model

Ref document number: 6092040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250