[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5921473B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5921473B2
JP5921473B2 JP2013058229A JP2013058229A JP5921473B2 JP 5921473 B2 JP5921473 B2 JP 5921473B2 JP 2013058229 A JP2013058229 A JP 2013058229A JP 2013058229 A JP2013058229 A JP 2013058229A JP 5921473 B2 JP5921473 B2 JP 5921473B2
Authority
JP
Japan
Prior art keywords
adhesive layer
substrate
adhesive
device substrate
notch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013058229A
Other languages
English (en)
Other versions
JP2014183270A (ja
Inventor
英治 高野
英治 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013058229A priority Critical patent/JP5921473B2/ja
Priority to TW102129027A priority patent/TWI505346B/zh
Priority to CN201310364759.3A priority patent/CN104064506B/zh
Priority to US14/015,164 priority patent/US8975160B2/en
Publication of JP2014183270A publication Critical patent/JP2014183270A/ja
Application granted granted Critical
Publication of JP5921473B2 publication Critical patent/JP5921473B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明の実施形態は、半導体装置の製造方法に関する。
従来、半導体ウェハなどの基板と支持基板とを接着剤によって貼り合わせ、支持基板によって支持された基板を研磨して薄化した後、基板に対してデバイス形成のための加工などを施して、支持基板から剥離する工程がある。
かかる工程では、研磨中の基板を支持基板によって強固に支持する必要があるため、基板と支持基板との接着には、接着力の比較的高い接着剤が用いられる。このため、支持基板から基板を剥離する作業時間が嵩むという問題がある。
特開２０１０−２８７７２３号公報 特開２０１１−１４６４５７号公報
本発明の一つの実施形態は、短時間に支持基板から基板を剥離することができる半導体装置の製造方法を提供することを目的とする。
本発明の一つの実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法では、第１基板の一方の主面上に第１接着剤層を設ける。熱硬化性を有し、前記第１基板と貼り合わされる第２基板および前記第１基板との間の接着力が前記第１接着剤層との間の接着力よりも大きく、前記第１接着剤層の表面を被覆する第２接着剤層を介して、前記第１基板と前記第２基板とを貼り合わせる。前記第１基板の他方の主面を研削して該第１基板を薄化する。前記第２接着剤層の周縁部へ物理的な力を加えて該第２接着剤層の外周に沿った環状の切欠部を形成する。前記第１基板側を固定し、前記第１接着剤層と前記第２接着剤層との界面とを剥離させて前記第１基板から前記第２基板を分離する。前記切欠部は、外周が前記第２接着剤層の外周より内側に位置し、かつ内周が前記第１接着剤層の外周よりも内側に位置するとともに、前記第２基板との間に前記第２接着剤層を残して形成される。
第１実施形態に係る半導体装置の製造方法を示す説明図。 第１実施形態に係る半導体装置の製造方法を示す説明図。 第２実施形態に係る半導体装置の製造方法を示す説明図。 第３実施形態に係る半導体装置の製造方法を示す説明図。 第４実施形態に係る半導体装置の製造方法を示す説明図。
以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
（第１実施形態）
以下では、半導体素子や集積回路が形成される第１基板（以下、「デバイス基板」と記載する）と第２基板（以下、「支持基板」と記載する）とを貼り合わせ、支持基板によって支持されるデバイス基板を薄化した後、支持基板から剥離する工程について説明する。
図１および図２は、第１実施形態に係る半導体装置の製造方法を示す説明図である。なお、図１および図２には、デバイス基板１や支持基板３の周縁部、および、その近傍の断面を模式的に示している。
第１実施形態に係る半導体装置の製造方法では、まず、デバイス基板１と支持基板３とを用意する。ここで、デバイス基板１は、半導体ウェハである。また、支持基板３は、ガラスやシリコンなどからなり、径および厚さがデバイス基板１と略同一の円盤状の基板である。なお、支持基板３の径、厚さなどの形状は、これに限定されるものではない。
続いて、図１の（ａ）に示すように、デバイス基板１の一方の主面（ここでは、上面）に、第１接着剤層２を設ける。ここでは、例えば、ポリプロピレン、ポリエチレン、ポリスチレン、アクリル、ポリエチレンテレフタレート、フッ素樹脂、ウレタン樹脂などを用いた熱可塑性を有する接着剤をデバイス基板１の上面へ塗布することで第１接着剤層２を形成する。
このとき、デバイス基板１における上面の周縁部を除く領域に熱可塑性を有する接着剤を塗布する。例えば、デバイス基板１の周縁部に平面視において外周から幅３ｍｍ程度の環状の非塗布領域を残して、デバイス基板１における上面に熱可塑性を有する接着剤を塗布する。なお、第１接着剤層２は、熱可塑性を有する接着剤の塗布に代えて、上述した熱可塑性を有する材料によって形成された両面テープの貼り付けであってもよい。
続いて、図１の（ｂ）に示すように、支持基板３の一方の主面（ここでは、上面）に、第２接着剤層４を設ける。ここでは、例えば、フェノール樹脂、メラミン、ガラス繊維強化プラスチックなどを用いた熱硬化性を有する接着剤を支持基板３の上面へ塗布することで第２接着剤層４を形成する。
このとき、支持基板３における上面の全体に、第１接着剤層２よりも厚く熱硬化性を有する接着剤を塗布する。また、ここでは、第１接着剤層２との間の接着力が支持基板３およびデバイス基板１との間の接着力よりも小さい接着剤を塗布することによって第２接着剤層４を形成する。
続いて、図１の（ｃ）に示すように、表裏を反転させたデバイス基板１の一方の主面（ここでは、下面）に設けられた第１接着剤層２の表面と、第２接着剤層４の表面とを圧接させて、デバイス基板１と支持基板３とを貼り合わせる。
ここでは、第２接着剤層４の表面積が第１接着剤層２の表面積よりも大きく、且つ、第２接着剤層４の方が第１接着剤層２よりも厚く形成されている。このため、第２接着剤層４は、第１接着剤層２の表面を被覆するとともに、第１接着剤層２が設けられていないデバイス基板１の周縁部を被覆する。
ここで、第２接着剤層４と第１接着剤層２との境界２４の接着力は比較的小さいが、第２接着剤層４とデバイス基板１との境界１４、および、支持基板３との境界３４の接着力は第２接着剤層４と第１接着剤層２との境界２４の接着力よりも大きい。したがって、デバイス基板１は、周縁部で支持基板３との間に介在する第２接着剤層４によって支持基板３と強固に接着される。
続いて、図１（ｄ）に示すように、デバイス基板１における第１接着剤層２が設けられていない他方の主面を研削してデバイス基板１を薄化する。例えば、デバイス基板１の他方の主面をグラインダによって研削した後、研削面に対してＣＭＰ（Chemical Mechanical Polishing）を行うことにより、デバイス基板１を厚さ５０ｕｍ程度まで薄化する。このとき、図１（ｄ）に示すように、デバイス基板１と第２接着剤層４との境界１４を残しておく。
その後、デバイス基板１に対して、ＴＳＶ（Through Silicon Via）、配線、および、接続端子など（図示略）を形成する加工処理を施す。加工処理を行う工程には、複数の熱処理工程が含まれる。かかる熱処理工程では、熱可塑性を有する第１接着剤層２が軟化する。ただし、第２接着剤層４は、熱硬化性を有するため軟化することなく逆に硬化する。
したがって、熱処理工程が繰り返されて、第１接着剤層２が軟化と硬化とを繰り返しても、第２接着剤層４が強固にデバイス基板１を保持するので、熱処理工程によるデバイス基板１の変形を抑制することができる。これにより、デバイス基板１の変形に起因した歩留まりの低下を抑制することができる。
続いて、デバイス基板１を支持基板３から剥離する。ここで、デバイス基板１は、図１の（ｄ）に示すように、第２接着剤層４によって周縁部（デバイス基板１と第２接着剤層４との境界１４）で支持基板３と強固に接着されている。
そこで、図２の（ａ）に示すように、第２接着剤層４の周縁部へ物理的（機械的）な力を加えて第２接着剤層４の外周に沿った環状の切欠部５を形成することにより、デバイス基板１と第２接着剤層４との境界１４を含む領域を除去する。
具体的には、デバイス基板１の他方の主面（ここでは、上面）側から、ブレード（図示略）によって、デバイス基板１および第２接着剤層４の周縁部を研削してデバイス基板１と第２接着剤層４との境界１４を含む領域を除去する。なお、デバイス基板１および第２接着剤層４の周面（ここでは、側面）側から、デバイス基板１および第２接着剤層４の周縁部を研削してデバイス基板１と第２接着剤層４との境界１４を含む領域を除去してもよい。
また、デバイス基板１と第２接着剤層４との境界１４を含む領域を除去する場合、支持基板３の周縁部上に第２接着剤層４を残す。切欠部５の底面を支持基板３の表面まで到達させない。このように、支持基板３を傷つけることなく切欠部５を形成することにより、支持基板３の再利用が可能となる。
続いて、図２の（ｂ）に示すように、デバイス基板１および支持基板３が貼り合わされた構造体の表裏を反転させ、デバイス基板１の他方の主面（ここでは、下面）を剥離テープ６へ貼りつける。ここで、剥離テープ６としては、デバイス基板１との間の接着力が第１接着剤層２と第２接着剤層４との間の接着力よりも大きなものを用いる。
このとき、デバイス基板１と支持基板３とは、第１接着剤層２と第２接着剤層４との境界２４における比較的小さな接着力によって接着されている。このため、第１接着剤層２と第２接着剤層４との間の比較的小さな接着力よりも大きな剥離力で支持基板３をデバイス基板１から剥離することにより、図２の（ｃ）に示すように、デバイス基板１を支持基板３から短時間で容易に剥離することができる。
その後、デバイス基板１から剥離テープ６を除去した後、デバイス基板１上に残った第１接着剤層２を溶剤によって洗浄して、デバイス基板１を支持基板３から剥離する作業を終了する。
なお、第１実施形態では、デバイス基板１側に第１接着剤層２を設け、支持基板３側に第２接着剤層４を設けた後に、第１接着剤層２および第２接着剤層４を当接させてデバイス基板１と支持基板３とを貼り合わせたが、これは一例であり種々の変形が可能である。
例えば、デバイス基板１の一方の主面上に第１接着剤層２を設けた後、第１接着剤層２の表面を被覆するように第２接着剤層４を設け、その後、第２接着剤層４の表面上に支持基板３を当接させて、デバイス基板１と支持基板３とを貼り合わせてもよい。
また、支持基板３の主面上に第２接着剤層４を設け、第２接着剤層４の表面に、第２接着剤層４よりも面積の小さな第１接着剤層２を設け、第１接着剤層２の表面に、デバイス基板１の一方の周面を当接させてデバイス基板１と支持基板３とを貼り合わせてもよい。
上述したように、第１実施形態では、デバイス基板１の一方の主面に設けられる第１接着剤層２を被覆する熱硬化性を備えた第２接着剤層４を介して、デバイス基板１と支持基板３とを貼り合わせる。これにより、デバイス基板１に対して熱処理を施した場合に、第２接着剤層４がデバイス基板１の変形を抑制するので、デバイス基板１の変形に起因した歩留まりの低下を抑制することができる。
また、第１実施形態では、デバイス基板１と支持基板３とを強固に接着している第２接着剤層４の周縁部へ物理的な力を加えることによって、デバイス基板１と第２接着剤層４との境界１４を含む領域を除去する。したがって、デバイス基板１と支持基板３とを強固に接着しているデバイス基板１と第２接着剤層４との境界１４の部分を短時間に除去することができる。
これにより、支持基板３に対して第１接着剤層２と第２接着剤層４との境界２４における比較的小さい剥離力を加えるだけで、第１接着剤層２と第２接着剤層４との境界２４を境に、短時間で容易にデバイス基板１を支持基板３から剥離することができる。なお、図２に示す切欠部５の形状は、一例である。以下の実施形態では、切欠部５の形状の変形例について説明する。
（第２実施形態）
図３は、第２実施形態に係る半導体装置の製造方法を示す説明図である。第２実施形態に係る半導体装置の製造方法は、図１に示す製造工程の後に行う製造工程が第１実施形態とは異なる。このため、図３には、図１に示す製造工程の後に行う製造工程を示している。また、以下の説明では、図１および図２に示す構成要素と同一の構成要素について、図１および図２に示す符号と同一の符号を付することにより、その説明を省略する。
第２実施形態では、図３の（ａ）に示すように、デバイス基板１を薄化した後、デバイス基板１の一方の主面（ここでは、上面）における周縁部に、切欠部５ａとして第２接着剤層４の外周に沿った環状の溝を形成する。
具体的には、デバイス基板１における周縁部の上面から支持基板３側へ向けて研削を開始し、溝の底面が支持基板３に到達する前に研削を終了して切欠部５ａを形成する。これにより、第１実施形態と同様に、支持基板３の再利用が可能となる。
このとき、平面視環状の切欠部５ａの内周が第２接着剤層４の外周と一致し（または第２接着剤層４の外周よりも内側となるように）、外周が第２接着剤層４の外周よりも内側に位置するように切欠部５ａを形成する。これにより、デバイス基板１と第２接着剤層４との境界１４（図１参照）を含む領域が除去され、デバイス基板１と支持基板３とは、接着力が比較的小さい第１接着剤層２と第２接着剤層４との境界２４によって接着された状態となる。
このように、第２接着剤層４の外周部分を研削せずに残した状態で切欠部５ａを形成する。これにより、デバイス基板１と第２接着剤層４との境界１４（図１参照）を含む領域を除去するための研削領域を狭く抑えることができるので、切欠部５ａの形成に要する研削時間を短縮することができる。
続いて、図３の（ｂ）に示すように、デバイス基板１および支持基板３が貼り合わされた構造体の表裏を反転させ、デバイス基板１の他方の主面（ここでは、下面）を剥離テープ６へ貼りつける。
そして、第１接着剤層２と第２接着剤層４との間の比較的小さな接着力よりも大きな剥離力で支持基板３をデバイス基板１から剥離することにより、図３の（ｃ）に示すように、デバイス基板１を支持基板３から短時間で容易に剥離することができる。
上述したように、第２実施形態によれば、デバイス基板１と第２接着剤層４との境界１４（図１参照）を含む領域を除去するための研削領域を狭く抑えることにより、切欠部５ａの形成に要する研削時間を短縮することができる。したがって、デバイス基板１を支持基板３から剥離する作業時間をさらに短縮することができる。
（第３実施形態）
図４は、第３実施形態に係る半導体装置の製造方法を示す説明図である。第３実施形態に係る半導体装置の製造方法は、図１に示す製造工程の後に行う製造工程が第１実施形態とは異なる。このため、図４には、図１に示す製造工程の後に行う製造工程を示している。また、以下の説明では、図１および図２に示す構成要素と同一の構成要素について、図１および図２に示す符号と同一の符号を付することにより、その説明を省略する。
第３実施形態では、図４の（ａ）に示すように、デバイス基板１を薄化した後、デバイス基板１の一方の主面（ここでは、上面）における周縁部に、切欠部５ｂとして第２実施形態の切欠部５ａよりも径の小さな環状の溝を形成する。
具体的には、平面視環状の切欠部５ｂの内周および外周が第１接着剤層２の外周よりも内側に位置するように切欠部５ｂを形成する。これにより、デバイス基板１と支持基板３とは、環状をした切欠部５ｂの内側で、比較的接着力の小さい第１接着剤層２と第２接着剤層４との境界２４ｂによって接着された状態となる。
かかる切欠部５ｂの形成位置は、外周が少なくとも第１接着剤層２の外周よりも内側であればよい。したがって、切欠部５ｂによれば、切欠部５ｂの形成位置を調整する位置合わせ作業を容易かつ短時間に行うことができる。
また、切欠部５ｂによれば、平面視における切欠部５ｂの幅をさらに縮小することができるので、切欠部５ｂの形成に要する時間をさらに短縮することができる。なお、切欠部５ｂを形成する場合にも、溝の底面が支持基板３に到達する前に研削を終了する。これにより、支持基板３の再利用が可能となる。
続いて、図４の（ｂ）に示すように、デバイス基板１および支持基板３が貼り合わされた構造体の表裏を反転させ、デバイス基板１の他方の主面（ここでは、下面）を剥離テープ６へ貼りつける。
そして、第１接着剤層２と第２接着剤層４との間の比較的小さな接着力よりも大きな剥離力で支持基板３をデバイス基板１から剥離することにより、図３の（ｃ）に示すように、デバイス基板１を支持基板３から短時間で容易に剥離することができる。
上述したように、第３実施形態では、切欠部５ｂの形成位置を調整する位置合わせ作業を容易かつ短時間に行うことができる。しかも、平面視における切欠部５ｂの幅をさらに縮小することで、切欠部５ｂの形成時間を短縮することができる。したがって、デバイス基板１を支持基板３から剥離する作業時間をより一層短縮することができる。
（第４実施形態）
図５は、第４実施形態に係る半導体装置の製造方法を示す説明図である。第４実施形態に係る半導体装置の製造方法は、図１に示す製造工程の後に行う製造工程が第１実施形態とは異なる。このため、図５には、図１に示す製造工程の後に行う製造工程を示している。また、以下の説明では、図１および図２に示す構成要素と同一の構成要素について、図１および図２に示す符号と同一の符号を付することにより、その説明を省略する。
第４実施形態では、図５の（ａ）に示すように、平面視におけるデバイス基板１の外周と第２接着剤層４の外周との間に、切欠部５ｃとして第２接着剤層４の外周に沿った環状の溝を形成する。
具体的には、平面視環状の切欠部５ｃの内周がデバイス基板１の外周と一致し、切欠部５ｃの外周が第２接着剤層４の外周よりも内側に位置するように、切欠部５ｃを形成する。なお、切欠部５ｃを形成する場合にも、溝の底面が支持基板３に到達する前に研削を終了する。これにより、支持基板３の再利用が可能となる。
続いて、図５の（ｂ）に示すように、第２接着剤層４の外周面からデバイス基板１と第１接着剤層２との界面へ向けてブレード７を差し込む。なお、このとき、第２接着剤層４の外周面から第１接着剤層２と第２接着剤層４との境界２４へ向けてブレード７を差し込んでもよい。
ここで、第２接着剤層４の周縁部には、ブレード７を差し込む前に予め切欠部５ｃが形成されている。これにより、第２接着剤層４の外周面から切欠部５ｃの外周面までの幅がｄ１、切欠部５ｃの内周面から第１接着剤層２までの幅がｄ２という非常に肉薄になった第２接着剤層４の周縁部をブレード７によって破砕することができる。
したがって、切欠部５ｃを形成していなければ、容易には第１接着剤層２まで到達させることができないブレード７の先端を、容易に第１接着剤層２まで到達させることができる。これにより、デバイス基板１と支持基板３とは、比較的接着力の小さい第１接着剤層２と第２接着剤層４との境界２４によって接着された状態となる。
続いて、図５の（ｃ）に示すように、デバイス基板１および支持基板３が貼り合わされた構造体の表裏を反転させ、デバイス基板１の他方の主面（ここでは、下面）を剥離テープ６へ貼りつける。
そして、第１接着剤層２と第２接着剤層４との間の比較的小さな接着力よりも大きな剥離力で支持基板３をデバイス基板１から剥離することにより、図５の（ｄ）に示すように、デバイス基板１を支持基板３から短時間で容易に剥離することができる。
上述したように、第４実施形態では、デバイス基板１の外周と第２接着剤層４の外周との間に切欠部５ｃを設けることにより、容易かつ短時間で第２接着剤層４の外周面から第１接着剤層２までブレード７の先端を到達させることができる。
これにより、デバイス基板１と支持基板３とは、比較的接着力の小さい第１接着剤層２と第２接着剤層４との境界２４によって接着された状態となる。したがって、第４実施形態によっても、デバイス基板１を支持基板３から剥離する作業時間を短縮することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ デバイス基板、２ 第１接着剤層、３ 支持基板、４ 第２接着剤層、５、５ａ、５ｂ、５ｃ 切欠部、６ 剥離テープ、７ ブレード

Claims (6)

  1. 第１基板の一方の主面上に第１接着剤層を設ける工程と、
    熱硬化性を有し、前記第１基板と貼り合わされる第２基板および前記第１基板との間の接着力が前記第１接着剤層との間の接着力よりも大きく、前記第１接着剤層の表面を被覆する第２接着剤層を介して、前記第１基板と前記第２基板とを貼り合わせる工程と、
    前記第１基板の他方の主面を研削して該第１基板を薄化する工程と、
    前記第２接着剤層の周縁部へ物理的な力を加えて該第２接着剤層の外周に沿った環状の切欠部を形成する工程と、
    前記第１基板側を固定し、前記第１接着剤層と前記第２接着剤層との界面とを剥離させて前記第１基板から前記第２基板を分離する工程と、を含み、
    前記切欠部は、外周が前記第２接着剤層の外周より内側に位置し、かつ内周が前記第１接着剤層の外周よりも内側に位置するとともに、前記第２基板との間に前記第２接着剤層を残して形成されることを特徴とする半導体装置の製造方法。
  2. 第１接着剤層と、熱硬化性を有し、第１基板と貼り合わされる第２基板および前記第１基板との間の接着力が前記第１接着剤層との間の接着力よりも大きく、前記第１接着剤層の表面を被覆する第２接着剤層とを介して、前記第１接着剤層が前記第１基板側となる様に、前記第１基板の主面と前記第２基板とを貼り合わせる工程と、
    前記第１基板の他方の主面を研削して該第１基板を薄化する工程と、
    前記第２接着剤層の周縁部へ物理的な力を加えて該第２接着剤層の外周に沿った環状の切欠部を形成する工程と、
    前記第１基板側を固定し、前記第１接着剤層と前記第２接着剤層との界面とを剥離させて前記第１基板から前記第２基板を分離する工程と
    を含むことを特徴とする半導体装置の製造方法。
  3. 前記切欠部は、
    前記第１基板と前記第２接着剤層との境界を含む領域に形成される
    ことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記切欠部は、
    外周が前記第２接着剤層の外周より内側に位置する
    ことを特徴とする請求項２または請求項３に記載の半導体装置の製造方法。
  5. 前記切欠部は、
    内周が前記第１接着剤層の外周よりも内側に位置する
    ことを特徴とする請求項２〜４のいずれか一つに記載の半導体装置の製造方法。
  6. 前記切欠部は、
    前記第２基板との間に前記第２接着剤層を残して形成される
    ことを特徴とする請求項２〜５のいずれか一つに記載の半導体装置の製造方法。
JP2013058229A 2013-03-21 2013-03-21 半導体装置の製造方法 Active JP5921473B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013058229A JP5921473B2 (ja) 2013-03-21 2013-03-21 半導体装置の製造方法
TW102129027A TWI505346B (zh) 2013-03-21 2013-08-13 Manufacturing method of semiconductor device
CN201310364759.3A CN104064506B (zh) 2013-03-21 2013-08-20 半导体装置的制造方法
US14/015,164 US8975160B2 (en) 2013-03-21 2013-08-30 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013058229A JP5921473B2 (ja) 2013-03-21 2013-03-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014183270A JP2014183270A (ja) 2014-09-29
JP5921473B2 true JP5921473B2 (ja) 2016-05-24

Family

ID=51552159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013058229A Active JP5921473B2 (ja) 2013-03-21 2013-03-21 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8975160B2 (ja)
JP (1) JP5921473B2 (ja)
CN (1) CN104064506B (ja)
TW (1) TWI505346B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105190844B (zh) * 2013-05-24 2017-08-22 富士电机株式会社 半导体装置的制造方法
TWI671141B (zh) * 2013-08-30 2019-09-11 半導體能源研究所股份有限公司 支撐體供應裝置及供應支撐體的方法
JP2016096218A (ja) * 2014-11-13 2016-05-26 三菱化学株式会社 積層基板の製造方法及び電子デバイスの製造方法
US10804407B2 (en) 2016-05-12 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and stack processing apparatus
JP2021048303A (ja) 2019-09-19 2021-03-25 キオクシア株式会社 半導体装置
FR3109016B1 (fr) * 2020-04-01 2023-12-01 Soitec Silicon On Insulator Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable
FR3111142B1 (fr) * 2020-06-09 2022-08-05 Commissariat Energie Atomique Procédé de collage temporaire

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US20010038153A1 (en) * 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
JP2002134374A (ja) * 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
DE102004018249B3 (de) * 2004-04-15 2006-03-16 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
CN101127343B (zh) * 2006-08-18 2010-12-15 巨擘科技股份有限公司 结合ic整合基板与载板的结构及其制造方法与电子装置的制造方法
US20090017323A1 (en) * 2007-07-13 2009-01-15 3M Innovative Properties Company Layered body and method for manufacturing thin substrate using the layered body
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
CA2711266A1 (en) * 2008-01-24 2009-07-30 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
JP5489546B2 (ja) 2009-06-11 2014-05-14 東京応化工業株式会社 貼付方法及び貼付装置
JP5534793B2 (ja) * 2009-12-08 2014-07-02 株式会社ディスコ ウエーハの加工方法
JP5448860B2 (ja) 2010-01-13 2014-03-19 東京応化工業株式会社 分離方法及び分離装置
JP5571409B2 (ja) * 2010-02-22 2014-08-13 株式会社荏原製作所 半導体装置の製造方法
JP2011181822A (ja) * 2010-03-03 2011-09-15 Elpida Memory Inc 半導体装置の製造方法
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
JP2012204545A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置の製造方法および製造装置
JP2013131652A (ja) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ
JP2014017462A (ja) * 2012-03-02 2014-01-30 Fujifilm Corp 半導体装置の製造方法
JP6061590B2 (ja) * 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法

Also Published As

Publication number Publication date
CN104064506A (zh) 2014-09-24
JP2014183270A (ja) 2014-09-29
US8975160B2 (en) 2015-03-10
TWI505346B (zh) 2015-10-21
TW201438079A (zh) 2014-10-01
US20140287567A1 (en) 2014-09-25
CN104064506B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
JP5921473B2 (ja) 半導体装置の製造方法
US20070077728A1 (en) Adhesive system for supporting thin silicon wafer
JP2013008915A (ja) 基板加工方法及び基板加工装置
JP2019125785A (ja) ウェハの処理方法
JP2012195388A (ja) 半導体装置の製造方法及び半導体装置
JP2008258303A (ja) 半導体装置の製造方法
JP2016174146A (ja) ウェハを分割する方法
JPWO2019009123A1 (ja) 基板処理方法及び基板処理システム
JP6457223B2 (ja) 基板分離方法および半導体製造装置
JP2009152493A (ja) 半導体装置の製造方法
JP6371735B2 (ja) 半導体装置の製造方法
JP2018206936A (ja) 基板処理システム、基板処理方法
JP6162578B2 (ja) ウェーハの分割方法
JP2015153828A (ja) 半導体装置の製造方法
JP2013135198A (ja) 半導体装置の製造方法
JP4462940B2 (ja) 半導体装置の製造方法
US20150340264A1 (en) Method of application of a carrier to a device wafer
TW200532786A (en) Wafer transcription method
JP2016127273A (ja) ウェハをダイに分割する方法
US9824912B2 (en) Method of transforming an electronic device
JP2016018877A (ja) ダイシングテープおよびその製造方法
KR102535551B1 (ko) 피가공물의 연삭 방법
JP7237464B2 (ja) 半導体装置の製造方法
TWI643242B (zh) 半導體裝置之製造方法
JP2013069946A (ja) 支持基板、支持基板の製造方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150925

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20151102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160412

R151 Written notification of patent or utility model registration

Ref document number: 5921473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350