[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI643242B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI643242B
TWI643242B TW106103788A TW106103788A TWI643242B TW I643242 B TWI643242 B TW I643242B TW 106103788 A TW106103788 A TW 106103788A TW 106103788 A TW106103788 A TW 106103788A TW I643242 B TWI643242 B TW I643242B
Authority
TW
Taiwan
Prior art keywords
peeling
support substrate
manufacturing
wafer
semiconductor device
Prior art date
Application number
TW106103788A
Other languages
English (en)
Other versions
TW201802865A (zh
Inventor
白河達彥
Original Assignee
東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝記憶體股份有限公司 filed Critical 東芝記憶體股份有限公司
Publication of TW201802865A publication Critical patent/TW201802865A/zh
Application granted granted Critical
Publication of TWI643242B publication Critical patent/TWI643242B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明之實施形態之半導體裝置之製造方法係於將經薄膜化之半導體晶圓自支持基板剝離時，降低對半導體晶圓之損傷。 實施形態之半導體裝置之製造方法係於線剝離結束位置E2，藉由將爪6A之前端插入至支持基板1與接著層2之間而於支持基板1設置剝離面H1，且於線剝離開始位置E1，藉由將爪6B之前端插入至支持基板1與接著層2之間而於支持基板1設置剝離面H2，使剝離線LH沿剝離方向DH移動，而將支持基板1自半導體晶圓W剝離。

Description

半導體裝置之製造方法
本發明之實施形態係關於一種半導體裝置之製造方法。
於半導體裝置之製造製程中，有時於將半導體晶圓薄膜化之前將半導體晶圓貼附於支持基板。貼附於支持基板之半導體晶圓於將半導體晶圓薄膜化之後，自支持基板剝離。
本發明之一實施形態提供一種半導體裝置之製造方法，該半導體裝置之製造方法於將經薄膜化之半導體晶圓自支持基板剝離時，可使半導體晶圓所受之損壞減少。 實施形態之半導體裝置之製造方法係於已接著晶圓之支持基板之外周之至少一部分形成剝離面，上述晶圓於其表面形成有半導體元件，且將上述表面朝向上述支持基板側而接著；且，從上述剝離面來看隔著上述支持基板之幾何學重心朝向上述剝離面之方向，將上述晶圓與上述支持基板剝離。
以下，參照隨附圖式，對實施形態之半導體裝置之製造方法進行詳細說明。再者，本發明並非由該等實施形態限定。 (第1實施形態) 圖1(a)～圖1(d)及圖2(a)～圖2(b)係表示第1實施形態之半導體裝置之製造方法之剖視圖，圖3(a)～圖3(c)係表示第1實施形態之半導體裝置之製造方法之俯視圖。 於圖1(a)中，於半導體晶圓W之正面側形成器件層DV。此時，半導體晶圓W之厚度可以能夠以半導體晶圓W單體穩定地操作之方式設定。例如，半導體晶圓W之厚度可設定為100 μm以上。半導體晶圓W之材料例如可使用Si、Ge、SiGe、GaAs、GaAlAs、InP、GaP、GaN、SiC或InGaAsP等。器件層DV中可包含形成於半導體晶圓W之作用區域及形成於半導體晶圓W上之配線層等。可於作用區域中設置通道區域、源極層及汲極層。可於配線層設置閘極電極及配線等。形成於器件層DV之器件可為記憶體元件，亦可為電晶體元件。亦可形成邏輯電路、處理器或NAND(Not AND，反及)快閃記憶體等積體電路。 然後，介隔接著層2將半導體晶圓W之正面側固定於支持基板1。又，支持基板1之形狀可與半導體晶圓W之形狀對應。此時，支持基板1之外形亦可大於半導體晶圓W。又，支持基板1之材料可為Si，亦可為玻璃。接著層2之材料可使用能夠藉由加熱等剝離且剝離後不具有黏著性之材料。例如，接著層2之材料可使用熱固性樹脂。 繼而，如圖1(b)所示，利用CMP(Chemical Mechanical Polishing，化學機械研磨)等方法對半導體晶圓W之背面側進行研磨，藉此將半導體晶圓W薄膜化。此時，半導體晶圓W之厚度可設定為50 μm以下。再者，亦可於將半導體晶圓W薄膜化之後，包括於半導體晶圓W形成貫通電極之步驟、或於半導體晶圓W形成背面電極之步驟等。 繼而，如圖1(c)所示，將半導體晶圓W之背面側貼附於支撐帶3。此時，支撐帶3可利用環4支持。支撐帶3之材料可使用具有黏著性之樹脂膜等。此時，亦可使用切割帶作為支撐帶3。環4之材料例如可使用不鏽鋼等。此處，藉由將半導體晶圓W貼附於支撐帶3，即便於半導體晶圓W薄膜化後將支持基板1自半導體晶圓W剝離之情形時，亦可防止半導體晶圓W折損。 繼而，如圖1(d)所示，將貼附有半導體晶圓W之支撐帶3固定於台5。此時，可藉由將支持支撐帶3之環4嵌入至台5而將支撐帶3固定於台5。為了使支撐帶3之固定之穩定性提昇，亦可對台5採用多孔吸盤等。 繼而，如圖2(a)及圖3(a)所示，於線剝離結束位置E2，藉由將爪6A之前端插入至支持基板1與接著層2之間而於支持基板1設置剝離面H1。 繼而，如圖2(b)及圖3(b)所示，於線剝離開始位置E1，藉由將爪6B之前端插入至支持基板1與接著層2之間而於支持基板1設置剝離面H2。此時，線剝離結束位置E2可隔著支持基板1之中心(幾何學重心)而設置於與線剝離開始位置E1為相反側之支持基板1之外周。可將各爪6A、6B以能夠插入至支持基板1與接著層2之間之方式使前端變尖。各爪6A、6B可為鏟狀，亦可為楔狀。又，可分別對應於線剝離結束位置E2及線剝離開始位置E1而個別地設置爪6A、6B，亦可於線剝離結束位置E2及線剝離開始位置E1共用1個爪。此時，可構成為能夠將爪移動至線剝離結束位置E2及線剝離開始位置E1之位置。 繼而，如圖3(c)所示，藉由使剝離線LH沿剝離方向DH移動，而將支持基板1自半導體晶圓W剝離。剝離方向DH可設定為自線剝離開始位置E1朝向線剝離結束位置E2。此時，為了使剝離線LH沿剝離方向DH移動，可於較剝離線LH更靠線剝離開始位置E1側吸附支持基板1，並且於較剝離線LH更靠線剝離結束位置E2側對支持基板1加壓。然後，藉由使剝離線LH沿剝離方向DH移動直至到達至剝離面H1，可將支持基板1自半導體晶圓W剝離。該剝離線LH可呈直線狀設置於支持基板1與半導體晶圓W之密接面與剝離面之交界。線剝離係指藉由使剝離線LH沿剝離方向DH移動而將支持基板1自半導體晶圓W剝離。 此處，若線剝離推進，則支持基板1與半導體晶圓W之密接面變小。此時，若於線剝離結束位置E2不存在剝離面H1，則難以確保盡可能對抗支持基板1之剛性之密接面之面積。因此，有可能於剝離之最終階段，不能克服支持基板1之剛性因而剩餘之密接面一下子剝離(面剝離)，而對器件層DV造成損壞。 相對於此，藉由在線剝離開始前於線剝離結束位置E2形成剝離面H1，可於維持線剝離之狀態下到達至剝離面H1。因此，可防止於剝離之最終階段剩餘之密接面一下子剝離，而可減少對器件層DV施加之負載。 (第2實施形態) 圖4(a)～圖4(c)係表示第2實施形態之半導體裝置之製造方法之俯視圖。 於圖4(a)之線剝離開始位置E1，藉由將爪6A之前端插入至支持基板1與接著層2之間而於支持基板1設置剝離面H1。 繼而，如圖4(b)所示，於將爪6A之前端插入至支持基板1與接著層2之間之狀態下，使爪6A沿著支持基板1之外周旋轉1周，藉此，遍及支持基板1之全周設置剝離面H3。 繼而，如圖4(c)所示，藉由使剝離線LH沿剝離方向DH移動，而將支持基板1自半導體晶圓W剝離。剝離方向DH可設定為自線剝離開始位置E1朝向線剝離結束位置E2。 此處，藉由遍及支持基板1之全周設置剝離面H3之後進行線剝離，可縮短剝離線LH之長度，而可降低剝離線時之支持基板1之剛性，並且可防止於剝離之最終階段剩餘之密接面一下子剝離，從而可減少對器件層DV施加之負載。 已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並不意圖限定發明之範圍。該等新穎之實施形態能夠以其他多種形態實施，可於不脫離發明之主旨之範圍內進行各種省略、置換、變更。該等實施形態及其變化皆包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍內。 [相關申請案] 本申請案主張日本專利申請案2016-46605號(申請日：2016年3月10日)之優先權。該案之全部內容以引用的方式併入本文中。
1‧‧‧支持基板
2‧‧‧接著層
3‧‧‧支撐帶
4‧‧‧環
5‧‧‧台
6A、6B‧‧‧爪
DH
DV‧‧‧器件層
E1‧‧‧線剝離開始位置
E2‧‧‧線剝離結束位置
H1‧‧‧剝離面
H2‧‧‧剝離面
H3‧‧‧剝離面
LH‧‧‧剝離線
W‧‧‧半導體晶圓
圖1(a)～圖1(d)係表示第1實施形態之半導體裝置之製造方法之剖視圖。 圖2(a)～圖2(b)係表示第1實施形態之半導體裝置之製造方法之剖視圖。 圖3(a)～圖3(c)係表示第1實施形態之半導體裝置之製造方法之俯視圖。 圖4(a)～圖4(c)係表示第2實施形態之半導體裝置之製造方法之俯視圖。

Claims (5)

  1. 一種半導體裝置之製造方法，其係在於表面形成有半導體元件之晶圓將上述表面朝向支持基板側而接著之上述支持基板之外周之至少一部分形成第一剝離面；且從上述第一剝離面來看隔著上述支持基板之幾何學重心而於相對側之上述支持基板之外周形成第二剝離面，且自上述第二剝離面朝向上述第一剝離面之方向，將上述晶圓與上述支持基板剝離。
  2. 如請求項1之半導體裝置之製造方法，其中上述第一剝離面形成於線剝離結束位置。
  3. 如請求項1之半導體裝置之製造方法，其中藉由將爪插入上述支持基板與上述晶圓之間而形成上述第一及第二剝離面。
  4. 一種半導體裝置之製造方法，其係在於表面形成有半導體元件之晶圓將上述表面朝向支持基板側而接著之上述支持基板之外周之至少一部分，將爪插入上述支持基板與上述晶圓之間而形成剝離面；且使上述支持基板相對於上述爪相對地旋轉，將上述剝離面擴大至上述支持基板之全周，自擴大至全周之上述剝離面之一部分，朝向從上述一部分來看與隔著上述支持基板之幾何學重心之上述剝離面為相對側之另一部分之方向，將上述晶圓與上述支持基板剝離。
  5. 如請求項1或4任一項之半導體裝置之製造方法，其中於將上述晶圓與上述支持基板剝離之線剝離開始位置側吸附上述支持基板，於線剝離結束位置側將上述支持基板加壓。
TW106103788A 2016-03-10 2017-02-06 半導體裝置之製造方法 TWI643242B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-046605 2016-03-10
JP2016046605A JP2017163009A (ja) 2016-03-10 2016-03-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201802865A TW201802865A (zh) 2018-01-16
TWI643242B true TWI643242B (zh) 2018-12-01

Family

ID=59830594

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103788A TWI643242B (zh) 2016-03-10 2017-02-06 半導體裝置之製造方法

Country Status (3)

Country Link
JP (1) JP2017163009A (zh)
CN (1) CN107180781B (zh)
TW (1) TWI643242B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201529328A (zh) * 2013-11-28 2015-08-01 Nitto Denko Corp 板之剝離方法
TW201545888A (zh) * 2014-02-27 2015-12-16 Tokyo Electron Ltd 剝離方法、電腦記憶媒體、剝離裝置及剝離系統

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
JP2007109927A (ja) * 2005-10-14 2007-04-26 Tokyo Seimitsu Co Ltd 表面保護フィルム剥離方法および表面保護フィルム剥離装置
JP4353975B2 (ja) * 2006-11-29 2009-10-28 日東電工株式会社 粘着シートの貼付・剥離方法及び粘着シートの貼付装置並びに粘着シートの剥離装置
US8950459B2 (en) * 2009-04-16 2015-02-10 Suss Microtec Lithography Gmbh Debonding temporarily bonded semiconductor wafers
EP2706562A3 (de) * 2009-09-01 2014-09-03 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Halbleiterwafers von einem Trägersubstrat mittels Kippens eines Filmrahmens
CN102844843A (zh) * 2010-02-12 2012-12-26 积水化学工业株式会社 切片及芯片键合带以及带粘接剂层的半导体芯片的制造方法
DE102012112989A1 (de) * 2012-12-21 2014-06-26 Ev Group E. Thallner Gmbh Verfahren zum Aufbringen einer Temporärbondschicht
US9613845B2 (en) * 2014-01-17 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion de-taping
JP6446290B2 (ja) * 2014-04-22 2018-12-26 東京応化工業株式会社 接着剤組成物、積層体及び剥離方法
JP6366996B2 (ja) * 2014-05-19 2018-08-01 株式会社ディスコ リフトオフ方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201529328A (zh) * 2013-11-28 2015-08-01 Nitto Denko Corp 板之剝離方法
TW201545888A (zh) * 2014-02-27 2015-12-16 Tokyo Electron Ltd 剝離方法、電腦記憶媒體、剝離裝置及剝離系統

Also Published As

Publication number Publication date
CN107180781A (zh) 2017-09-19
TW201802865A (zh) 2018-01-16
CN107180781B (zh) 2020-10-20
JP2017163009A (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
US8975160B2 (en) Manufacturing method for semiconductor device
WO2014188879A1 (ja) 半導体装置の製造方法
CN105990208A (zh) 层叠器件的制造方法
JP2016174145A5 (zh)
TWI256112B (en) Dicing film having shrinkage release film and method of manufacturing semiconductor package using the same
US20140054748A1 (en) Edge trimming method for semiconductor wafer and semiconductor wafer having trimmed edge
JP6502874B2 (ja) 半導体装置の製造方法
TWI643242B (zh) 半導體裝置之製造方法
TWI623995B (zh) 半導體裝置之製造方法
US20150340264A1 (en) Method of application of a carrier to a device wafer
JP6209097B2 (ja) ウェーハの加工方法
JP2011054648A (ja) 半導体装置の製造方法
US8173245B2 (en) Peelable tape carrier
JP4342340B2 (ja) 半導体装置の製造方法
JP2007036074A (ja) 半導体装置の製造方法
US10043701B2 (en) Substrate removal from a carrier
US10818501B2 (en) Method for manufacturing semiconductor device
US11094684B2 (en) Edge cut debond using a temporary filler material with no adhesive properties and edge cut debond using an engineered carrier to enable topography
JP2024088265A (ja) 被加工物の研削方法及びパッケージ基板の研削方法
JP2019186291A (ja) ウェーハの加工方法
JP2013258228A (ja) 半導体装置の製造方法
JP2021048306A5 (zh)
KR20210018047A (ko) 수지 시트의 박리 방법
JP2014207256A (ja) 半導体装置、半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees