[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5915350B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP5915350B2
JP5915350B2 JP2012095791A JP2012095791A JP5915350B2 JP 5915350 B2 JP5915350 B2 JP 5915350B2 JP 2012095791 A JP2012095791 A JP 2012095791A JP 2012095791 A JP2012095791 A JP 2012095791A JP 5915350 B2 JP5915350 B2 JP 5915350B2
Authority
JP
Japan
Prior art keywords
power semiconductor
capacitor
semiconductor chip
semiconductor module
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012095791A
Other languages
English (en)
Other versions
JP2013222950A (ja
Inventor
堀　元人
元人 堀
池田　良成
良成 池田
教文 山田
教文 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012095791A priority Critical patent/JP5915350B2/ja
Priority to US13/765,853 priority patent/US8836080B2/en
Publication of JP2013222950A publication Critical patent/JP2013222950A/ja
Application granted granted Critical
Publication of JP5915350B2 publication Critical patent/JP5915350B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、パワー半導体モジュールに関し、特にスイッチング素子から発生するスイッチングノイズおよびチップ−ケース間の熱抵抗の双方を低減できるパワー半導体モジュールに関する。
図７は、従来のパワー半導体モジュール２０１の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線で切断した要部断面図である。
このパワー半導体モジュール２０１は、パワー半導体チップ２０５の主電極が複数のポスト電極２１１により電気的に接続されるタイプのパワー半導体モジュールで、特許文献１に記載されている。
図７のパワー半導体モジュール２０１は、絶縁基板２０２と、絶縁基板２０２に対向させたインプラントプリント基板２０３（以下、プリント基板）とがアンダーフィル材，樹脂材２０４などにより封止され、一体的になった構造をなし、絶縁基板２０２上に、複数のパワー半導体チップ２０５が実装されている。
さらに、このパワー半導体モジュール２０１は、図示しない樹脂ケースによりパッケージングされ、例えば、汎用ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）モジュールとして機能する。絶縁基板２０２は、絶縁板２０６と、絶縁板２０６の下面にＤＣＢ（Ｄｉｒｅｃｔ ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）法で形成された金属箔２０７と、絶縁板２０６の上面に同じくＤＣＢ法で形成された複数の金属箔２０８を備えている。
さらに金属箔２０８の上には、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーの半田層２０９を介してパワー半導体チップ２０５が接合されている。またプリント基板２０３には、複数のスルホール２１０が設けられており、このスルホール２１０内に図示しない薄厚の筒状めっき層が設けられ、円筒状のポスト電極２１１が筒状めっきを介し注入（インプラント）されている。
またパワー半導体チップ２０５は、半田層２１２を介し各々のポスト電極２１１に接合されている。またプリント基板２０３は多層構造をなし、例えば、樹脂層２１３を中心部に配置し、その上面と下面に金属箔２１４が選択的にパターン形成されている。
図８は、パワー半導体モジュールを用いた電力変換装置の回路構成図である。この電力変換装置は特許文献２に記載されている。
この電力変換装置は、回路構成としてノイズフィルタ部２１５と主回路部２１６、制御回路部２１７の３つの回路部に大別される。ノイズフィルタ部２１５は、３相交流電源２１８と入力端子Ｒ，Ｓ，Ｔを介して３本の電力ラインにそれぞれ直列に接続されたリアクトル２１９と接地コンデンサ２２０と相間コンデンサ２２１とからなる。
このノイズフィルタ部２１５は、インバータ等の電力変換器を構成するパワー半導体チップのスイッチング動作に伴って発生するスイッチングノイズを濾波する機能をもつ。主回路部２１６は、ノイズフィルタ部２１５に接続された整流回路２２４と、整流回路２２４の一対の出力端子に接続された平滑コンデンサ２２５と、この平滑コンデンサ２２５に接続されたインバータ回路２２３とからなる。
インバータ回路２２３（パワー半導体モジュールで構成される）は、例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）からなるスイッチング素子とフリーホイーリングダイオードで構成されるパワー半導体素子２２６を有し、各素子はオン，オフ制御される。なお、電気機器、ここではインバータ回路２２３の負荷として、三相誘導電動機（モータ）２２７が接続されている。制御回路部２１７は、ＤＣ−ＤＣコンバータ２２８，各種の信号処理や制御を行うＣＰＵ，ＲＯＭ，ＲＡＭ，等を含む制御回路２２９からなる。ＤＣ−ＤＣコンバータ２２８は、整流回路２２４の出力端子と接続され、３相交流電源２１８が入力される。このＤＣ−ＤＣコンバータ２２８により所定の値に変換された電力は、制御回路２２９に供給される。制御回路２２９は、インバータ回路２２３のスイッチング素子（パワー半導体素子２２６）のゲート端子に接続されている。この制御回路２２９からの制御信号に基づいて、スイッチング素子がオン，オフ制御され、これによりパルス変調（ＰＷＭ）された出力電圧が出力端子Ｕ，Ｖ，Ｗから出力され、三相誘導電動機２２７
が回転する。
また、特許文献３では、２つの半導体素子を並列接続した上アームのみについて、配線の長短によりインダクタンスが異なることで電流アンバランスが生じるので、配線長の長くなる方のスナバコンデンサ（Ｃｓ２）の容量よりも、短くなる方のスナバコンデンサの容量を大きくすることにより、配線の長短により電流アンバランスが生じる場合でも、各半導体素子のターンオフ損失のアンバランスを抑制し損失を低減できるようにすることが記載されている。
特開２００９−６４８５２号公報 特開２００２−２０４５８０号公報 特開２０１１−１４７２１２号公報
しかし、従来のパワー半導体モジュール２０１では、次の課題があった。１つ目はスイッチングノイズの課題である。パワー半導体モジュール２０１を構成するＩＧＢＴなどのスイッチング素子のスイッチング動作は、キャリア周波数を数ｋＨｚから十数ｋＨｚ程度としたパルス幅変調（ＰＷＭ）された駆動信号に基づいて行われる。
このスイッチング動作により数十ｋＨｚ以上の周波数成分のスイッチングノイズがスイッチング素子（ＩＧＢＴなど）から発生し、外部機器に悪影響を与える。この悪影響を抑えるために、図８に示すように電力変換装置内にノイズフィルタ２１５が設置されている。しかし、これらのノイズフィルタ２１５はパワー半導体モジュール２０１を構成するスイッチング素子（ＩＧＢＴなど）から離れてパワー半導体モジュール２０１のパッケージ外に設置されるため、スイッチングノイズを十分に抑えることが困難である。
２つ目は熱的課題である。パワー半導体モジュール２０１は低コスト化のため、年々パワー半導体チップ２０５の小型化・薄型化が進み、それにより高電流密度化によるパワー半導体チップ２０５の温度の上昇が課題となってきている。
またパワー半導体チップ２０５の小型化に伴い、パワー半導体モジュール２０１のパッケージサイズも小型化が進んできており、パワー半導体チップ２０５から冷却体までの熱抵抗Ｒｊｃが増大する。また隣接するパワー半導体チップ２０５同士の熱干渉，等の影響によるパワー半導体チップ２０５の温度上昇が課題としてある。
また、前記特許文献３には、配線の長短により電流アンバランスが生じる場合でも、各半導体素子のターンオフ損失のアンバランスを抑制し損失を低減できることは記載されているが、スイッチング素子から発生するスイッチングノイズを抑制する方策については記載されていない。
この発明の目的は、前記の課題を解決して、スイッチング素子で発生するスイッチングノイズを低減し、同時にパワー半導体チップと絶縁基板の間の熱抵抗を低減することができるパワー半導体モジュールを提供することにある。
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、上基板とパワー半導体チップがその上面に搭載された下基板とがあって、前記パワー半導体チップと前記上基板とは導体で接続され、前記パワー半導体チップに並列接続されるコンデンサが、前記パワー半導体チップから０．３ｍｍ以上１０ｍｍ以下の範囲で配置され、かつ前記上基板と前記下基板を縦方向に繋いでおり、前記上基板、前記下基板、前記パワー半導体チップ及び前記コンデンサが、前記下基板の前記半導体チップが搭載された前記上面に対抗する下面が露出するように樹脂で封止され、前記パワー半導体チップの上面から前記導体、前記上基板及び前記コンデンサを経由して前記下基板の下面に至る経路の熱抵抗が０．３℃／Ｗ以下である構成とする。
また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記上基板の導電パターンの厚さが３ｍｍ以上である構成からなるものとする。
また、特許請求の範囲の請求項３記載の発明によれば、請求項１又は２に記載の発明において、前記コンデンサは並列接続された複数のコンデンサからなるものとする。
また、特許請求の範囲の請求項４記載の発明によれば、請求項１又は２に記載の発明において、前記コンデンサの容量が１０ｐＦから１μＦとする。
また、特許請求の範囲の請求項５に記載の発明によれば、請求項３に記載の発明において、前記複数のコンデンサの合成容量が１０ｐＦから１μＦとする。
また、特許請求の範囲の請求項６に記載の発明によれば、請求項１乃至６のいずれか一項に記載の発明において、前記上基板が、プリント基板であり、前記下基板が導電パターン付絶縁基板であり、前記導体がポスト電極であり、前記導電パターン付絶縁基板の導電パターンに外部導出端子が接続し、前記導電パターン付絶縁基板の裏面側導電膜と前記外部導出端子の先端部を露出させ全体を樹脂で封止するようにする。
また、特許請求の範囲の請求項７に記載の発明によれば、請求項１乃至６のいずれか一項に記載の発明において、前記コンデンサをセラミックコンデンサチップとする。
この発明によれば、スイッチング素子に隣接して、プリント基板と絶縁基板の間にコンデンサを設置することで、スイッチング素子で発生するスイッチングノイズを低減でき、さらにパワー半導体チップと絶縁基板の間の熱抵抗を低減することができる。その結果、小型・低ノイズ・低熱抵抗かつ低コストのパワー半導体モジュールを提供することができる。
この発明の第１実施例のパワー半導体モジュール１００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）の矢印Ｋの方向から見た要部側面図である。 セラミックコンデンサ１８の代表的な内部構成図である。 このパワー半導体モジュール１００の要部回路構成図である。 放熱を説明する図である。 パワー半導体チップ６と絶縁基板４裏面の銅板３の間の熱抵抗Ｒｊｃを示した図である。 この発明の第２実施例のパワー半導体モジュール２００の要部平面図である。 従来のパワー半導体モジュール２０１の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ線で切断した要部断面図である。 パワー半導体モジュールを用いた電力変換装置の回路構成図である。
実施の形態を以下の実施例で説明する。
＜実施例１＞
図１は、この発明の第１実施例のパワー半導体モジュール１００の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）の矢印Ｋの方向から見た要部側面図である。同図（ａ）は樹脂１６内の各部の配置図である。このパワー半導体モジュール１００は半導体チップ６の主電極と絶縁性の基材１０（プリント基板）の間が複数のポスト電極８により電気的に接続されているタイプである。パワー半導体モジュール１００は先行技術として記載したもののように、パワー半導体を用いて電力制御などの用途のために電流のスイッチングなどを行うものである。
このパワー半導体モジュール１００は、セラミック基板などの絶縁層１と銅板２，３からなる絶縁基板４の上面に、はんだ５によりパワー半導体チップ６が接合され、その組合せが２組で構成された２ｉｎ１モジュールである。パワー半導体チップ６はＩＧＢＴチップ６ａとＦＷＤチップ６ｂが含まれる。さらにパワー半導体チップ６の上面に、はんだ７によりポスト電極８を有し、銅配線９と絶縁性の基材１０からなるプリント基板１１が取付けられ、このプリント基板１１によりパワー半導体チップ６が電気的に接続される。コレクタ側接続端子１２はパワー半導体チップ６裏面に電流を供給する端子であり、エミッタ側接続端子１３はパワー半導体チップ６表面からの電流を外部に流す端子である。また、出力端子１４はコレクタ側配線とエミッタ側配線の中間にある出力電流を流す端子であり、ゲート用接続端子１５とエミッタ信号用端子１５ａはパワー半導体チップ６のＯＮ／ＯＦＦを制御する端子である。全体は樹脂１６で封止されている。
図７に示す従来のパワー半導体モジュールと異なるのは、パワー半導体チップ６の近傍で前記の樹脂１６の内部にコンデンサ１７を設置した点である。このコンデンサの一端は前記ポスト電極付プリント基板１１の銅配線９上に接続され、もう一端は前記絶縁基板４の銅板２上に接続される。パワー半導体チップ６とコンデンサ１７は回路上、並列に配置されている。コンデンサ１７の端子は銅配線９と銅板２にはんだなどの接合材で固着される。また、コンデンサ１７とパワー半導体チップ６との距離Ｌは０．３ｍｍ〜１０ｍｍの範囲とする。０．３ｍｍ未満にするとパワー半導体チップ６とコンデンサ１７の隙間が狭すぎて樹脂１６が隙間に注型されず絶縁不良を引き起こす惧れがある。また、１０ｍｍ超にすると絶縁基板４の面積が大きくなり過ぎて、パワー半導体モジュール１００の外形が大きくなりコストアップになる。距離Ｌは０．３ｍｍ〜５ｍｍの範囲にあるとパワー半導体モジュールを特に小型に構成できるメリットがある。
このように、コンデンサ１７をパワー半導体チップ６に近接して配置することで、スイッチングノイズを１０％から３０％程度低減させることができた。スイッチングノイズを評価した条件は、例えば、ＩＧＢＴのスイッチング周波数＝５ｋＨｚ、コレクタ電圧＝３００Ｖ，コレクタ電流＝１００Ａ、コンデンサ１７の容量＝１ｎＦ、距離Ｌ＝０．３ｍｍで、ＩＧＢＴで発生するスイッチングノイズを評価した。このとき用いたコンデンサ１７は図３で示すセラミックコンデンサ１８である。
また、このコンデンサ１７を設置することで、パワー半導体チップ６の表面から絶縁基板４の裏面までの熱抵抗Ｒｊｃを低減することができる。
つぎに、前記のコンデンサ１７として使用したセラミックコンデンサ１８の内部構成を説明する。
図２は、セラミックコンデンサ１８の代表的な内部構成図である。セラミックコンデンサ１８は、誘電体１９に酸化チタンやアルミナ，チタン酸バリウムを用い、内部電極２０と外部電極２１より構成される。静電容量としては０．５ｐＦ〜０．１μＦが一般的であるが、物理的に並列接続して大容量化（例：６８０μＦ）しているものもある。誘電体１９の熱伝導率を調整することで、セラミックコンデンサ１８自体の熱伝導を良くすることが可能である。
スイッチングノイズを１０％以上低減するために必要となるコンデンサ１７の容量（静電容量）は１０ｐＦ〜１μＦである。前記の容量が１０ｐＦ未満ではスイッチングノイズの低減効果が小さくなりすぎ、１μＦ超では、コンデンサ１７の寸法が大きくなりすぎてパワー半導体モジュール１００の外形寸法が大きくなりコストも増大する。このコンデンサ１７の容量は、１０ｐＦ〜３００ｐF程度であると実用的なノイズ低減効果が得られかつ十分小さなコンデンサ寸法とすることができる。コンデンサ１７の容量が３００ｐＦ〜１ｎＦの範囲ではさらにノイズ低減効果が得られかつコンデンサ寸法も小さなものとすることができる。また、コンデンサ１７としては、前記したセラミックコンデンサ１８が小さな寸法で大きな容量が得られるので好ましい。
図３は、このパワー半導体モジュール１００の要部回路構成図である。ここでは、１個のスイッチング素子６ａ（例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）など）であるパワー半導体チップ６と、１個のＦＷＤ６ｂ（フリーホイーリングダイオード）であるパワー半導体チップ６が接続し、さらにコンデンサ１７が並列接続されている。コンデンサ１７は各アームごとに備えられアーム間の個別スナバ回路を形成し、スイッチングノイズを濾波する機能をもつ。
つぎに、パワー半導体モジュール１００におけるパワー半導体チップ６の上部からコンデンサ１７を介して絶縁基板４への放熱について説明する。つぎに説明する図４は、図１に示すパワー半導体モジュール１００の上アーム（または下アーム）分だけの図である。
図４は、放熱を説明する図である。パワー半導体チップ６から生じた熱は絶縁基板４を経由し、矢印２５の様に、絶縁基板４の下側の銅板３と接触する図示していないヒートシンクに放熱される。コンデンサ１７をパワー半導体チップ６に並列に設置することで、矢印２５に並列する矢印２６のような熱の流れが生じてコンデンサ下部１７ａより絶縁基板４に放熱される。ここで、熱抵抗Ｒｊｃを、パワー半導体チップ上表面からはんだ５を経由して絶縁基板４の裏面である銅板３の下面に至る経路と、パワー半導体チップ上表面からはんだ７、ポスト電極８、プリント基板１１及びコンデンサ１７を経由して絶縁基板４の裏面である銅板３の下面に至る経路との二つの経路を合わせた経路についての熱抵抗とする。また、熱抵抗Ｒｊｂを、パワー半導体チップ上表面からはんだ７、ポスト電極８、プリント基板１１及びコンデンサ１７を経由して絶縁基板４の裏面である銅板３の下面に至る経路についての熱抵抗とする。熱抵抗Ｒｊｃは、パワー半導体チップ上表面からはんだ５を経由して絶縁基板４の裏面である銅板３の下面に至る経路だけの熱抵抗に比べてパワー半導体チップ上表面からはんだ７、ポスト電極８、プリント基板１１及びコンデンサ１７を経由して絶縁基板４の裏面である銅板３の下面に至る経路がある分小さくなる。
図５は、パワー半導体チップ６と絶縁基板４裏面である銅板３の間の熱抵抗Ｒｊｃを示した図である。具体的には、熱抵抗Ｒｊｃはチップ表面温度と絶縁基板４の裏面温度の温度の差をチップ発熱量で割った値である。
図５において、（１）は従来構造でコンデンサ１７がない場合、（２）は本発明でコンデンサ１７が有りの場合、（３）はコンデンサ１７有りで、プリント基板１１の銅配線９の厚さを厚くした場合である。また、使用したセラミックコンデンサ１８の諸元は、例えば、電極面積が１．２５ｍｍ×１．６ｍｍ、高さが１ｍｍで容量１０ｐF及び電極面積が１．２５ｍｍ×１．６ｍｍ、高さが１ｍｍで容量２．２ｎFの二例である。
従来のパワー半導体モジュール２０１であるコンデンサが無い（１）の場合は０．２２４℃／Ｗである。本発明のパワー半導体モジュール１００であるコンデンサ１７が有る（２）の場合の熱抵抗Ｒｊｃは０．２０６℃／Ｗである。なお、矢印２６の放熱経路における熱抵抗Ｒｊｂ（伝熱特性）は０．２２８℃／Ｗである。ここでコンデンサ１７は上述したセラミックコンデンサ１８の二例について同様の熱抵抗Ｒｊｃ及びＲｊｂを得ている。
また、（２）の場合より、さらに熱抵抗Ｒｊｃを低減するために、プリント基板１１の両面にある銅配線９の厚さについて、０．２ｍｍであったものを３ｍｍ程度と厚くした（３）の場合は、熱抵抗Ｒｊｃは０．２００℃／Ｗとなり、従来に比べて８％程度低減した。このときの熱抵抗Ｒｊｂは０．２２１℃／Ｗである。つまり、銅配線９を厚くすることで、熱抵抗Ｒｊｂを３％程度低減することができる。
検討の結果、この熱抵抗Ｒｊｂが約０．３℃／Ｗ以下になると熱抵抗Ｒｊｃの低減効果が大きいことから、熱抵抗Ｒｊｂは０．３℃／Ｗ以下とすることが望ましい。
また、（３）の場合より銅配線９を厚くすることで、熱抵抗Ｒｊｂが低減し、熱抵抗Ｒｊｃをさらに低減させることができる。以上述べた実施例１によればチップ６表面側から絶縁基板にいたる熱抵抗Ｒｊｃを低減することができる。
＜実施例２＞
図６は、この発明の第２実施例のパワー半導体モジュール２００の要部平面図である。図１のパワー半導体モジュール１００との違いは、複数のコンデンサ１７がパワー半導体チップ６の周りに配置されている点である。このように、複数個配置することでコンデンサ１７の容量は大きくなり、スイッチングノイズを一層低減することができる。さらに、コンデンサ１７の占有面積を広げることができるので、熱抵抗Ｒｊｃをさらに低下させることができる。
具体的には、例えば、電極面積が０．５ｍｍ×０．５ｍｍ、高さが１ｍｍ、容量５０ｐＦのセラミックコンデンサ１８を６個、パワー半導体チップ６の周りに配置することで、セラミックコンデンサ１個の場合に比べて、スイッチングノイズを１０％程度低減できて、同時に熱抵抗Ｒｊｃを実施例１の場合と同程度である０．１９５℃／Ｗ程度まで低減することができる。
１ 絶縁層
２、３ 銅板
４ 絶縁基板
５ はんだ
６ パワー半導体チップ
６ａ ＩＧＢＴチップ
６ｂ ＦＷＤチップ
７ はんだ
８ ポスト電極
９ 銅配線
１０ 基材（絶縁性）
１１ プリント基板
１２ コレクタ側接続端子
１３ エミッタ側接続端子
１４ 出力端子
１５ ゲート用接続端子
１５ａ エミッタ信号用端子
１６ 樹脂
１７ コンデンサ
１７ａ コンデンサ下部
１８ セラミックコンデンサ
１９ 誘電体
２０ 内部電極
２１ 外部電極

Claims (7)

  1. 上基板とパワー半導体チップがその上面に搭載された下基板とがあって、前記パワー半導体チップと前記上基板とは導体で接続され、前記パワー半導体チップに並列接続されるコンデンサが、前記パワー半導体チップから０．３ｍｍ以上１０ｍｍ以下の範囲で配置され、かつ前記上基板と前記下基板を縦方向に繋いでおり、前記上基板、前記下基板、前記パワー半導体チップ及び前記コンデンサが、前記下基板の前記半導体チップが搭載された前記上面に対抗する下面が露出するように樹脂で封止され、前記パワー半導体チップの上面から前記導体、前記上基板及び前記コンデンサを経由して前記下基板の下面に至る経路の熱抵抗が０．３℃／Ｗ以下であることを特徴とするパワー半導体モジュール。
  2. 前記上基板の導電パターンの厚さが３ｍｍ以上であることを特徴とする請求項１に記載のパワー半導体モジュール。
  3. 前記コンデンサは並列接続された複数のコンデンサからなることを特徴とする請求項１又は２に記載のパワー半導体モジュール。
  4. 前記コンデンサの容量が１０ｐＦから１μＦであることを特徴とする請求項１又は２に記載のパワー半導体モジュール。
  5. 前記複数のコンデンサの合成容量が１０ｐＦから１μＦであることを特徴とする請求項３に記載のパワー半導体モジュール。
  6. 前記上基板が、プリント基板であり、前記下基板が導電パターン付絶縁基板であり、前記導体がポスト電極であり、前記導電パターン付絶縁基板の導電パターンに外部導出端子が接続し、前記導電パターン付絶縁基板の裏面側導電膜と前記外部導出端子の先端部を露出させ全体を樹脂で封止することを特徴とする請求項１乃至５のいずれか一項に記載のパワー半導体モジュール。
  7. 前記コンデンサがセラミックコンデンサチップであることを特徴とする請求項１乃至６のいずれか一項に記載のパワー半導体モジュール。
JP2012095791A 2012-04-19 2012-04-19 パワー半導体モジュール Active JP5915350B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012095791A JP5915350B2 (ja) 2012-04-19 2012-04-19 パワー半導体モジュール
US13/765,853 US8836080B2 (en) 2012-04-19 2013-02-13 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012095791A JP5915350B2 (ja) 2012-04-19 2012-04-19 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2013222950A JP2013222950A (ja) 2013-10-28
JP5915350B2 true JP5915350B2 (ja) 2016-05-11

Family

ID=49379333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012095791A Active JP5915350B2 (ja) 2012-04-19 2012-04-19 パワー半導体モジュール

Country Status (2)

Country Link
US (1) US8836080B2 (ja)
JP (1) JP5915350B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014069363A1 (ja) * 2012-11-02 2014-05-08 ローム株式会社 チップコンデンサ、回路アセンブリ、および電子機器
DE112014002061T5 (de) * 2013-10-29 2016-01-07 Fuji Electric Co., Ltd. Halbleitermodul
JP6037045B2 (ja) * 2013-10-29 2016-11-30 富士電機株式会社 半導体モジュール
US9385111B2 (en) * 2013-11-22 2016-07-05 Infineon Technologies Austria Ag Electronic component with electronic chip between redistribution structure and mounting structure
JP6202195B2 (ja) * 2014-04-14 2017-09-27 富士電機株式会社 半導体装置
JP6123738B2 (ja) * 2014-06-06 2017-05-10 富士電機株式会社 半導体装置
WO2016002077A1 (ja) * 2014-07-04 2016-01-07 三菱電機株式会社 電力用半導体装置
JP6417758B2 (ja) * 2014-07-07 2018-11-07 富士電機株式会社 半導体装置
JP6701641B2 (ja) * 2015-08-13 2020-05-27 富士電機株式会社 半導体モジュール
JP6686499B2 (ja) * 2016-02-12 2020-04-22 株式会社村田製作所 半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法
DE102016106284A1 (de) 2016-04-06 2017-10-12 Epcos Ag Modul
CN105973502B (zh) * 2016-06-23 2018-09-21 苏州汇川技术有限公司 一种igbt模块温度检测方法以及装置
US11355477B2 (en) 2017-02-06 2022-06-07 Mitsubishi Electric Corporation Power semiconductor module and power conversion device
WO2018235849A1 (ja) 2017-06-22 2018-12-27 株式会社村田製作所 高周波電源装置
JP6440779B1 (ja) * 2017-07-04 2018-12-19 三菱電機株式会社 電力変換装置
JP7547199B2 (ja) * 2017-09-21 2024-09-09 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 低い熱抵抗率を有する電気絶縁性サーマルコネクタ
JP6674501B2 (ja) * 2018-05-18 2020-04-01 本田技研工業株式会社 電力変換装置
JP7183591B2 (ja) * 2018-07-02 2022-12-06 富士電機株式会社 半導体装置
JP7034105B2 (ja) * 2019-01-18 2022-03-11 三菱電機株式会社 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置
CN110010597B (zh) * 2019-03-29 2021-06-18 上海中航光电子有限公司 芯片封装结构及其封装方法
JP7105214B2 (ja) 2019-07-24 2022-07-22 株式会社日立製作所 パワー半導体装置
JP6741135B1 (ja) 2019-10-02 2020-08-19 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
CN114026686A (zh) 2020-01-10 2022-02-08 富士电机株式会社 半导体装置及车辆
CN115151987A (zh) * 2020-01-31 2022-10-04 赛丹思科大学 具有集成式铝缓冲电容器的电源模块
JP2021182575A (ja) 2020-05-18 2021-11-25 現代自動車株式会社Hyundai Motor Company 半導体装置内部スナバ回路接続構造及びこれを用いたパワーモジュール構造

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791772B2 (ja) 2000-10-31 2006-06-28 富士電機機器制御株式会社 電力変換装置
US6650559B1 (en) 2000-10-31 2003-11-18 Fuji Electric Co., Ltd. Power converting device
JP3841007B2 (ja) * 2002-03-28 2006-11-01 株式会社デンソー 半導体装置
JP4661645B2 (ja) * 2005-03-23 2011-03-30 トヨタ自動車株式会社 パワー半導体モジュール
DE102005036116B4 (de) * 2005-08-01 2012-03-22 Infineon Technologies Ag Leistungshalbleitermodul
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP5482211B2 (ja) 2010-01-12 2014-05-07 富士電機株式会社 電力変換装置のスナバ回路
JP5951967B2 (ja) * 2011-11-22 2016-07-13 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板および当該回路基板を用いる周辺回路を含む大容量モジュール
WO2013084334A1 (ja) * 2011-12-08 2013-06-13 日本碍子株式会社 大容量モジュール用基板、及び当該基板の製造方法

Also Published As

Publication number Publication date
JP2013222950A (ja) 2013-10-28
US8836080B2 (en) 2014-09-16
US20130277800A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
JP5915350B2 (ja) パワー半導体モジュール
US10943845B2 (en) Three-dimensional packaging structure and packaging method of power devices
US11532538B2 (en) Component structure, power module and power module assembly structure
EP3107120B1 (en) Power semiconductor module
JP3501685B2 (ja) 電力変換装置
JP5169353B2 (ja) パワーモジュール
JP5351107B2 (ja) コンデンサの冷却構造およびインバータ装置
JP6047423B2 (ja) 半導体モジュール
JP4973059B2 (ja) 半導体装置及び電力変換装置
EP3104412B1 (en) Power semiconductor module
JP6169250B2 (ja) 電力用半導体装置
JP6053668B2 (ja) 半導体モジュールおよび電力変換装置
JP6121080B1 (ja) 電力変換装置
JP2015095963A (ja) バスバー、およびそれを用いた電力変換装置
WO2017159081A1 (ja) 半導体モジュール
CN112968025A (zh) 智能功率模块和智能功率模块的制造方法
CN112910287B (zh) 功率用半导体装置
CN110506384B (zh) 低电感半桥功率模块
JP5119741B2 (ja) スイッチングモジュール
JP2005191233A (ja) パワーモジュール
JP7329578B2 (ja) 電力用半導体装置
CN214542229U (zh) 智能功率模块
WO2024024169A1 (ja) パワー半導体モジュールおよびそれを用いたモータ駆動システム
JP7428679B2 (ja) パワー半導体装置および電力変換装置
JP2019186983A (ja) スナバコンデンサ内蔵半導体パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160321

R150 Certificate of patent or registration of utility model

Ref document number: 5915350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250