[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5904638B2 - 多層配線基板とその製造方法 - Google Patents

多層配線基板とその製造方法 Download PDF

Info

Publication number
JP5904638B2
JP5904638B2 JP2012090516A JP2012090516A JP5904638B2 JP 5904638 B2 JP5904638 B2 JP 5904638B2 JP 2012090516 A JP2012090516 A JP 2012090516A JP 2012090516 A JP2012090516 A JP 2012090516A JP 5904638 B2 JP5904638 B2 JP 5904638B2
Authority
JP
Japan
Prior art keywords
layer
wiring
thickness
conductive material
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012090516A
Other languages
English (en)
Other versions
JP2013219287A (ja
Inventor
龍雄 井上
龍雄 井上
孝安 菅井
孝安 菅井
俊之 工藤
俊之 工藤
利則 大森
利則 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012090516A priority Critical patent/JP5904638B2/ja
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to US14/391,748 priority patent/US9622344B2/en
Priority to SG11201406463QA priority patent/SG11201406463QA/en
Priority to PCT/JP2013/055318 priority patent/WO2013153869A1/ja
Priority to CN201380019587.4A priority patent/CN104247583B/zh
Priority to KR1020147026065A priority patent/KR101611815B1/ko
Priority to TW102109031A priority patent/TWI489916B/zh
Publication of JP2013219287A publication Critical patent/JP2013219287A/ja
Application granted granted Critical
Publication of JP5904638B2 publication Critical patent/JP5904638B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233Filters, inductors or a magnetic substance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0776Resistance and impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0776Resistance and impedance
    • H05K2201/0792Means against parasitic impedance; Means against eddy currents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • H05K2201/083Magnetic materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は多層配線基板とその製造方法に関し、詳細には、特性インピーダンスの調整が容易で、大規模半導体集積回路等における端子の狭ピッチ化にも対応可能な多層配線基板とその製造方法に関する。
大規模半導体集積回路(以下、「LSI」という。)を実装するためのLSI搭載用配線基板として様々な薄膜多層配線基板が用いられている。また、LSIの電気的特性をウエハの状態で一括検査するためのプローブカードにおいても、LSIの端子ピッチに対応したピッチでプローブを配置する必要上から、多層配線基板が用いられている。
これらの多層配線基板においては、インピーダンスの不整合に起因する伝送信号の波形の乱れや、遅延、劣化が生じるのを避けるために、伝送線路の特性インピーダンスを調整することが行われている。例えば、特許文献1、2においては、多層配線層間を接続するヴィア若しくはヴィア対の特性インピーダンスを制御して、ビアと配線層における配線との間の特性インピーダンスのミスマッチを低減する技術が開示されている。しかし、特許文献1、2は、多層配線基板におけるヴィア若しくはヴィア対の特性インピーダンスを調整する技術を開示するに止まり、多層配線基板の配線層に形成される配線の特性インピーダンスの調整に関しては何らの示唆も与えるものではない。
一方、特許文献3には、プローブカードにおける配線と平行に接地導体部を配置してマイクロストリップ線路を形成させ、配線の幅と絶縁層の厚さを変化させることにより、配線の特性インピーダンスを調整する技術が開示されている。しかし、特許文献3には多層配線基板における配線の特性インピーダンスを調整することについての言及はなく、LSI等における端子の狭ピッチ化への対応についても触れるところがない。また、本発明者らが確認したところによれば、以下に示すとおり、特許文献3に開示されている技術をそのまま狭ピッチ化に対応したプローブカード等における多層配線基板に適用することは困難である。
すなわち、現在では、LSI等には永続的な高密度化の要求があり、このため配線ピッチとしては50μm以下が望まれている。その一方で、配線を流れる電流の容量としては1A程度が要求されている。さらに、配線の特性インピーダンスZの値としては50Ωが必要とされている。これらの要求を満足させるためには、配線幅としては25μm、配線間隔25μm、配線厚10μm程度の銅(Cu)配線であることが必要であり、このような配線に対応する層間絶縁層の厚さは20μm程度が必要となる。絶縁層を構成する絶縁材として一般的なポリイミドを用い、これを厚さ20μmの絶縁層として形成し、その表面に配線幅25μm、厚さ10μmの銅配線を形成するとともに、裏面にグラウンド・ベタ層を形成して、図5に示すようなマイクロストリップ線路を構成した場合、その特性インピーダンスZは下記式(1)を用いて近似的に計算することができる。ただし、図5において、101は配線、102は絶縁層、103はグラウンド・ベタ層、Hは絶縁層の厚さ、Wは配線幅、Tは配線厚である。
式(1)
Figure 0005904638
式(1)において、Z、H、W、及びTは、それぞれ上述したとおり、特性インピーダンス、絶縁層の厚さ、配線幅、及び配線厚であり、εrは絶縁層の比誘電率である。式(1)において、H=20μm、W=25μm、T=10μm、εr=3.7を代入すると、配線の特性インピーダンスZは、Z=53.1(Ω)と計算され、必要とされる特性インピーダンスである50オーム(Ω)にほぼ近い値となる。
しかしながら、多層配線基板においては、配線は絶縁層に挟まれた内層にあり、その上下にグラウンド・ベタ層が存在するので、例えば図6に示すようなストリップ線路が形成される(図6において図5におけると同じ部材又は部分には同じ符号を付してある)。図6に示すようなストリップ線路の特性インピーダンスZは下記式(2)を用いて近似的に計算される。
式(2)
Figure 0005904638
式(2)において、Zは特性インピーダンス、Hは上下の絶縁層の厚さ、Wは配線幅、Tは配線厚、εrは絶縁層の比誘電率であり、ここに、H=20μm、W=25μm、T=10μm、εr=3.7を代入すると、配線の特性インピーダンスZは、Z=36.0(Ω)と計算され、必要とされる特性インピーダンスである50オーム(Ω)より大幅に低い値となる。したがって、特許文献3に開示された技術をそのまま適用したのでは、端子の狭ピッチ化に対応した多層配線基板における配線の特性インピーダンスを50オーム近辺に調整することは困難である。
特開2008−205099号公報 特開2010−2257号公報 特開2010−2302号公報
本発明は、上記従来技術の欠点を解決するために為されたもので、特性インピーダンスの調整が容易で、LSI等における端子ピッチの狭ピッチ化にも対応可能な多層配線基板とその製造方法、並びにそのような多層配線基板を備えたプローブカードを提供することを課題とする。
上記の課題を解決すべく鋭意研究を重ねた結果、本発明者らは、配線の特性インピーダンスZが下記式(3)で表されること、そして、配線材料の一部又は全部を透磁性体(比透磁率の大きな導電性材料)で置き換えると、下記式(4)に示すように特性インピーダンスを上昇させることができることを見出した。
式(3)
Figure 0005904638
式(3)において、Z:特性インピーダンス、E:電場(ベクトル)、H:磁場(ベクトル)、μ:透磁率、ε:誘電率である。
式(4)
Figure 0005904638
式(4)において、Z:当初の特性インピーダンス、Z:配線材料を透磁性体で置き換えた後の特性インピーダンス、μ:透磁性体の透磁率。
上記式(4)に示されるとおり、配線を構成する導電性材料として透磁性体を用いると、配線の特性インピーダンスZは、μの平方根を係数として大きくなり、配線の特性インピーダンスはZからZへと上昇する。一方、従来から一般的に配線に用いられている銅などの導電性材料は非透磁性であるので、配線に用いられている銅などの導電性材料の一部を比透磁率の大きな導電性材料で置き換えることによって、配線の特性インピーダンスを上昇させることができるのではないかと考えられる。本発明者らはこのような知見に基づき種々試行錯誤を繰り返した結果、本発明を完成した。
すなわち、本発明は、基板上に複数の配線層が絶縁層を挟んで積層されている多層配線基板において、前記配線層に形成される配線が第一層と第二層とからなる二層構造の配線であり、前記第一層が第一の導電性材料で構成され、前記第二層が前記第一の導電性材料よりも比透磁率が大きな第二の導電性材料で構成されており、前記二層構造とすることにより、前記二層構造の配線と同一厚さの配線を前記第一の導電性材料だけで構成した場合よりも、前記配線の特性インピーダンスが50オームに近い値に調整されている多層配線基板を提供することによって、上記の課題を解決するものである。
本発明の多層配線基板においては、上記のとおり、配線を構成する第一の導電性材料の一部が第一の導電性材料よりも比透磁率が大きな第二の導電性材料で置き換えられているので、その特性インピーダンスは、同一厚さの配線を前記第一の導電性材料だけで構成した場合よりも上昇し、50オームに近い値に調整することが可能である。
前記第一の導電性材料としては、銅(Cu)又は銀(Ag)が好ましく、前記第二の導電性材料としては、ニッケル(Ni)、コバルト(Co)、又は、ニッケル及び/又はコバルトを含む合金が好ましい。因みに、銅の比透磁率は0.999991、銀の比透磁率は0.99998と小さく、いずれも1.0以下であり、非透磁性体である。一方、ニッケルの比透磁率は600、コバルトの比透磁率は250と大きく、いずれも10以上であり、透磁性体である。
本発明の多層配線基板の好ましい一態様において、前記配線の幅は10μm以上25μm以下である。配線の幅が10μm未満であると、容量で1Aの電流を流すことが困難となり、配線の幅が25μmを超えると、現在望まれている50μm以下という配線ピッチに対応できなくなるので好ましくない。
また、前記第一層の厚さは6μm以上20μm以下であり、前記第二層の厚さが前記第一層の厚さの5%以上50%以下であるのが好ましい。第一層の厚さが6μm未満であると、配線の幅を25μmとした場合でも容量で1Aの電流を流すことが困難となり、好ましくない。一方、第一層の厚さが20μmを超えると、第二層の厚さを含めた配線厚が20μmを大幅に超え、配線部分とそれ以外の部分との段差が大きくなり、いわゆるステップカバレージ(Step Coverage)問題が発生し、絶縁層を塗布するプロセスで困難が生じ、絶縁層に穴あき等の欠陥が発生して必要とされる絶縁性が保てなくなる恐れがあるので、好ましくない。また、第二層の厚さが第一層の厚さの5%未満であると、特性インピーダンスの上昇が小さく、第一の導電性材料の一部を第二の導電性材料で置き換えたことによる利点が十分に得られない可能性があるので好ましくない。また、第二層の厚さが第一層の厚さの50%を超えると、第一層を構成する第一の導電性材料の割合が相対的に少なくなり、導体抵抗が大きくなって所望の電流容量を満たせなくなるので好ましくない。
本発明の多層配線基板においては、基本的には、配線は第一層と第二層とが積層された二層構造であれば良く、第一層が上であっても第二層が上であっても良い。しかしながら、例えば、第一層を構成する第一の導電性材料として銅を用いる場合には、製造工程中の露出により銅の表面が酸化されることがあるので、そのような酸化を防止するためには、第二層を第一層よりも上、すなわち、多層配線基板の基板からより遠い方に位置させるのが好ましい。この場合、第二層を構成する第二の導電性材料としては、透磁性を有し、化学的に比較的安定で一連の多層配線プロセスにおいて表面が酸化しない導電性材料であれば良く、ニッケル又はコバルトが好適に用いられる。
さらに、本発明の多層配線基板においては、前記配線を、第一層及び第二層とからなる二層構造に加えて、少なくとも一層の第三の層を備える三層以上の多層構造の配線としても良い。この場合、前記第三の層を構成する第三の導電性材料としては、第一層を構成する第一の導電性材料よりも比透磁率が大きな導電性材料を用いるのが好ましく、第三の導電性材料の比透磁率は前記第二の導電性材料の比透磁率とは異なっているのが好適である。前記第三の導電性材料としては、前記第二の導電性材料と同様に、ニッケル(Ni)、コバルト(Co)、又は、ニッケル及び/又はコバルトを含む合金が好ましい。このように本発明の多層配線基板を三層以上の多層構造とする場合には、前記第二層に加えて前記第三の層の層厚や構成材料を選択することにより、前記配線の特性インピーダンスの調整をより精度良く行うことができるという利点が得られる。
また、本発明の多層配線基板においては、絶縁層を構成する材料としては、その誘電率、及び絶縁層の形成の容易さの観点から、ポリイミドを用いるのが好ましい。
本発明は、さらに、基板上に複数の配線層が絶縁層を挟んで積層されている多層配線基板の製造方法であって、前記配線層に形成される配線の形成工程として、第一の導電性材料を用いて第一層を形成する工程と、前記第一の導電性材料よりも比透磁率が大きな第二の導電性材料を用いて前記第一層と積層する第二層を形成することにより、前記第一層の厚さと前記第二層の厚さとを加算した厚さの配線を前記第一の導電性材料だけで構成した場合よりも、前記配線の特性インピーダンスを50オームに近い値に調整する工程とを含む、多層配線基板の製造方法を提供することによって、上記の課題を解決するものである。
本発明は、さらに、基板上に複数の配線層が絶縁層を挟んで積層されている多層配線基板の製造方法であって、前記配線層に形成される配線の形成工程として、第一の導電性材料を用いて第一層を形成する工程と、前記第一の導電性材料よりも比透磁率が大きな第二の導電性材料及び第三の導電性材料を用いて、それぞれ、前記第一層と積層する第二層及び少なくとも一層の第三の層を形成することにより、前記配線の特性インピーダンスを、前記第一層の厚さと前記第二層の厚さと前記第三の層の厚さとを加算した厚さの配線を前記第一の導電性材料だけで構成した場合よりも50オームに近い値に調整する工程とを含む、多層配線基板の製造方法を提供することによって、上記の課題を解決するものである。
加えて、本発明は、上述した本発明の多層配線基板を備えるプローブカードを提供することによっても、上記の課題を解決するものである。
本発明の多層配線基板及びその製造方法によれば、多層配線基板の配線層に形成される配線を、第一の導電性材料で構成される第一層と、第一の導電性材料よりも比透磁率が大きな第二の導電性材料で構成される第二層との積層構造とすることによって、或いは、前記積層構造に加えて、第一の導電性材料よりも比透磁率が大きな第三の導電性材料で構成される少なくとも一層の第三の層が積層した三層以上の積層構造とすることによって、前記配線の特性インピーダンスを所望される50オームに接近した値に調整することが可能であり、端子間の狭ピッチ化に対応して配線間隔を狭くする場合でも、接続される信号線路との間でインピーダンス整合をとることが比較的容易となり、歪みや損失の少ない信号伝送が可能となるという利点が得られる。また、本発明の多層配線基板を備えるプローブカードによれば、端子間又は電極間のピッチが狭いLSI等の半導体装置であっても、その電気的特性を精度良く検査することができるという利点が得られる。
本発明の多層配線基板の一部を模式的に示す図である。 配線部分だけを取り出して示す図である。 本発明の多層配線基板における配線の他の一例を示す図である。 本発明の多層配線基板の製造工程の一例を示す図である。 マイクロストリップ線路を模式的に示す図である。 ストリップ線路を模式的に示す図である。
以下、図面を用いて本発明を詳細に説明するが、本発明が図示のものに限られないことは勿論である。
図1は、本発明の多層配線基板の一部を模式的に示す図である。図1において、1は配線、2は絶縁層、3はグラウンド・ベタ層であり、本例において絶縁層2及びグラウンド・ベタ層3は配線1の上下に存在しており、多層配線基板を構成するストリップ線路が形成されている。Wは配線1の配線幅、Tは配線1の配線厚さであり、Hは配線1の上下に存在する絶縁層2の厚さである。図1に示すとおり、配線1の上下で絶縁層2の厚さHは同じである。また、4は第一層、5は第二層を示している。
図2は、図1における配線1だけを取り出して示す図である。図2に示すとおり、配線1は、第一の導電性材料で構成される第一層4と、その上に積層された第二の導電性材料で構成される第二層5とからなる2層構造を有している。第一層4を構成する第一の導電性材料としては、例えば、従来から配線に汎用されている銅(Cu)や銀(Ag)などを用いることができ、価格の点からは銅を用いるのが好ましい。
一方、第二層を構成する第二の導電性材料としては、第一の導電性材料よりも比透磁率が大きな導電性材料であれば適宜の材料を使用することができるが、入手が比較的容易で、酸化がし難く、さらに、比較的大きな比透磁率を有しているという点からは、ニッケル又はコバルトを用いるのが好ましく、ニッケル又はコバルト若しくはその双方を含有した合金も第二の導電性材料として好適に用いることができる。
は第一層の厚さ、tは第二層の厚さである。第一層の厚さtと第二層の厚さtに関しては基本的に特段の制限はないが、間隔50μm以下というLSI等における端子の狭ピッチ化に対応するには、前述したとおり、配線1の幅Wは25μm以下とすることが必要であり、そのような配線幅Wの配線1に1A程度の電流を流すには、第一の導電性材料で構成される第一層の厚さtは、例えば第一の導電性材料として抵抗率の低い銅(Cu)又は銀(Ag)を用いた場合でも、少なくとも6μmは必要である。また、第一層の厚さtが余りに大きくて20μm超になると、第二層の厚さを含めた配線厚が20μmを大幅に超え、配線部分とそうでない部分との段差が大きくなり、絶縁層を塗布するプロセスに不都合をきたして絶縁層の被着状態に影響を及ぼし、絶縁層に穴あき等の欠陥が発生して必要とされる絶縁性が保てなくなる恐れがある。したがって、第一層の厚さtは6μm以上20μm以下であるのが好ましい。
一方、第二層の厚さtは、第一層に積層して全体としての配線1の特性インピーダンスを50オームに接近させることができる値に設定すれば良く、基本的に特段の制限はないが、第一層の厚さtの5%以上50%以下の厚さにするのが良い。厚さtが厚さtの5%未満である場合には、第二層を積層することによって、前記配線の特性インピーダンスを、二層構造の配線と同一厚さの配線を第一の導電性材料だけで構成した場合よりも50オームに近い値に調整することが困難となるので好ましくない。逆に、厚さtが厚さtの50%を超える場合には、第一層を構成する第一の導電性材料の割合が相対的に少なくなり、導体抵抗が大きくなって所望の電流容量を満たせなくなるので好ましくない。
なお、図2では、第一層よりも第二層が上側に積層されているが、第一層が第二層の上に積層されていても良い。ただし、前述したとおり、製造工程中における第一の導電性材料の表面酸化を防止するという観点からは、第一層の上に第二層を積層するのが好ましい。
因みに、第一層を構成する第一の導電性材料として銅、第二層を構成する第二の導電性材料としてニッケルを用い、配線1の全体の厚さTを10μm、第一層4の厚さtを8μm、第二層5の厚さtを2μm(厚さtが厚さtの25%の場合に相当)、配線1の配線幅Wを25μm、配線間隔25μm、絶縁層2の厚さHを20μm、絶縁層2を構成する絶縁材料として誘電率εrが3.7のポリイミドを用いた場合には、配線1の特性インピーダンスは以下のように計算される。
すなわち、図1に示す配線1においては、全体の厚さTが10μmの配線1が8μmの第一層と、2μmの第二層とから構成されているので、8μm厚の第一層を2μm厚の層が4枚積層されているとみなすと、配線1の合成インピーダンスZは下記式(5)で計算される。
式(5)
Figure 0005904638
ただし、Zは第一層の特性インピーダンスであり、Zは第二層の特性インピーダンスである。
図1における配線1は、その一部がニッケルで構成される第二層で置き換えられている点を除けば、図6に示したストリップ線路と同じであるので、その特性インピーダンスZは、先に計算で求めたとおり、Z=36.0(Ω)である。一方、第二層の特性インピーダンスZは、ニッケルの比透磁率が600であるので、上記式(4)に基づいて、以下のように計算される。
Figure 0005904638
=36.0(Ω)と、Z=882(Ω)とを上記式(5)に代入すると、合成した配線1の特性インピーダンスZは、Z=44.6(Ω)と計算され、配線1の全体を第一の導電性材料で構成した場合、すなわち、前記二層構造の配線1と同一厚さTの配線を第一の導電性材料だけで構成した場合よりも、求められる特性インピーダンス50オームに近い値になる。このように、本発明の多層配線基板によれば、第一の導電性材料で構成される第一層に対して、第一の導電性材料よりも比透磁率の大きな第二の導電性材料で構成される第二層を積層して配線1を二層構造とすることにより、配線1の特性インピーダンスは、二層構造の配線1と同一厚さの配線を第一の導電性材料だけで構成した場合よりも、配線の特性インピーダンスが50オームに近い値に調整されることになる。
なお、上に説明した例は、第一層4の厚さtを8μm、第二層5の厚さtを2μmとし、第二層5の厚さtが第一層4の厚さtの25%(=(2μm/8μm)×100)とした場合であるが、第一層4の厚さtに対する第二層5の厚さtの割合を25%よりも大きくすれば、配線1の特性インピーダンスがさらに50オームに近くなることはいうまでもない。
また、上に説明した例では、第一層を構成する第一の導電性材料として銅を用い、第二層を構成する第二の導電性材料としてニッケルを用いたが、第一の導電性材料として銅に代えて、例えば銀を用い、第二の導電性材料としてニッケルに代えて、例えばコバルト、或いはニッケル及び/又はコバルトを含有する合金を用いる場合にも、各材料の比透磁率を勘案して、配線1の特性インピーダンスが50オームに近くなるように、第一層4の厚さtに対する第二層5の厚さtの割合を設定すれば良い。
図3は、本発明の多層配線基板における配線1の他の一例を示す図である。本例において配線1は、第二層5の上に、さらに第三の層6が積層された三層構造の配線である。第三の層6を構成する第三の導電性材料としては、第一の層4を構成する第一の導電性材料よりも比透磁率が大きな導電性材料であれば良く、第二の導電性材料と同様に、ニッケル又はコバルト、若しくは、ニッケル及び/又はコバルトを含有した合金を好適に用いることができる。ただし、第三の導電性材料の比透磁率は、第二の導電性材料の比透磁率と異なっているのが好適であり、例えば、第二層5を構成する第二の導電性材料としてニッケルを選択した場合には、第三の層6を構成する第三の導電性材料としては、ニッケル以外の材料、例えば、コバルト、コバルト含有合金、ニッケル含有合金、又はニッケル及びコバルトの双方を含有する合金から選択して用いるのが良い。
は第三の層6の厚さであり、配線1を図3に示すように三層構造とした場合にも、先に説明した二層構造の場合と同様に、第二層5の厚さtと第三の層6の厚さtとを加算した厚さ(t+t)が、第一層4の厚さtの5%以上50%以下であるのが望ましい。また、第二層5の厚さtと第三の層6の厚さtとは同じであっても、異なっていても良い。なお、本例においては、第三の層6は一層だけであるが、第三の層6は二層以上あっても良く、その場合には複数存在する第三の層6の層厚と、第二層5の層厚とを加算した厚さが、第一層4の厚さtの5%以上50%以下であるのが望ましいということになる。さらに、図示の例では、第三の層6は第二層5の上に積層されているが、第一層4、第二層5、及び第三の層6の積層順序は図示のものに限られない。
図4は、本発明の多層配線基板の製造工程の一例を示す図である。まず、図4(a)に示すように基板Bを用意する。基板Bとしては、斯界において汎用されているセラミック基板、或いはガラス基板などから選択される適宜の基板を用いることができる。次に、図4(b)に示すように、基板Bのほぼ全面に、スパッタリング又は真空蒸着などの適宜の方法によりチタン又はクロムの薄膜を厚さ10nmから500nmの範囲で形成し、接着層7とする。
続いて、図4(c)に示すように、接着層7の上に、同じくスパッタリング又は真空蒸着などの適宜の方法によりニッケル、パラジウム、又は白金などの白金族の金属元素からなる薄膜を厚さ10nmから1000nmの範囲で形成し、仲介層8とする。仲介層8を形成した後、後続する電界メッキによるメッキ層の厚さを上回る厚さのフォトレジストRを、図4(d)に示すように基板Bの全面にコーティングし、続いてフォトリソグラフィーにより、図4(e)に示すように、配線パターンに相当する形状の開口部Oを形成する。
次に、開口部Oから露出している仲介層8及び接着層7を一方の電極とする電界メッキ法により、図4(f)に示すように開口部Oに第一の導電性材料のメッキ層を厚さ6μm〜20μmの範囲で形成し、第一層4を形成する。この工程が、本発明の製造方法における、第一の導電性材料を用いて第一層を形成する工程に相当する。
続いて、同様に電界メッキ法により、第一層4の上に、第二の導電性材料のメッキ層を第一層4の厚さに対して5%〜50%の範囲で形成し、図4(g)に示すように、第二層5を形成する。この工程が、本発明の製造方法における、第一の導電性材料よりも比透磁率が大きな第二の導電性材料を用いて第一層と積層する第二層を形成することにより、第一層の厚さと第二層の厚さとを加算した厚さの配線を第一の導電性材料だけで構成した場合よりも、配線の特性インピーダンスを50オームに近い値に調整する工程に相当する。
なお、さらに、第二層5の上に、第三の導電性材料のメッキ層を、第二層5の層厚と加算した層厚が第一層4の厚さに対して5%〜50%の範囲となるように形成し、第三の層6を形成しても良い。第三の層6を形成する場合には、前記第二層5の形成を含めたこの工程が、本発明の製造方法における、第一の導電性材料よりも比透磁率が大きな第二の導電性材料及び第三の導電性材料を用いて、それぞれ、第一層と積層する第二層及び少なくとも一層の第三の層を形成することにより、配線の特性インピーダンスを、第一層の厚さと第二層の厚さと第三の層の厚さとを加算した厚さの配線を第一の導電性材料だけで構成した場合よりも50オームに近い値に調整する工程に相当する。
第一層4及び第二層5の形成後、仲介層8上に残存しているフォトレジストRを溶剤等を用いて剥離し、イオンビーム・エッチングなどの物理的エッチング法により、仲介層8と接着層7の露出部分を順次エッチングして取り除き、図4(h)に示すように、配線1を電気的に独立した配線パターンとする。
続いて、予め重合反応を途中まで行ってシート状に形成した厚さ10μmから50μmの範囲の感光性ポリイミドシートを用意し、配線1が電気的に独立した配線パターンとして形成されている基板Bを60℃〜150℃に加熱しながら、0.1MPa〜1MPaの範囲の圧力を掛けて、配線1が形成されている基板B上に前記感光性ポリイミドシートを貼り付ける。次に、フォトマスクを用いたパターン露光あるいは直接描画装置による露光により、前記感光性ポリイミドシードをヴィアホール部分を残して全面露光し、その後、溶剤のシャワーにより未露光部分に穴を開けて、前記ポリイミドシートにヴィアホール用の開口を形成する。続いて、ポリイミドシートが貼り付けられた基板を200℃〜400℃に加熱してポリイミドシートの重合を完結させ、図4(i)に示すように、配線1の上部に絶縁層2を形成する。
以下、接着層7の形成以降の工程を繰り返すことによって、本発明の多層配線基板を製造することができる。製造された本発明の多層配線基板においては、配線の特性インピーダンスが、当該配線における第一層4の厚さtと第二層5の厚さtとを加算した厚さの配線を第一の導電性材料だけで構成した場合よりも、50オームに近い値に調整されている。
上記のようにして製造された本発明の多層配線基板は、従前から存在する多層配線基板と同様に、LSI等の半導体素子の電気的特性を検査する際に用いられるプローブカードに組み込んで使用することができる。本発明の多層配線基板が組み込まれたプローブカードは、多層配線基板における配線の特性インピーダンスが50オーム若しくはそれに近い値に調整されているので、電気信号を波形の歪みや劣化が少なく、かつ、伝送損失も少なく伝送することができ、端子間又は電極間のピッチが狭いLSI等の半導体素子であっても、その電気的特性をより精度高く検査することができる。
以上説明したとおり、本発明の多層配線基板及びその製造方法によれば、多層配線基板における配線の特性インピーダンスを所望される50オームに接近した値に調整することが可能であり、端子間の狭ピッチ化に対応して配線間隔を狭くする場合でも、接続される信号線路との間でインピーダンス整合をとることが比較的容易となり、歪みや損失の少ない信号伝送が可能となる。また、本発明の多層配線基板を備えるプローブカードによれば、端子間又は電極間のピッチが狭いLSI等の半導体装置であっても、その電気的特性を精度良く検査することができるという利点が得られ、その産業上の利用可能性は多大である。
1、101 配線
2、102 絶縁層
3、103 グラウンド・ベタ層
4 第一層
5 第二層
6 第三の層
7 接着層
8 仲介層
R フォトレジスト
O 開口部

Claims (9)

  1. 基板上に複数の配線層が絶縁層を挟んで積層されている多層配線基板において、前記配線層に形成される配線が第一層第二層及び少なくとも一層の第三の層を備えた三層以上の多層構造の配線であり、前記第一層が第一の導電性材料で構成され、前記第二層が前記第一の導電性材料よりも比透磁率が大きな第二の導電性材料で構成され、前記第三の層が前記第一の導電性材料よりも比透磁率が大きな第三の導電性材料で構成されており、前記層構造とすることにより、前記層構造の配線と同一厚さの配線を前記第一の導電性材料だけで構成した場合よりも、前記配線の特性インピーダンスが50オームに近い値に調整されており、前記第一層の厚さが6μm以上20μm以下、前記第二層の厚さと前記第三の層の厚さとを加算した厚さが前記第一層の厚さの25%以上50%以下である多層配線基板。
  2. 前記第一の導電性材料が銅又は銀であり、前記第二の導電性材料がニッケル、コバルト、又は、ニッケル及び/又はコバルトを含む合金である請求項1記載の多層配線基板。
  3. 前記配線の幅が10μm以上25μm以下である請求項1又は2記載の多層配線基板。
  4. 前記第二層が、前記第一層よりも前記基板から遠い側に位置している請求項1〜3のいずれかに記載の多層配線基板。
  5. 前記絶縁層を構成する材料がポリイミドである請求項1〜4のいずれかに記載の多層配線基板。
  6. 前記第三の導電性材料がニッケル、コバルト、又は、ニッケル及び/又はコバルトを含む合金である請求項1〜5のいずれかに記載の多層配線基板。
  7. 基板上に複数の配線層が絶縁層を挟んで積層されている多層配線基板の製造方法であって、前記配線層に形成される配線の形成工程として、第一の導電性材料を用いて第一層を形成する工程と、前記第一の導電性材料よりも比透磁率が大きな第二の導電性材料を用いて前記第一層と積層する第二層を形成することにより、前記配線の特性インピーダンスを、前記第一層の厚さと前記第二層の厚さとを加算した厚さの配線を前記第一の導電性材料だけで構成した場合よりも50オームに近い値に調整する工程とを含む、前記配線が前記第一層と前記第二層とからなる二層構造の配線であり、前記第一層の厚さが6μm以上20μm以下、前記第二層の厚さが前記第一層の厚さの25%以上50%以下である多層配線基板の製造方法。
  8. 基板上に複数の配線層が絶縁層を挟んで積層されている多層配線基板の製造方法であって、前記配線層に形成される配線の形成工程として、第一の導電性材料を用いて第一層を形成する工程と、前記第一の導電性材料よりも比透磁率が大きな第二の導電性材料及び第三の導電性材料を用いて、それぞれ、前記第一層と積層する第二層及び少なくとも一層の第三の層を形成することにより、前記配線の特性インピーダンスを、前記第一層の厚さと前記第二層の厚さと前記第三の層の厚さとを加算した厚さの配線を前記第一の導電性材料だけで構成した場合よりも50オームに近い値に調整する工程とを含む、請求項1〜6のいずれかに記載の多層配線基板の製造方法。
  9. 請求項1〜のいずれかに記載の多層配線基板を備えるプローブカード。
JP2012090516A 2012-04-11 2012-04-11 多層配線基板とその製造方法 Active JP5904638B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012090516A JP5904638B2 (ja) 2012-04-11 2012-04-11 多層配線基板とその製造方法
SG11201406463QA SG11201406463QA (en) 2012-04-11 2013-02-28 Multilayer wiring board, manufacturing method therefor and probe card
PCT/JP2013/055318 WO2013153869A1 (ja) 2012-04-11 2013-02-28 多層配線基板とその製造方法並びにプローブカード
CN201380019587.4A CN104247583B (zh) 2012-04-11 2013-02-28 多层配线基板及其制造方法以及探针卡
US14/391,748 US9622344B2 (en) 2012-04-11 2013-02-28 Multilayer wiring board with enclosed Ur-variant dual conductive layer
KR1020147026065A KR101611815B1 (ko) 2012-04-11 2013-02-28 다층 배선기판과 그 제조방법, 및 프로브 카드
TW102109031A TWI489916B (zh) 2012-04-11 2013-03-14 Multilayer wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012090516A JP5904638B2 (ja) 2012-04-11 2012-04-11 多層配線基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2013219287A JP2013219287A (ja) 2013-10-24
JP5904638B2 true JP5904638B2 (ja) 2016-04-13

Family

ID=49327448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012090516A Active JP5904638B2 (ja) 2012-04-11 2012-04-11 多層配線基板とその製造方法

Country Status (7)

Country Link
US (1) US9622344B2 (ja)
JP (1) JP5904638B2 (ja)
KR (1) KR101611815B1 (ja)
CN (1) CN104247583B (ja)
SG (1) SG11201406463QA (ja)
TW (1) TWI489916B (ja)
WO (1) WO2013153869A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202248A (ja) * 2019-06-07 2020-12-17 イビデン株式会社 配線基板及び配線基板の製造方法
TWI706139B (zh) * 2019-10-25 2020-10-01 巨擘科技股份有限公司 金屬探針結構及其製造方法
JP2022178308A (ja) * 2021-05-20 2022-12-02 イビデン株式会社 プリント配線板

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767674A (en) * 1984-01-27 1988-08-30 Dainichi-Nippon Cables, Ltd. Metal cored board and method for manufacturing same
US4695515A (en) * 1984-07-30 1987-09-22 Dainichi-Nippon Cables, Ltd. Metal cored board and method for manufacturing same
US5171642A (en) * 1989-04-17 1992-12-15 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
US5831828A (en) * 1993-06-03 1998-11-03 International Business Machines Corporation Flexible circuit board and common heat spreader assembly
JPH09116306A (ja) * 1995-10-17 1997-05-02 Ngk Spark Plug Co Ltd マイクロストリップライン型フィルタ
US5955175A (en) * 1996-09-20 1999-09-21 W. L. Gore & Associates, Inc. Infra-red reflective coverings
US6579804B1 (en) * 1998-11-30 2003-06-17 Advantest, Corp. Contact structure and production method thereof and probe contact assembly using same
US6442041B2 (en) * 1999-12-21 2002-08-27 International Business Machines Corporation MCM—MLC technology
JP4417521B2 (ja) * 2000-04-04 2010-02-17 Necトーキン株式会社 配線基板
JP2002016326A (ja) * 2000-06-29 2002-01-18 Toshiba Corp プリント配線板およびこのプリント配線板を有する電子機器
TWI258154B (en) * 2000-09-22 2006-07-11 Flex Multi Fineline Electronix Electronic transformer/inductor devices and methods for making same
US6600224B1 (en) * 2000-10-31 2003-07-29 International Business Machines Corporation Thin film attachment to laminate using a dendritic interconnection
US6326557B1 (en) * 2001-03-06 2001-12-04 Mitac International Corp. Multi-layer circuit board
US6703706B2 (en) * 2002-01-08 2004-03-09 International Business Machines Corporation Concurrent electrical signal wiring optimization for an electronic package
US6963259B2 (en) * 2002-06-27 2005-11-08 Harris Corporation High efficiency resonant line
US6727785B2 (en) * 2002-06-27 2004-04-27 Harris Corporation High efficiency single port resonant line
US6753744B2 (en) * 2002-06-27 2004-06-22 Harris Corporation High efficiency three port circuit
US6750740B2 (en) * 2002-06-27 2004-06-15 Harris Corporation High efficiency interdigital filters
BR0313209A (pt) * 2002-08-02 2007-07-24 Wyeth Corp proteìnas que interagem com mk2
JP2004327745A (ja) * 2003-04-24 2004-11-18 Kyocera Corp 高周波用多層配線基板
TWI306009B (en) * 2003-11-11 2009-02-01 Hon Hai Prec Ind Co Ltd Arrangement of differential pairs for eliminating crosstalk in high speed digital circuit
JP4473147B2 (ja) * 2005-01-27 2010-06-02 京セラキンセキ株式会社 位相線路及び分波器
US20060267705A1 (en) * 2005-05-25 2006-11-30 Schumacher Richard A Electrical conductor for signal transmission
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
EP1761114A3 (en) * 2005-08-31 2009-09-16 Kabushiki Kaisha Toyota Jidoshokki Circuit board
JP4800007B2 (ja) * 2005-11-11 2011-10-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法およびプローブカード
US7778039B2 (en) * 2006-05-08 2010-08-17 Micron Technology, Inc. Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise
TWI367058B (en) * 2006-06-12 2012-06-21 Au Optronics Corp Circuit board
US7674988B2 (en) * 2006-08-11 2010-03-09 Qimonda Ag Shielded circuit board and method for shielding a circuit board
JP2008205099A (ja) 2007-02-19 2008-09-04 Nec Corp 多層配線基板
US20080230259A1 (en) * 2007-03-22 2008-09-25 Booth Jr Roger Allen Method and Structure for Implementing Control of Mechanical Flexibility With Variable Pitch Meshed Reference Planes Yielding Nearly Constant Signal Impedance
CN101378618B (zh) * 2007-08-31 2010-09-29 鸿富锦精密工业(深圳)有限公司 印刷电路板
KR20090079428A (ko) * 2008-01-17 2009-07-22 삼성전자주식회사 파워 플레인 및 접지 플레인 노이즈를 감소시키는 구조를갖는 기판 및 이를 포함하는 전자 시스템
JP2009181804A (ja) * 2008-01-30 2009-08-13 Hitachi Cable Ltd シールド付き伝送線路
US9397401B2 (en) * 2008-04-25 2016-07-19 Toda Kogyo Corporation Magnetic antenna, board mounted with the same, and RF tag
JP2010002257A (ja) 2008-06-19 2010-01-07 Toshiba Corp プローブカード
JP5374079B2 (ja) 2008-06-20 2013-12-25 東京エレクトロン株式会社 検査用接触構造体
JP5323435B2 (ja) * 2008-09-29 2013-10-23 京セラ株式会社 差動伝送用多層配線基板
EP2360715B1 (en) * 2008-11-12 2017-11-29 Toyo Kohan Co., Ltd. Method for manufacturing metal laminated substrate for semiconductor element formation and metal laminated substrate for semiconductor element formation
JP2010126801A (ja) * 2008-12-01 2010-06-10 Hitachi Cable Ltd 錫被覆アルミニウム材料
JP5258547B2 (ja) * 2008-12-26 2013-08-07 株式会社日本マイクロニクス 集積回路の検査方法及び装置
JP2012038823A (ja) * 2010-08-04 2012-02-23 Nitto Denko Corp 配線回路基板
US9055665B2 (en) * 2010-11-18 2015-06-09 Nagravision S.A.S Interface between a security module and a host device
US8329315B2 (en) * 2011-01-31 2012-12-11 Nan Ya Plastics Corporation Ultra thin copper foil with very low profile copper foil as carrier and its manufacturing method
JP5947647B2 (ja) * 2012-07-25 2016-07-06 株式会社日本マイクロニクス プローブカード、及び検査装置
JP5400235B1 (ja) * 2012-11-09 2014-01-29 太陽誘電株式会社 電子部品内蔵基板

Also Published As

Publication number Publication date
SG11201406463QA (en) 2014-11-27
WO2013153869A1 (ja) 2013-10-17
US20150107884A1 (en) 2015-04-23
US9622344B2 (en) 2017-04-11
KR20140130181A (ko) 2014-11-07
TW201352090A (zh) 2013-12-16
KR101611815B1 (ko) 2016-04-12
TWI489916B (zh) 2015-06-21
CN104247583A (zh) 2014-12-24
JP2013219287A (ja) 2013-10-24
CN104247583B (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
JP6207107B2 (ja) コイル電子部品及びその製造方法
US7408435B2 (en) Coil component
KR102118490B1 (ko) 다층 시드 패턴 인덕터 및 그 제조방법
JP5382064B2 (ja) コイル部品及びその製造方法
CN100538925C (zh) 薄膜共模滤波器和薄膜共模滤波器阵列
JP2018078311A (ja) 多層シードパターンインダクタ、その製造方法及びその実装基板
JP2012009798A (ja) 薄型コモンモードフィルタおよびその製造方法
JP2011029522A (ja) 多層配線基板
CN101796894B (zh) 传导噪音抑制结构体以及布线电路基板
US10366832B2 (en) Capacitor and electronic device having a plurality of surface electrodes electrically connected to each other by an intermediate electrode
KR20180006246A (ko) 코일 부품
JP7099788B2 (ja) コイル部品及びその製造方法
JP5904638B2 (ja) 多層配線基板とその製造方法
CN1976556B (zh) 配线电路基板
CN101115349A (zh) 布线电路基板
JP5968640B2 (ja) インダクタ及びその製造方法
JP5103088B2 (ja) 伝導ノイズ抑制構造体および配線回路基板
US20110169517A1 (en) Mems probe card and method of manufacturing same
US10354796B2 (en) Method for manufacturing planar coil
CN100566506C (zh) 嵌入式电阻元件
JP2004260017A (ja) 薄膜型コモンモードチョークコイル及びコモンモードチョークコイルアレイ
JP5034855B2 (ja) 多層プリント配線板とその製造方法
CN105323954B (zh) 高频传输线路、天线以及电子电路基板
US20240128005A1 (en) Electronic device with fine pitch and thick conductors and method of making the same
KR102232600B1 (ko) 코일 전자 부품 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160113

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160311

R150 Certificate of patent or registration of utility model

Ref document number: 5904638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250