JP5990014B2

JP5990014B2 - 半導体発光素子及びその製造方法

Info

Publication number: JP5990014B2
Application number: JP2012055735A
Authority: JP
Inventors: 直史堀尾; 正彦茂木
Original assignee: Stanley Electric Co Ltd
Current assignee: Stanley Electric Co Ltd
Priority date: 2012-03-13
Filing date: 2012-03-13
Publication date: 2016-09-07
Anticipated expiration: 2032-03-13
Also published as: JP2013191670A

Description

本発明は、半導体発光素子及びその製造方法に関する。

半導体発光素子の製造では、一般に、サファイア等の成長基板上にＭＯＣＶＤ（有機金属化学気相成長）法を用いて半導体結晶層であるｎ型半導体層、活性層及びｐ型半導体層を順次積層して半導体構造層としてのエピタキシャル層が形成される。そのエピタキシャル層の形成後に、例えば、真空蒸着法によりＰ半導体層上に電極層の形成が行われる。

エピタキシャル層を形成において、最表面のｐ型半導体層は他の結晶層に比べて結晶成長時の温度が例えば、９００℃のように低いために結晶性が悪く、それ故に、ｐ型半導体層にＶ字状断面のピットが表出することが知られている。このピットは結晶欠陥を起点にして発生する。結晶欠陥とは、成長基板と半導体層との格子定数の違い（格子ミスフィット）に起因した貫通転位のことである。貫通転位はｐ型半導体層より成長基板側の結晶層に発生し、ピットの先端はその貫通転位に直結している。このようなピットが多く表出した面上に上記したように電極層を形成すると、ピット内に電極材料が入り込み、リークやショートといった半導体発光素子自体の不良の原因になるという問題点があった。

そこで、従来、ｐ型半導体層のピット内に絶縁材を充填し、その後の電極層の形成時に電極材料がピット内に入り込むことを防止する製造方法が提案されている（特許文献１参照）。

特開２００７−８８４０４号公報

しかしながら、かかる特許文献１のように、成長基板上に形成された半導体構造層の最表面の半導体層のピット内に絶縁材を充填してもピットに直結した貫通転位へのリーク電流を完全には無くすことができず、若干のリーク電流が生じるという問題点があった。

そこで、本発明の目的は、かかる点を鑑みてなされたものであり、半導体構造層の最表面に位置する半導体層の結晶欠陥に基づくピットを介して貫通転位に流れるリーク電流を防止することができる半導体発光素子及びその製造方法を提供することである。

本発明の半導体発光素子の製造方法は、成長基板上に、第１導電型を有する第１の半導体層、活性層、第２導電型を有する第２の半導体層、及び前記第２導電型を有する第３の半導体層をその順に積層して前記第２の半導体層が少なくともアルミニウムを含む半導体構造層を形成する成長工程と、前記第３の半導体層を選択的にエッチングするウエットエッチングを施し、前記第３の半導体層の結晶欠陥に基づくピットを拡張して、拡張後の前記ピットの内壁面が前記第３の半導体層と前記第２の半導体層との界面の前記結晶欠陥から離間された位置に接するように前記界面に前記ピットの底面を形成するウエットエッチング工程と、前記ウエットエッチング工程で拡張された前記ピット内に絶縁材を充填する充填工程と、を含むことを特徴としている。

本発明の半導体発光素子は、第１導電型を有する第１の半導体層、活性層、第２導電型を有する第２の半導体層、及び前記第２導電型を有する第３の半導体層がその順に積層され、前記第２の半導体層が少なくともアルミニウムを含む半導体構造層を有する半導体発光素子であって、前記第３の半導体層に前記第２の半導体層との界面に底面を有するピットが形成され、前記底面の前記第２の半導体層には結晶欠陥を有し、前記ピットの内壁面が前記結晶欠陥から離間された前記底面内の位置に接し、前記ピット内に絶縁材が充填されていることを特徴としている。

本発明の半導体発光素子の製造方法によれば、第３の半導体層の結晶欠陥に基づくピットがウエットエッチング工程で拡張されるので、ピットと第２の半導体層との境目に底面が生じ、ピットの内壁面と貫通転位との間に第２の半導体層の表面が位置する。よって、第２の半導体層では積層方向に垂直な方向には抵抗が大きくほとんど電流が流れないので、抵抗が大なる底面の存在のためピットの内壁面と貫通転位とを介してリーク電流が流れることが防止される。また、拡張されたピット内にも絶縁材が充填されるので、その後の第３の半導体層上に電極層及び電極パッドの形成時にそれらの電極材料がピット内に入り込むことが防止され、半導体発光素子自体にリークやショートといった不良原因を排除することができる。

また、本発明の半導体発光素子によれば、第３の半導体層に第２の半導体層との界面に底面を有するピットが形成され、ピットの内壁面と貫通転位との間に第２の半導体層の表面が位置し、また、ピット内に絶縁材が充填されているので、ピットの内壁面と貫通転位とを介してリーク電流が流れることが防止されると共に半導体発光素子自体にリークやショートといった不良原因を排除することができる。

本発明の実施例１の製造方法を示す断面図である。ウエットエッチング工程の有無によるピットに対する貫通転位の位置を示す図である。本発明の実施例２の製造方法を示す断面図である。図３の製造方法の続き部分を示す断面図である。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図１(a)〜(h)は本発明の実施例１としてフェイスアップ型の窒化物半導体発光素子の製造方法を示している。実施例１の製造方法は、図１の符号(a)〜(h)に対応しており、(a)エピタキシャル層成長工程、(b)ウエットエッチング工程、(c)絶縁材塗布工程、(d)絶縁材研磨工程、(e)ドライエッチング工程、(f)ｐ型電極形成工程、(g)ｎ型電極形成工程、及び、(h)ｐ電極パッド形成工程を有し、その順に実行される。

エピタキシャル層成長工程では、サファイアからなる成長基板１１が用意され、成長基板１１上に、ＭＯＣＶＤ法を用いて窒化物系半導体からなるエピタキシャル層が形成される。エピタキシャル層は成長基板１１側から、低温バッファ層１２、アンドープのＧａＮ層１３、ｎ型ＧａＮ層１４（第１の半導体層）、ＩｎＧａＮ／ＧａＮ層１５（活性層）、ｐ型ＡｌＩｎＧａＮ層１６（第２の半導体層）、ｐ型ＧａＮ層１７（第３の半導体層）がその順に積層された半導体構造体層である。

エピタキシャル層の具体的な形成方法としては、先ず、成長基板１１がＭＯＣＶＤ装置に搬入され、１０００℃の水素雰囲気中で約１０分程度の加熱処理が施される。続いて、雰囲気温度が約５００℃に調整され、ＴＭＧ（トリメチルガリウム）（流量：10.4μmol/min）及びＮＨ₃（流量：3.3LM）が約３分間供給されることで、低温バッファ層１２が形成される。その後、雰囲気温度が約１０００℃まで昇温され、かかる状態が約３０秒間保持されることで低温バッファ層１２が結晶化される。続いて、雰囲気温度が約１０００℃の状態に保持されたままで、ＴＭＧ（流量：45μmol/min）及びＮＨ₃（流量：4.4LM）が約２０分間供給されることにより、膜厚約１μｍ程度の下地ＧａＮ層１３が形成される。次に、雰囲気温度が約１０００℃の状態において、ＴＭＧ（流量：45μmol/min）、ＮＨ₃（流量：4.4LM）及びドーパントガスとしてＳｉＨ₄（流量：2.7×10^-9mol/min）が約１００分間供給されることにより、膜厚約５μｍ程度のｎ型ＧａＮ層１４が形成される。

続いて、ｎ型ＧａＮ層１４上に活性層である多重量子井戸構造のＩｎＧａＮ／ＧａＮ層１５が形成される。ＩｎＧａＮ／ＧａＮ層１５ではInGaN/GaNを１周期として５周期の成長が行われる。具体的には、雰囲気温度が約７００℃の状態において、ＴＭＧ（流量：3.6μmol/min）、ＴＭＩ（トリメチルインジウム）（流量：10μmol/min）、ＮＨ₃（流量4.4LM）が約３３秒間供給されることにより、膜厚約２．２ｎｍのＩｎＧａＮ井戸層が形成される。続いて、ＴＭＧ（流量：3.6μmol/min）、ＮＨ₃（流量：4.4LM）が約３２０秒間供給されることにより、膜厚約１５ｎｍのＧａＮ障壁層が形成される。かかる処理を５周期分繰り返すことにより、ＩｎＧａＮ／ＧａＮ層１５が形成される。

次に、雰囲気温度が約８００℃まで昇温され、ＴＭＧ（流量：8.1μmol/min）、ＴＭＡ（トリメチルアルミニウム）（流量：7.5μmol/min）、ＮＨ₃（流量：4.4LM）及びドーパントとしてＣｐ₂Ｍｇ（ビスシクロペンタディエニルマグネシウム：bis-cyclopentadienyl Mg）（流量：2.9×10^-7μmol/min）が約５分間供給されることにより、膜厚約４０ｎｍのｐ型ＡｌＩｎＧａＮ層１６（クラッド層）が形成される。続いて、雰囲気温度が約８００℃の状態に保持されたままで、ＴＭＧ（流量：18μmol/min）、ＮＨ₃（流量：4.4LM）及びドーパントとしてＣｐ₂Ｍｇ（流量：2.9×10^-7μmol/min）が約７分間供給されることにより、膜厚約１５０ｎｍのｐ型ＧａＮ層１７が形成される。

ｐ型ＧａＮ層１７にはエピタキシャル層成長工程で結晶欠陥に基づいて図１(a)に示すように、断面がＶ字状の複数のピット２０が生じたとする。

ウエットエッチング工程では、エピタキシャル層が形成された成長基板１１をエッチング液（図示せず）に浸すことが行われる。このウエットエッチングによりピット２０が図１(b)に示すように、積層方向に対して垂直な方向（横方向）に拡張される。エッチング液としてはＫＯＨ（水酸化カリウム）又はＴＭＡＨ（水酸化テトラメチルアンモニウム）等のアルカリ水溶液が用いられる。エッチング液が例えば、ＴＭＡＨの場合には、水溶液の濃度は５〜５０％であり、また、温度は５０〜１００℃である。Ｃ＋面（ｐ型ＧａＮ層１７の表面）は化学的に安定なためエッチングはされないが、Ｃ−面のピット２０の内壁面にはエッチング液が浸透し、ピット２０の内壁面からエッチングが起こる。ピット２０に直結した貫通転位の上部はピット２０に比べ非常にサイズが小さいためエッチング液が浸透しにくい。また、ｐ型ＧａＮ層１７に隣接して位置するＡｌＩｎＧａＮ層１６はＡｌ成分を含むためｐ型ＧａＮ層１７よりもエッチングされにくい。このためピット２０の内壁面はエッチングされるがＡｌＩｎＧａＮ層１６及びそれより下層の貫通転位はほとんどエッチングされることはない。よって、ｐ型ＧａＮ層１７とｐ型ＡｌＩｎＧａＮ層１６との界面（すなわち貫通転位とピット２０の境目）にピット２０の底面２０ａが平坦に形成される。

このエッチングを促進させたい場合はＰＥＣ（光電気化学）エッチング法を用いることができる。ＰＥＣエッチング法を用いてｐ型ＧａＮ層１７をＫＯＨ水溶液でエッチングする場合には、ＧａＮのバンドギャップに相当する波長（３６５ｎｍ）よりも短いＵＶ（Ultra Violet）光（紫外線）が照射される。これにより、ｐ型ＧａＮ層１７中に電子−正孔対が生成され、電子はバイアス印加によって引き抜かれ、残った正孔がｐ型ＧａＮ層１７のピット２０の内壁面側に移動する。そして、ＫＯＨ水溶液のＯＨ^-イオンとの反応でそのＧａＮ内壁面の酸化・溶解を繰り返しながらピット２０の内壁面がエッチングされる。

ピット２０の底面２０ａの大きさとしては、後述するリーク電流の流れが生じない程度の抵抗値をｐ型半導体層の積層方向に垂直な方向（ピット２０の内壁面から貫通転位まで）に得ることができる大きさが必要である。

絶縁材塗布工程では、絶縁材がｐ型ＧａＮ層１７上に塗布される。絶縁材の塗布により、拡張後のピット２０内に絶縁材を浸透させ、ピット２０内と共にｐ型ＧａＮ層１７上に未硬化の絶縁層２１が図１(c)に示すように形成される。そして、加熱及び紫外線照射処理により、その未硬化の絶縁層２１は硬化される。

絶縁材は絶縁性を有し、ＧａＮ層に密着する樹脂である。また、熱硬化や紫外線硬化が可能な硬化性樹脂が望ましく、また、透明樹脂であることが好ましい。このような条件を有する絶縁材として、例えば、ＭＯＭＥＮＴＩＶＥ（登録商標）、信越シリコーン（登録商標）、パーミエイト（登録商標）等のシリコーン樹脂、耐紫外線タイプのエポキシ樹脂を用いることができる。また、ＳｉＯ₂を用いることもできる。

絶縁材をピット２０内に埋め込むためには、ｐ型ＧａＮ層１７上へのポッティングによる自然浸透の方法、ｐ型ＧａＮ層１７上へのポッティング後、ガラス等をかぶせて絶縁材をピット２０に流しこむ方法、ｐ型ＧａＮ層１７の表面以外を封止してｐ型ＧａＮ層１７の表面を絶縁材の溶液に浸して絶縁材をピット２０内に浸透させる方法、減圧又は真空環境下にて、絶縁材をｐ型ＧａＮ層１７の表面に塗布する方法（例えば、噴霧、侵液、スピンコート、スクレーパー塗布等）、蒸着や化学的気相成長法等を用いて成膜する方法等を用いることができる。

絶縁材研磨工程では、ｐ型ＧａＮ層１７上の絶縁層２１がラッピング及びポリッシングにより除去される。具体的にはｐ型ＧａＮ層１７上の絶縁層２１に対して化学機械研磨が実行される。ラッピング及びポリッシングはｐ型ＧａＮ層１７に物理的なダメージを与えないように行う必要がある。ｐ型ＧａＮ層１７上の絶縁層２１が除去されると、図１(d)に示すようにピット２０内の絶縁層２１だけが残る。

絶縁材塗布工程及び絶縁材研磨工程がウエットエッチング工程で拡張されたピット２０内に絶縁材を充填する充填工程である。

ドライエッチング工程では、ｐ型ＧａＮ層１７上にフォトリソグラフィ法を用いてマスクし、ドライエッチングにてｐ型ＧａＮ層１７、ＡｌＩｎＧａＮ層１６、ＩｎＧａＮ層１５、ｎ型ＧａＮ層１４をエッチングしてｎ型ＧａＮ層１４を図１(e)に示すように部分的に露出させることにより段差部２５が形成される。

ｐ型電極形成工程では、ｐ型ＧａＮ層１７上に蒸着法、若しくはスパッタ法により、図１(f)に示すようにＩＴＯ電極２２（電極層）が形成される。この際にフォトリソグラフィ法を用いてウエットエッチング若しくはリフトオフ法によりＩＴＯ電極２２に電極パターン（図示せず）が形成される。また、熱処理炉にてＩＴＯ電極２２がアニール処理され、これによりＩＴＯ電極２２の更なる透明化が図られる。

ｎ型電極形成工程では、上記のドライエッチング工程で段差部２５として露出したｎ型ＧａＮ層１４上に蒸着法、若しくはスパッタ法により図１(g)に示すようにＴｉＡｌ電極２３が形成される。

ｐ電極パッド形成工程では、ＩＴＯ電極２２上に例えば、金からなる電極パッド２４が図１(h)に示すように形成される。電極パッド２４はｐ型ＧａＮ層１７に接するように形成される。ｐ電極パッド形成工程で電極パッド２４が形成されることにより、フェースアップ型の発光素子が完成する。

ここで、ｐ型ＧａＮ層１７にピット２０が生じる理由について説明する。

ｐ型ＧａＮ層１７及びｐ型ＡｌＩｎＧａＮ層１６は、Ｍｇをドープとしてｐ型半導体としているが、窒化物半導体におけるＭｇの不純物準位は１００ｍｅＶ程度と深く、活性化率が１〜数％程度と低い。そのため、５×１０¹⁷〜１×１０¹⁸のキャリア濃度を得るには、その５０倍から１００倍の不純物ドープが必要となる。母結晶中に上記の如き濃度の不純物がドープされると結晶品質が低下し易く、表面モフォロジーが凹凸になったり、ピットが生じることがある。

一方、ＩｎＧａＮ層１５に用いるＩｎＧａＮは高温では安定に混晶を保つことが難しいため、ｐ型ＧａＮ層１７の成長温度はｎ型ＧａＮ層１４より低温である。また、窒化物半導体で長波長の発光素子を作製する場合には、活性層に多量のＩｎを取り込む必要があり、ｐ型ＧａＮ層１７の成長時は高温で成長すると活性層のIｎの凝集など悪影響を引き起こすため更に低温成長が必要となる。そのためｐ型ＧａＮ層１７が低温成長することにより、その結晶性が落ちるためピットが積層方向にｐ型ＧａＮ層１７を貫通するように生じる。

このようなｐ型ＧａＮ層１７の結晶欠陥に基づいてピット２０が生じると、ＩＴＯ電極２２や電極パッド２４の形成時にそれらの電極材料がピット２０に内部まで到達するため、短絡不良を起こす問題が発生する。また、使用中に電極材料がマイグレーションにて、ピット２０に拡散し短絡不良を起こすことがある。これに対処するためにピット２０内には絶縁材が塗布され、上記したように絶縁層２１が形成されている。

図２(a)は発光素子の製造段階で上記のウエットエッチング工程を設けることなくｐ型ＧａＮ層１７のピット２０内に絶縁層３１を形成した場合のピット２０に対する貫通転位３２の位置を示しており、図２(b)は製造段階で上記のウエットエッチング工程で横方向に拡張されたピット２０内に絶縁層２１を形成した場合のピット２０に対する貫通転位３３の位置を示している。図２(b)において、貫通転位３３は拡張されたピット２０の底面内に位置し、ピット２０の内壁とは不連続になっている。

図２(a)の場合には、電極２２，２３間に給電が行われると、ピット２０の内壁面が端部で貫通転位３２に直結しているので、ピット２０の内壁面をリーク電流（図２(a)の符号Ａ）が流れて、そして貫通転位３２に流れ込む。

一方、図２(b)の場合には、ピット２０の境目に底面２０ａが形成されているので、ピット２０の内壁面と貫通転位３３との間にｐ型半導体層（ｐ型ＡｌＩｎＧａＮ層１６の表面）が位置している。ｐ型半導体層は積層方向には電流は流れるが、それに垂直な方向には抵抗が大きくほとんど電流が流れない。よって、電極２２，２３間に給電が行われても、抵抗が大なる底面２０ａの存在のためピット２０の内壁面と貫通転位３２とを介してリーク電流が流れることが防止される。また、拡張されたピット２０内にも絶縁層２１が形成されているので、その後のＩＴＯ電極２２及び電極パッド２４の形成時にそれらの電極材料がピット２０内に入り込むことが防止される。その結果、半導体発光素子自体にリークやショートといった不良原因を排除することができる。

なお、上記した実施例１においては、ウエットエッチングする前にｐ型ＧａＮ層１７にピット２０が存在するとして説明したが、本発明はピットが存在しないｐ型ＧａＮ層１７をウエットエッチングすることによりその結晶欠陥部分にピットが出現した場合を含む。この場合にも出現したピットは底面を有し、絶縁材で充填されるので、ピットの内壁面を介してリーク電流が流れることを防止することができる。

図３(a)〜(h)及び図４(a)〜(f)は本発明の実施例２としてフェイスダウン型の窒化物半導体発光素子の製造方法を示している。実施例２の製造方法は、図３の符号(a)〜(h)に対応した、(a)エピタキシャル層成長工程、(b)ウエットエッチング工程、(c)絶縁材塗布工程、(d)絶縁材研磨工程、(e)ドライエッチング工程、(f)ｐ型電極形成工程、(g)ｎ型電極形成工程、及び(h)パッシベーション膜形成工程と、図４の符号(a)〜(f)に対応した、(a)パッシベーション膜エッチング工程、(b)接合層形成工程、(c)支持基板準備工程、(d)支持基板接合工程、(e)成長基板剥離工程、及び(f)表面あらし工程を有し、その順に実行される。

図３(a)〜(d)のエピタキシャル層成長工程、ウエットエッチング工程、絶縁材塗布工程、及び絶縁材研磨工程は図１(a)〜(d)の各工程と同一であり、また同一符号を用いて示しているので、ここでの説明は省略される。

絶縁材研磨工程後のドライエッチング工程では、ｐ型ＧａＮ層１７上にフォトリソグラフィ法を用いてマスクし、また、熱処理によりマスクを傾斜させてドライエッチングにてｐ型ＧａＮ層１７、ＡｌＩｎＧａＮ層１６、ＩｎＧａＮ層１５、ｎ型ＧａＮ層１４をエッチングして図３(e)に示すように凹部４１を形成してｎ型ＧａＮ層１４を部分的に露出させることが行われる。凹部４１の横方向（積層方向に対して垂直な方向）の断面幅はｐ型ＧａＮ層１７の上面からｎ型ＧａＮ層１４に向かって徐々に狭くなっている。

ｐ型電極形成工程では、ｐ型ＧａＮ層１７上にフォトリソグラフィ法を用いてマスクを形成し、膜厚１ｎｍのＰｔ及び膜厚２００ｎｍのＡｇからなるオーミック高反射膜を形成し、更にＴｉＰｔＡｕからなる拡散防止層を形成し、その後、リフトオフして残った部分を図３(f)に示すようにｐ型電極４２とすることが行われる。なお、オーミック高反射膜の密着材料としてＰｔに代えてＮｉ,Ｒｈ,ＩＴＯ等の他の材料を用いても良い。

ｎ型電極形成工程では、凹部４１で露出したｎ型半導体層１４上にフォトリソグラフィ法を用いてマスクを形成し、ＴｉＡｌからなるオーミック電極を成膜し、リフトオフすることによりｎ電極４３が形成される。その後、例えば、約５００℃で熱処理が行われる。ｎ電極４３は図３(g)に示すように、凹部４１内でｎ型半導体層１４に接触し、そこから凹部４１の傾斜内壁面を介してｐ型ＧａＮ層１７の表面に達している。

パッシベーション膜形成工程では、ＳｉＯ₂等の絶縁材が凹部４１、ｐ型電極４２、及びｎ電極４３を含むｐ型ＧａＮ層１７上に塗布され、これにより、図３(h)に示すように全面パッシベーション膜４４の形成が行われる。

パッシベーション膜エッチング工程では、フォトリソグラフィ法を用いてパッシベーション膜４４上においてｐ電極４２上及びｎ電極４３上に開口部を有するマスクを形成し、ＢＨＦでその開口部に露出したパッシベーション膜４４をエッチングし、図４(a)に示すようにｐ電極４２及びｎ電極４３を露出させる。

接合層形成工程では、フォトリソグラフィ法を用いて露出したｐ型電極４２及びｎ電極４３を含むパッシベーション膜４４上にパターニングを行ってマスクを形成し、ＴｉＡｕＰｔＡｕからなる接合層を成膜し、リフトオフして露出したｐ型電極４２及びｎ電極４３各々の上面に図４(b)に示すように第１接合層４５を形成することが行われる。

支持基板準備工程では、図４(c)に示すように第２接合層５１が形成されたＳｉ等からなる支持基板５０が準備される。支持基板５０の一方の主面上の第２接合層５１は支持基板５０内の導通路５２を介して支持基板５０の他方の主面に形成された回路パターン５３に接続されている。

支持基板接合工程では、第１接着層４５と第２接着層５１とを接触させ、例えば、圧力３MPaで加圧した状態で３００℃に加熱して１０分間保持した後、室温まで冷却することにより融着接合が行われ、図４(d)に示すように支持基板５０上に発光素子構造体（図４(b)に示した構造体）が配置される。なお、この接合工程では実際には１発光素子単位での接合ではなく複数の発光素子分が形成された１ウエハ単位で接合が実行される。

成長基板剥離工程では、ＵＶエキシマレーザの光を成長基板１１の裏面側から照射し、成長基板１１と低温バッファ層１２との界面を加熱分解することにより、図４(e)に示すように成長基板１１が剥離される。

表面あらし工程では、剥がした低温バッファ層１２の表面からＧａドロップレットをお湯若しくは希塩酸により除去し、そして、研磨処理等も用いて平坦化させることが行われる。更に、これらをエッチング液でエッチングすることにより、図４(f)に示すようにｎ型ＧａＮ層１４の表面に細かい凹凸面５５が形成される。その後、図示しないが、ダイシングにより素子分離を行いフェースダウン型の発光素子が１チップとして完成する。

このフェースダウン型の発光素子においても、図２(b)に示したフェースアップ型の発光素子の場合と同様に、ピット２０の境目に底面２０ａが形成されているので、ピット２０の内壁面と貫通転位との間にｐ型半導体層が位置しており、ｐ型半導体層は積層方向には電流は流れるが、それに垂直な方向には抵抗が大きくほとんど電流が流れない。よって、抵抗が大なる底面２０ａの存在のためピット２０の内壁面と貫通転位とを介してリーク電流が流れることが防止される。

上記した各実施例においては、成長基板１１側から、低温バッファ層１２、アンドープのＧａＮ層１３、ｎ型ＧａＮ層１４、ＩｎＧａＮ／ＧａＮ層１５、ｐ型ＡｌＩｎＧａＮ層１６、ｐ型ＧａＮ層１７がその順に積層されたＧａＮ系半導体構造層が示されたが、本発明はＧａＮ系半導体構造層に限定されず、他の結晶系、例えば、ＧａＡｓ系等の他の結晶系の半導体構造層でも適用することができる。また、上記した各実施例においては、第１導電型をｎ型とし、その第１導電型とは反対導電型の第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型とした半導体構造層でも適用することができる。すなわち、本発明においては、成長基板上に、第１導電型を有する第１の半導体層、活性層、第２導電型を有する第２の半導体層、及び前記第２導電型を有する第３の半導体層をその順に積層することにより半導体構造層が形成されるものであれば良く、そのような半導体構造層において最表面の第３の半導体層の結晶欠陥に基づくピットを介して貫通転位に流れるリーク電流を防止することができる。

１１成長基板
１２低温バッファ層
１３アンドープのＧａＮ層
１４ｎ型ＧａＮ層
１５ＩｎＧａＮ／ＧａＮ層
１６ｐ型ＡｌＩｎＧａＮ層
１７ｐ型ＧａＮ層
２０ピット
２１絶縁層
２１ａ底面

Claims

成長基板上に、第１導電型を有する第１の半導体層、活性層、第２導電型を有する第２の半導体層、及び前記第２導電型を有する第３の半導体層をその順に積層して前記第２の半導体層が少なくともアルミニウムを含む半導体構造層を形成する成長工程と、
前記第３の半導体層を選択的にエッチングするウエットエッチングを施し、前記第３の半導体層の結晶欠陥に基づくピットを拡張して、拡張後の前記ピットの内壁面が前記第３の半導体層と前記第２の半導体層との界面の前記結晶欠陥から離間された位置に接するように前記界面に前記ピットの底面を形成するウエットエッチング工程と、
前記ウエットエッチング工程で拡張された前記ピット内に絶縁材を充填する充填工程と、を含むことを特徴とする半導体発光素子の製造方法。
前記半導体構造層は、ＧａＮ（窒化ガリウム）系半導体構造層であり、
前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする請求項１記載の製造方法。
前記充填工程は、前記絶縁材を前記ピット内を含む前記第３の半導体層上に塗布する絶縁材塗布工程と、
前記絶縁材塗布工程で塗布された前記絶縁材を研磨して前記第３の半導体層上の前記絶縁材を除去する絶縁材研磨工程と、を含むことを特徴とする請求項１又は２記載の製造方法。
前記ウエットエッチング工程ではエッチング液としてアルカリ水溶液が用いられることを特徴とする請求項１ないし３のいずれか１記載の製造方法。
前記絶縁材はシリコーン樹脂、エポキシ樹脂、又は二酸化ケイ素からなることを特徴とする請求項１ないし４のいずれか１記載の製造方法。
前記充填工程後、前記第３の半導体層上に電極層を形成する工程を含むことを特徴とする請求項１ないし５のいずれか１記載の製造方法。
前記ウエットエッチング工程で拡張された前記ピットには、前記ウエットエッチング工程で前記第３の半導体層の結晶欠陥に基づいて出現したピットが含まれることを特徴とする請求項１ないし６のいずれか１記載の製造方法。
第１導電型を有する第１の半導体層、活性層、第２導電型を有する第２の半導体層、及び前記第２導電型を有する第３の半導体層がその順に積層され、前記第２の半導体層が少なくともアルミニウムを含む半導体構造層を有する半導体発光素子であって、
前記第３の半導体層に前記第２の半導体層との界面に底面を有するピットが形成され、前記底面の前記第２の半導体層には結晶欠陥を有し、前記ピットの内壁面が前記結晶欠陥から離間された前記底面内の位置に接し、前記ピット内に絶縁材が充填されていることを特徴とする半導体発光素子。
前記半導体構造層は、ＧａＮ（窒化ガリウム）系半導体構造層であり、
前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする請求項８記載の半導体発光素子。
前記第２の半導体層は、アルミニウムを含むことを特徴とする請求項８又は９記載の半導体発光素子。
前記絶縁材はシリコーン樹脂、エポキシ樹脂、又は二酸化ケイ素からなることを特徴とする請求項８ないし１０のいずれか１記載の半導体発光素子。
前記第３の半導体層上に電極層が搭載されていることを特徴とする請求項８ないし１１のいずれか１記載の半導体発光素子。