[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5954140B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP5954140B2
JP5954140B2 JP2012261341A JP2012261341A JP5954140B2 JP 5954140 B2 JP5954140 B2 JP 5954140B2 JP 2012261341 A JP2012261341 A JP 2012261341A JP 2012261341 A JP2012261341 A JP 2012261341A JP 5954140 B2 JP5954140 B2 JP 5954140B2
Authority
JP
Japan
Prior art keywords
silicon carbide
side wall
semiconductor device
impurity region
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012261341A
Other languages
English (en)
Other versions
JP2014107500A (ja
Inventor
透 日吉
透 日吉
和田　圭司
圭司 和田
増田　健良
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012261341A priority Critical patent/JP5954140B2/ja
Priority to CN201380054439.6A priority patent/CN104737297A/zh
Priority to PCT/JP2013/078482 priority patent/WO2014083969A1/ja
Priority to US14/439,612 priority patent/US9224802B2/en
Priority to EP13857796.0A priority patent/EP2927964A4/en
Publication of JP2014107500A publication Critical patent/JP2014107500A/ja
Application granted granted Critical
Publication of JP5954140B2 publication Critical patent/JP5954140B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置およびその製造方法に関するものである。
縦型半導体装置の耐圧を高めるために、電界を緩和する終端構造が用いられ得る。終端構造としては、ＪＴＥ（Junction Termination Extension）、およびＦＬＲ（Field Limiting Ring）（ガードリングとも称される）などが知られている。たとえば、Shiro Hino et al., "SiC-MOSFET structure enabling fast turn-on and -off switching", Material Science Forum, Vols. 717-720 (2012), pp. 1097-1100（非特許文献１）によれば、ｎチャネル二重注入ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）において、炭化珪素基板に外周ｐウェルが設けられている。外周ｐウェルはフィールド酸化膜（絶縁膜）に覆われている。
Shiro Hino et al., "SiC-MOSFET structure enabling fast turn-on and -off switching", Material Science Forum, Vols. 717-720 (2012), pp. 1097-1100
上記のように、終端構造において炭化珪素基板と絶縁膜との界面が形成されている。この界面に沿った電流が流れやすいほど、炭化珪素半導体装置のリーク電流が大きくなる。そこで、このようなリーク電流を低減することができる終端構造が望まれる。
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、リーク電流を抑制することができる炭化珪素半導体装置およびその製造方法を提供することである。
本発明の一の局面に従う炭化珪素半導体装置は、半導体素子が設けられている素子部と、素子部を取り囲んでいる終端部とを有するものである。炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ゲート電極と、第１の主電極と、第２の主電極と、側壁絶縁膜とを有する。炭化珪素基板は、六方晶系の単結晶構造を有する炭化珪素から作られている。炭化珪素基板は、第１の主面、および第１の主面と反対の第２の主面を有する。第１の主面は、素子部に位置する平坦面と、終端部に位置し、かつ平坦面を取り囲み、かつ第２の主面に近づくように平坦面に対して傾斜した側壁面とを有する。炭化珪素基板は、第１の導電型を有する第１の不純物領域と、第１の不純物領域上に設けられ第２の導電型を有する第２の不純物領域と、第２の不純物領域上に設けられ第２の不純物領域によって第１の不純物領域から隔てられた第３の不純物領域とを含む。第１〜第３の不純物領域の各々は平坦面上に位置する部分を有する。ゲート絶縁膜は第１の主面の平坦面上において第１および第３の不純物領域を互いにつないでいる。ゲート電極はゲート絶縁膜上に設けられている。第１の主電極は第１の主面の平坦面上において第３の不純物領域に接している。第２の主電極は第２の主面上に設けられている。側壁絶縁膜は第１の主面の側壁面を覆っている。側壁面は｛０００−１｝面に対して５０度以上８０度以下傾斜している。
上記一の局面に従う炭化珪素半導体装置によれば、終端部に配置された側壁面が、｛０００−１｝面に対して５０度以上８０度以下傾斜している。これにより終端部において、炭化珪素基板の側壁面と側壁絶縁膜との界面における界面準位密度を低くし得る。よって界面準位の存在に起因した電流の生成が抑制される。よって、炭化珪素半導体装置のリーク電流を抑制することができる。
好ましくは、炭化珪素基板の第１の主面の側壁面は、面方位｛０−３３−８｝を有する第１の面を含む。より好ましくは、炭化珪素基板の第１の主面の側壁面は第１の面を微視的に含み、側壁面はさらに、面方位｛０−１１−１｝を有する第２の面を微視的に含む。より好ましくは、炭化珪素基板の第１の主面の側壁面の第１および第２の面は、面方位｛０−１１−２｝を有する複合面を構成している。これにより、炭化珪素半導体装置のリーク電流をより確実に抑制することができる。
本発明の他の局面に従う炭化珪素半導体装置は、半導体素子が設けられている素子部と、素子部を取り囲んでいる終端部とを有するものである。炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ゲート電極と、第１の主電極と、第２の主電極と、側壁絶縁膜とを有する。炭化珪素基板は、六方晶系の単結晶構造を有する炭化珪素から作られている。炭化珪素基板は、第１の主面、および第１の主面と反対の第２の主面を有する。第１の主面は、素子部に位置する平坦面と、終端部に位置し、かつ平坦面を取り囲み、かつ第２の主面に近づくように平坦面に対して傾斜した側壁面とを有する。炭化珪素基板は、第１の導電型を有する第１の不純物領域と、第１の不純物領域上に設けられ第２の導電型を有する第２の不純物領域と、第２の不純物領域上に設けられ第２の不純物領域によって第１の不純物領域から隔てられた第３の不純物領域とを含む。第１〜第３の不純物領域の各々は平坦面上に位置する部分を有する。ゲート絶縁膜は第１の主面の平坦面上において第１および第３の不純物領域を互いにつないでいる。ゲート電極はゲート絶縁膜上に設けられている。第１の主電極は第１の主面の平坦面上において第３の不純物領域に接している。第２の主電極は第２の主面上に設けられている。側壁絶縁膜は第１の主面の側壁面を覆っている。側壁面は巨視的に見て、面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかを有する。
上記他の局面に従う炭化珪素半導体装置によれば、終端部に配置された側壁面が、巨視的に見て、面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかを有する。これにより終端部において、炭化珪素基板の側壁面と側壁絶縁膜との界面における界面準位密度を低くし得る。よって界面準位の存在に起因した電流の生成が抑制される。よって炭化珪素半導体装置のリーク電流を抑制することができる。
好ましくは、炭化珪素基板の第１の主面の側壁面上に、第２の導電型を有し、かつ第３の不純物領域につながっている側壁不純物領域が設けられる。これにより、電界集中が緩和されることで、炭化珪素半導体装置の耐圧を高めることができる。
好ましくは、炭化珪素基板の第１の主面は、終端部において側壁面を取り囲む底面を有し、底面は、平坦面に対する側壁面の傾斜に比して平坦面に対してより小さい傾斜を有する。これにより、電界集中を緩和するための構造を終端部の底面に設けることができる。
好ましくは、炭化珪素基板の第１の主面の底面上に、第２の導電型を有し、側壁面から離れ、側壁面を取り囲むガードリング領域が設けられる。これにより、電界集中が緩和されることで、炭化珪素半導体装置の耐圧を高めることができる。
本発明の炭化珪素半導体装置の製造方法は、半導体素子が設けられている素子部と、素子部を取り囲んでいる終端部とを有する炭化珪素半導体装置の製造方法であって、次の工程を有する。六方晶系の単結晶構造を有する炭化珪素から作られた炭化珪素基板が準備される。炭化珪素基板は第１の主面および第１の主面と反対の第２の主面を有する。第１の主面は、素子部に位置する平坦面と、終端部に位置し、かつ平坦面を取り囲み、かつ第２の主面に近づくように平坦面に対して傾斜した側壁面とを有する。炭化珪素基板は、第１の導電型を有する第１の不純物領域と、第１の不純物領域上に設けられ第２の導電型を有する第２の不純物領域と、第２の不純物領域上に設けられ第２の不純物領域によって第１の不純物領域から隔てられた第３の不純物領域とを含む。第１〜第３の不純物領域の各々は平坦面上に位置する部分を有する。炭化珪素基板を準備する工程は、ハロゲン元素を含有するガスを炭化珪素基板の第１の主面の一部に接触させながら炭化珪素基板を加熱することで、炭化珪素基板の第１の主面の一部をエッチングにより除去することにより、側壁面を形成する工程を含む。第１の主面の平坦面上において第１の不純物領域と第３の不純物領域とを互いにつなぐゲート絶縁膜が形成される。第１の主面の側壁面を覆う側壁絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。第１の主面の平坦面上において第３の不純物領域に接する第１の主電極が形成される。第２の主面上に第２の主電極が形成される。
上記製造方法によれば、側壁面は熱エッチングにより形成される。熱エッチングを用いることで側壁面の面方位を、側壁面と側壁絶縁膜との界面準位の抑制に適したものとすることができる。よって界面準位の存在に起因した電流の生成が抑制される。よって炭化珪素半導体装置のリーク電流を抑制することができる。
本発明によれば上述したように炭化珪素半導体装置のリーク電流を抑制することができる。
本発明の一実施の形態における炭化珪素半導体装置の構成を概略的に示す平面図である。 図１の線ＩＩ−ＩＩに沿う概略的な一部断面図である。 図１の一部拡大図である。 図３の視野に対応する炭化珪素基板の平面図である。 図２の炭化珪素半導体装置の製造方法の第１工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第２工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第３工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第４工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第５工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第６工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第７工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第８工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第９工程を概略的に示す一部断面図である。 炭化珪素半導体装置が有する炭化珪素基板の側壁面の微細構造の例を概略的に示す部分断面図である。 ポリタイプ４Ｈの六方晶における（０００−１）面の結晶構造を示す図である。 図１５の線ＸＶＩ−ＸＶＩに沿う（１１−２０）面の結晶構造を示す図である。 図１４の複合面の表面近傍における結晶構造を（１１−２０）面内において示す図である。 図１４の複合面を（０１−１０）面から見た図である。 図１４の変形例を示す図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別面を（）、集合面を｛｝でそれぞれ示している。また、面の指数が負であることを示す際に、数字の上に”−”（バー）を付す代わりに、数字の前に負の符号を付けている。
（炭化珪素半導体装置の構成）
図１および図２に示すように、ＭＯＳＦＥＴ１００（炭化珪素半導体装置）は、トランジスタ素子（半導体素子）が設けられている素子部ＣＬと、素子部ＣＬを取り囲んでいる終端部ＴＭとを有するものである。ＭＯＳＦＥＴ１００は、エピタキシャル基板１０（炭化珪素基板）と、絶縁膜２１と、層間絶縁膜２９と、ゲート電極３０と、ソース電極３１（第１の主電極）と、ドレイン電極４２（第２の主電極）と、ゲートランナー５０と、配線層５１と、ゲートパッド５９とを有する。
エピタキシャル基板１０は、六方晶系の単結晶構造を有する炭化珪素から作られている。単結晶構造はポリタイプ４Ｈを有することが好ましい。エピタキシャル基板１０は、上面Ｐ１（第１の主面）および裏面Ｐ２（第１の主面と反対の第２の主面）を有する。上面Ｐ１は、平坦面ＦＴと、側壁面ＳＴと、底面ＢＴとを有する。平坦面ＦＴは素子部ＣＬに位置している。側壁面ＳＴおよび底面ＢＴは終端部ＴＭに位置している。側壁面ＳＴは、平坦面ＦＴを取り囲んでおり、かつ裏面Ｐ２に近づくように平坦面ＦＴに対して傾斜している。底面ＢＴは、終端部ＴＭにおいて側壁面ＳＴを取り囲んでいる。底面ＢＴは、平坦面ＦＴに対する側壁面ＳＴの傾斜に比して平坦面ＦＴに対してより小さい傾斜を有する。ここで「より小さい傾斜」とは、傾斜がないこと、すなわち平行を含む概念である。よって底面ＢＴは、図２に示すように、平坦面ＦＴと実質的に平行であってもよい。
上面Ｐ１の平坦面ＦＴは｛０００−１｝面とおおよそ平行であることが好ましい。具体的には、平坦面ＦＴの｛０００−１｝面に対する傾きは１０度以内が好ましく、５度以内がより好ましい。
上面Ｐ１の側壁面ＳＴは｛０００−１｝面に対して５０度以上８０度以下傾斜している。
上面Ｐ１の側壁面ＳＴは、巨視的に見て、面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかを有してもよい。なお面方位｛０−３３−８｝は｛０００−１｝面から５４．７度のオフ角を有する。面方位｛０−１１−１｝は｛０００−１｝面から７５．１度のオフ角を有する。よって面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝は、オフ角５４．７〜７５．１度に対応する。オフ角について５度程度の製造誤差が想定されることを考慮すると、上面Ｐ１の側壁面ＳＴが｛０００−１｝面に対して５０度以上８０度以下程度傾斜するような加工を行うことで、側壁面ＳＴの巨視的な面方位を、｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかとしやすくなる。
上述したような側壁面ＳＴは、「特殊面」を有するものとしやすい。特殊面の詳細については後述する。
エピタキシャル基板１０は、単結晶基板１９と、ｎドリフト領域１１（第１の不純物領域）と、ｐボディ領域１２（第２の不純物領域）と、ｎソース領域１３（第３の不純物領域）と、ＪＴＥ領域１４（側壁不純物領域）と、ガードリング領域１５と、フィールドストップ領域１６と、ｐコンタクト領域１７とを有する。
単結晶基板１９は、ｎ型の導電型を有する。ｎドリフト領域１１はｎ型（第１の導電型）を有する。ｐボディ領域１２は、ｎドリフト領域１１上に設けられ、ｐ型（第１の導電型と異なる第２の導電型）を有する。ｎソース領域１３は、ボディ領域１２上に設けられ、ｐボディ領域１２によってｎドリフト領域１１から隔てられている。ｎドリフト領域１１、ｐボディ領域１２、ｎソース領域１３およびｐコンタクト領域１７の各々は、上面Ｐ１の平坦面ＦＴ上に位置する部分を有する。ｐコンタクト領域１７はｐボディ領域１２につながっている。ｐコンタクト領域１７の不純物濃度はｐボディ領域１２の不純物濃度よりも高い。
ＪＴＥ領域１４はｐ型を有する。ＪＴＥ領域１４は、上面Ｐ１の側壁面ＳＴ上に設けられており、ｐボディ領域１２につながっている。ＪＴＥ領域１４の不純物濃度は、ｐボディ領域１２の不純物濃度よりも低い。ガードリング領域１５はｐ型を有する。ガードリング領域１５は、エピタキシャル基板１０の上面Ｐ１の底面ＢＴ上に設けられており、側壁面ＳＴから離れており、側壁面ＳＴを取り囲んでいる。フィールドストップ領域１６は、ｎ型を有し、ｎドリフト領域１１の不純物濃度よりも高い不純物濃度を有する。フィールドストップ領域１６は、側壁面ＳＴを取り囲んでいる。
絶縁膜２１はゲート絶縁膜２１Ｇおよび側壁絶縁膜２１Ｓを有する。ゲート絶縁膜２１Ｇは上面Ｐ１の平坦面ＦＴ上においてｎドリフト領域１１およびｎソース領域１３を互いにつないでいる。これにより平坦面ＦＴ上にチャネル面が形成されている。側壁絶縁膜２１Ｓは上面Ｐ１の側壁面ＳＴおよび底面ＢＴを覆っている。
ゲート電極３０はゲート絶縁膜２１Ｇ上に設けられている。ゲートランナー５０およびゲートパッド５９（図１）は、ゲート電極３０上に設けられており、導体から作られている。ソース電極３１は、上面Ｐ１の平坦面ＦＴ上においてｎソース領域１３およびｐコンタクト領域１７に接しているオーミック電極である。配線層５１は、ソース電極３１および層間絶縁膜２９の上に設けられている。ドレイン電極４２は裏面Ｐ２上に設けられているオーミック電極である。ゲートランナー５０は、ゲート電極３０内の電位差を抑制するためのものである。
図３に示すように、平面視における素子部ＣＬと終端部ＴＭとの境界はジグザグ形状を含んでもよい。このジグザグ形状において、素子部ＣＬから終端部ＴＭへ突き出た部分の角度ＤＣは好ましくは６０度である。またこのジグザグ形状において、終端部ＴＭから素子部ＣＬへ突き出た部分の角度ＤＴは好ましくは６０度である。６０度が好ましいのは、エピタキシャル基板１０が六方晶系の結晶構造を有し、この結晶構造が６回対称性を有することに起因している。図４に示すように、好ましくは、上記のジグザグ形状に沿って側壁面ＳＴが配置され、このジグザグ形状に側壁面ＳＴを介して隣り合うように底面ＢＴが設けられている。
（炭化珪素半導体装置の製造方法）
次にＭＯＳＦＥＴ１００（図２）の製造方法について説明する。
図５を参照して、単結晶基板１９上における炭化珪素のエピタキシャル成長によって、上面Ｐ１をなすｎドリフト領域１１が形成される。これにより、単結晶基板１９およびｎドリフト領域１１を有するエピタキシャル基板１０が形成される。エピタキシャル成長はＣＶＤ（Chemical Vapor Deposition）法により行われ得る。この際、キャリアガスとして水素ガスを用い得る。原料ガスとしては、たとえば、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い得る。この際、炭化珪素にｎ型を付与するための不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。
次に上面Ｐ１上にマスク層７１が形成される。好ましくは、マスク層７１は、エピタキシャル基板１０の上面Ｐ１に形成された熱酸化膜である。次にマスク層７１上に、パターンを有するフォトレジスト層７２が形成される。フォトレジスト層７２を用いたエッチングにより、このパターンがマスク層７１に転写される（図６）。
図７に示すように、上面Ｐ１上において、マスク層７１を用いた熱エッチングが行われる。具体的には、ハロゲン元素を含有するガスをエピタキシャル基板１０の上面Ｐ１の一部に接触させながらエピタキシャル基板１０を加熱することで、エピタキシャル基板１０の上面Ｐ１の一部がエッチングにより除去される。これによりエピタキシャル基板１０の上面Ｐ１に側壁面ＳＴおよび底面ＢＴが形成される。このような熱エッチングが用いられることで側壁面ＳＴには特殊面が自己形成される。熱エッチングの詳細については後述する。次にマスク層７１が除去される（図８）。
図９に示すように、ｐボディ領域１２、ｎソース領域１３、ＪＴＥ領域１４、ガードリング領域１５、フィールドストップ領域１６、ｐコンタクト領域１７が、導電型不純物のイオン注入により形成される。次に、不純物を活性化するための活性化熱処理が行われる。たとえばアルゴン雰囲気中での１７００℃程度の温度での３０分間の加熱が行われる。
図１０に示すように、エピタキシャル基板１０の上面Ｐ１の熱酸化によって絶縁膜２１が形成される。絶縁膜２１は、ゲート絶縁膜２１Ｇとなる部分と、側壁絶縁膜２１Ｓとなる部分とを含む。熱酸化はエピタキシャル基板１０を、たとえば、空気中または酸素中で、１２００℃程度の温度で、３０分間程度加熱することで行われる。
次に窒素アニールが行われる。これにより、エピタキシャル基板１０と絶縁膜２１との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21／ｃｍ3程度以上となるように窒素濃度が調整される。たとえば、一酸化窒素ガスなどの窒素を含有するガスの雰囲気中で、１１００℃程度の温度で、１２０分間程度の加熱が行われる。この窒素アニール処理の後さらに、不活性ガス雰囲気中でアニール処理が行われてもよい。たとえば、アルゴン雰囲気中で、１１００℃程度の温度で、６０分間程度の加熱が行われる。これにより、高いチャネル移動度を再現性よく実現することができる。
図１１を参照して、ゲート絶縁膜２１Ｇ上にゲート電極３０が形成される。次に層間絶縁膜２９が形成される。次に層間絶縁膜２９上に、パターンを有するフォトレジスト層７３が形成される。次にフォトレジスト層７３をマスクとして用いたエッチングにより、層間絶縁膜２９および絶縁膜２１に開口部が形成される。次に開口部にソース電極３１が形成され、またフォトレジスト層７３が除去される（図１２）。この際に、いわゆるリフトオフ法が用いられてもよい。またエピタキシャル基板１０の裏面Ｐ２上にドレイン電極４２が形成される（図１３）。ソース電極３１およびドレイン電極４２は、熱処理によるシリサイド化によってオーミック電極とされる。
再び図２を参照して、さらに他の構成が形成されることでＭＯＳＦＥＴ１００が得られる。
（熱エッチング）
熱エッチングとは、エッチングされる対象を高温下でエッチングガスにさらすことによって行われるものであり、物理的エッチング作用を実質的に有しないものである。熱エッチングのプロセスガスはハロゲン元素を含有する。より好ましくはハロゲン元素は塩素またはフッ素である。具体的には、プロセスガスとして、Ｃｌ2、ＢＣｌ3、ＣＦ4、およびＳＦ6の少なくともいずれかを含有するプロセスガスを用いることができ、特にＣｌ2を好適に用いることができる。
またプロセスガスはさらに酸素ガスを含有することが好ましい。またプロセスガスはキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスである。
熱エッチングの熱処理温度は、好ましくは７００℃以上１２００℃以下である。この温度の下限は、より好ましくは８００℃、さらに好ましくは９００℃である。これによりエッチング速度を十分実用的な値とすることができる。またこの温度の上限は、より好ましくは１１００℃、さらに好ましくは１０００℃である。熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば７０μｍ／時程度になる。
（作用効果）
本実施の形態のＭＯＳＦＥＴ１００によれば、終端部ＴＭに配置された側壁面ＳＴが、｛０００−１｝面に対して５０度以上８０度以下傾斜している。これにより側壁面ＳＴの面方位を、側壁面ＳＴと側壁絶縁膜２１Ｓとの界面準位の抑制に適したものとすることができる。これにより終端部ＴＭにおいて、エピタキシャル基板１０の側壁面ＳＴと側壁絶縁膜２１Ｓとの界面における界面準位密度を低くし得る。よって界面準位の存在に起因した電流の生成が抑制される。よって、ＭＯＳＦＥＴ１００のリーク電流を抑制することができる。また側壁面ＳＴを容易に「特殊面」を有するものとすることができ、この場合、リーク電流がより抑制される。側壁面ＳＴが、巨視的に見て、面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかを有する場合も、ほぼ同様である。
また上面Ｐ１の側壁面ＳＴ上にＪＴＥ領域１４が設けられる。これにより、電界集中が緩和されることで、ＭＯＳＦＥＴ１００の耐圧を高めることができる。
また上面Ｐ１には、平坦面ＦＴに対する側壁面の傾斜に比して平坦面ＦＴに対してより小さい傾斜を有する底面ＢＴが設けられる。これにより、電界集中を緩和するための構造を底面ＢＴに容易に設けることができる。具体的には、底面ＢＴ上にガードリング領域１５が設けられる。これにより、電界集中が緩和されることで、ＭＯＳＦＥＴ１００の耐圧を高めることができる。
また側壁面ＳＴは熱エッチングにより形成される。熱エッチングを用いることで側壁面ＳＴの面方位を、側壁面ＳＴと側壁絶縁膜２１Ｓとの界面準位の抑制に適したものとすることができる。具体的には、側壁面ＳＴに特殊面を形成することができる。よって界面準位の存在に起因した電流の生成が抑制される。よってＭＯＳＦＥＴ１００のリーク電流を抑制することができる。
（特殊面）
上面Ｐ１の側壁面ＳＴは特殊面を有することが好ましい。このような側壁面ＳＴは、図１４に示すように、面方位｛０−３３−８｝を有する面Ｓ１（第１の面）を含む。面Ｓ１は好ましくは面方位（０−３３−８）を有する。より好ましくは、側壁面ＳＴは面Ｓ１を微視的に含み、側壁面ＳＴはさらに、面方位｛０−１１−１｝を有する面Ｓ２（第２の面）を微視的に含む。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばＴＥＭ（Transmission Electron Microscope）を用いることができる。面Ｓ２は好ましくは面方位（０−１１−１）を有する。
好ましくは、側壁面ＳＴの面Ｓ１および面Ｓ２は、面方位｛０−１１−２｝を有する複合面ＳＲを構成している。すなわち複合面ＳＲは、面Ｓ１およびＳ２が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Atomic Force Microscopy）により観察し得る。この場合、複合面ＳＲは｛０００−１｝面に対して巨視的に６２度のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。
好ましくは複合面ＳＲは面方位（０−１１−２）を有する。この場合、複合面ＳＲは（０００−１）面に対して巨視的に６２度のオフ角を有する。好ましくは、リーク電流が流れる方向ＣＤは、上述した周期的繰り返しが行われる方向に沿っている。方向ＣＤは、エピタキシャル基板１０の厚さ方向（図２における縦方向）を側壁面ＳＴへ射影した方向に対応する。
次に、複合面ＳＲの詳細な構造について説明する。
一般に、ポリタイプ４Ｈの炭化珪素単結晶を（０００−１）面から見ると、図１５に示すように、Ｓｉ原子（またはＣ原子）は、Ａ層の原子（図中の実線）と、この下に位置するＢ層の原子（図中の破線）と、この下に位置するＣ層の原子（図中の一点鎖線）と、この下に位置するＢ層の原子（図示せず）とが繰り返し設けられている。つまり４つの層ＡＢＣＢを１周期としてＡＢＣＢＡＢＣＢＡＢＣＢ・・・のような周期的な積層構造が設けられている。
図１６に示すように、（１１−２０）面（図１５の線ＸＶＩ−ＸＶＩの断面）において、上述した１周期を構成する４つの層ＡＢＣＢの各層の原子は、（０−１１−２）面に完全に沿うようには配列されていない。図１６においてはＢ層の原子の位置を通るように（０−１１−２）面が示されており、この場合、Ａ層およびＣ層の各々の原子は（０−１１−２）面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が（０−１１−２）に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
図１７に示すように、複合面ＳＲは、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。面Ｓ１および面Ｓ２の各々の長さは、Ｓｉ原子（またはＣ原子）の原子間隔の２倍である。なお面Ｓ１および面Ｓ２が平均化された面は、（０−１１−２）面（図１６）に対応する。
図１８に示すように、複合面ＳＲを（０１−１０）面から見て単結晶構造は、部分的に見て立方晶と等価な構造（面Ｓ１の部分）を周期的に含んでいる。具体的には複合面ＳＲは、上述した立方晶と等価な構造における面方位（００１）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位（００１）を有する面（図１８においては面Ｓ１）と、この面につながりかつこの面方位と異なる面方位を有する面（図１８においては面Ｓ２）とによって表面を構成することは４Ｈ以外のポリタイプにおいても可能である。ポリタイプは、たとえば６Ｈまたは１５Ｒであってもよい。
図１９に示すように、側壁面ＳＴは複合面ＳＲに加えてさらに面Ｓ３（第３の面）を含んでもよい。より具体的には、面Ｓ３および複合面ＳＲが周期的に繰り返されることによって構成された複合面ＳＱを側壁面ＳＴが含んでもよい。周期的構造は、たとえば、ＴＥＭまたはＡＦＭにより観察し得る。この場合、側壁面ＳＴの｛０００−１｝面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２度からずれる。このずれは小さいことが好ましく、±１０度の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{０−３３−８}面となる表面がある。
より好ましくは、側壁面ＳＴの（０００−１）面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２度からずれる。このずれは小さいことが好ましく、±１０度の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が（０−３３−８）面となる表面がある。
（付記）
ゲート絶縁膜と側壁絶縁膜とは、同時ではなく別個に形成されてもよい。炭化珪素半導体装置のチャネル型はｐチャネル型であってもよく、この場合、上述した実施の形態においてｐ型とｎ型とが入れ替えられた構成を用いることができる。炭化珪素半導体装置は、ＭＯＳＦＥＴ以外のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）であってもよく、またＭＩＳＦＥＴ以外のものであってもよい。ＭＩＳＦＥＴ以外の炭化珪素半導体装置としては、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）がある。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の特許請求の範囲は上記した説明ではなくて請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ エピタキシャル基板（炭化珪素基板）、１１ ｎドリフト領域（第１の不純物領域）、１２ ｐボディ領域（第２の不純物領域）、１３ ｎソース領域（第３の不純物領域）、１４ ＪＴＥ領域（側壁不純物領域）、１５ ガードリング領域、１６ フィールドストップ領域、１７ ｐコンタクト領域、１９ 単結晶基板、２１ 絶縁膜、２１Ｇ ゲート絶縁膜、２１Ｓ 側壁絶縁膜、２９ 層間絶縁膜、３０ ゲート電極、３１ ソース電極（第１の主電極）、４２ ドレイン電極（第２の主電極）、５０ ゲートランナー、５１ 配線層、５９ ゲートパッド、７１ マスク層、７２，７３ フォトレジスト層、１００ ＭＯＳＦＥＴ（炭化珪素半導体装置）、ＢＴ 底面、ＣＬ 素子部、ＦＴ 平坦面、Ｐ１ 上面（第１の主面）、Ｐ２ 裏面（第２の主面）、Ｓ１ 面（第１の面）、Ｓ２ 面（第２の面）、ＳＱ，ＳＲ 複合面、ＳＴ 側壁面、ＴＭ 終端部。

Claims (5)

  1. 半導体素子が設けられている素子部と、前記素子部を取り囲んでいる終端部とを有する炭化珪素半導体装置であって、
    六方晶系の単結晶構造を有する炭化珪素から作られた炭化珪素基板を備え、前記炭化珪素基板は第１の主面および前記第１の主面と反対の第２の主面を有し、前記第１の主面は、前記素子部に位置する平坦面と、前記終端部に位置し、かつ前記平坦面を取り囲み、かつ前記第２の主面に近づくように前記平坦面に対して傾斜した側壁面とを有し、前記炭化珪素基板は、第１の導電型を有する第１の不純物領域と、前記第１の不純物領域上に設けられ第２の導電型を有する第２の不純物領域と、前記第２の不純物領域上に設けられ前記第２の不純物領域によって前記第１の不純物領域から隔てられた第３の不純物領域とを含み、前記第１〜第３の不純物領域の各々は前記平坦面上に位置する部分を有し、さらに
    前記第１の主面の前記平坦面上において前記第１および第３の不純物領域を互いにつなぐゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    前記第１の主面の前記平坦面上において前記第３の不純物領域に接する第１の主電極と、
    前記第２の主面上に設けられた第２の主電極と、
    前記第１の主面の前記側壁面を覆う側壁絶縁膜とを備え、前記側壁面は｛０００−１｝面に対して５０度以上８０度以下傾斜し、
    前記炭化珪素基板の前記第１の主面の前記側壁面は、面方位｛０−３３−８｝を有する第１の面を含み、
    前記炭化珪素基板の前記第１の主面の前記側壁面は前記第１の面を微視的に含み、前記側壁面はさらに、面方位｛０−１１−１｝を有する第２の面を微視的に含む、炭化珪素半導体装置。
  2. 前記炭化珪素基板の前記第１の主面の前記側壁面の前記第１および第２の面は、面方位｛０−１１−２｝を有する複合面を構成している、請求項１に記載の炭化珪素半導体装置。
  3. 前記炭化珪素基板の前記第１の主面の前記側壁面上に、前記第２の導電型を有し、かつ前記第２の不純物領域につながっている側壁不純物領域が設けられている、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記炭化珪素基板の前記第１の主面は、前記終端部において前記側壁面を取り囲む底面を有し、前記底面は、前記平坦面に対する前記側壁面の傾斜に比して前記平坦面に対してより小さい傾斜を有する、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記炭化珪素基板の前記第１の主面の前記底面上に、前記第２の導電型を有し、前記側壁面から離れ、前記側壁面を取り囲むガードリング領域が設けられている、請求項４に記載の炭化珪素半導体装置。
JP2012261341A 2012-11-29 2012-11-29 炭化珪素半導体装置 Active JP5954140B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012261341A JP5954140B2 (ja) 2012-11-29 2012-11-29 炭化珪素半導体装置
CN201380054439.6A CN104737297A (zh) 2012-11-29 2013-10-21 碳化硅半导体器件及其制造方法
PCT/JP2013/078482 WO2014083969A1 (ja) 2012-11-29 2013-10-21 炭化珪素半導体装置およびその製造方法
US14/439,612 US9224802B2 (en) 2012-11-29 2013-10-21 Silicon carbide semiconductor device and method for manufacturing same
EP13857796.0A EP2927964A4 (en) 2012-11-29 2013-10-21 SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012261341A JP5954140B2 (ja) 2012-11-29 2012-11-29 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2014107500A JP2014107500A (ja) 2014-06-09
JP5954140B2 true JP5954140B2 (ja) 2016-07-20

Family

ID=50827615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012261341A Active JP5954140B2 (ja) 2012-11-29 2012-11-29 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US9224802B2 (ja)
EP (1) EP2927964A4 (ja)
JP (1) JP5954140B2 (ja)
CN (1) CN104737297A (ja)
WO (1) WO2014083969A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253151B (zh) * 2013-06-27 2017-06-27 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
DE112015003559B4 (de) 2014-08-01 2024-08-22 Sumitomo Electric Industries, Ltd. Epitaxialer Wafer
US9728628B2 (en) * 2014-08-29 2017-08-08 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
US9825128B2 (en) * 2015-10-20 2017-11-21 Maxpower Semiconductor, Inc. Vertical power transistor with thin bottom emitter layer and dopants implanted in trenches in shield area and termination rings
JP6705155B2 (ja) 2015-11-13 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6696329B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE112017003653T5 (de) * 2016-07-20 2019-04-11 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
JP7000240B2 (ja) * 2018-04-18 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置
US10813607B2 (en) * 2018-06-27 2020-10-27 Prismatic Sensors Ab X-ray sensor, method for constructing an x-ray sensor and an x-ray imaging system comprising such an x-ray sensor
JP2021082713A (ja) * 2019-11-19 2021-05-27 トヨタ自動車株式会社 半導体装置
CN115241282B (zh) * 2022-09-23 2023-01-10 浙江大学杭州国际科创中心 一种SiC MOSFET器件及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054752A (en) * 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
JP4164892B2 (ja) * 1997-06-30 2008-10-15 株式会社デンソー 半導体装置及びその製造方法
US20060214268A1 (en) * 2005-03-25 2006-09-28 Shindengen Electric Manufacturing Co., Ltd. SiC semiconductor device
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP5167593B2 (ja) * 2006-03-23 2013-03-21 富士電機株式会社 半導体装置
US7372087B2 (en) * 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
JP2007258742A (ja) * 2007-05-23 2007-10-04 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
EP2091083A3 (en) * 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP5396953B2 (ja) 2009-03-19 2014-01-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2011129443A1 (ja) * 2010-04-15 2011-10-20 富士電機株式会社 半導体装置
JP5621340B2 (ja) * 2010-06-16 2014-11-12 株式会社デンソー 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5707770B2 (ja) * 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
JP2012038771A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8809871B2 (en) * 2010-10-29 2014-08-19 Panasonic Corporation Semiconductor element and semiconductor device
JP5642191B2 (ja) 2010-11-08 2014-12-17 株式会社 日立パワーデバイス 半導体装置
JP5764046B2 (ja) * 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6119100B2 (ja) * 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
JP2014007310A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Also Published As

Publication number Publication date
CN104737297A (zh) 2015-06-24
US9224802B2 (en) 2015-12-29
EP2927964A4 (en) 2016-10-12
WO2014083969A1 (ja) 2014-06-05
US20150279926A1 (en) 2015-10-01
JP2014107500A (ja) 2014-06-09
EP2927964A1 (en) 2015-10-07

Similar Documents

Publication Publication Date Title
JP5954140B2 (ja) 炭化珪素半導体装置
JP6064614B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2014083968A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2015040966A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2010116886A1 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2014175518A (ja) 炭化珪素半導体装置
JP5983415B2 (ja) 炭化珪素半導体装置
JP2015156429A (ja) 炭化珪素半導体装置およびその製造方法
JP6500628B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5958352B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6439606B2 (ja) 炭化珪素半導体装置
US9647072B2 (en) Silicon carbide semiconductor device
JP6098474B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2014007310A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6146146B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2014027520A1 (ja) 炭化珪素半導体装置
JP6481511B2 (ja) 炭化珪素半導体装置
WO2014041879A1 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160530

R150 Certificate of patent or registration of utility model

Ref document number: 5954140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250