[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5884667B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5884667B2
JP5884667B2 JP2012162561A JP2012162561A JP5884667B2 JP 5884667 B2 JP5884667 B2 JP 5884667B2 JP 2012162561 A JP2012162561 A JP 2012162561A JP 2012162561 A JP2012162561 A JP 2012162561A JP 5884667 B2 JP5884667 B2 JP 5884667B2
Authority
JP
Japan
Prior art keywords
cap
wafer
unit
sensor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012162561A
Other languages
English (en)
Other versions
JP2014021044A (ja
Inventor
真和 谷藤
真和 谷藤
久則 与倉
久則 与倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012162561A priority Critical patent/JP5884667B2/ja
Publication of JP2014021044A publication Critical patent/JP2014021044A/ja
Application granted granted Critical
Publication of JP5884667B2 publication Critical patent/JP5884667B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Gyroscopes (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Description

本発明は、センシング部を有するセンサ部とセンサ部に貼り合わされるキャップ部とを備え、センシング部がセンサ部とキャップ部との間に形成される気密室に気密封止されてなる半導体装置の製造方法に関するものである。
従来より、センシング部が形成されたセンサ部にキャップ部を貼り合わせ、センシング部をセンサ部とキャップ部との間に形成される気密室に封止してなる半導体装置が提案されている。
このような半導体装置は、一面側に複数のセンシング部が形成されたセンサウェハと、キャップ部を構成するキャップウェハとを貼り合わせて積層ウェハを構成し、この積層ウェハをチップ単位に分割することにより製造される。
ところで、上記半導体装置では、センサ部とキャップ部との引っ張り強度(接合強度)を向上させるためにセンサ部とキャップ部とを共有結合することが提案されている。例えば、特許文献1には、積層ウェハを構成する前に、センサウェハおよびキャップウェハの表面(接合面)に加湿ガスをプラズマ化したプラズマガスを照射して表面処理することによってOH基を形成することにより、積層ウェハを構成した際にセンサウェハとキャップウェハとを共有結合することが提案されている。なお、引っ張り強度とは、センサ部とキャップ部とが剥離する際の力のことである。
特開2006−73780号公報
しかしながら、上記特許文献1の製造方法では、加湿ガスの湿度によっては十分な引っ張り強度を得ることができないという問題がある。すなわち、通常、上記のような半導体装置では、気密室のリークを抑制するため、接合界面が5N/mm以上の引っ張り強度を有することが望まれているが、加湿ガスの湿度が低すぎたり高すぎたりすると5N/mm以上の引っ張り強度を得ることができないという問題がある。
本発明は上記点に鑑みて、5N/mm以上の引っ張り強度を有する半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、一面を有し、各チップ形成領域にそれぞれセンシング部が形成されたセンサウェハ(14a)を用意する工程と、一面を有し、チップ単位に分割されることによりキャップ部を構成するキャップウェハ(20a)を用意する工程と、センサウェハの一面とキャップウェハの一面とを貼り合わせて複数の気密室を有する積層ウェハ(40)を形成する工程と、積層ウェハをチップ単位に分割する工程と、を含み、積層ウェハを形成する工程の前に、センサウェハの一面およびキャップウェハの一面に加湿ガスをプラズマ化したプラズマガスを照射する表面処理工程を行い、表面処理工程では、加湿ガスの湿度が5%以上であって60%未満であるものを用いることを特徴としている(図7参照)。
これによれば、半導体装置に5N/mmの引っ張り力が印加されてもセンサ部とキャップ部とが剥離することを抑制することができ、気密室のリークを抑制することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における半導体装置の断面図である。 (a)は図1に示すセンサ部の平面模式図、(b)は図1に示すキャップ部の平面模式図である。 図1に示す半導体装置の製造工程を示す断面図である。 図3に続く半導体装置の製造工程を示す断面図である。 SOIウェハの表面処理工程を行う際の模式図である。 表面処理工程および接合工程を行った際のSOIウェハの原子状態を示す模式図である。 加湿ガスの湿度と剥離の有無の関係を示す図である。 本発明の他の実施形態におけるキャップ部の平面模式図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。図1に示されるように、本実施形態の半導体装置は、センサ部10にキャップ部20が貼り合わされて構成されている。なお、図1に示すセンサ部10は、図2(a)中のI−I線に沿った断面図である。まず、本実施形態のセンサ部10の構成について説明する。
センサ部10は、本実施形態では、物理量としての加速度を検出するものであり、支持基板11と半導体層12とにより犠牲層13が挟み込まれたSOI基板14を用いて構成されている。支持基板11および半導体層12としては、例えばN型の単結晶シリコンが採用される。また、犠牲層13としては、例えばSiOが採用される。
SOI基板14のうちの犠牲層13は、支持基板11と半導体層12との間に一定の間隔を形成するものである。半導体層12は、図2(a)に示されるように、可動部15と、固定部16と、周辺部17とを有している。
これら可動部15、固定部16、周辺部17は、半導体層12を貫通した開口部18により構成されている。つまり、半導体層12は開口部18が形成されていることにより、可動部15、固定部16、周辺部17にそれぞれ画定され、分離されている。そして、可動部15および固定部16により加速度等の物理量を検出するためのセンシング部19が構成されている。
可動部15は、センサ部10の表面側すなわち半導体層12に形成された変位可能な構造を有しており、具体的には、アンカー部15a、錘部15b、可動電極15c、および梁部15dを有している。なお、本実施形態では、センサ部10の表面が本発明のセンサ部10の一面に相当している。また、センサ部10の表面とは、半導体層12のうち犠牲層13が形成された面と反対側の面のことである。
アンカー部15aは、支持基板11に対して錘部15bを浮かせて支持するためのものである。このアンカー部15aはブロック状をなしており、犠牲層13の上に2箇所設けられている。
錘部15bは、半導体装置に加速度等の物理量が印加されたときに各アンカー部15aに対して可動電極15cを移動させる錘として機能するものであり、細長状をなしている。
可動電極15cは、錘部15bを構成する細長状の部位から直角方向に延設され、複数本設けられることで櫛歯状に配置されている。各可動電極15cは、間隔が一定とされ、幅、長さも一定とされている。
梁部15dは、アンカー部15aと錘部15bとを連結するものである。この梁部15dは、平行な2本の梁がその両端で連結された矩形枠状をなしており、2本の梁の長手方向と直交する方向に変位するバネ機能を有するものである。このような梁部15dにより、錘部15bがアンカー部15aに一体に連結されて支持されている。本実施形態では、2つの梁部15dがアンカー部15aと錘部15bとをそれぞれ連結している。
そして、梁部15d、錘部15b、および可動電極15cの下部の犠牲層13は部分的に除去され、梁部15d、錘部15b、および可動電極15cは支持基板11の上に一定の間隔で浮遊した状態になっている。この一定の間隔とは、半導体層12と支持基板11との間の間隔であり、犠牲層13の厚みに相当する。
一方、固定部16は、可動部15を構成する細長状の錘部15bの長辺と対向するように配置され、錘部15bを挟むように2つ配置されている。このような固定部16は、配線部16aと固定電極16bとを有している。
配線部16aは、固定電極16bと外部とを電気的に接続するための配線として機能する部位である。そして、配線部16aは、下方において犠牲層13が残されており、支持基板11に固定されている。
固定電極16bは、配線部16aのうちの錘部15bと対向する辺から直角方向に延設され、配線部16aに複数本ずつ備えられることで櫛歯状に配置されている。各固定電極16bは、間隔が一定とされており、幅、長さも一定とされている。
そして、各固定電極16bが各可動電極15cに対向するように配置され、各固定電極16bと各可動電極15cとの間にコンデンサが形成されている。つまり、可動部15および固定部16は、可動電極15cと固定電極16bとの間に形成される容量に基づいて物理量を検出するように構成されている。このため、支持基板11の平面方向であって錘部15bの長手方向に加速度等の物理量が印加されたときに、コンデンサの容量値の変化に基づいてその物理量を検出することが可能になっている。
本実施形態では、固定電極16bと支持基板11との間の犠牲層13が除去されており、固定電極16bは支持基板11に対して浮いた状態になっている。
周辺部17は、可動部15や固定部16の周囲に配置されたものであり、可動部15および固定部16を一周して囲むように形成されている。
次に、キャップ部20について説明する。キャップ部20は、上記センシング部19への水や異物の混入等を防止するものであり、センサ部10との間に気密室30を形成するものである。
本実施形態では、図1に示されるように、キャップ部20は、シリコン基板21と、第1絶縁膜22と、第2絶縁膜23とを有する構成とされている。
シリコン基板21は、センサ部10のセンシング部19と対向する位置に窪み部24が形成されている。この窪み部24は、キャップ部20がセンサ部10に貼り合わされたときに、センシング部19がキャップ部20に接触しないようにするためのものであり、平面形状が矩形状とされている。
第1絶縁膜22は、シリコン基板21においてセンサ部10と対向する一面全体に形成されており、窪み部24の表面にも形成されている。この第1絶縁膜22はセンサ部10とシリコン基板21とを絶縁するためのものである。
第2絶縁膜23は、シリコン基板21のうち第1絶縁膜22が形成される一面と反対側の他面に形成されている。これら第1絶縁膜22および第2絶縁膜23としては、SiO等の絶縁材料が採用される。以下では、キャップ部20のうち第1絶縁膜22の表面をキャップ部20の表面とし、キャップ部20のうち第2絶縁膜23の表面をキャップ部20の裏面として説明する。
キャップ部20は、キャップ部20をセンサ部10とキャップ部20との積層方向に貫通する複数の貫通電極部25を有している。各貫通電極部25は、第2絶縁膜23、シリコン基板21、および第1絶縁膜22を貫通する孔部25aと、この孔部25aの壁面に形成された絶縁膜25bと、この絶縁膜25bの上に埋め込まれ、一端がアンカー部15a等に接続される貫通電極25cと、貫通電極25cの他端部に接続され、キャップ部20の裏面に形成されたパッド部25dとにより構成されている。絶縁膜25bとしては、例えばTEOS等が採用され、貫通電極25cおよびパッド部25dとしては、例えばAl等が採用される。
本実施形態では、図2(b)に示されるように、キャップ部20に4つの貫通電極部25が形成されている。そして、4つの貫通電極部25のうちの2つは、センシング部19の固定部16にそれぞれ電気的に接続されている。また、4つの貫通電極部25のうちの1つは、可動部15のアンカー部15aに電気的に接続され、4つの貫通電極部25のうちの1つは、周辺部17に電気的に接続されている。なお、図2(b)に示すキャップ部20は、キャップ部20の裏面における平面模式図である。
そして、図1に示されるように、上記のセンサ部10とキャップ部20とが貼り合わされ、センサ部10とキャップ部20とが一体化されて半導体装置が構成されている。具体的には、本実施形態では、真空下において、センサ部10の半導体層12とキャップ部20の第1絶縁膜22とが直接接合により貼り合わされている。このように、センサ部10とキャップ部20とが貼り合わされていることにより、センシング部19がセンサ部10とキャップ部20との間に形成された真空の気密室30に封止されている。すなわち、センサ部10とキャップ部20の窪み部24とによって構成された空間が気密室30とされ、当該気密室30にセンシング部19が封止された状態になっている。なお、具体的には、後述するが、センサ部10とキャップ部20とは共有結合により接合されている。
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の基本的な製造方法について図3〜図6を参照しつつ説明する。なお、図3および図4に示すセンシング部19は、図2(a)中のI−I断面に相当している。
まず、図3(a)に示されるように、ウェハ状の支持基板11a、半導体層12a、犠牲層13aで構成され、複数のチップ形成領域を有するSOIウェハ14aを用意する。そして、SOIウェハ14aの表面(半導体層12a)側に一般的な半導体製造プロセスを行って各チップ形成領域にそれぞれセンシング部19を形成する。
なお、図3(a)はウェハ状態を示すものであるが、理解をし易くするために、チップ単位に分割された際にセンサ部10を構成する部分にセンサ部10の符号を示してある。
また、図3(b)に示されるように、SOIウェハ14aと同じサイズであり、キャップ部20を構成するシリコンウェハ21aを用意する。そして、シリコンウェハ21aのうちセンシング部19と対向する表面の一部をエッチングすることにより、例えば5〜10μm程度の深さの窪み部24を形成する。その後、シリコンウェハ21aの表裏面にCVD法等によってSiO等で構成される第1絶縁膜22aおよび第2絶縁膜23aを形成してキャップウェハ20aを構成する。
なお、図3(b)はウェハ状態を示すものであるが、理解をし易くするために、チップ単位に分割された際にキャップ部20を構成する部分にキャップ部20の符号を示してある。
また、本実施形態では、SOIウェハ14aの表面が本発明のセンサウェハの一面に相当し、キャップウェハ20aの表面が本発明のキャップウェハの一面に相当している。キャップウェハ20aの表面とは、言い換えると第1絶縁膜22aのうちシリコンウェハ21aと反対側の面のことである。
次に、図3(c)に示されるように、SOIウェハ14aとキャップウェハ20aとを貼り合わせて積層ウェハ40を形成する。具体的には、まず、SOIウェハ14aおよびキャップウェハ20aの表面の異物を除去すると共に各表面にOH基を形成する表面処理工程を行う。
この表面処理工程は、SOIウェハ14aを例に挙げて説明すると、図5に示されるように、SOIウェハ14aと電極50とが所定距離離間するように配置し、導入配管51からSOIウェハ14aと電極50との間に湿度を調整した空気等の加湿ガスを導入する。そして、この加湿ガスをプラズマ化したプラズマガスをSOIウェハ14aの表面に照射することにより行う。
これにより、図6(a)および(b)に示されるように、SOIウェハ14aの表面に形成された自然酸化膜等の異物60が除去され、図6(c)に示されるように、SOIウェハ14aの表面にOH基が形成される。
なお、特に図示しないが、キャップウェハ20aにも同様の表面処理工程を行うことにより、キャップウェハ20aの表面にもOH基を形成する。
その後、真空装置内にSOIウェハ14aおよびキャップウェハ20aを導入する。そして、SOIウェハ14aおよびキャップウェハ20aに設けられたアライメントマークを用いて赤外顕微鏡等によりアライメントを行い、SOIウェハ14aの表面とキャップウェハ20aの表面とを重ね合わせる。このとき、図6(d)に示されるように、SOIウェハ14aとキャップウェハ20aとは、それぞれ表面にOH基が形成されているため、水素結合により接合された状態となる。
その後、室温〜550℃に保持することにより、図6(e)に示されるように、SOIウェハ14aとキャップウェハ20aとが共有結合される。
以上説明した工程を行うことにより、図3(c)に示されるように、各チップ形成領域に、SOIウェハ14aをチップ単位に分割して得られるSOI基板14と窪み部24とによって封止され、真空とされる気密室30がそれぞれ形成される。
続いて、図4(a)に示されるように、キャップウェハ20aに対して、SOIウェハ14aの各チップ形成領域に形成された各配線部16a、アンカー部15a、および周辺部17に対応する場所の第2絶縁膜23、シリコン基板21、および第1絶縁膜22をエッチングして除去することにより、複数の孔部25aを形成する。続いて、各孔部25aの壁面にTEOS等の絶縁膜25bを成膜した後、各孔部25aの底部に形成された絶縁膜25bを除去して半導体層12を各孔部25aから露出させる。次に、各孔部25aにスパッタ法や蒸着法等によりAlやAl−Si等の金属を埋め込んで貫通電極25cを形成し、各貫通電極25cと配線部16a、アンカー部15a、および周辺部17とをそれぞれ電気的に接続する。また、第2絶縁膜23の表面(キャップ部20の裏面)に形成された金属をパターニングしてパッド部25dを形成する。すなわち、各チップ形成領域に貫通電極部25を形成する。
続いて、図(b)に示されるように、積層ウェハ40をチップ形成領域の境界に沿ってダイシングし、チップ単位に分割することにより、図1に示す半導体装置が製造される。
以上が本実施形態における半導体装置の基本的な製造方法である。次にSOIウェハ14aおよびキャップウェハ20aの表面を処理する表面処理工程について図7を参照しつつ具体的に説明する。
なお、図7は、半導体装置に5N/mmの引っ張り力を印加したときの半導体装置の状態を示す図である。また、図7中のセンサ部10とキャップ部20との剥離の欄は、センサ部10とキャップ部20とが完全に剥離したか否かの結果を示しており、界面端部での剥離の欄は、力が集中し易いセンサ部10の表面の端部とキャップ部20の表面の端部とが剥離したか否か、およびセンサ部10の表面と窪み部24の角部とが剥離したか否かの結果を示している。そして、剥離した場合を「有」で示し、剥離しなかった場合を「無」で示している。
図7に示されるように、加湿ガスの湿度が5%未満である場合にはセンサ部10とキャップ部20との剥離が発生していることが確認され、加湿ガスの湿度が5%である場合にはセンサ部10とキャップ部20との剥離が発生していないことが確認される。
また、加湿ガスの湿度が5%である場合には、界面端部での剥離が発生していることが確認される。この界面端部での剥離は気密室30のリークの原因となるため、界面端部での剥離も抑制することが好ましく、加湿ガスの湿度が10%である場合に部分的に抑制することができ、加湿ガスの湿度が15%である場合に完全に抑制することができることが確認される。
そして、加湿ガスの湿度が60%以上である場合にも、センサ部10とキャップ部20との剥離が発生していることが確認される。これは、加湿ガスの湿度を高くしすぎるとデガス成分が多くなり、センサ部10とキャップ部20との接合面にボイドが発生するために引っ張り強度が低下したと考えられる。さらに、加湿ガスの湿度を60%以上にすると、導入配管51内に結露が発生することも確認され、この結露も影響していると考えられる。
以上より、SOIウェハ14aおよびキャップウェハ20aを表面処理する場合には、加湿ガスとして湿度が5%以上であって60%未満のものを用いる必要があり、好ましくは、加湿ガスの湿度を10%以上にするのがよく、より好ましくは加湿ガスの湿度を15%以上にするのがよい。加湿ガスとして湿度が15%以上であって60%未満のものを用いることにより、5N/mm以上の引っ張り強度を有する半導体装置を得ることができるため、気密室30のリークを抑制することができる。
以上説明したように、本実施形態では、加湿ガスの湿度を5%以上であって60%未満にして表面処理を行っている。このため、半導体装置に5N/mmの引っ張り力が印加されてもセンサ部10とキャップ部20とが剥離することを抑制することができ、気密室30のリークを抑制することができる。
(他の実施形態)
上記第1実施形態では、センサ部10は加速度を検出するセンシング部19を有するものを例に挙げて説明したが、例えば、センサ部10は角速度を検出するものであってもよいし、圧力を検出するものであってもよい。
また、上記第1実施形態では、キャップ部20に形成された窪み部24の平面形状が矩形状とされ、センサ部10とキャップ部20との接合面の形状が枠形状であるものを例に挙げて説明したが、窪み部24の形状(キャップ部20のうちセンサ部10と接合される領域の形状)は特に限定されるものではない。すなわち、窪み部24の平面形状は、図8(a)に示されるように十字形状であってもよいし、図8(b)に示されるように星形状であってもよい。また、図8(c)に示されるように矩形状のものが2つ形成されて構成されていてもよいし、図8(d)に示されるように枠形状とされていてもよい。
つまり、本発明の製造方法によれば、共有結合によってセンサ部10とキャップ部20とを強固に接合することができるため、センサ部10とキャップ部20との接合面の形状が複雑な半導体装置に適用することも可能である。なお、図8は、キャップ部20の表面における平面模式図である。
10 センサ部
14a センサウェハ
19 センシング部
20 キャップ部
20a キャップウェハ
30 気密室
50 積層ウェハ

Claims (3)

  1. 一面を有し、前記一面側に物理量に応じて電気的信号を出力するセンシング部(19)が形成されたセンサ部(10)と、
    一面を有し、当該一面が前記センサ部の前記一面に貼り合わされるキャップ部(20)と、を備え、
    前記センシング部が前記センサ部の前記一面と前記キャップ部の前記一面との間に形成された気密室(30)に気密封止される半導体装置の製造方法であって、
    一面を有し、各チップ形成領域にそれぞれ前記センシング部が形成されたセンサウェハ(14a)を用意する工程と、
    一面を有し、チップ単位に分割されることにより前記キャップ部を構成するキャップウェハ(20a)を用意する工程と、
    前記センサウェハの前記一面と前記キャップウェハの前記一面とを貼り合わせて複数の前記気密室を有する積層ウェハ(40)を形成する工程と、
    前記積層ウェハをチップ単位に分割する工程と、を含み、
    前記積層ウェハを形成する工程の前に、前記センサウェハの前記一面および前記キャップウェハの前記一面に加湿ガスをプラズマ化したプラズマガスを照射する表面処理工程を行い、
    前記表面処理工程では、前記加湿ガスの湿度が5%以上であって60%未満のものを用いることを特徴とする半導体装置の製造方法。
  2. 前記表面処理工程では、前記加湿ガスの湿度を10%以上にすることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記表面処理工程では、前記加湿ガスの湿度を15%以上にすることを特徴とする請求項1または2に記載の半導体装置の製造方法。
JP2012162561A 2012-07-23 2012-07-23 半導体装置の製造方法 Active JP5884667B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012162561A JP5884667B2 (ja) 2012-07-23 2012-07-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012162561A JP5884667B2 (ja) 2012-07-23 2012-07-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014021044A JP2014021044A (ja) 2014-02-03
JP5884667B2 true JP5884667B2 (ja) 2016-03-15

Family

ID=50196048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012162561A Active JP5884667B2 (ja) 2012-07-23 2012-07-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5884667B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9446938B2 (en) 2013-05-09 2016-09-20 Denso Corporation SOI substrate, physical quantity sensor, SOI substrate manufacturing method, and physical quantity sensor manufacturing method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4688116B2 (ja) * 1999-04-15 2011-05-25 コニカミノルタホールディングス株式会社 偏光板用保護フィルム
JP4686377B2 (ja) * 2004-01-22 2011-05-25 ボンドテック株式会社 接合方法および接合装置
JP3790995B2 (ja) * 2004-01-22 2006-06-28 有限会社ボンドテック 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP4867792B2 (ja) * 2007-05-24 2012-02-01 パナソニック電工株式会社 ウェハレベルパッケージ構造体およびセンサ装置
JP5256407B2 (ja) * 2008-03-17 2013-08-07 ボンドテック株式会社 接合方法およびこの方法により作成されるデバイス、接合装置並びにこの方法により接合される基板
JP4858547B2 (ja) * 2009-01-09 2012-01-18 株式会社デンソー 半導体装置およびその製造方法
JP5789798B2 (ja) * 2010-05-28 2015-10-07 ボンドテック株式会社 接合方法および接合システム
JP5605347B2 (ja) * 2011-11-01 2014-10-15 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014021044A (ja) 2014-02-03

Similar Documents

Publication Publication Date Title
JP4793496B2 (ja) 半導体装置およびその製造方法
JP5783297B2 (ja) 力学量センサ
JP5218455B2 (ja) 半導体力学量センサおよびその製造方法
JP5874609B2 (ja) 半導体装置およびその製造方法
JP2008058005A (ja) 力学量センサ及び電子機器並びに力学量センサの製造方法
JP6387850B2 (ja) 半導体装置およびその製造方法
TWI634069B (zh) 混合整合構件及其製造方法
JP2010139495A (ja) 半導体装置およびその製造方法
JP6341190B2 (ja) 半導体装置の製造方法
JP5884667B2 (ja) 半導体装置の製造方法
JP6221965B2 (ja) 半導体装置およびその製造方法
JP5617801B2 (ja) 半導体装置およびその製造方法
JP7147650B2 (ja) 半導体装置およびその製造方法
JP5999027B2 (ja) 物理量センサ
JP5392296B2 (ja) 半導体装置およびその製造方法
JP6237440B2 (ja) 物理量センサおよびその製造方法
JP5606696B2 (ja) 力学量センサおよびその製造方法
JP5929645B2 (ja) 物理量センサ
JP6897703B2 (ja) 半導体装置の製造方法
JP6142736B2 (ja) 半導体圧力センサ
WO2014208043A1 (ja) 物理量センサ
CN112041688B (zh) 半导体装置的制造方法
JP2002043585A (ja) 半導体センサの製造方法
WO2016132694A1 (ja) 半導体装置の製造方法
JP2020199591A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R151 Written notification of patent or utility model registration

Ref document number: 5884667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250