JP5724968B2 - 積層コンデンサおよび回路基板の振動音低減方法 - Google Patents

Description

この発明は、誘電体層と内部電極が交互に積層された素体に外部電極を形成した積層コンデンサおよび積層コンデンサを使用した回路基板の振動音低減方法に関する。

現在、積層コンデンサは、携帯電話等の移動体端末やパーソナルコンピュータ等の各種電子機器に多く利用されている。積層コンデンサは、コンデンサとして機能する直方体形状の素体を備える。素体は、平板状の誘電体層と電極（内部電極）とが交互に積層された構造からなる。このような積層コンデンサは、内部電極に接続する外部電極を備え、該外部電極は、一般的に、素体の長手方向の両端にそれぞれ形成されている。

このような積層コンデンサは、電子機器の回路基板の実装用ランドに外部電極を直接載置し、実装用ランドと外部電極とをはんだ等の接合剤で接合することで、回路基板に電気的物理的に接続されている。

積層コンデンサに交流電圧または交流成分が重畳された直流電圧が印加された場合、圧電または電歪の効果により、機械的な歪みによる振動が生じる。特に、積層コンデンサの誘電体にチタン酸バリウム等の高誘電率系セラミックを使用した場合、積層コンデンサの機械的な歪みによる振動は大きくなる。当該積層コンデンサの振動が発生すると、振動は回路基板に伝達されて、回路基板が振動する。回路基板が振動すると、人の耳に聞こえる振動音が生じることがある。

これを解決する構成として、例えば、特許文献１には、内部電極の面が基板面に対して垂直向きになるように、積層コンデンサを基板に実装することで、電圧を印加した時に誘電体セラミックがその厚み方向（内部電極の積層方向）に膨張、復帰を繰り返して振動しても、振動が基板に直接的に伝わることがなく、振動音を低減することができることが記載されている。

特開平８−５５７５２号公報

しかしながら、積層コンデンサは、その厚み方向に振動するだけでなく、内部電極の面方向に対しても振動する。このため、特許文献１の構成を用いても、回路基板によっては、振動が低減しない場合があった。

したがって、本発明の目的は、振動音の発生を抑制できる積層コンデンサを実現することにある。

この発明は、複数の誘電体層と内部電極とが交互に積層された略直方体形状の素体と、該素体の長手方向に沿った第１側面に一個のみ形成された第１外部電極と、素体の長手方向に沿った第２側面に一個のみ形成された第２外部電極と、を備え、第１外部電極と第２外部電極が異なる内部電極に接続された、積層コンデンサに関するものであり、次の特徴を有する。第１外部電極と第２外部電極の長手方向に沿った長さＬＤは、素体の長手方向に沿った長さＬＣの略０．２倍から略０．５倍である。

本願発明者は、積層コンデンサを回路基板に接合するための積層コンデンサの外部電極の位置によって、振動音が変化することを見いだした。

そして、この構成では、上述のように外部電極の形状を規定することで、圧電や電歪により素体の体積が変化し易い領域を除くように、積層コンデンサを回路基板に実装することができる。これにより、振動音の発生を抑制することができる。

また、この発明の積層コンデンサでは、第１外部電極と第２外部電極の長さＬＤは、素体の長さＬＣの略０．４倍であることが好ましい。

この構成では、さらに体積変化の起きにくい領域で回路基板に実装されるので、振動音の発生を抑制することができる。

また、この発明の積層コンデンサでは、長手方向に沿った第１外部電極と第２外部電極の中心は、長手方向に沿った素体の中心と異なる位置にあることが好ましい。

また、この発明の積層コンデンサでは、第１外部電極と第２外部電極は、第１外部電極と第２外部電極の長手方向の端部が、素体の長手方向の中心から素体の長さの略０．２５倍の長さの範囲内に収まる形状で形成されていることが好ましい。

また、この発明の積層コンデンサでは、長手方向に沿った第１外部電極と第２外部電極の中心と、長手方向に沿った素体の中心との距離は、素体の長さＬＣの略０．１倍であることが好ましい。

これらの構成でも、さらに振動音の発生を抑制することができる。

また、この発明は、回路基板の振動音低減方法であって、複数の積層コンデンサが実装された回路基板の振動音を測定する工程と、振動音の発生源となる積層コンデンサを特定する工程と、振動音発生源の積層コンデンサを、上述のいずれかに記載の積層コンデンサに置き換える工程と、を有することを特徴としている。

この方法を用いることで、回路基板の振動音を効果的に低減することができる。

この発明によれば、別の部品を介さずに積層コンデンサを回路基板に実装しても、振動音の発生を低減できる。

第１の実施形態に係る積層コンデンサ１０の外観斜視図である。 第１の実施形態に係る積層コンデンサ１０の四面図である。 第１の実施形態に係る積層コンデンサ１０の実装状態の斜視図である。 積層セラミックコンデンサの電圧印加による歪み分布を示す図である。 第１の実施形態に係る積層コンデンサ１０の振動音抑制効果を示す図である。 第１の実施形態に係る積層コンデンサ１０Ａの外観斜視図である。 第１の実施形態に係る積層コンデンサ１０Ａの振動音抑制効果を示す図である。 回路基板の振動音の低減方法を示すフローチャートである。

本発明の第１の実施形態に係る積層コンデンサについて、図を参照して説明する。図１は、第１の実施形態に係る積層コンデンサ１０の外観斜視図である。図２は、第１の実施形態に係る積層コンデンサ１０の四面図である。図３は、第１の実施形態に係る積層コンデンサ１０の実装状態の斜視図である。

積層コンデンサ１０は、素体１１と、一個の第１外部電極２１および一個の第２外部電極２２とを備える。素体１１は、長手方向と短手方向および高さ方向を有する略直方体形状からなる。以下、長手方向の長さをＬＣとし、短手方向の長さをＬＣｗとする。

素体１１は、誘電体層と内部電極１００が交互に積層されてなる。誘電体層と内部電極１００は、それぞれ矩形の平板からなる。誘電体層は、例えばセラミック素材からなり、内部電極１００は、例えば銅（Ｃｕ）等からなる。

素体１１の長手方向に平行で、誘電体層と内部電極１００との積層方向に直交する面が素体１１の天面１１１と底面１１２である。素体１１の長手方向に平行で、誘電体層と内部電極１００との積層方向に平行な面が、素体１１の第１長手方向側面１１３と第２長手方向側面１１４である。素体１１の長手方向に直交する面、言い換えれば素体１１の短手方向に平行な面が、素体１１の第１短手方向側面１１５と第２端手方向側面１１６である。

内部電極１００は、第１長手方向側面１１３に端部が露出する接続部１００ｍ、もしくは第２長手方向側面１１４に端部が露出する接続部１００ｎのいずれかを備える。例えば、接続部１００ｍを備える内部電極１００と、接続部１００ｎを備える内部電極１００は、誘電体層を挟んで交互に積層されている。

内部電極１００は、第１短手方向側面１１５、第２短手方向側面１１６には露出していない。

第１外部電極２１は、素体１１の第１長手方向側面１１３の略中央に形成されている。第２外部電極２２は、素体１１の第２長手方向側面１１４の略中央に形成されている。第１外部電極２１と第２外部電極２２は、長手方向の長さが同じである。この第１、第２外部電極２１，２２の長さＬＤは、素体１１の長手方向の長さＬＣよりも短い。

第１外部電極２１および第２外部電極２２は、第１、第２長手方向側面１１３，１１４の高さ方向には、全高さに亘って形成されている。さらには、第１外部電極２１および第２外部電極２２は、天面１１１および底面１１２まではみ出すように形成されている。

このような構造からなる積層コンデンサ１０は、図３に示すように、一対の実装用ランド９１を備える平板状の回路基板９０に実装される。積層コンデンサ１０は、第１外部電極２１を一方の実装用ランド９１に接合し、第２外部電極２２を他方の実装用ランド９１に接合することにより、回路基板９０に実装される。この接合には、例えばハンダが用いられる。

このような構造からなる積層コンデンサ１０は、印加される電圧により歪みを生じることが知られている。本願の発明者らは、電圧印加により積層コンデンサ１０の歪みを解析し、次の結果を得た。

図４は積層コンデンサ１０の電圧印加による歪み分布を示す図である。図４において、Ａ８１，Ａ８２，Ａ８３は歪み量の大きさに応じて区分けした領域であり、各領域間での歪み量の大きさの関係は、Ａ８１＜Ａ８２＜Ａ８３である。すなわち、Ａ８１が最も歪みにくい領域であり、Ａ８３が最も歪みやすい領域である。

図４に示すように、積層コンデンサ１０に所定電圧が印加されると天面１１１及び底面１１２の全体が歪み、中央領域ほど歪みが大きくなる。一方、天面１１１及び底面１１２の第１、第２長手方向側面１１３，１１４に当接する端辺の中央近傍の領域で歪みが小さい。

また、積層コンデンサ１０の第１、第２長手方向側面１１３，１１４の長手方向の両端辺、言い換えれば第１、第２長手方向側面１１３，１１４の第１、第２短手方向側面１１５，１１６に当接する端辺付近で、歪みが大きくなる。一方、積層コンデンサ１０の第１、第２長手方向側面１１３，１１４の長手方向の中央近傍の領域で歪みが小さい。

また、積層コンデンサ１０の長手方向両端面（第１、第２短手方向側面１１５，１１６）の高さ方向の中央領域も歪みが大きくなる。

以上のような結果に基づいて、本実施形態の構成では、上述のように、第１、第２外部電極２１，２２を、素体１１の第１、第２長手方向側面１１３，１１４の長手方向の略中央に配置することで、第１、第２外部電極２１，２２は、積層コンデンサ１０の歪みが小さい領域に配置される。すなわち、積層コンデンサ１０は、歪みが小さい領域で、回路基板９０に実装される。したがって、歪みによる振動は回路基板９０に殆ど生じず、振動音の発生を大幅に抑制できる。

ここで、第１、第２外部電極２１，２２の長さＬＤは、次の範囲であることが好ましい。図５は、素体１１の長さＬＣに対する第１、第２外部電極２１，２２の長さＬＤの比と、ピーク振動レベルとの相関を示す図である。図５において、０．２ＬＣとは、第１、第２外部電極２１，２２の長さＬＤが素体１１の長さＬＣの０．２倍であることを示す。また、図５は、素体１１の長手方向の中心と、第１、第２外部電極２１，２２の長手方向の中心とが一致する場合を示す。

なお、図５において、ＲＥＦ１は、素体の長手方向の両端（第１、第２短手方向側面１１５，１１６に相当）に外部電極が形成されている構成の場合（一般的な従来の積層コンデンサの構成）を示す。この構成では、外部電極は、長手方向の両端から天面、底面、各長手方向側面にはみ出すように形成されている。ＲＥＦ２は、素体の長手方向側面の全面に亘って外部電極が形成され、且つ各外部電極が天面、底面、短手方向側面にはみ出すように形成された構成の場合を示す。また、図５は、素体１１の長手方向の長さＬＣ＝１．０ｍｍ、素体１１の短手方向の長さＬＣｗ＝０．５ｍｍとし、素体１１の高さを０．５ｍｍとした場合の結果である。

図５に示すように、第１、第２外部電極２１，２２の長さＬＤを、素体１１の長さＬＣよりも短くし、第１、第２外部電極２１，２２を素体１１の長手方向の中心に配置すれば、ＲＥＦ１，ＲＥＦ２よりも、振動レベルを低くすることができる。

さらに、図５に示すように、ピーク振動レベルは、素体１１の長さＬＣに対する第１、第２外部電極２１，２２の長さＬＤの比に対して、極小値を有することがわかる。具体的には、図５に示すように、ＬＤ≒０．４ＬＣ、すなわち、第１、第２外部電極２１，２２の長さＬＤが素体１１の長さＬＣの略０．４倍の時に極小値を有する。また、この極小値となる０．４ＬＣを含み、所定の長さＬＤの範囲では、歪みによる振動が十分に小さいと認められる範囲が存在する。具体的には、図５に示す振動レベルが低減値Ｔｈよりも小さい範囲である、第１、第２外部電極２１，２２の長さＬＤが、素体１１の長さＬＣの略０．２倍から略０．５倍の範囲である。なお、本実施形態では、低減値Ｔｈは、ＲＥＦ１，ＲＥＦ２のピーク振動レベルの−１０ｄＢにしている。この低減値Ｔｈは、使用態様によって上下させることも可能であるが、−１０ｄＢにすると、よりよい。

このように、第１、第２外部電極２１，２２の長さＬＤを、素体１１の長さＬＣの略０．２倍から略０．５倍の範囲にすれば、振動を大幅に抑制することができる。さらに、第１、第２外部電極２１，２２の長さＬＤを、素体１１の長さＬＣの略０．４倍にすれば、振動をさらに大幅に抑制することができる。

次に、第２の実施形態に係る積層コンデンサについて、図を参照して説明する。図６は、本発明の第２の実施形態に係る積層コンデンサの平面図である。本実施形態の積層コンデンサ１０Ａは、第１の実施形態に係る積層コンデンサ１０に対して、素体１１の長手方向に沿った第１、第２外部電極２１，２２の位置をシフトさせた（ずらした）ものである。他の構成は、第１の実施形態に係る積層コンデンサ１０と同じであり、具体的な説明は省略する。

図６に示す積層コンデンサ１０Ａは、第１、第２外部電極２１Ａ，２２Ａの長手方向の中心が、素体１１の長手方向の中心に対してずれている。このズレ量ＳＳは、素体１１の長さＬＣの略０．１倍である。

図７は、素体１１の長さＬＣに対する第１、第２外部電極２１，２２のズレ量ＳＳの比と、ピーク振動レベルとの相関を示す図である。なお、図７は、第１、第２外部電極２１，２２の長さＬＤが素体１１の長さＬＣの略０．２倍である場合の結果である。

図７に示すように、ピーク振動レベルは、素体１１の長さＬＣに対する第１、第２外部電極２１Ａ，２２Ａのズレ量ＳＳの比に対して、極小値を有することがわかる。具体的には、図７に示すように、ＳＳ≒０．１ＬＣ、すなわち、第１、第２外部電極２１Ａ，２２Ａの長手方向の中心位置からのズレ量ＳＳが素体１１の長さＬＣの略０．１倍の時に極小値を有する。

したがって、第１、第２外部電極２１Ａ，２２Ａのズレ量ＳＳを、素体１１の長さＬＣの略０．１倍にすれば、振動をさらに大幅に抑制することができる。

なお、図５の結果と図７の結果とを用いて、第１、第２外部電極の形状を次のように規定してもよい。

（Ａ）図５から分かるように、第１、第２外部電極の長さＬＤが素体１１の長さＬＣの０．５倍以下であると振動音が低減する。

（Ｂ）図７から分かるように、第１、第２外部電極の長手方向に沿った中心を、素体１１の長手方向の中心から約０．１５までずらしても、中心にあるときより振動音が低減する。

これら（Ａ）、（Ｂ）の結果から、第１、第２外部電極の長手方向の端部が、素体１１の長手方向の中心から素体１１の長さＬＤの略０．２５倍の長さの範囲内に収まるようにする。この構造は、第１、第２外部電極の長手方向に沿った中心を素体の中心と一致させ、第１、第２外部電極の長さＬＤを０．５にした場合と同等以上に振動音を低減することができる。

したがって、第１、第２外部電極の長手方向の端辺が素体１１の長手方向の中心から０．２５の範囲内に収まるように、第１、第２外部電極を形成するとよい。

なお、上述の各実施形態では、第１、第２外部電極を、第１、第２長手方向側面の全高さに亘って形成する例を示したが、素体１１の底面１１２側から高さ方向の途中位置まで形成する構造であってもよい。

また、第１、第２外部電極は、天面まではみ出さない形状であってもよい。

さらには、第１、第２外部電極は、天面および底面まではみ出す形状の場合には、そのはみ出し量は、実装の信頼性を加味した上で、できる限り小さい方が振動音を抑制することができる。例えば、素体１１を平面視して（天面１１１に直交する方向から見て）、積層方向に並ぶ内部電極１００が対向する領域と重ならない程度にするとよい。

また、上述の構成からなる積層コンデンサは、次のように使用することで、振動音を効果的に低減させることができる。図８は、回路基板の振動音の低減方法を示すフローチャートである。

複数の積層コンデンサが実装された回路基板の振動音を測定する（Ｓ１０１）。振動音の測定方法は、マイクによって振動音を直接測定する方法や、レーザードップラー振動計等を用いて振動を測定することによって間接的に振動音を測定する方法がある。

振動音が予め定められた閾値以上となる場合、振動音の発生源となる積層コンデンサを特定する（Ｓ１０２）。

振動音発生源の積層コンデンサを、本願発明の積層コンデンサに置き換える（Ｓ１０３）。この際、積層コンデンサを実装するためのランド電極の形成位置が、本願発明の積層コンデンサの第１、第２外部電極の位置と異なる場合には、このランド電極と第１、第２外部電極とを接続する中間基板を設けたり、中間電極パターンを回路基板上に形成すればよい。また、可能であれば、回路基板のランド電極のパターンを変更してもよい。なお、振動音の閾値は、使用される電子機器の用途等によって定められる。

このような方法を用いることで、積層コンデンサを交換する前に発生していた振動音を低減することができる。なお、上述の図８に示す低減方法は、長手方向の長さＬＣ＝１．０ｍｍ、短手方向の長さＬＣｗ＝０．５ｍｍで、高さが０．５ｍｍの積層コンデンサを用いた場合を実験的に行っている。しかしながら、他の寸法の積層コンデンサにも適用することができる。

１０，１０Ａ：積層コンデンサ、
１１：素体、
１００：内部電極、
１００ｍ，１００ｎ：接続電極、
１１１：天面、
１１２：底面、
１１３：第１長手方向側面、
１１４：第２長手方向側面、
１１５：第１短手方向側面、
１１６：第２短手方向側面、
２１，２１Ａ：第１外部電極、
２２，２２Ａ：第２外部電極、
９０：回路基板、
９１：実装用ランド

Claims (6)

1. 複数の誘電体層と内部電極とが交互に積層された直方体形状の素体と、
   該素体の長手方向に沿った第１側面及び底面に一個のみ形成された第１外部電極と、
   前記素体の長手方向に沿った第２側面及び前記底面に一個のみ形成された第２外部電極と、を備え、
   前記第１外部電極と前記第２外部電極は、異なる内部電極に接続された、積層コンデンサであって、
   前記第１外部電極と前記第２外部電極の長手方向に沿った長さＬＤは、前記素体の長手方向に沿った長さＬＣの０．２倍から０．５倍である、積層コンデンサ。
2. 前記第１外部電極と前記第２外部電極の長さＬＤは、前記素体の長さＬＣの０．４倍である、請求項１に記載の積層コンデンサ。
3. 前記長手方向に沿った前記第１外部電極と前記第２外部電極の中心は、前記長手方向に沿った前記素体の中心と異なる位置にある、請求項１または請求項２に記載の積層コンデンサ。
4. 前記第１外部電極と前記第２外部電極は、前記第１外部電極と前記第２外部電極の前記長手方向の端部が、素体の長手方向の中心から前記素体の長さの０．２５倍の長さの範囲内に収まる形状で形成されている、請求項３に記載の積層コンデンサ。
5. 前記長手方向に沿った前記第１外部電極と前記第２外部電極の中心と、前記長手方向に沿った前記素体の中心との距離は、前記素体の長さＬＣの０．１倍である、請求項３または請求項４に記載の積層コンデンサ。
6. 回路基板の振動音低減方法であって、
   複数の積層コンデンサが実装された回路基板の振動音を測定する工程と、
   振動音の発生源となる積層コンデンサを特定する工程と、
   振動音発生源の積層コンデンサを、請求項１乃至請求項５のいずれかに記載の積層コンデンサに置き換える工程と、
   を有する回路基板の振動音低減方法。

Images