JP5768782B2 - 実装基板のランド構造および実装基板の振動音低減方法 - Google Patents

Description

この発明は、誘電体層と内部電極が交互に積層された素体に外部電極を形成した積層コンデンサが実装される実装基板のランド構造に関する。

現在、積層コンデンサは、携帯電話等の移動体端末やパーソナルコンピュータ等の各種電子機器に多く利用されている。積層コンデンサは、コンデンサとして機能する直方体形状の素体を備える。素体は、平板状の誘電体層と電極（内部電極）とが交互に積層された構造からなる。

このような積層コンデンサは、電子機器の実装基板の実装用ランドに外部電極を直接載置し、実装用ランドと外部電極とをはんだ等の接合剤で接合することで、実装基板に電気的物理的に接続されている。

積層コンデンサに交流電圧または交流成分が重畳された直流電圧が印加された場合、圧電または電歪の効果により、機械的な歪みによる振動が生じる。特に、積層コンデンサの誘電体にチタン酸バリウム等の高誘電率系セラミックを使用した場合、積層コンデンサの機械的な歪みによる振動は大きくなる。当該積層コンデンサの振動が発生すると、振動は実装基板に伝達されて、実装基板が振動する。実装基板が振動すると、人の耳に聞こえる振動音が生じることがある。

これを解決する構成として、例えば、特許文献１には、内部電極の面が基板面に対して垂直向きになるように、積層コンデンサを基板に実装することで、電圧を印加したときに誘電体セラミックがその厚み方向（内部電極の積層方向）に膨張、復帰を繰り返して振動しても振動が基板に直接的に伝わることがなく、振動音を低減することができることが記載されている。

特開平８−５５７５２号公報

しかしながら、積層コンデンサは、その厚み方向に振動するだけでなく、内部電極の面方向に対しても振動する。このため、特許文献１の構成を用いても、実装基板によっては、振動音が低減しない場合があった。

したがって、本発明の目的は、振動音の発生を抑制できる積層コンデンサ用の実装ランド構造を実現することにある。

この発明は、複数の誘電体層と内部電極とが交互に積層された略直方体形状の素体と、該素体の長手方向に沿った両側面にそれぞれ形成された外部電極とを備えた積層コンデンサが実装されるランド電極を備えた実装基板のランド構造に関するものであって、ランド電極は、積層コンデンサが実装され、素体が配置される領域の長手方向の両端間の略中央に形成されていることを特徴としている。

本願発明者は、積層コンデンサを実装基板に接合する際の積層コンデンサの素体に対する実装位置によって、振動音が変化することを見いだした。

そして、この構成では、上述のように積層コンデンサを実装基板に接合する際の積層コンデンサの素体に対する実装位置を規定する構成として、積層コンデンサの長手方向の中央で外部電極とランド電極とが接合される。この領域は、圧電や電歪による素体の体積が変化し難い領域であるので、振動音の発生を抑制することができる。

また、この発明の実装基板のランド構造では、ランド電極の長手方向に沿った長さＬＤは、積層コンデンサの素体の長手方向に沿った長さＬＣの略０．２倍から略０．５倍であることが好ましい。

また、この発明の実装基板のランド構造では、ランド電極の長さＬＤは、素体の長さＬＣの略０．４倍であることがより好ましい。

これらの構成では、さらに体積変化の起きにくい領域で回路基板に実装されるので、振動音の発生を抑制することができる。

また、この発明の実装基板のランド構造では、長手方向に沿ったランド電極の中心は、長手方向に沿った素体の中心と異なる位置にあることが好ましい。

また、この発明の実装基板のランド構造では、ランド電極は、ランド電極の長手方向の端部が、素体の長手方向の中心から素体の長さの略０．２５倍の長さの範囲内に収まる形状で形成されていることが好ましい。

また、この発明の実装基板のランド構造では、手方向に沿ったランド電極の中心と、前記長手方向に沿った前記素体が配置される領域の中心との距離は、前記素体の長さＬＣの略０．１倍であることがより好ましい。

これらの構成でも、振動音の発生をさらに抑制することができる。

また、この発明は、実装基板の振動音低減方法であって、複数の積層コンデンサが実装された実装基板の振動音を測定する工程と、振動音が閾値以上となる積層コンデンサの実装位置を特定する工程と、振動音発生源の積層コンデンサの実装用のランド電極のパターンを、本願発明のランド電極のパターンに置き換える工程と、を有することを特徴としている。

この方法を用いることで、実装基板の振動音を効果的に低減することができる。

この発明によれば、積層コンデンサを実装基板に実装しても、振動音が殆ど発生しない。

第１の実施形態に係る実装基板１０の外観斜視図である。 第１の実施形態に係る実装基板１０の三面図である。 第１の実施形態に係る実装基板１０に積層コンデンサ２０を実装した状態を示す斜視図である。 積層セラミックコンデンサの電圧印加による歪み分布を示す図である。 第１の実施形態に係る実装基板１０のランド構造の振動音抑制効果を示す図である。 第２の実施形態に係る実装基板１０Ａの平面図である。 第２の実施形態に係る実装基板１０Ａのランド構造の振動音抑制効果を示す図である。 実装基板の振動音の低減方法を示すフローチャートである。

本発明の第１の実施形態に係る実装基板のランド構造について、図を参照して説明する。図１は、第１の実施形態に係る実装基板１０の外観斜視図である。図２は、第１の実施形態に係る実装基板１０の三面図である。図３は、第１の実施形態に係る実装基板１０に積層コンデンサ２０を実装した状態を示す斜視図である。

実装基板１０は、平板状の絶縁性基板１１を備える。絶縁性基板１１は、例えばＦＲ−４等のガラスエポキシ樹脂基板などからなる。絶縁性基板１１の一方主面（表面）には、ランド電極１２，１３が形成されている。ランド電極１２は、積層コンデンサ２０の第１外部電極２２が接合される電極である。ランド電極１３は、積層コンデンサ２０の第２外部電極２３が接合される電極である。

このような構造からなる実装基板１０に対して、積層コンデンサ２０が実装される。

積層コンデンサ２０は、素体２１と、第１外部電極２２および第２外部電極２３とを備える。素体２１は、長手方向と短手方向および高さ方向を有する略直方体形状からなる。以下、長手方向の長さをＬＣとし、短手方向の長さをＬＣｗとする。

素体２１は、誘電体層と内部電極１００が交互に積層されてなる。誘電体層と内部電極２００は、それぞれ矩形の平板からなる。誘電体層は、例えばセラミック素材からなり、内部電極２００は、例えば銅（Ｃｕ）等からなる。誘電体層と内部電極１００は、素体２１の天面および底面に平行に配置され、これら天面および底面に対して直交する方向に順次積層されている。

第１外部電極２２は、素体２１の長手方向に沿った第１長手方向側面に形成されている。第２外部電極２３は、素体２１の長手方向に沿った第２長手方向側面に形成されている。第１外部電極２２および第２外部電極２３は、第１、第２長手方向側面の全面に亘り形成されている。

このような構造からなる積層コンデンサ２０を、図３に示すように、実装基板１０に実装する。より具体的には、第１外部電極２２をランド電極１２にハンダ１００で接合し、第２外部電極２３をランド電極１３にハンダで接合することにより、積層コンデンサ２０を実装基板１０の所定領域に実装する。

ここで、積層コンデンサ２０は、印加される電圧により歪みを生じることが知られている。本願の発明者らは、電圧印加により積層コンデンサ２０の歪みを解析し、次の結果を得た。

図４は積層コンデンサ２０の電圧印加による歪み分布を示す図である。図４において、Ａ８１，Ａ８２，Ａ８３は歪み量の大きさに応じて区分けした領域であり、各領域間での歪み量の大きさの関係は、Ａ８１＜Ａ８２＜Ａ８３である。すなわち、Ａ８１が最も歪みにくい領域であり、Ａ８３が最も歪みやすい領域である。

図４に示すように、積層コンデンサ２０に所定電圧が印加されると天面及び底面の全体が歪み、中央領域ほど歪みが大きくなる。一方、天面及び底面の第１、第２長手方向側面に当接する端辺の中央近傍の領域で歪みが小さい。

また、積層コンデンサ２０の第１、第２長手方向側面の長手方向の両端辺、言い換えれば第１、第２長手方向側面の第１、第２短手方向側面に当接する端辺付近で、歪みが大きくなる。一方、積層コンデンサ２０の第１、第２長手方向側面の長手方向の中央近傍の領域で歪みが小さい。

また、積層コンデンサ２０の長手方向両端面（第１、第２短手方向側面）の高さ方向の中央領域も歪みが大きくなる。

以上のような結果に基づいて、本実施形態の構成では、積層コンデンサ２０の実装される領域に対するランド電極１２，１３の配置位置および形状を以下に示すようにする。

ランド電極１２，１３は、積層コンデンサ２０の素体２１が配置される領域における長手方向の両端間の略中央位置に、配置される。より具体的には、ランド電極１２，１３の長手方向の中心が、素体２１が配置される領域における長手方向の両端間の中心位置に一致するように、ランド電極１２，１３が絶縁性基板１１に対して形成される。

このような構成とすることで、当該ランド電極１２，１３を用いて積層コンデンサ２０を実装すれば、積層コンデンサ２０の第１、第２外部電極２２，２３は、歪みが小さい領域で、ランド電極１２，１３に接合される。言い換えれば、積層コンデンサ２０は、歪みが小さい領域において実装基板１０に実装される。したがって、歪みによる振動は実装基板１０に殆ど生じず、振動音の発生を大幅に抑制できる。

さらに、ランド電極１２，１３は、次に示す寸法であることが好ましい。ランド電極１２，１３の長手方向の長さをＬＤとし、素体２１（および素体２１が配置される実装基板１０上の領域）の長手方向の長さをＬＣとする。なお、積層コンデンサ２０が実装されていない状態では、素体２１の長さではなく、素体２１が配置される実装基板１０上の領域の長さであるが、説明を簡素化するため、これらを、単に素体２１の長さと称する。

図５は、素体２１の長さＬＣに対するランド電極１２，１３の長さＬＤの比と、ピーク振動レベルとの相関を示す図である。図５において、０．２ＬＣとは、ランド電極１２，１３の長さＬＤが素体２１の長さＬＣの０．２倍であることを示す。また、図５は、素体２１の長手方向の中心と、ランド電極１２，１３の長手方向の中心とが一致する場合を示す。

なお、図５において、ＲＥＦは、素体の長手方向の両端（第１、第２短手方向側面に相当）に外部電極が形成されており、この外部電極で実装基板に接合されている構成の場合（一般的な従来の積層コンデンサの構成）を示す。また、図５は、素体２１の長手方向の長さＬＣ＝１．０ｍｍ、素体２１の短手方向の長さＬＣｗ＝０．５ｍｍとし、素体１１の高さを０．５ｍｍとした場合の結果である。

図５に示すように、ランド電極１２，１３の長さＬＤを、素体２１の長さＬＣよりも短くし、ランド電極１２，１３を素体２１の長手方向の中心に配置すれば、ＲＥＦよりも、振動レベルを低くすることができる。

さらに、図５に示すように、ピーク振動レベルは、素体２１の長さＬＣに対するランド電極１２，１３の長さＬＤの比に対して、極小値を有することがわかる。具体的には、図５に示すように、ＬＤ≒０．４ＬＣ、すなわち、ランド電極１２，１３の長さＬＤが素体２１の長さＬＣの略０．４倍の時に極小値を有する。また、この極小値となる０．４ＬＣを含み、所定の長さＬＤの範囲では、歪みによる振動が十分に小さいと認められる範囲が存在する。具体的には、図５に示す振動レベルが低減値Ｔｈよりも小さい範囲である、ランド電極１２，１３の長さＬＤが、素体２１の長さＬＣの略０．２倍から略０．５倍の範囲である。なお、本実施形態では、低減値Ｔｈは、ＲＥＦ１，ＲＥＦ２のピーク振動レベルの−１０ｄＢにしている。この低減値Ｔｈは、使用態様によって上下させることも可能であるが、−１０ｄＢにすると、よりよい。

このように、ランド電極１２，１３の長さＬＤを、素体２１の長さＬＣの略０．２倍から略０．５倍の範囲にすれば、振動を大幅に抑制することができる。さらに、ランド電極１２，１３の長さＬＤを、素体２１の長さＬＣの略０．４倍にすれば、振動をさらに大幅に抑制することができる。

次に、第２の実施形態に係る実相基板のランド構造について、図を参照して説明する。図６は、本発明の第２の実施形態に係る実装基板１０Ａの平面図である。本実施形態の実装基板１０Ａは、第１の実施形態に係る実装基板１０に対して、素体２１の長手方向に沿ったランド電極１２，１３の位置をシフトさせた（ずらした）ものである。他の構成は、第１の実施形態に係る実装基板１０と同じであり、具体的な説明は省略する。

図６に示す実装基板１０Ａは、ランド電極１２Ａ，１３Ａの長手方向の中心が、素体２１の長手方向の中心に対してずれている。このズレ量ＳＳは、素体２１の長さＬＣの略０．１倍である。

図７は、実装基板１０Ａのランド構造の振動音抑制効果を示す図である。なお、図７は、ランド電極１２Ａ，１３Ａの長さＬＤが積層コンデンサ２０の素体２１の長さＬＣの略０．２倍である場合の結果である。

図７に示すように、ピーク振動レベルは、素体２１の長さＬＣに対するランド電極１２Ａ，１３Ａのズレ量ＳＳの比に対して、極小値を有することがわかる。具体的には、図７に示すように、ＳＳ≒０．１ＬＣ、すなわち、ランド電極１２Ａ，１３Ａの長手方向の中心位置からのズレ量ＳＳが素体２１の長さＬＣの略０．１倍の時に極小値を有する。

したがって、ランド電極１２Ａ，１３Ａのズレ量ＳＳを、素体２１の長さＬＣの略０．１倍にすれば、振動をさらに大幅に抑制することができる。

なお、図５の結果と図７の結果とを用いて、ランド電極の位置および形状を次のように規定してもよい。

（Ａ）図５から分かるように、ランド電極の長さＬＤが素体２１の長さＬＣの０．５倍以下であると振動音が低減する。

（Ｂ）図７から分かるように、ランド電極の長手方向に沿った中心を、素体２１の長手方向の中心から約０．１５までずらしても、中心にあるときより振動音が低減する。

これら（Ａ）、（Ｂ）の結果から、ランド電極の長手方向の端部が、素体２１の長手方向の中心から素体２１の長さＬＤの略０．２５倍の長さの範囲内に収まるようにする。この構造は、ランド電極の長手方向に沿った中心を素体の中心と一致させ、ランド電極の長さＬＤを０．５にした場合と同等以上に振動音を低減することができる。

したがって、ランド電極の長手方向の端辺が素体２１の長手方向の中心から０．２５の範囲内に収まるように、ランド電極を形成するとよい。

また、上述の構成からなるランド電極の構造は、次のように使用することで、振動音を効果的に低減させることができる。図８は、実装基板の振動音の低減方法を示すフローチャートである。

複数の積層コンデンサが実装された実装基板の振動音を測定する（Ｓ１０１）。振動音の測定方法は、マイクによって直接振動音を測定する方法や、レーザ―ドップラー振動計などを用いて振動を測定することによって間接的に振動音を測定する方法がある。

振動音が予め定められた閾値以上となる場合、振動音の発生源となる積層コンデンサの実装位置を特定する（Ｓ１０２）。

振動音発生源の積層コンデンサの実装用ランド電極のパターンを、本願発明のランド電極のパターンに置き換える（Ｓ１０３）。具体的には、例えば、実装基板上のランド電極を本願発明のランド電極のパターンに変換する変換用基板や変換用パターン電極を、実装基板と積層コンデンサとの間に設置すればよい。また、可能であれば、実装基板のランド電極のパターンを変更してもよい。なお、振動音の閾値は、使用される電子機器の用途などによって定められる。

このような方法を用いることで、ランド電極のパターンを変更する前に発生していた振動音を低減することができる。なお、上述の図８に示す低減方法は、長手方向の長さＬＣ＝１．０ｍｍ、短手方向の長さＬＣｗ＝０．５ｍｍで、高さが０．５ｍｍの積層コンデンサを用いた場合を実験的に行っている。しかしながら、他の寸法の積層コンデンサにも適用することができる。

１０，１０Ａ：実装基板、
１１：絶縁性基板、
１２，１２Ａ：第１ランド電極、
１３，１３Ａ：第２ランド電極、
２０：積層コンデンサ、
２１：素体、
２２：第１外部電極、
２３：第２外部電極、
２００：内部電極

Claims (7)

1. 複数の誘電体層と内部電極とが交互に積層された直方体形状の素体と、該素体の長手方向に沿った両側面にそれぞれ形成された外部電極とを備えた積層コンデンサが実装される実装基板に形成され、前記外部電極が実装されるランド電極のランド構造であって、
   前記ランド電極は、前記素体が配置される領域の前記長手方向の両端間の中央であって、前記長手方向に直交する方向に離間して形成された一対の電極であり、前記長手方向の長さが前記外部電極の長手方向の長さよりも短く、
   前記ランド電極の前記長手方向に沿った長さＬＤは、前記積層コンデンサの前記素体の長手方向に沿った長さＬＣの０．２倍から０．５倍である、
   実装基板のランド構造。
2. 前記長手方向に沿った前記ランド電極の中心は、前記長手方向に沿った前記素体の中心と異なる位置にある、請求項１に記載の実装基板のランド構造。
3. 前記ランド電極の長さＬＤは、前記素体の長さＬＣの０．４倍である、請求項１または２に記載の実装基板のランド構造。
4. 複数の誘電体層と内部電極とが交互に積層された直方体形状の素体と、該素体の長手方向に沿った両側面にそれぞれ形成された外部電極とを備えた積層コンデンサが実装される実装基板に形成され、前記外部電極が実装されるランド電極のランド構造であって、
   前記ランド電極は、前記素体が配置される領域の前記長手方向の両端間の中央であって、前記長手方向に直交する方向に離間して形成された一対の電極であり、前記長手方向の長さが前記外部電極の長手方向の長さよりも短く、
   前記長手方向に沿った前記ランド電極の中心は、前記長手方向に沿った前記素体の中心と異なる位置にある、
   実装基板のランド構造。
5. 前記ランド電極は、前記ランド電極の前記長手方向の端部が、前記素体の長手方向の中心から前記素体の長さの０．２５倍の長さの範囲内に収まる形状で形成されている、請求項４に記載の実装基板のランド構造。
6. 前記長手方向に沿った前記ランド電極の中心と、前記長手方向に沿った前記素体が配置される領域の中心との距離は、前記素体の長さＬＣの０．１倍である、請求項４または請求項５に記載の実装基板のランド構造。
7. 実装基板の振動音低減方法であって、
   複数の積層コンデンサが実装された実装基板の振動音を測定する工程と、
   振動音が閾値以上となる積層コンデンサの実装位置を特定する工程と、
   振動音発生源の積層コンデンサの実装用のランド電極のパターンを、請求項１乃至請求項６のいずれかに記載のランド電極のパターンに置き換える工程と、
   を有する実装基板の振動音低減方法。

Images