JP5712583B2

JP5712583B2 - 化合物半導体装置及びその製造方法

Info

Publication number: JP5712583B2
Application number: JP2010269673A
Authority: JP
Inventors: 豊生宮島; 俊英吉川; 健治今西; 多木　俊裕; 俊裕多木; 雅仁金村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2010-12-02
Filing date: 2010-12-02
Publication date: 2015-05-07
Anticipated expiration: 2030-12-02
Also published as: US20120138948A1; JP2012119582A; US8426260B2; CN102487081A; CN102487081B; TW201246286A; TWI464782B

Description

本発明は、化合物半導体装置及びその製造方法に関する。

近年、基板上方にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体装置）の開発が活発である。このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が挙げられる。ＧａＮ系ＨＥＭＴでは、ＡｌＧａＮとＧａＮとのヘテロ接合界面に発生する高濃度の２次元電子ガス（２ＤＥＧ）が利用されている。

ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。つまり、ＧａＮは高い破壊電界強度を有する。また、ＧａＮは大きい飽和電子速度も有している。このため、ＧａＮは、高電圧動作、且つ高出力が可能な化合物半導体装置の材料として極めて有望である。そして、ＧａＮ系ＨＥＭＴは、高効率スイッチング素子、電気自動車等に用いられる高耐圧電力デバイスとして期待されている。

高濃度２次元電子ガスを利用したＧａＮ系ＨＥＭＴは、多くの場合、ノーマリオン動作する。つまり、ゲート電圧がオフとなっている時に電流が流れる。これは、チャネルに多数の電子が存在するためである。その一方で、高耐圧電力デバイスに用いられるＧａＮ系ＨＥＭＴには、フェイルセーフの観点からノーマリオフ動作が重要視される。

そこで、ノーマリオフ動作が可能なＧａＮ系ＨＥＭＴについて種々の検討が行われている。図１は、従来のＧａＮ系ＨＥＭＴを示す図である。

図１（ａ）に示す従来のＧａＮ系ＨＥＭＴでは、半絶縁性ＳｉＣ基板２０１上に、バッファ層２０２、ｉ−ＧａＮ層２０３、ｎ−ＡｌＧａＮ層２０４、ｎ−ＧａＮ層２０５、ｉ−ＡｌＮ層２０６、及びｎ−ＧａＮ層２０７が形成されている。ｎ−ＧａＮ層２０５、ｉ−ＡｌＮ層２０６、及びｎ−ＧａＮ層２０７に、２個の開口部が形成され、これら内にソース電極２０９ｓ及びドレイン電極２０９ｄが形成されている。また、ｎ−ＧａＮ層２０５、ｉ−ＡｌＮ層２０６、及びｎ−ＧａＮ層２０７のソース電極２０９ｓ及びドレイン電極２０９ｄの間の領域にも開口部が形成されている。この開口部は、ｎ−ＡｌＧａＮ層２０４の途中深さまで達している。そして、この開口部内にｎ−ＧａＮ層２０７上まで延出するＡｌ₂Ｏ₃膜２０８が形成され、Ａｌ₂Ｏ₃膜２０８上にゲート電極２０９ｇが形成されている。

この従来のＧａＮ系ＨＥＭＴでは、電子供給層として機能するｎ−ＡｌＧａＮ層２０４の内部にまでゲート電極２０９ｇ用の開口部が入り込んでいるため、ゲート電圧がオフの時には、ゲート電極２０９ｇ直下に２次元電子ガスが存在しない。従って、ノーマリオフ動作が可能である。また、この従来のＧａＮ系ＨＥＭＴの伝導帯のバンドラインナップは図１（ｂ）に示すようなものとなり、より高濃度の２次元電子ガスを得ることが可能となり、大電流を流すことが可能である。このように、高耐圧、大電流、ノーマリオフ動作が実現される。

しかしながら、この従来のＧａＮ系ＨＥＭＴでは、ゲートリーク電流が発生したり、耐圧が低下したりすることがある。また、電流コラプスが生じることもある。

国際公開第２００７／１０８０５５号

Physica. status. solidi (c), vol.6, Issue 6, 1365 (2009) IEEJ Trans. EIS, vol.130, No.6, 929 (2010)

本発明の目的は、ゲートリーク電流の発生及び耐圧の低下、又は電流コラプスの発生を抑制することができる化合物半導体装置及びその製造方法を提供することにある。

化合物半導体装置の一態様には、基板と、前記基板上方に形成された電子走行層と、前記電子走行層上方に形成された電子供給層と、前記電子供給層上方に形成されたキャップ層と、が設けられている。前記キャップ層には、ＧａＮを含む第１の化合物半導体層と、前記第１の化合物半導体層上方に形成され、ＡｌＮを含む第２の化合物半導体層と、前記第２の化合物半導体層上方に形成され、ＧａＮを含む第３の化合物半導体層と、が設けられている。更に、前記第１の化合物半導体層と前記第２の化合物半導体層との間に形成され、前記第２の化合物半導体層に近くづくほどＡｌ組成が増加する第１のＡｌＧａＮ含有層、又は前記第２の化合物半導体層と前記第３の化合物半導体層との間に形成され、前記第２の化合物半導体層に近くづくほどＡｌ組成が増加する第２のＡｌＧａＮ含有層の少なくとも一方が設けられている。

化合物半導体装置の製造方法では、基板上方に電子走行層を形成し、前記電子走行層上方に電子供給層を形成し、前記電子供給層上方にキャップ層を形成する。前記キャップ層を形成する際には、ＧａＮを含む第１の化合物半導体層を形成し、前記第１の化合物半導体層上方に、ＡｌＮを含む第２の化合物半導体層を形成し、前記第２の化合物半導体層上方に、ＧａＮを含む第３の化合物半導体層を形成する。更に、前記第１の化合物半導体層と前記第２の化合物半導体層との間に、前記第２の化合物半導体層に近くづくほどＡｌ組成が増加する第１のＡｌＧａＮ含有層を形成し、及び／又は前記第２の化合物半導体層と前記第３の化合物半導体層との間に、前記第２の化合物半導体層に近くづくほどＡｌ組成が増加する第２のＡｌＧａＮ含有層を形成する。

上記の化合物半導体装置等によれば、第１又は第２のＡｌＧａＮ含有層の作用により、ゲートリーク電流の発生及び耐圧の低下、又は電流コラプスの発生を抑制することができる。

従来のＧａＮ系ＨＥＭＴを示す図である。実施形態に係るＧａＮ系ＨＥＭＴの構造を示す図である。実施形態に係るＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。図３Ａに引き続き、ＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。図３Ｂに引き続き、ＧａＮ系ＨＥＭＴの製造方法を工程順に示す断面図である。実施形態の変形例を示す断面図である。高出力増幅器の外観の例を示す図である。電源装置を示す図である。

本発明者らは、図１に示す従来のＧａＮ系ＨＥＭＴに関し、ゲートリーク電流が発生したり、耐圧が低下したりする原因について鋭意検討を行った結果、以下の事項を見出した。即ち、図１（ｂ）に示すように、従来のＧａＮ系ＨＥＭＴでは、ｉ−ＡｌＮ層２０６とｎ−ＧａＮ層２０５との界面近傍において、伝導帯下端のエネルギー値がフェルミレベルに極めて近接しており、正のゲート電圧が印加されてバンドが押し下げられると、この界面近傍に２次元電子ガスが発生する。そして、図１（ａ）に示すように、Ａｌ₂Ｏ₃膜２０８に絶縁破壊２１０が生じ、ゲートリーク電流が発生したり、耐圧が低下したりする。

本発明者らは、図１に示す従来のＧａＮ系ＨＥＭＴに関し、電流コラプスが発生する原因について鋭意検討を行った結果、以下の事項を見出した。即ち、ｉ−ＡｌＮ層２０６とｎ−ＧａＮ層２０７との間の格子整合の観点から歪み緩和による転位及び点欠陥が存在する。特に、これらの厚さがナノメートルオーダーである場合、歪みの影響が顕著となり、ｎ−ＧａＮ層２０７の表面近傍に格子欠陥が存在しやすい。そして、このような欠陥がゲート電極２０９ｇとドレイン電極２０９ｄとの間の界面準位を増大させ、電流コラプスが発生する。

以下、実施形態について添付の図面を参照しながら具体的に説明する。図２は、実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す図である。

本実施形態では、図２（ａ）に示すように、ＳｉＣ基板等の基板１上に核形成層２が形成され、核形成層２上に電子走行層３が形成され、電子走行層３上にスペーサ層４が形成され、スペーサ層４上に電子供給層５が形成されている。核形成層２としては、例えばＡｌＮ層が形成されている。電子走行層３としては、例えば厚さが１μｍ〜３μｍ程度のノンドープのｉ−ＧａＮ層が形成されている。スペーサ層４としては、例えば厚さが５ｎｍ程度のノンドープのｉ−ＡｌＧａＮ層が形成されている。電子供給層５としては、例えば厚さが３０ｎｍ程度のｎ型のｎ−ＡｌＧａＮ層が形成されている。ｉ−ＡｌＧａＮ層及びｎ−ＡｌＧａＮ層の組成はＡｌ_x1Ｇａ_1-x1Ｎで表わされ、ｘ１の値は０．１〜０．５程度（例えば０．２）である。ｎ−ＡｌＧａＮ層には、Ｓｉが１×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度（例えば５×１０¹⁸ｃｍ^-3）ドーピングされている。

電子供給層５上に、キャップ層２１が形成されている。キャップ層２１には、電子供給層５上に形成されたｎ型のｎ−ＧａＮ層６が含まれている。また、キャップ層２１には、ｎ型のｎ−ＧａＮ層６上に形成され、Ａｌ組成が厚さ方向変化するＡｌＧａＮ含有層７、ＡｌＧａＮ含有層７上に形成されたノンドープのｉ−ＡｌＮ層８、ｉ−ＡｌＮ層８上に形成され、Ａｌ組成が厚さ方向変化するＡｌＧａＮ含有層９、及びＡｌＧａＮ含有層９上に形成されたｎ−ＧａＮ層１０が含まれている。ｎ−ＧａＮ層６及びｎ−ＧａＮ層１０の厚さは、例えば１ｎｍ〜５ｎｍ程度（例えば２ｎｍ）であり、ＡｌＧａＮ含有層７及びＡｌＧａＮ含有層９の厚さは、例えば１ｎｍ〜５ｎｍ程度（例えば１ｎｍ）であり、ｉ−ＡｌＮ層８の厚さは、例えば１ｎｍ〜５ｎｍ程度（例えば１ｎｍ）である。

キャップ層２１には、ゲート電極用の開口部１１ｇが形成されている。また、開口部１１ｇは、電子供給層５にも入り込んでいる。つまり、開口部１１ｇは電子供給層５の途中深さまで達している。キャップ層２１には、開口部１１ｇを間に挟むようにしてソース電極用の開口部１１ｓ、及びドレイン電極用の開口部１１ｄが形成されている。そして、開口部１１ｓ内にソース電極１２ｓが形成され、開口部１１ｄ内にドレイン電極１２ｄが形成されている。開口部１１ｇ内には、ｎ−ＧａＮ層１０上まで延出する絶縁膜１３が形成され、絶縁膜１３上に、開口部１１ｇを埋め込むようにしてゲート電極１２ｇが形成されている。ゲート電極１２ｇには、例えば、厚さが３０ｎｍ程度のＮｉ膜とその上に形成された厚さが４００ｎｍ程度のＡｕ膜とが含まれている。ソース電極１２ｓ及びドレイン電極１２ｄには、例えば、厚さが２０ｎｍ程度のＴａ膜とその上に形成された厚さが２００ｎｍ程度のＡｌ膜とが含まれている。ソース電極１２ｓ及びドレイン電極１２ｄは電子供給層５にオーミック接触している。絶縁膜１３の厚さは、例えば２ｎｍ〜２００ｎｍ程度（例えば１０ｎｍ）であり、絶縁膜１３の材料は、例えば、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、又はＷの酸化物、窒化物又は酸窒化物であり、特にアルミナが好ましい。

更に、ゲート電極１２ｇ、ソース電極１２ｓ、及びドレイン電極１２ｄを覆うパッシベーション膜１４が形成されている。パッシベーション膜１４としては、例えばシリコン窒化膜が形成されている。絶縁膜１３及びパッシベーション膜１４には、外部端子等の接続のための開口部が形成されている。

なお、基板１の表面側から見たレイアウトは、例えば図２（ｂ）のようになる。つまり、ゲート電極１２ｇ、ソース電極１２ｓ及びドレイン電極１２ｄの平面形状が櫛歯状となっており、ソース電極１２ｓ及びドレイン電極１２ｄが交互に配置されている。つまり、複数のゲート電極１２ｇがゲート配線２５ｇにより共通接続され、複数のソース電極１２ｓがソース配線２５ｓにより共通接続され、複数のドレイン電極１２ｄがドレイン配線２５ｄにより共通接続されている。そして、これらの間にゲート電極１２ｇが配置されている。このようなマルチフィンガーゲート構造を採用することにより、出力を向上させることができる。なお、図２（ａ）に示す断面図は、図２（ｂ）中のＩ−Ｉ線に沿った断面を示している。また、活性領域３０には、核形成層２、電子走行層３、スペーサ層４、及び電子供給層５等が含まれており、活性領域３０の周囲はイオン注入又はメサエッチング等により不活性領域とされている。

このように構成された本実施形態では、ｎ−ＧａＮ層６とｉ−ＡｌＮ層８との間に位置するＡｌＧａＮ含有層７により、ｎ−ＧａＮ層６とｉ−ＡｌＮ層８との間の格子不整合に起因するピエゾ効果が緩和される。この結果、図１に示す従来のＧａＮ系ＨＥＭＴと比較して、ｎ−ＧａＮ層６とｉ−ＡｌＮ層８との間における伝導帯下端のエネルギー値とフェルミレベルとの差が大きくなる。従って、正のゲート電圧が印加されてバンドが押し下げられても、２次元電子ガスの発生が抑制され、ゲートリーク電流の発生及び耐圧の低下が抑制される。

また、ｉ−ＡｌＮ層８とｎ−ＧａＮ層１０との間に位置するＡｌＧａＮ含有層９により、ｉ−ＡｌＮ層８とｎ−ＧａＮ層１０との間の格子不整合に起因する弾性歪が緩和される。この結果、転位及び点欠陥等の格子欠陥が発生しにくい。従って、図１に示す従来のＧａＮ系ＨＥＭＴと比較して、ゲート電極１２ｇとドレイン電極１２ｄとの間における、ｎ−ＧａＮ層１０と絶縁膜１３との間の界面準位が低く、電流コラプスの発生が抑制される。

次に、上述の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）を製造する方法について説明する。図３Ａ乃至図３Ｃは、実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の製造方法を工程順に示す断面図である。

先ず、図３Ａ（ａ）に示すように、基板１上に核形成層２、電子走行層３、スペーサ層４、電子供給層５、ｎ−ＧａＮ層６、ＡｌＧａＮ含有層７、ｉ−ＡｌＮ層８、ＡｌＧａＮ含有層９、及びｎ−ＧａＮ層１０を形成する。核形成層２、電子走行層３、スペーサ層４、電子供給層５、ｎ−ＧａＮ層６、ＡｌＧａＮ含有層７、ｉ−ＡｌＮ層８、ＡｌＧａＮ含有層９、及びｎ−ＧａＮ層１０の形成は、例えば有機金属気相成長（ＭＯＶＰＥ）法等の結晶成長法により行う。この場合、原料ガスを選択することにより、これらの層を連続して形成することができる。アルミニウム（Ａｌ）の原料、ガリウム（Ｇａ）の原料としては、例えば、夫々トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）を使用することができる。また、窒素（Ｎ）の原料として、例えばアンモニア（ＮＨ₃）を使用することができる。また、ｎ−ＧａＮ層６及びｎ−ＧａＮ層１０等に不純物として含まれるシリコン（Ｓｉ）の原料としては、例えばシラン（ＳｉＨ₄）を使用することができる。

ＡｌＧａＮ含有層７の形成の際には、ＴＭＧの流量を徐々に低下させつつ、ＴＭＡの流量を徐々に増加させて、ｎ−ＧａＮ層６との界面からｉ−ＡｌＮ層８との界面に向けてＡｌＧａＮ含有層７のＡｌ組成を増加させる。例えば、ｎ−ＧａＮ層６との界面では、ＡｌＧａＮ含有層７のＡｌ組成を０とし、ｉ−ＡｌＮ層８との界面では、ＡｌＧａＮ含有層７のＡｌ組成を１とし、これらの間では連続的にＡｌ組成を変化させる。ＡｌＧａＮ含有層９の形成の際には、ＴＭＧの流量を徐々に増加させつつ、ＴＭＡの流量を徐々に低下させて、ｉ−ＡｌＮ層８との界面からｎ−ＧａＮ層１０との界面に向けてＡｌＧａＮ含有層９のＡｌ組成を減少させる。例えば、ｉ−ＡｌＮ層８との界面では、ＡｌＧａＮ含有層９のＡｌ組成を１とし、ｎ−ＧａＮ層１０との界面では、ＡｌＧａＮ含有層９のＡｌ組成を０とし、これらの間ではＡｌ組成を連続的に変化させる。

ｎ−ＧａＮ層１０の形成後には、活性領域３０の周囲の不活性領域を形成する。不活性領域の形成では、例えば、フォトリソグラフィによる開口部を備えたレジストパターンを形成し、その後に、塩素系ガスを用いたメサエッチングを行って溝を形成するか、又はＡｒ等のイオン注入を行う。

次いで、ソース電極１２ｓ及びドレイン電極１２ｄを形成する予定の領域を開口するレジストパターンを形成する。その後、レジストパターンをマスクとして用いて、ｎ−ＧａＮ層１０、ＡｌＧａＮ含有層９、ｉ−ＡｌＮ層８、ＡｌＧａＮ含有層７、及びｎ−ＧａＮ層６のエッチングを行うことにより、図３Ａ（ｂ）に示すように、ｎ−ＧａＮ層１０、ＡｌＧａＮ含有層９、ｉ−ＡｌＮ層８、ＡｌＧａＮ含有層７、及びｎ−ＧａＮ層６に、ソース電極用の開口部１１ｓ及びドレイン電極用の開口部１１ｄを形成する。このエッチングとしては、例えば塩素系ガスを用いたドライエッチングを行う。なお、開口部１１ｓ及び１１ｄの深さに関し、ｎ−ＧａＮ層６の一部を残してもよく、また、電子供給層５の一部を除去してもよい。つまり、開口部１１ｓ及び１１ｄの深さがｎ−ＧａＮ層１０、ＡｌＧａＮ含有層９、ｉ−ＡｌＮ層８、ＡｌＧａＮ含有層７、及びｎ−ＧａＮ層６の総厚と一致している必要はない。

続いて、図３Ａ（ｃ）に示すように、開口部１１ｓ及び１１ｄ内に、夫々ソース電極１２ｓ及びドレイン電極１２ｄをリフトオフ法により形成する。ソース電極１２ｓ及びドレイン電極１２ｄの形成では、開口部１１ｓ及び１１ｄを形成する際に用いたレジストパターンを除去した後、ソース電極１２ｓ及びドレイン電極１２ｄを形成する領域を開口する新たなレジストパターンを形成し、Ｔａ及びＡｌの蒸着を行い、その後、レジストパターン上に付着したＴａ及びＡｌをレジストパターンごと除去する。Ｔａ膜、Ａｌ膜の厚さは、例えば、夫々２０ｎｍ程度、２００ｎｍ程度とする。そして、窒素雰囲気中で４００℃〜１０００℃（例えば５５０℃）で熱処理を行い、オーミック接触を確立する。

ソース電極１２ｓ及びドレイン電極１２ｄの形成後、ゲート電極用の開口部１１ｇを形成する予定の領域を開口するレジストパターンを形成する。次いで、レジストパターンを用いたエッチングを行うことにより、図３Ｂ（ｄ）に示すように、ｎ−ＧａＮ層１０、ＡｌＧａＮ含有層９、ｉ−ＡｌＮ層８、ＡｌＧａＮ含有層７、及びｎ−ＧａＮ層６に開口部１１ｇを形成する。このとき、電子供給層５の一部もエッチングし、開口部１１ｇを電子供給層５に入り込ませる。

その後、図３Ｂ（ｅ）に示すように、全面に絶縁膜１３を形成する。絶縁膜１３は、例えば、原子層堆積（ＡＬＤ：atomic layer deposition）法、プラズマ化学気相堆積（ＣＶＤ：chemical vapor deposition）法、スパッタリング法等により形成することが好ましい。

続いて、図３Ｂ（ｆ）に示すように、開口部１１ｇを埋め込むようにして、ゲート電極１２ｇを絶縁膜１３上にリフトオフ法により形成する。ゲート電極１２ｇの形成では、ゲート電極１２ｇを形成する領域を開口するレジストパターンを形成し、Ｎｉ及びＡｕの蒸着を行い、その後、レジストパターン上に付着したＮｉ及びＡｕをレジストパターンごと除去する。Ｎｉ膜、Ａｕ膜の厚さは、例えば、夫々３０ｎｍ程度、４００ｎｍ程度とする。

次いで、図３Ｃ（ｇ）に示すように、全面に、ゲート電極１２ｇ、ソース電極１２ｓ、及びドレイン電極１２ｄを覆うようにしてパッシベーション膜１４を形成する。パッシベーション膜１４としては、例えばプラズマＣＶＤ法によりシリコン窒化膜を形成する。

その後、複数のゲート電極１２ｇを共通接続するゲート配線２５ｇ、複数のソース電極１２ｓを共通接続するソース配線２５ｓ、及び複数のドレイン電極１２ｄを共通接続するドレイン配線２５ｄ等を形成する（図２（ｂ）参照）。このようにして、図２に示す構造のＧａＮ系ＨＥＭＴを得ることができる。

なお、抵抗体及びキャパシタ等をも基板１上に実装してモノリシックマイクロ波集積回路（ＭＭＩＣ）としてもよい。

また、キャップ層２１に、ＡｌＧａＮ含有層７及びＡｌＧａＮ含有層９の双方が含まれている必要はない。図４（ａ）に示すように、ＡｌＧａＮ含有層９が含まれていない場合であっても、ＡｌＧａＮ含有層７が含まれていれば、少なくとも、ゲートリーク電流の発生及び耐圧の低下の抑制という効果が得られる。また、図４（ｂ）に示すように、ＡｌＧａＮ含有層７が含まれていない場合であっても、ＡｌＧａＮ含有層９が含まれていれば、少なくとも、電流コラプスの抑制という効果が得られる。

本実施形態に係るＧａＮ系ＨＥＭＴは、例えば高出力増幅器として用いることができる。図５に、高出力増幅器の外観の例を示す。この例では、ソース電極に接続されたソース端子８１ｓがパッケージの表面に設けられている。また、ゲート電極に接続されたゲート端子８１ｇ、及びドレイン電極に接続されたドレイン端子８１ｄがパッケージの側面から延出している。

また、本実施形態に係るＧａＮ系ＨＥＭＴは、例えば電源装置に用いることもできる。図６（ａ）は、ＰＦＣ（power factor correction）回路を示す図であり、図６（ｂ）は、図６（ａ）に示すＰＦＣ回路を含むサーバ電源（電源装置）を示す図である。

図６（ａ）に示すように、ＰＦＣ回路９０には、交流電源（ＡＣ）が接続されるダイオードブリッジ９１に接続されたコンデンサ９２が設けられている。コンデンサ９２の一端子にはチョークコイル９３の一端子が接続され、チョークコイル９３の他端子には、スイッチ素子９４の一端子及びダイオード９６のアノードが接続されている。スイッチ素子９４は上記の実施形態におけるＨＥＭＴに相当し、当該一端子はＨＥＭＴのドレイン電極に相当する。また、スイッチ素子９４の他端子はＨＥＭＴのソース電極に相当する。ダイオード９６のカソードにはコンデンサ９５の一端子が接続されている。コンデンサ９２の他端子、スイッチ素子９４の当該他端子、及びコンデンサ９５の他端子が接地される。そして、コンデンサ９５の両端子間から直流電源（ＤＣ）が取り出される。

そして、図６（ｂ）に示すように、ＰＦＣ回路９０は、サーバ電源１００等に組み込まれて用いられる。

このようなサーバ電源１００と同様の、より高速動作が可能な電源装置を構築することも可能である。また、スイッチ素子９４と同様のスイッチ素子は、スイッチ電源又は電子機器に用いることができる。更に、これらの半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。

いずれの実施形態においても、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。

また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。

また、各層の厚さ及び材料等も上述の実施形態のものに限定されない。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
基板と、
前記基板上方に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
前記電子供給層上方に形成されたキャップ層と、
を有し、
前記キャップ層は、
ＧａＮを含む第１の化合物半導体層と、
前記第１の化合物半導体層上方に形成され、ＡｌＮを含む第２の化合物半導体層と、
前記第２の化合物半導体層上方に形成され、ＧａＮを含む第３の化合物半導体層と、
前記第１の化合物半導体層と前記第２の化合物半導体層との間に形成され、前記第２の化合物半導体層に近くづくほどＡｌ組成が増加する第１のＡｌＧａＮ含有層、又は前記第２の化合物半導体層と前記第３の化合物半導体層との間に形成され、前記第２の化合物半導体層に近くづくほどＡｌ組成が増加する第２のＡｌＧａＮ含有層の少なくとも一方と、
を有することを特徴とする化合物半導体装置。

（付記２）
前記第１のＡｌＧａＮ含有層及び前記第２のＡｌＧａＮ含有層の双方を有することを特徴とする付記１に記載の化合物半導体装置。

（付記３）
前記第１のＡｌＧａＮ含有層のＡｌ組成は、下面から上面にかけて０から１に変化していることを特徴とする付記１又は２に記載の化合物半導体装置。

（付記４）
前記第２のＡｌＧａＮ含有層のＡｌ組成は、下面から上面にかけて１から０に変化していることを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。

（付記５）
前記第１のＡｌＧａＮ含有層は、前記第１の化合物半導体層及び前記第２の化合物半導体層と接していることを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。

（付記６）
前記第２のＡｌＧａＮ含有層は、前記第２の化合物半導体層及び前記第３の化合物半導体層と接していることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。

（付記７）
前記キャップ層に形成され、前記電子供給層まで入り込む開口部と、
前記開口部内に形成された絶縁膜と、
前記開口部内で前記絶縁膜上に形成されたゲート電極と、
を有することを特徴とする付記１乃至６のいずれか１項に記載の化合物半導体装置。

（付記８）
前記絶縁膜は、前記キャップ層上方まで延出していることを特徴とする付記７に記載の化合物半導体装置。

（付記９）
付記１乃至８のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。

（付記１０）
付記１乃至８のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。

（付記１１）
基板上方に電子走行層を形成する工程と、
前記電子走行層上方に電子供給層を形成する工程と、
前記電子供給層上方にキャップ層を形成する工程と、
を有し、
前記キャップ層を形成する工程は、
ＧａＮを含む第１の化合物半導体層を形成する工程と、
前記第１の化合物半導体層上方に、ＡｌＮを含む第２の化合物半導体層を形成する工程と、
前記第２の化合物半導体層上方に、ＧａＮを含む第３の化合物半導体層を形成する工程と、
前記第１の化合物半導体層と前記第２の化合物半導体層との間に、前記第２の化合物半導体層に近くづくほどＡｌ組成が増加する第１のＡｌＧａＮ含有層を形成する工程、又は前記第２の化合物半導体層と前記第３の化合物半導体層との間に、前記第２の化合物半導体層に近くづくほどＡｌ組成が増加する第２のＡｌＧａＮ含有層を形成する工程の少なくとも一方と、
を有することを特徴とする化合物半導体装置の製造方法。

（付記１２）
前記キャップ層を形成する工程は、前記第１のＡｌＧａＮ含有層を形成する工程及び前記第２のＡｌＧａＮ含有層を形成する工程の双方を有することを特徴とする付記１１に記載の化合物半導体装置の製造方法。

（付記１３）
前記第１のＡｌＧａＮ含有層のＡｌ組成を、下面から上面にかけて０から１に変化させることを特徴とする付記１１又は１２に記載の化合物半導体装置の製造方法。

（付記１４）
前記第２のＡｌＧａＮ含有層のＡｌ組成を、下面から上面にかけて１から０に変化させることを特徴とする付記１１乃至１３のいずれか１項に記載の化合物半導体装置の製造方法。

（付記１５）
前記第１のＡｌＧａＮ含有層は、前記第１の化合物半導体層及び前記第２の化合物半導体層と接していることを特徴とする付記１１乃至１４のいずれか１項に記載の化合物半導体装置の製造方法。

（付記１６）
前記第２のＡｌＧａＮ含有層は、前記第２の化合物半導体層及び前記第３の化合物半導体層と接していることを特徴とする付記１１乃至１５のいずれか１項に記載の化合物半導体装置の製造方法。

（付記１７）
前記電子供給層まで入り込む開口部を前記キャップ層に形成する工程と、
前記開口部内に絶縁膜を形成する工程と、
前記開口部内で前記絶縁膜上にゲート電極を形成する工程と、
を有することを特徴とする付記１１乃至１６のいずれか１項に記載の化合物半導体装置の製造方法。

（付記１８）
前記絶縁膜は、前記キャップ層上方まで延出していることを特徴とする付記１７に記載の化合物半導体装置の製造方法。

１：基板
２：バッファ層
３：電子走行層
４：スペーサ層
５：電子供給層
６：ｎ−ＧａＮ層
７：ＡｌＧａＮ含有層
８：ｉ−ＡｌＮ層
９：ＡｌＧａＮ含有層
１０：ｎ−ＧａＮ層
１２ｇ：ゲート電極
１２ｓ：ソース電極
１２ｄ：ドレイン電極
１３：絶縁膜
２１：キャップ層

Claims

基板と、
前記基板上方に形成された電子走行層と、
前記電子走行層上方に形成された電子供給層と、
前記電子供給層上方に形成されたキャップ層と、
を有し、
前記キャップ層は、
ＧａＮを含む第１の化合物半導体層と、
前記第１の化合物半導体層上方に形成され、ＡｌＮを含む第２の化合物半導体層と、
前記第２の化合物半導体層上方に形成され、ＧａＮを含む第３の化合物半導体層と、
前記第１の化合物半導体層と前記第２の化合物半導体層との間に形成され、前記第２の化合物半導体層に近くづくほどＡｌ組成が増加する第１のＡｌＧａＮ含有層、又は前記第２の化合物半導体層と前記第３の化合物半導体層との間に形成され、前記第２の化合物半導体層に近くづくほどＡｌ組成が増加する第２のＡｌＧａＮ含有層の少なくとも一方と、
を有することを特徴とする化合物半導体装置。
前記第１のＡｌＧａＮ含有層及び前記第２のＡｌＧａＮ含有層の双方を有することを特徴とする請求項１に記載の化合物半導体装置。
前記第１のＡｌＧａＮ含有層のＡｌ組成は、下面から上面にかけて０から１に変化していることを特徴とする請求項１又は２に記載の化合物半導体装置。
前記第２のＡｌＧａＮ含有層のＡｌ組成は、下面から上面にかけて１から０に変化していることを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
前記第１のＡｌＧａＮ含有層は、前記第１の化合物半導体層及び前記第２の化合物半導体層と接していることを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置。
前記第２のＡｌＧａＮ含有層は、前記第２の化合物半導体層及び前記第３の化合物半導体層と接していることを特徴とする請求項１乃至５のいずれか１項に記載の化合物半導体装置。
前記キャップ層に形成され、前記電子供給層まで入り込む開口部と、
前記開口部内に形成された絶縁膜と、
前記開口部内で前記絶縁膜上に形成されたゲート電極と、
を有することを特徴とする請求項１乃至６のいずれか１項に記載の化合物半導体装置。
前記第１の化合物半導体層が前記電子供給層と接していることを特徴とする請求項１乃至７のいずれか１項に記載の化合物半導体装置。
請求項１乃至８のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
請求項１乃至８のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
基板上方に電子走行層を形成する工程と、
前記電子走行層上方に電子供給層を形成する工程と、
前記電子供給層上方にキャップ層を形成する工程と、
を有し、
前記キャップ層を形成する工程は、
ＧａＮを含む第１の化合物半導体層を形成する工程と、
前記第１の化合物半導体層上方に、ＡｌＮを含む第２の化合物半導体層を形成する工程と、
前記第２の化合物半導体層上方に、ＧａＮを含む第３の化合物半導体層を形成する工程と、
前記第１の化合物半導体層と前記第２の化合物半導体層との間に、前記第２の化合物半導体層に近くづくほどＡｌ組成が増加する第１のＡｌＧａＮ含有層を形成する工程、又は前記第２の化合物半導体層と前記第３の化合物半導体層との間に、前記第２の化合物半導体層に近くづくほどＡｌ組成が増加する第２のＡｌＧａＮ含有層を形成する工程の少なくとも一方と、
を有することを特徴とする化合物半導体装置の製造方法。
前記第１の化合物半導体層を前記電子供給層と接するように形成することを特徴とする請求項１１に記載の化合物半導体装置の製造方法。