[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

ITUB20155862A1 - Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione - Google Patents

Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione Download PDF

Info

Publication number
ITUB20155862A1
ITUB20155862A1 ITUB2015A005862A ITUB20155862A ITUB20155862A1 IT UB20155862 A1 ITUB20155862 A1 IT UB20155862A1 IT UB2015A005862 A ITUB2015A005862 A IT UB2015A005862A IT UB20155862 A ITUB20155862 A IT UB20155862A IT UB20155862 A1 ITUB20155862 A1 IT UB20155862A1
Authority
IT
Italy
Prior art keywords
layer
gate electrode
region
forming
semiconductor body
Prior art date
Application number
ITUB2015A005862A
Other languages
English (en)
Inventor
Ferdinando Iucolano
Alfonso Patti
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITUB2015A005862A priority Critical patent/ITUB20155862A1/it
Priority to US15/159,127 priority patent/US20170148906A1/en
Priority to DE102016109338.6A priority patent/DE102016109338A1/de
Priority to CN202111239582.5A priority patent/CN114005879A/zh
Priority to CN201620481419.8U priority patent/CN205900551U/zh
Priority to CN201610350411.2A priority patent/CN106783995B/zh
Publication of ITUB20155862A1 publication Critical patent/ITUB20155862A1/it
Priority to US16/808,311 priority patent/US11222969B2/en
Priority to US17/571,334 priority patent/US20220130990A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

"TRANSISTORE DI TIPO NORMALMENTE SPENTO CON RIDOTTA RESISTENZA IN STATO ACCESO E RELATIVO METODO DI FABBRICAZIONE"
La presente invenzione è relativa ad un transistore di tipo normalmente spento con ridotta resistenza in stato acceso e ad un metodo di fabbricazione del transistore.
Sono noti transistori HEMT con eterostruttura, in particolare in nitruro di gallio (GaN) e nitruro di gallio e alluminio (AlGaN). Ad esempio, dispositivi HEMTs sono apprezzati per l'utilizzo come interruttori di potenza ( "power switches") grazie alla loro elevata soglia di rottura ( "breakdown"). Inoltre, 1'elevata densità di corrente nel canale conduttivo del transistore HEMT consente di ottenere una bassa resistenza del canale conduttivo in stato acceso ( "ON-state resistance" o semplicemente R0N)-Per favorire 1'utilizzo di transistori HEMTs in applicazioni ad alta potenza, sono stati introdotti transistori HEMTs a canale normalmente spento ( "normallyoff "). Dispositivi HEMT con terminale di porta recesso ("recessed-gate") si sono dimostrati particolarmente vantaggiosi per 1'uso come transistori a canale normalmente spento . Un dispositivo di guesto tipo è ad esempio noto da Wantae Lim et al., "Normally-Off Operation of Recessed-Gate AlGaN/GaN HFETs for High Power Applications" , Electrochem. Solid- State Lett. 2011, volume 14, issue 5, H205-H207.
Questo transistore HEMT presenta una trincea di gate che si estende in profondità nell' eterostruttura fino a raggiungere lo strato di GaN. In tale trincea si estende la metallizzazione di gate , che è separata dagli strati di AlGaN/GaN formanti 1' eterostruttura mediante uno strato di dielettrico di gate. La formazione della trincea di gate avviene mediante fasi note di attacco chimico (etching) e genera difettosità morfologiche di vario tipo, guali ad esempio corrugamenti superficiali anche estesi o in generali danni generati dalla fase di etching (guali , ad esempio, depressioni o protuberanze) .
Il documento US 8,330,187 divulga un transistore MOSFET con eterogiunzione AlGaN/GaN presentante un terminale di porta recesso che si estende in profondità in un corpo semiconduttore . Il corpo semiconduttore presenta, inferiormente all'eterogiunzione , uno strato di GaN drogato di tipo p, avente la funzione di strato di canale. Essendo 10 strato di canale drogato di tipo p, esso consente di ottenere, in uso, un transistore di tipo normalmente spento con elevata tensione di soglia di accensione. Il terminale di porta si estende fino a raggiungere lo strato di canale, e termine all'interno dello strato di canale stesso. Quando, in uso, la tensione applicata al terminale di porta genera una inversione dei portatori di carica nello strato di canale, si instaura, nello strato di canale, un canale conduttivo che consente il flusso di una corrente tra i terminali di sorgente e pozzo. Tuttavia, la Richiedente ha verificato che il dispositivo secondo US 8,330,187 presenta una resistenza in stato acceso elevata dovuta al fatto che 11 canale conduttivo è formato, in buona parte, all'interno dello strato di canale.
E pertanto sentita la necessità di fornire un transistore di tipo normalmente spento con un buon compromesso tra tensione di soglia elevata e ridotta resistenza in stato acceso, così da superare gli inconvenienti della tecnica nota.
Secondo la presente invenzione sono guindi forniti ( "provided") un transistore di tipo normalmente spento ed un metodo di fabbricazione del transistore, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei guali:
- la figura 1 mostra, in vista in sezione laterale, un transistore HEMT secondo una forma di realizzazione della presente divulgazione;
- la figura 2 mostra, in vista in sezione laterale, un transistore HEMT secondo una ulteriore forma di realizzazione della presente divulgazione;
- la figura 3 mostra, in vista in sezione laterale, un transistore HEMT secondo una ulteriore forma di realizzazione della presente divulgazione;
- la figura 4 mostra, in vista in sezione laterale, un transistore HEMT secondo una ulteriore forma di realizzazione della presente divulgazione;
- la figura 5 mostra, in vista in sezione laterale, un transistore HEMT secondo una ulteriore forma di realizzazione della presente divulgazione; e
- le figure 6A-6E mostrano fasi di fabbricazione del transistore HEMT di figura 1.
La figura 1 mostra, in un sistema triassiale di assi X, Y, Z ortogonali tra loro, un dispositivo HEMT 1 di tipo normalmente spento ( "normally-off "), basato su nitruro di gallio, includente un substrato 2, ad esempio di silicio, o carburo di silicio (SiC) o zaffiro (AI2O3); uno strato di buffer 11 estendentesi sul substrato 2; ed una eterogiunzione, o eterostruttura, 7 estendentesi sullo strato di buffer 11.
Lo strato di buffer 11 comprende uno strato di conduzione elettrica 4 ed uno strato resistivo 6, in cui lo strato di conduzione elettrica 4 è di nitruro di gallio (GaN) intrinseco o drogato di tipo N e si estende sopra il substrato 2, mentre lo strato resistivo 6 è di nitruro di gallio (GaN) drogato di tipo P (ad esempio con una concentrazione di specie droganti compresa tra IO<15>e IO<20>) e si estende sopra lo strato di conduzione elettrica 4. Lo strato di buffer 11 comprende inoltre, opzionalmente, uno o più ulteriori strati di buffer (o strati di interfaccia) 3 di composti del gruppo III-V della tavola periodica includenti gallio, estendentisi tra il substrato e lo strato di conduzione elettrica 4.
Lo strato di buffer 11 ha la funzione di configurare il dispositivo come normalmente spento (normally-off).
L'uno o più strati di interfaccia 3 hanno la funzione di sostenere la tensione di drain guando il dispositivo è spento e di dimnuire la densità di dislocazioni "threading".
L'eterostruttura 7 include, in particolare, uno strato di barriera 9, ad esempio di nitruro di gallio (GaN) di tipo intrinseco, estendentesi sopra lo strato resistivo 6, ed uno strato di canale 10, in questo caso di nitruro di gallio e alluminio (AlGaN), estendentesi sopra lo strato di barriera 9.
Il dispositivo HEMT 1 comprende inoltre uno strato di isolamento 12, di materiale dielettrico quale nitruro di silicio (S13N4)o ossido di silicio (SiC1⁄2), estendentesi su un lato superiore 7a dell'eterostruttura 7; ed una regione di porta 14 estendentesi tra regioni di sorgente ("source") 16 e pozzo ("drain") 18.
Il substrato 2, lo strato di buffer 11 (e lo strato di buffer 3, quando presente), e 1'eterostruttura 7 sono nel seguito definiti, nel complesso, con il termine corpo semiconduttore 15. Il corpo semiconduttore 15 alloggia una regione attiva 15a, che costituisce la parte attiva del dispositivo HEMT 1.
La regione di porta 14 è separata lateralmente (ossia, lungo X) dalle regioni di sorgente 16 e pozzo 18 mediante rispettive porzioni dello strato di isolamento 12. La regione di porta 14 è di tipo recesso, e, secondo un aspetto della presente divulgazione, essa si estende in profondità attraverso 1'eterostruttura 7 , lo strato resistivo 6 e, in parte, lo strato di conduzione elettrica 4, terminando all'interno dello strato di conduzione elettrica 4 . Ad esempio, considerando uno strato di conduzione elettrica 4 di spessore, lungo Z, compreso tra 20nm e 10 piti, la regione di porta 14 si estende nello strato di conduzione elettrica 4 per una profondità maggiore di 0 pm e inferiore a 10 pm, ad esempio pari a 0.5 pm.
Secondo un differente aspetto della presente divulgazione, come illustrato in figura 2, la regione di porta 14 si estende in profondità completamente attraverso 1'eterostruttura 7, e lo strato resistivo 6, e termina all'interfaccia tra lo strato resistivo 6 e lo strato di conduzione elettrica 4. La regione di porta 14 dungue raggiunge lo strato di conduzione elettrica 4, ma non penetra in esso.
Indipendentemente dalla forma di realizzazione, la regione di porta 14 è formata in una trincea 19 scavata attraverso parte del corpo semiconduttore 15. La trincea 19 è parzialmente riempita mediante uno strato dielettrico 11, ad esempio ossido di silicio, che forma uno strato di dielettrico di porta 14a. Lo strato di dielettrico di porta 14a si estende sul fondo e sulle pareti laterali interne della trincea 19. Una metallizzazione di porta 14b si estende nella trincea 19 sullo strato dielettrico di porta 14a. Lo strato dielettrico di porta 14a e la metallizzazione di porta 14b formano la regione di porta ("gate") 14 del dispositivo HEMT 1.
Secondo ulteriori forme di realizzazione (non mostrate), il corpo semiconduttore 15, così come la regione attiva 15a da esso alloggiata, può comprendere, secondo necessità, uno solo o più strati di GaN, o leghe di GaN, opportunamente drogati o di tipo intrinseco.
Le regioni di sorgente 16 e pozzo 18, di materiale conduttivo, ad esempio metallico, si estendono al di sopra della, e a contatto con la, eterostruttura 7. secondo una diversa forma di realizzazione, le regioni di sorgente 16 e pozzo 18 possono essere di tipo recesso, ovvero penetrare in una porzione del corpo semiconduttore 15.
La regione di porta 14 si estende in corrispondenza della regione attiva 15a.
Durante l'uso, guando la regione di porta 14 viene polarizzata con una tensione VGsuperiore ad una tensione di soglia Vth, si crea un canale conduttivo 22 (schematizzato mediante frecce) tra la regione di sorgente 16 e la regione di pozzo 18 che si estende lungo la direzione Z attraverso lo strato resistivo 6 e lungo la direzione X attraverso lo strato di conduzione elettrica 4, al di sotto della regione di porta 14, In guesto modo, il percorso della corrente attraverso lo strato resistivo 6, di p-GaN, è minimizzato e la resistenza in stato acceso, RON, è ottimizzata.
Il funzionamento ed i vantaggi raggiunti dal dispositivo HEMT 1' di figura 2 sono analoghi a quelli descritti con riferimento al dispositivo HEMT 1 di figura 1.
La figura 3 mostra un transistore HEMT 30 secondo una ulteriore forma di realizzazione della presente divulgazione.
Il transistore HEMT 30 è analogo al transistore HEMT 1 di figura 1 (elementi comuni non sono ulteriormente descritti e sono mostrati con gli stessi numeri di riferimento). Tuttavia, in questo caso, lo strato di conduzione elettrica 4 di GaN, mostrato in figura 1, è sostituito da uno strato di conduzione elettrica 34 di un composto di nitruro di gallio comprendente alluminio, quale ad esempio AlGaN. Tra lo strato di conduzione elettrica 4, es. di AlGaN, e il substrato 2, si estende inoltre uno strato di nitruro di gallio 35 , così da formare un ulteriore eterogiunzione, o eterostruttura, 37 al di sotto della regione di porta 14.
Questa soluzione è vantaggiosa in quanto, oltre ai succitati vantaggi , la presenza della ulteriore eterostruttura 37 al di sotto della regione di porta 14 consente la formazione di uno strato di gas bidimensionale (2DEG) che riduce ulteriormente il valore della resistenza in stato acceso R0Ndel dispositivo HEMT 30.
La figura 4 mostra un dispositivo HEMT 40 secondo una ulteriore forma di realizzazione della presente divulgazione .
Il dispositivo HEMT 40 presenta, sopra il substrato 2 e lo strato di buffer 3, una eterostruttura formata da uno strato di canale 44 e uno strato di barriera 46. Lo strato di canale 44 è ad esempio di nitruro di gallio (GaN) intrinseco, e lo strato di barriera 46 è ad esempio di nitruro di alluminio e gallio (AlGaN) intrinseco . Una regione di porta ( "gate") 48 di tipo recesso si estende tra regioni di sorgente ("source") 45 e pozzo ("drain") 47. Le regioni di sorgente 45 e pozzo 47 si estendono lateralmente alla regione di porta 48, sullo strato di barriera 46. Opzionalmente , anche le regioni di sorgente 45 e porta 47 possono essere di tipo recesso. Lo strato di canale 44 e lo strato di barriera 46 sono di materiali tali per cui, guando accoppiati tra loro come illustrato in figura, essi formano una eterogiunzione che consente la formazione di uno strato di gas bidimensionale (2DEG).
La regione di porta 48 si estende, lungo Z, attraverso lo strato di barriera 46 e lo strato di canale 44, e termina nello strato di canale 44.
Una regione resistiva 50, drogata di tipo p, si estende lateralmente alla regione di porta 48, e al di sotto della regione di sorgente 45. La regione resistiva 50 si può estendere sia nello strato di barriera 46 che nello strato di canale 44, oppure esclusivamente nello strato di canale 44.
Si nota che la regione resistiva 50 si estende almeno in parte in contatto laterale con la regione di porta 48 e completamente al di sotto della regione di sorgente 45 in modo tale che, in uso, il canale conduttivo si formi necessariamente attraverso di essa al fine di consentire un flusso di corrente elettrica (indicata da frecce 52) tra la regione di sorgente 45 e la regione di pozzo 47. La regione resistiva 5 0 non si estende inferiormente alla regione di porta 48.
Opzionalmente , una ulteriore regione resistiva (non mostrata in figura) può essere presente sul lato opposto della regione di gate 48 ossia, in vista in sezione laterale, tra la regione di gate 48 e la regione di pozzo 47 (in particolare, speculare alla regione resistiva 50).
La regione resistiva 50 (e 1'ulteriore regione resistiva, guando presente ) ha densità di specie droganti compresa tra 10<15>cnT<3>e 10<2O>cm<~3>, ad esempio pari a 10<i7>cm<~3>.
Secondo una variante della forma di realizzazione di figura 4 , la regione resistiva 50 si estende (figura 5) esclusivamente nello strato di canale 44 almeno in parte in contatto laterale con la regione di porta 48 e completamente al di sotto della regione di sorgente 45 in modo tale che, anche in guesto caso, il canale conduttivo si formi necessariamente attraverso la regione resistiva 50. Una ulteriore regione resistiva (non mostrata) può essere presente sul lato opposto della regione di porta 48, speculare alla regione resistiva 50.
Verranno mostrate nel seguito, con riferimento alle figure 6A-6E, fasi di fabbricazione del dispositivo HEMT 1 di figura 1.
La figura 6A mostra, in vista in sezione, una porzione di una fetta ( "wafer") 60 durante una fase di fabbricazione del dispositivo HEMT 1, secondo una forma di realizzazione della presente invenzione. Elementi della fetta 60 comuni a quanto già descritto con riferimento alla figura 1, e mostrati in tale figura 1, sono indicati con gli stessi numeri di riferimento.
In particolare, figura 6A, viene disposta la fetta 60 comprendente il substrato 2, ad esempio di silicio (Si) o carburo di silicio (SiC) o ossido di alluminio (AI2O3), avente un lato fronte 2a e un lato retro 2b opposti tra loro lungo una direzione Z ; lo strato di conduzione elettrica 4, di nitruro di gallio (GaN) intrinseco, avente il proprio lato inferiore 4a che si estende sul lato fronte 2a del substrato 2 (con 1'eventuale presenza intermedia dello strato di buffer 3); lo strato resistivo 6, di nitruro di gallio (GaN) drogato p; e 1'eterostruttura 7, estendentesi sullo strato resistivo 6.
Esemplificativamente , lo strato resistivo 6 ha spessore compreso tra 5 nm e 1 μιτι, e lo strato di GaN 10 ha spessore compreso tra pochi nanometri (es., 2 nm) e 1 pm.
Secondo la presente divulgazione, sul lato fronte la dell' eterostruttura 7 si estende lo strato di passivazione, o strato di isolamento, 12 , di materiale dielettrico o isolante quale nitruro di silicio (SiN), ossido di silicio (Si02), o altro materiale ancora . Lo strato di isolamento 12 ha spessore compreso tra 5 nm e 300 nm, ad esempio pari a 100 nm, ed è formato mediante deposizione CVD o deposizione a strato atomico ALD ( "atomic layer deposition") .
La fetta 60 secondo la figura 6A può essere acquistata prefabbricata o formata mediante fasi di lavorazione di per sé note.
Quindi , figura 6B, lo strato di isolamento 12 viene selettivamente rimosso, ad esempio mediante fasi di litografia e attacco, in modo da rimuovere porzioni selettive dello stesso in corrispondenza della regione della fetta 60 in cui, in fasi successive, si desidera formare una regione di porta ( "gate") del dispositivo HEMT (ovvero, in corrispondenza di una parte dell' area attiva 15a) .
La fase di attacco può arrestarsi in corrispondenza dello strato di conduzione elettrica 4 (in modo non mostrato in figura), oppure proseguire parzialmente all'interno dello strato di conduzione elettrica 4 (guest'ultima soluzione è mostrata in figura 6B). In entrambi i casi, si espone una porzione superficiale 4 dello strato di conduzione elettrica 4. La porzione dello strato di conduzione elettrica 4 rimossa genera una cavità, nello strato di conduzione elettrica 4, avente profondità di lungo Z compresa tra 0 e 1 pm. Tuttavia, altre forme di realizzazione sono possibili, e la porzione dello strato di conduzione elettrica 4 rimossa può avere profondità, lungo Z, maggiore di 1 pm (comungue inferiore allo spessore totale dello strato di conduzione elettrica 4).
Quindi, figura 6C, si esegue una fase di deposizione, o crescita, dello strato di dielettrico di porta 14a, ad esempio di un materiale scelto tra nitruro di alluminio (A1N), nitruro di silicio (SiN), ossido di alluminio (AI2O3), ossido di silicio (SiO≤). Lo strato di dielettrico di porta 14a ha uno spessore scelto tra 5 nm e 50 nm, ad esempio pari a 20 nm.
Quindi, figura 6D, si esegue una fase di deposito di materiale conduttivo sulla fetta 60, per formare uno strato conduttivo 58 sullo strato dielettrico di porta 14a, in particolare riempiendo completamente la trincea 19. Ad esempio, lo strato conduttivo 58 è di materiale metallico, guale tantalio (Ta), nitruro di tantalio (TaN), nitruro di titanio (TiN), palladio (Pa), tungsteno (W), siliciuro di tungsteno (WSi2), titanio alluminio (Ti/Al), nichel oro (Ni/Au).
Lo strato conduttivo 58 viene guindi selettivamente rimosso mediante fasi di per sé note di litografia e attacco, in modo da eliminare lo strato conduttivo 58 dalla fetta 60 ad eccezione della porzione dello stesso che si estende nella trincea 19, formando la metallizzazione di porta 14b. La metallizzazione di porta 14b e il dielettrico di porta 14a formano, nel complesso, la regione di porta 14 recessa del dispositivo HEMT 1 di figura 1.
Quindi, figura 6E, si eseguono una o più ulteriori fasi di attacco mascherato dello strato dielettrico 14a, e dello strato di isolamento 12, per rimuovere porzioni selettive degli stessi che si estendono in corrispondenza di regioni della fetta 60 in cui si desidera formare le regioni di sorgente e porta 16, 18 del dispositivo HEMT 1.
In particolare, vengono formate aperture 54a e 54b su lati opposti, lungo X, della regione di porta 14, e a distanza dalla regione di porta 14.
Quindi, si esegue una fase di formazione di contatti ohmici per realizzare le regioni di sorgente e pozzo 16, 18, depositando materiale conduttivo, in particolare metallo guaie titanio (Ti) o alluminio (Al), o loro leghe o composti, mediante sputter o evaporatore, sulla fetta 60 e in particolare all'interno delle aperture 54a, 54b. Si esegue quindi una successiva fase di attacco dello strato di metallo così depositato, per rimuovere tale strato metallico dalla fetta 60 ad eccezione delle porzioni metalliche estendentisi all'interno delle aperture 54a e 54b, formando in tali aperture 54a e 54b la regione di sorgente 16 e, rispettivamente, di pozzo 18.
Quindi, una fase di trattamento termico rapido (RTA -"Rapid Thermal Annealing"), ad esempio a temperatura tra circa 500 e 900 °C per un tempo da 20 secondi a 5 minuti, consente di formare contatti ohmici delle regioni di sorgente 16 e pozzo 18 con 1'eterostruttura 7 sottostante.
Si forma così il dispositivo HEMT 1 mostrato in figura 1.
Con riferimento alla forma di realizzazione di figura 3, le fasi di fabbricazione sono analoghe a quelle descritte per le figure 6A-6E, con la differenza che in alternativa allo strato di conduzione elettrica 4, di GaN, vengono formati gli strati 35 e 34, rispettivamente di GaN e AlGaN, sovrapposti tra loro.
Con riferimento alla forma di realizzazione di figura 4, in questo caso, dopo aver disposto una fetta comprendente il substrato 2, lo strato di canale 44 e lo strato di barriera 46, si esegue, prima della formazione delle regioni di porta 48, di sorgente 45 e di pozzo 47, una fase di impianto di specie droganti, ad esempio Mg, Zn, F, utilizzando parametri una energia di impianto 30 keV e una dose di impianto di 10<15>cm-2. Lo strato di isolamento 12 può essere presente durante 1'impianto, al fine di limitare danni di superficie della fetta. Una fase di trattamento termico di annealing consente di attivare le specie droganti impiantate formando la regione resistiva 50 di figura 4.
Modulando 1'energia di impianto è possibile modulare la profondità di impianto. Ad esempio, aumentando 1'energia di impianto è possibile formare la regione resistiva 50 esclusivamente nello strato di canale 44, alla profondità desiderata. L'utilizzo di una fase di impianto consente, in particolare, di definire la regione resistiva solo nella regione a bassi campi del dispositivo.
Le fasi di impianto sono eseguite utilizzando una opportuna maschera, al fine di definire 1'estensione, sul piano XY, della regione resistiva impiantata.
I vantaggi del trovato secondo la presente divulgazione sono chiari da guanto precedentemente esposto.
In particolare, si ottiene un miglioramento sensibile del trade-off tra tensione di soglia di accensione (Vth) e resistenza in stato acceso (R0N).
Risulta infine chiaro che a guanto gui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall' ambito di protezione della presente invenzione , come definito nelle rivendicazioni allegate ,
Ad esempio, all'interfaccia tra il substrato 2 e lo strato di conduzione elettrica 4 possono essere presenti ulteriori uno o più strati di transizione (non mostrati) di nitruro di gallio e sui composti, come ad esempio AlGaN, o di A1N, aventi la funzione di interfaccia per ridurre il disallineamento reticolare tra il substrato 2 e lo strato di conduzione elettrica 4.
La metallizzazione dei contatti (sorgente, pozzo, porta) sul fronte della fetta può essere effettuata utilizzando una qualsiasi variante nota in letteratura, come ad esempio formazione di contatti in AlSiCu/Ti , Al/Ti, o W-plug, o altri ancora.

Claims (13)

  1. RIVENDICAZIONI 1. Dispositivo elettronico normalmente spento ("normally-off") , comprendente: - un corpo semiconduttore (15), giacente su un piano (XY) , includente una regione di bufter _ (11) ed una eterostruttura (7) estendentesi sullo strato di buffer (11); - un elettrodo di porta (14) di tipo recesso, estendentesi nel corpo semiconduttore (15) almeno parzialmente attraverso la regione di buffer (11), lungo una direzione (Z) ortogonale a detto piano (XY); - un primo ed un secondo elettrodo di lavoro (16, 18) estendentisi in corrispondenza di rispettivi lati dell'elettrodo di porta (14); e - un'area attiva (15a), estendentesi nella regione di buffer (11) lateralmente ed inferiormente all'elettrodo di porta e configurata per alloggiare, in una prima condizione operativa in cui la tensione tra 1'elettrodo di porta (14) e il primo elettrodo di lavoro (16) è maggiore di una tensione di soglia (Vth), un percorso conduttivo per un flusso di corrente elettrica tra il primo ed il secondo elettrodo di lavoro, caratterizzato dal fatto che detta area attiva in detta regione di buffer (11) alloggia una regione resistiva (6) configurata per ostacolare , in una seconda condizione operativa in cui la tensione tra l'elettrodo di porta (14) e il primo elettrodo di lavoro (16) è minore della tensione di soglia (Vth), il flusso di corrente elettrica tra il primo ed il secondo elettrodo di lavoro, in cui la regione resistiva (6) si estende almeno in parte in detta area attiva (15a), e detto elettrodo di porta (14) si estende nel corpo semiconduttore (15) fino ad una profondità, lungo detta direzione (Z), pari alla, o maggiore della, profondità massima raggiunta dalla regione resistiva (6) .
  2. 2. Dispositivo elettronico normalmente spento secondo la rivendicazione 1 , in cui detta eterostruttura (7) comprende uno strato di canale (10; 44), di un materiale composto del gruppo III-V includente nitruro, ed uno strato di fornitura di elettroni ("electron supply layer") (9; 46) estendentesi sullo strato di canale;
  3. 3. Dispositivo elettronico normalmente spento secondo la rivendicazione 1 o 2, in cui la regione resistiva (6) è una regione impiantata di tipo P che si estende tra 1'elettrodo di porta (14) e il primo elettrodo di lavoro (16), e/o tra 1'elettrodo di porta (14) e il secondo elettrodo di lavoro (18) .
  4. 4. Dispositivo elettronico normalmente spento secondo la rivendicazione 3, in cui la regione resistiva (6) ha densità di specie droganti compresa tra IO<15>ioni/cm<3>e IO<20>ioni/cm<3>.
  5. 5. Dispositivo elettronico normalmente spento secondo la rivendicazione 1, in cui la regione resistiva (6) è uno strato depositato di un composto del gruppo III-V drogato di tipo P, estendentesi inferiormente all'eterostruttura (7).
  6. 6. Dispositivo elettronico normalmente spento secondo una gualsiasi delle rivendicazioni precedenti , in cui: il corpo semiconduttore (15) include inoltre un substrato semiconduttore (2); la regione di buffer (11) si estende sul substrato (2) ed include inoltre uno strato di conduzione elettrica (4) di un composto del gruppo III-V di tipo intrinseco o drogato N; detta regione resistiva (6) si estende sullo strato di conduzione elettrica (4); e in cui detto elettrodo di porta (14) si estende nel corpo semiconduttore (15) fino a raggiungere lo, e/o penetrare nello, strato di conduzione elettrica (4).
  7. 7. Dispositivo elettronico normalmente spento secondo una gualsiasi delle rivendicazioni 1-5, in cui il corpo semiconduttore (15) include inoltre: un substrato semiconduttore (2); uno strato di interfaccia (3) di un composto del gruppo III-V estendentesi tra il substrato (2) e la regione di buffer (11), detto elettrodo di porta (14) estendendosi nel corpo semiconduttore (15) fino a raggiungere lo, o penetrare nello, strato di interfaccia (3).
  8. 8. Metodo di fabbricazione di un dispositivo elettronico normalmente spento ( "normally-off "), comprendente le fasi di: - disporre un corpo semiconduttore (15) su un piano di giacenza (XY), il corpo semiconduttore comprendendo una regione di buffer (11) ed una eterostruttura (7) estendentesi sullo strato di buffer (11); - formare un elettrodo di porta (14), di tipo recesso, nel corpo semiconduttore (15) almeno parzialmente attraverso la regione di buffer (11), lungo una direzione (Z) ortogonale a detto piano di giacenza (XY); - formare un primo ed un secondo elettrodo di lavoro (16, 18) in corrispondenza di rispettivi lati dell'elettrodo di porta (14), in cui l'elettrodo di porta, il primo e il secondo elettrodi di lavoro definiscono un'area attiva (15a) nella regione di buffer (11) lateralmente ed inferiormente all'elettrodo di porta, detta area attiva essendo configurata per alloggiare, in una prima condizione operativa in cui la tensione tra l'elettrodo di porta (14) e il primo elettrodo di lavoro (16) è maggiore di una tensione di soglia (Vth), un percorso conduttivo per un flusso di corrente elettrica tra il primo ed il secondo elettrodo di lavoro, caratterizzato dal fatto di comprendere inoltre le fasi di formare una regione resistiva (6) almeno in parte nell'area attiva (15a) in detta regione di buffer (11) , e in cui la fase di formare detto elettrodo di porta (14) include formare 1'elettrodo di porta nel corpo semiconduttore (15) fino ad una profondità, lungo detta direzione (Z), pari alla, o maggiore della, profondità massima raggiunta dalla regione resistiva (6), la regione resistiva (6) essendo configurata per ostacolare, in una seconda condizione operativa in cui la tensione tra l'elettrodo di porta (14) e il primo elettrodo di lavoro (16) è minore della tensione di soglia (Vth), il flusso di corrente elettrica tra il primo ed il secondo elettrodo di lavoro.
  9. 9. Metodo secondo la rivendicazione 8, in cui la fase di formare 1'eterostruttura (7) comprende formare uno strato di canale (10; 44) di un materiale composto del gruppo III-V includente nitruro, e formare uno strato di fornitura di elettroni ("electron supply layer") (9; 46), sullo strato di canale .
  10. 10. Metodo secondo la rivendicazione 8 o 9, in cui la fase di formare la regione resistiva (6) include impiantare specie droganti di tipo P tra 1'elettrodo di porta (14) e il primo elettrodo di lavoro (16), e/o tra l'elettrodo di porta (14) e il secondo elettrodo di lavoro (18).
  11. 11. Metodo secondo la rivendicazione 10, in cui la fase di formare la regione resistiva (6) include depositare uno strato di un composto del gruppo III-V drogato di tipo P, inferiormente all'eterostruttura (7).
  12. 12. Metodo secondo una gualsiasi delle rivendicazioni 811, in cui il corpo semiconduttore (15) include inoltre un substrato semiconduttore (2) e lo strato di buffer (11) include inoltre uno strato di conduzione elettrica (4) di un composto del gruppo III-V di tipo intrinseco o drogato N, in cui la fase di formare la regione resistiva (6) include formare guest' ultima sullo strato di conduzione elettrica (4) ed inferiormente all'eterostruttura (7), e la fase di formare 1'elettrodo di porta (14) include formare l'elettrodo di porta (14) nel corpo semiconduttore (15) fino a raggiungere lo, e/o penetrare nello, strato di conduzione elettrica (4).
  13. 13. Metodo secondo una gualsiasi delle rivendicazioni 8-11, in cui il corpo semiconduttore (15) include inoltre: un substrato semiconduttore (2); e uno strato di interfaccia (3) di un composto del gruppo III-V estendentesi tra il substrato (2) e la regione di buffer (11), e in cui la fase di formare l'elettrodo di porta (14) comprende formare guest'ultimo nel corpo semiconduttore (15) fino a raggiungere lo, o penetrare nello, strato di interfaccia (3).
ITUB2015A005862A 2015-11-24 2015-11-24 Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione ITUB20155862A1 (it)

Priority Applications (8)

Application Number Priority Date Filing Date Title
ITUB2015A005862A ITUB20155862A1 (it) 2015-11-24 2015-11-24 Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US15/159,127 US20170148906A1 (en) 2015-11-24 2016-05-19 Normally-off transistor with reduced on-state resistance and manufacturing method
DE102016109338.6A DE102016109338A1 (de) 2015-11-24 2016-05-20 Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
CN202111239582.5A CN114005879A (zh) 2015-11-24 2016-05-24 导通状态阻抗降低的常闭型晶体管及其制造方法
CN201620481419.8U CN205900551U (zh) 2015-11-24 2016-05-24 常闭型电子器件
CN201610350411.2A CN106783995B (zh) 2015-11-24 2016-05-24 导通状态阻抗降低的常闭型晶体管及其制造方法
US16/808,311 US11222969B2 (en) 2015-11-24 2020-03-03 Normally-off transistor with reduced on-state resistance and manufacturing method
US17/571,334 US20220130990A1 (en) 2015-11-24 2022-01-07 Normally-off transistor with reduced on-state resistance and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITUB2015A005862A ITUB20155862A1 (it) 2015-11-24 2015-11-24 Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione

Publications (1)

Publication Number Publication Date
ITUB20155862A1 true ITUB20155862A1 (it) 2017-05-24

Family

ID=55359684

Family Applications (1)

Application Number Title Priority Date Filing Date
ITUB2015A005862A ITUB20155862A1 (it) 2015-11-24 2015-11-24 Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione

Country Status (4)

Country Link
US (3) US20170148906A1 (it)
CN (3) CN106783995B (it)
DE (1) DE102016109338A1 (it)
IT (1) ITUB20155862A1 (it)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20155503A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
FR3050869B1 (fr) * 2016-04-29 2018-05-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction de type normalement ouvert a tension de seuil elevee
JP6237845B1 (ja) * 2016-08-24 2017-11-29 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
IT201700064147A1 (it) 2017-06-09 2018-12-09 St Microelectronics Srl Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione
JP6716517B2 (ja) * 2017-09-20 2020-07-01 株式会社東芝 半導体装置
CN111223933A (zh) * 2018-11-27 2020-06-02 北京大学 一种提高GaN增强型MOSFET阈值电压的新型外延层结构
US11367787B2 (en) * 2019-11-12 2022-06-21 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof
CN117855265A (zh) * 2019-12-06 2024-04-09 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
JP7331783B2 (ja) * 2020-05-29 2023-08-23 豊田合成株式会社 半導体装置の製造方法
FR3111473B1 (fr) * 2020-06-16 2022-11-11 Commissariat Energie Atomique Transistor
US20220328706A1 (en) * 2021-04-12 2022-10-13 South China University Of Technology Ingan/gan multiple quantum well blue light detector combined with embedded electrode and passivation layer structure and preparation method and application thereof
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580101B2 (en) * 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
US8633093B2 (en) * 2001-04-12 2014-01-21 Sumitomo Electric Industries Ltd. Oxygen doping method to gallium nitride single crystal substrate
JP4209097B2 (ja) * 2001-05-24 2009-01-14 日本碍子株式会社 半導体受光素子
JP4645034B2 (ja) * 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
WO2005104236A2 (en) * 2004-04-15 2005-11-03 Trustees Of Boston University Optical devices featuring textured semiconductor layers
US8035113B2 (en) * 2004-04-15 2011-10-11 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
US7180103B2 (en) * 2004-09-24 2007-02-20 Agere Systems Inc. III-V power field effect transistors
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
TW200715570A (en) * 2005-09-07 2007-04-16 Cree Inc Robust transistors with fluorine treatment
WO2007059220A2 (en) * 2005-11-15 2007-05-24 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
US7449762B1 (en) * 2006-04-07 2008-11-11 Wide Bandgap Llc Lateral epitaxial GaN metal insulator semiconductor field effect transistor
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
JP2007335677A (ja) * 2006-06-15 2007-12-27 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
JP2008053449A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
JP2008205414A (ja) * 2007-01-26 2008-09-04 Rohm Co Ltd 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
DE112008000410T5 (de) * 2007-02-16 2009-12-24 Sumitomo Chemical Company, Limited Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
JP2008270794A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4695622B2 (ja) * 2007-05-02 2011-06-08 株式会社東芝 半導体装置
JP5319084B2 (ja) * 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5208463B2 (ja) * 2007-08-09 2013-06-12 ローム株式会社 窒化物半導体素子および窒化物半導体素子の製造方法
US8421148B2 (en) * 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
JP2009164235A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体素子およびその製造方法
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP5566618B2 (ja) * 2008-03-07 2014-08-06 古河電気工業株式会社 ＧａＮ系半導体素子
JP5494474B2 (ja) * 2008-03-24 2014-05-14 日本電気株式会社 半導体装置及びその製造方法
JP4729067B2 (ja) * 2008-03-31 2011-07-20 古河電気工業株式会社 電界効果トランジスタ
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
WO2010042479A2 (en) * 2008-10-06 2010-04-15 Massachusetts Institute Of Technology Enhancement-mode nitride transistor
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
US8330167B2 (en) * 2008-11-26 2012-12-11 Furukawa Electric Co., Ltd GaN-based field effect transistor and method of manufacturing the same
JP5566670B2 (ja) 2008-12-16 2014-08-06 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
JP5697456B2 (ja) * 2009-02-16 2015-04-08 ルネサスエレクトロニクス株式会社 電界効果トランジスタ及び電力制御装置
JP5323527B2 (ja) * 2009-02-18 2013-10-23 古河電気工業株式会社 ＧａＮ系電界効果トランジスタの製造方法
JP2010232279A (ja) * 2009-03-26 2010-10-14 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP5697012B2 (ja) * 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
DE102009018054B4 (de) * 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US9439685B2 (en) 2009-05-12 2016-09-13 Bullard Spine, Llc Multi-layer osteoinductive, osteogenic, and osteoconductive carrier
JP2010272728A (ja) * 2009-05-22 2010-12-02 Furukawa Electric Co Ltd:The ＧａＮ系半導体素子およびその製造方法
US8269253B2 (en) * 2009-06-08 2012-09-18 International Rectifier Corporation Rare earth enhanced high electron mobility transistor and method for fabricating same
US8659055B2 (en) * 2009-09-22 2014-02-25 Renesas Electronics Corporation Semiconductor device, field-effect transistor, and electronic device
JP2011082216A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
WO2011118098A1 (ja) * 2010-03-26 2011-09-29 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
US20130099245A1 (en) * 2010-03-26 2013-04-25 Nec Corporation Field effect transistor, method for producing the same, and electronic device
US8785973B2 (en) * 2010-04-19 2014-07-22 National Semiconductor Corporation Ultra high voltage GaN ESD protection device
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
US8368121B2 (en) * 2010-06-21 2013-02-05 Power Integrations, Inc. Enhancement-mode HFET circuit arrangement having high power and high threshold voltage
CN102576727B (zh) * 2010-06-23 2016-01-27 康奈尔大学 门控iii-v半导体结构和方法
JP5185341B2 (ja) * 2010-08-19 2013-04-17 株式会社東芝 半導体装置及びその製造方法
CN103189992A (zh) * 2010-11-04 2013-07-03 住友电气工业株式会社 半导体器件及其制造方法
WO2012070151A1 (ja) * 2010-11-26 2012-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5712583B2 (ja) * 2010-12-02 2015-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
US8895993B2 (en) * 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor
JP5648523B2 (ja) * 2011-02-16 2015-01-07 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP5919626B2 (ja) * 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5566937B2 (ja) * 2011-03-28 2014-08-06 古河電気工業株式会社 窒化物系半導体デバイス及びその製造方法
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
TWI544628B (zh) * 2011-05-16 2016-08-01 Renesas Electronics Corp Field effect transistor and semiconductor device
WO2015175915A1 (en) * 2014-05-15 2015-11-19 The Regents Of The University Of California Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
US10312361B2 (en) * 2011-06-20 2019-06-04 The Regents Of The University Of California Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
US8653559B2 (en) * 2011-06-29 2014-02-18 Hrl Laboratories, Llc AlGaN/GaN hybrid MOS-HFET
CN102856361B (zh) * 2011-06-29 2015-07-01 财团法人工业技术研究院 具有双面场板的晶体管元件及其制造方法
WO2015047421A1 (en) * 2013-09-30 2015-04-02 Hrl Laboratories, Llc Normally-off iii-nitride transistors with high threshold-voltage and low on-resistance
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
JP5765147B2 (ja) 2011-09-01 2015-08-19 富士通株式会社 半導体装置
JP6017125B2 (ja) * 2011-09-16 2016-10-26 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2013074069A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US20130095581A1 (en) * 2011-10-18 2013-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thick window layer led manufacture
JP5864214B2 (ja) * 2011-10-31 2016-02-17 株式会社日立製作所 半導体装置
JP5953706B2 (ja) * 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
US9024356B2 (en) * 2011-12-20 2015-05-05 Infineon Technologies Austria Ag Compound semiconductor device with buried field plate
US20130161765A1 (en) * 2011-12-26 2013-06-27 Toyoda Gosei Co., Ltd. Mis type semiconductor device and production method therefor
US8669591B2 (en) * 2011-12-27 2014-03-11 Eta Semiconductor Inc. E-mode HFET device
JP5662367B2 (ja) * 2012-03-26 2015-01-28 株式会社東芝 窒化物半導体装置およびその製造方法
WO2013147710A1 (en) * 2012-03-29 2013-10-03 Agency For Science, Technology And Research Iii-nitride high electron mobility transistor structures and methods for fabrication of same
US9111905B2 (en) * 2012-03-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9337332B2 (en) * 2012-04-25 2016-05-10 Hrl Laboratories, Llc III-Nitride insulating-gate transistors with passivation
US9184275B2 (en) * 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8803246B2 (en) * 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
KR20140013247A (ko) * 2012-07-23 2014-02-05 삼성전자주식회사 질화물계 반도체 소자 및 그의 제조 방법
US9076850B2 (en) * 2012-07-30 2015-07-07 Samsung Electronics Co., Ltd. High electron mobility transistor
US8912570B2 (en) * 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9166048B2 (en) * 2012-09-16 2015-10-20 Sensor Electronic Technology, Inc. Lateral/vertical semiconductor device
JP6085442B2 (ja) * 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014072397A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6190582B2 (ja) * 2012-10-26 2017-08-30 古河電気工業株式会社 窒化物半導体装置の製造方法
KR102024290B1 (ko) * 2012-11-08 2019-11-04 엘지이노텍 주식회사 전력 반도체 소자
KR20140066015A (ko) * 2012-11-22 2014-05-30 삼성전자주식회사 이종 접합 전계 효과 트랜지스터 및 제조 방법
JP6007771B2 (ja) * 2012-12-14 2016-10-12 豊田合成株式会社 半導体装置
JP6253886B2 (ja) * 2013-01-09 2017-12-27 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
KR20140110616A (ko) * 2013-03-08 2014-09-17 삼성전자주식회사 고 전자이동도 트랜지스터 소자
KR102036349B1 (ko) * 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
US9842923B2 (en) * 2013-03-15 2017-12-12 Semiconductor Components Industries, Llc Ohmic contact structure for semiconductor device and method
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US8987780B2 (en) * 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Graphene capped HEMT device
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP3022771A4 (en) * 2013-07-15 2017-03-15 HRL Laboratories, LLC Hemt device and method
JP6143598B2 (ja) * 2013-08-01 2017-06-07 株式会社東芝 半導体装置
US20150041820A1 (en) * 2013-08-12 2015-02-12 Philippe Renaud Complementary gallium nitride integrated circuits and methods of their fabrication
EP2843708A1 (en) * 2013-08-28 2015-03-04 Seoul Semiconductor Co., Ltd. Nitride-based transistors and methods of fabricating the same
JP6214978B2 (ja) 2013-09-17 2017-10-18 株式会社東芝 半導体装置
JP2015065241A (ja) * 2013-09-24 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
FR3011981B1 (fr) * 2013-10-11 2018-03-02 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt a base d'heterojonction
JP6301640B2 (ja) * 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR102021887B1 (ko) * 2013-12-09 2019-09-17 삼성전자주식회사 반도체 소자
JP6534791B2 (ja) * 2013-12-16 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6229501B2 (ja) 2014-01-08 2017-11-15 富士通株式会社 半導体装置
US9123791B2 (en) * 2014-01-09 2015-09-01 Infineon Technologies Austria Ag Semiconductor device and method
JP6341679B2 (ja) * 2014-02-06 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
JP6268007B2 (ja) * 2014-03-14 2018-01-24 株式会社東芝 半導体装置
JP6270572B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法
US11095096B2 (en) * 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
KR102135163B1 (ko) * 2014-06-26 2020-07-20 한국전자통신연구원 반도체 소자 및 그 제작 방법
FR3023065B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
US9601608B2 (en) * 2014-11-13 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for a gallium nitride (GaN) high electron mobility transistor
JP6332021B2 (ja) * 2014-12-26 2018-05-30 株式会社デンソー 半導体装置
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
US10177061B2 (en) * 2015-02-12 2019-01-08 Infineon Technologies Austria Ag Semiconductor device
CN105140270B (zh) * 2015-07-29 2018-01-09 电子科技大学 一种增强型hemt器件
US9812532B1 (en) * 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
US9941384B2 (en) * 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione

Also Published As

Publication number Publication date
US20170148906A1 (en) 2017-05-25
CN205900551U (zh) 2017-01-18
US20220130990A1 (en) 2022-04-28
US20200203522A1 (en) 2020-06-25
CN106783995A (zh) 2017-05-31
US11222969B2 (en) 2022-01-11
CN106783995B (zh) 2021-11-05
DE102016109338A1 (de) 2017-05-24
CN114005879A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
ITUB20155862A1 (it) Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US11489068B2 (en) Double-channel HEMT device and manufacturing method thereof
TWI767726B (zh) 改良之氮化鎵結構
CN109037323B (zh) 具有选择性生成的2deg沟道的常关型hemt晶体管及其制造方法
JP7198305B2 (ja) シリコンカーバイド基板に深く注入されたｐ－型層を有する窒化ガリウム高電子移動度トランジスタ
CN208861994U (zh) 高电子迁移率晶体管
ITUB20155503A1 (it) Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita&#39; elettronica
KR101955337B1 (ko) 문턱전압 변동을 줄인 고 전자 이동도 트랜지스터 및 그 제조방법
TW200950081A (en) Semiconductor device and method for manufacturing semiconductor device
TW202025493A (zh) 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
US9570583B2 (en) Recessing RMG metal gate stack for forming self-aligned contact
IT201800001693A1 (it) Metodo di fabbricazione di un transistore hemt di tipo normalmente spento con ridotta resistenza in stato acceso e transistore hemt
JP2007317794A (ja) 半導体装置およびその製造方法
TWI661555B (zh) 增強型高電子遷移率電晶體元件
JP2011146613A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP7031238B2 (ja) 窒化物半導体装置とその製造方法
JP2009246205A (ja) 半導体装置および半導体装置の製造方法
IT201800007920A1 (it) Metodo di fabbricazione di un dispositivo hemt con ridotta corrente di perdita di gate, e dispositivo hemt
CN215680609U (zh) 高电子迁移率晶体管器件和半导体器件
CN104051513A (zh) 半导体装置和制造半导体装置的方法
US20170278719A1 (en) Method of manufacturing semiconductor device
KR101680767B1 (ko) 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
JP5183857B2 (ja) 電界効果トランジスタおよび製造方法
JP2016538729A (ja) 基板を製造する方法、並びに基板、並びに基板を備えた金属酸化物半導体電界効果トランジスタ、並びに基板を備えた微小電気機械システム、並びに自動車
US12148823B2 (en) Double-channel HEMT device and manufacturing method thereof