JP5792568B2 - 電圧制御発振回路 - Google Patents

Description

本発明は、電気機械振動子を利用した電圧制御発振回路に関する。

電気機械振動子として水晶振動子を用いた電圧制御発振回路の代表的なものとしては、例えば図７のような回路がある。この電圧制御発振回路は、コレクタ・ベース間の帰還抵抗Ｒ１により自己バイアスされたエミッタ接地のｎｐｎトランジスタＱ１のコレクタ・ベース間に、水晶振動子Ｘを接続し、そのトランジスタＱ１のコレクタとＶｃｃの電源端子間に電流源Ｉ１を接続し、ベースと接地間に固定容量素子Ｃ３と可変容量素子Ｃ１の直列回路を接続し、コレクタと接地間に固定容量素子Ｃ４と可変容量素子Ｃ２の直列回路を接続し、可変容量素子Ｃ１，Ｃ２に抵抗Ｒ２，Ｒ３を介して制御電圧Ｖｓを印加するように構成したものである。この電圧制御発振回路を機能ブロックで表すと、図８に示すようになる（特許文献１）。ＩＮＶはインバータである。

特開２００６−１３５７３９号公報

増幅器となるトランジスタＱ１は、発振させるために直流バイアス電圧が設定されるが、可変容量素子Ｃ１，Ｃ２は、その直流バイアス電圧とは独立した制御電圧Ｖｓによって容量値を制御する必要があるため、直流カットのために固定容量素子Ｃ３，Ｃ４が接続されている。

ここで、水晶振動子Ｘからみた負荷容量は、固定容量素子Ｃ３の側では、その容量Ｃ３と可変容量素子Ｃ１を直列接続したものであり、可変容量素子Ｃ１の値をＣ１、固定容量素子Ｃ３の値をＣ３とすると、合成容量値Ｃ０は、

となる。Ｃ０＜Ｃ１である。

この合成容量値Ｃ０を、可変容量素子Ｃ１の値とほぼ同じにするためには、固定容量素子Ｃ３の値を非常に大きく（おおむね１０倍程度以上）すれば良いが、半導体集積回路においては面積が非常に大きくなるため、現実的でない。

本発明の目的は、従来回路で必要とされてきた直流カット用の固定容量素子を削除し、また、可変容量素子も小さくできるようにして、半導体集積回路の面積を削減できるようにした電圧制御発振回路を提供することである。

上記目的を達成するために、請求項１にかかる発明は、第１のトランジスタのコレクタ・ベース間に帰還抵抗および電気機械振動子を並列接続し、該第１のトランジスタのコレクタと第１の電源端子間に第１の電流源を接続し、前記第１のトランジスタのベースと所定の固定電位端子間に第１の可変容量素子を接続し、前記第１のトランジスタのコレクタと前記所定の固定電位端子間に第２の可変容量素子を接続し、前記第１のトランジスタのエミッタに前記第１のトランジスタと同一導電型の第２のトランジスタのエミッタを接続し、前記第１および第２のトランジスタの共通エミッタと第２の電源端子間に第２の電流源を接続し、前記第２のトランジスタのベースに制御電圧を印加するようにしたことを特徴とする。
請求項２にかかる発明は、請求項１に記載の電圧制御発振回路において、前記所定の固定電位端子は、前記第１の電源端子、前記第２の電源端子、又は前記第２の電源端子から任意電圧だけシフトした電位端子であることを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の電圧制御発振回路において、前記第２のトランジスタのコレクタと前記第１の電源端子との間に負荷抵抗を接続して、前記第２のトランジスタのコレクタから発振出力を取り出すようにしたことを特徴とする。
請求項４にかかる発明は、請求項１、２又は３に記載の電圧制御発振回路において、前記第１のトランジスタのエミッタ面積を前記第２のトランジスタのエミッタ面積に対してｎ倍（ｎは正の数）に設定し、前記第２の電流源の電流値Ｉ２を、前記第１の電流源の電流値Ｉ１に対して、

に設定したことを特徴とする。
請求項５にかかる発明は、請求項１、２、３又は４に記載の電圧制御発振回路において、前記第１の可変容量素子と前記第２の可変容量素子の一方を固定容量素子に置き換えたことを特徴とする。
請求項６にかかる発明は、請求項１、２、３、４又は５に記載の電圧制御発振回路において、前記第１および第２のトランジスタを同一導電型のＭＯＳトランジスタに置き換え、前記ベースをゲートに、前記コレクタをドレインに、前記エミッタをソースに置き換えたことを特徴とする。

本発明によれば、電気機械振動素子に直接に可変容量素子を接続するので、従来必要とされた固定容量素子を削除でき、また可変容量素子の容量値を大きくする必要がなく、小さくできるため、半導体集積回路の面積削減が可能となる利点がある。

本発明の第１の実施例の電圧制御発振回路の回路図である。 本発明の第２の実施例の電圧制御発振回路の回路図である。 本発明の第３の実施例の電圧制御発振回路の回路図である。 本発明の第４の実施例の電圧制御発振回路の回路図である。 本発明の第５の実施例の電圧制御発振回路の回路図である。 本発明の第６の実施例の電圧制御発振回路の回路図である。 従来の電圧制御発振回路の回路図である。 図５の電圧制御発振回路の機能ブロック図である。

＜第１の実施例＞
図１に本発明の第１の実施例の電圧制御発振回路を示す。この電圧制御発振回路は、コレクタ・ベース間の帰還抵抗Ｒ１により自己バイアスされたエミッタ接地のｎｐｎトランジスタＱ１のコレクタ・ベース間に、電気機械振動子としての水晶振動子Ｘを接続し、そのトランジスタＱ１のコレクタとＶｃｃの電源端子間に電流源Ｉ１を接続し、そのトランジスタＱ１のベースと接地間に可変容量素子Ｃ１を接続し、トランジスタＱ１のコレクタと接地間に可変容量素子Ｃ２を接続し、トランジスタＱ１とエミッタ共通接続のｎｐｎトランジスタＱ２を接続して、その共通エミッタと接地間に電流源Ｉ２を接続し、そのトランジスタＱ２のベースに制御電圧Ｖｓを印加するように構成したものである。

このように構成することで、トランジスタＱ１の直流バイアスは、トランジスタＱ１のコレクタに接続された電流源Ｉ１で定まり、一方、差動回路としての動作電流は共通エミッタに接続された電流源Ｉ２で定まる。このため、トランジスタＱ１とトランジスタＱ２で構成される差動トランジスタ回路は、それぞれの電流源Ｉ１，Ｉ２の値が成り立つように、外部から定められている制御電圧Ｖｓを基準として、各電圧が決まる。

これにより、制御電圧Ｖｓの電圧変化をトランジスタＱ１のベース、コレクタに伝えることができるため、トランジスタＱ１のベース、コレクタにそれぞれ直接接続した可変容量素子Ｃ１，Ｃ２の印加電圧を変えることができる。よって、制御電圧Ｖｓによって発振周波数を変化させることができる。これにより、従来必要であった直流カット用の２個の固定容量素子を省くことができる。なお、帰還抵抗Ｒ１としては、純抵抗に限らず、発振周波数で十分なインピーダンスになるインダクタ、あるいはＭＯＳトランジスタ等で構成した等価的な帰還抵抗であってもよい。

＜第２の実施例＞
図２に第２の実施例の電圧制御発振回路を示す。この電圧制御発振回路は、図１の電圧制御発振回路において、トランジスタＱ２のコレクタとＶｃｃの電源端子間に負荷抵抗ＲＬを挿入し、トランジスタＱ２のコレクタから発振出力信号を取り出すようにしたものである。これにより、発振出力信号の直流電位は、制御電圧Ｖｓを変化させても常時一定となるため、後段の信号処理回路との接続が容易となる。なお、負荷抵抗ＲＬとしては、純抵抗に限らず、発振周波数である程度のインピーダンスとなるインダクタ、あるいはＬＣ共振回路等で構成した等価的な負荷抵抗であってもよい。

＜第３の実施例＞
図３に第３の実施例の電圧制御発振回路を示す。この電圧制御発振回路は、図１の電圧制御発振回路において、トランジスタＱ２の面積を１としたとき、トランジスタＱ２のエミッタ面積をｎ倍（ｎは正の数）としたものである。このときは、電流源Ｉ１，Ｉ２の電流関係を、

に設定する。

このように電流源Ｉ１，Ｉ２の電流を設定することで、差動回路がバランスし、可変容量素子Ｃ１，Ｃ２に印加する電圧が制御電圧Ｖｓと等しくなるので、回路設計が容易となる。

＜第４の実施例＞
図４に第４の実施例の電圧制御発振回路を示す。この電圧制御発振回路は、図１の電圧制御発振回路において、一方の可変容量素子Ｃ２を固定容量素子Ｃ２’に置き換えたものである。このようにしても、制御電圧Ｖｓによって発振周波数を制御することができる。他方の可変容量素子Ｃ１を固定容量素子に置き換えても同様である。

＜第５の実施例＞
図５に第５の実施例の電圧制御発振回路を示す。この電圧制御発振回路は、図１の電圧制御発振回路において、制御電圧Ｖｓの負極と接地ＧＮＤとの間に電圧Ｖａの電源を接続し、その電圧Ｖａの電源の正極に可変量量素子Ｃ１，Ｃ２のアノード側を接続したものである。このように、可変容量素子Ｃ１，Ｃ２のアノードを接地ＧＮＤに直接接続せず、電圧Ｖａだけシフトしてもよい。

＜第６の実施例＞
図６に第６の実施例の電圧制御発振回路を示す。この電圧制御発振回路は、図１の電圧制御発振回路において、可変容量素子Ｃ１をトランジスタＱ１のベースと電圧Ｖｃｃの電源端子との間に接続し、可変容量素子Ｃ２をトランジスタＱ１のコレクタと電圧Ｖｃｃの電源端子との間に接続し、さらに、制御電圧ＶｓをトランジスタＱ２のベースと電圧Ｖｃｃの電源端子との間に印加したものである。可変量量素子Ｃ１，Ｃ２の接地点の要件は、交流的（発振周波数において）な接地点であること、および制御電圧Ｖｓによって印加電圧が変化する接地点であることが満足できればよいので、図６の構成であっても、発振回路として機能する。

＜その他の実施例＞
なお、電源電圧Ｖｃｃと接地ＧＮＤを反転させたときは、ｎｐｎトランジスタＱ１，Ｑ２はｐｎｐトランジスタに置き換えればよい。また、ｎｐｎトランジスタはＮＭＯＳトランジスタに、ｐｎｐトランジスタはＰＭＯＳトランジスタに、それぞれ置き換えることができる。

Ｑ１，Ｑ２：ｎｐｎトランジスタ、Ｘ：水晶振動子、Ｒ１：帰還抵抗、ＲＬ：負荷抵抗、Ｒ２，Ｒ３：抵抗、Ｃ１，Ｃ２：可変容量素子、Ｃ２’，Ｃ３，Ｃ４：固定容量素子、ＩＮＶ：インバータ。

Claims (6)

1. 第１のトランジスタのコレクタ・ベース間に帰還抵抗および電気機械振動子を並列接続し、該第１のトランジスタのコレクタと第１の電源端子間に第１の電流源を接続し、前記第１のトランジスタのベースと所定の固定電位端子間に第１の可変容量素子を接続し、前記第１のトランジスタのコレクタと前記所定の固定電位端子間に第２の可変容量素子を接続し、前記第１のトランジスタのエミッタに前記第１のトランジスタと同一導電型の第２のトランジスタのエミッタを接続し、前記第１および第２のトランジスタの共通エミッタと第２の電源端子間に第２の電流源を接続し、前記第２のトランジスタのベースに制御電圧を印加するようにしたことを特徴とする電圧制御発振回路。
2. 請求項１に記載の電圧制御発振回路において、
   前記所定の固定電位端子は、前記第１の電源端子、前記第２の電源端子、又は前記第２の電源端子から任意電圧だけシフトした電位端子であることを特徴とする電圧制御発振回路。
3. 請求項１又は２に記載の電圧制御発振回路において、
   前記第２のトランジスタのコレクタと前記第１の電源端子との間に負荷抵抗を接続して、前記第２のトランジスタのコレクタから発振出力を取り出すようにしたことを特徴とする電圧制御発振回路。
4. 請求項１、２又は３に記載の電圧制御発振回路において、
   前記第１のトランジスタのエミッタ面積を前記第２のトランジスタのエミッタ面積に対してｎ倍（ｎは正の数）に設定し、前記第２の電流源の電流値Ｉ２を、前記第１の電流源の電流値Ｉ１に対して、
   

   

   に設定したことを特徴とする電圧制御発振回路。
5. 請求項１、２、３又は４に記載の電圧制御発振回路において、
   前記第１の可変容量素子と前記第２の可変容量素子の一方を固定容量素子に置き換えたことを特徴とする電圧制御発振回路。
6. 請求項１、２、３、４又は５に記載の電圧制御発振回路において、
   前記第１および第２のトランジスタを同一導電型のＭＯＳトランジスタに置き換え、前記ベースをゲートに、前記コレクタをドレインに、前記エミッタをソースに置き換えたことを特徴とする電圧制御発振回路。

Images