JP5782823B2 - 窒化物半導体発光素子およびその製造方法 - Google Patents
窒化物半導体発光素子およびその製造方法 Download PDFInfo
- Publication number
- JP5782823B2 JP5782823B2 JP2011110838A JP2011110838A JP5782823B2 JP 5782823 B2 JP5782823 B2 JP 5782823B2 JP 2011110838 A JP2011110838 A JP 2011110838A JP 2011110838 A JP2011110838 A JP 2011110838A JP 5782823 B2 JP5782823 B2 JP 5782823B2
- Authority
- JP
- Japan
- Prior art keywords
- side electrode
- nitride semiconductor
- metal
- layer
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 522
- 150000004767 nitrides Chemical class 0.000 title claims description 515
- 238000004519 manufacturing process Methods 0.000 title claims description 126
- 229910052751 metal Inorganic materials 0.000 claims description 927
- 239000002184 metal Substances 0.000 claims description 927
- 239000010410 layer Substances 0.000 claims description 710
- 239000000758 substrate Substances 0.000 claims description 185
- 239000011241 protective layer Substances 0.000 claims description 123
- 238000000034 method Methods 0.000 claims description 70
- 238000009713 electroplating Methods 0.000 claims description 59
- 238000005530 etching Methods 0.000 claims description 30
- 239000010408 film Substances 0.000 description 66
- 238000003825 pressing Methods 0.000 description 29
- 239000000463 material Substances 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 19
- 229910052737 gold Inorganic materials 0.000 description 19
- 238000005498 polishing Methods 0.000 description 19
- 239000002356 single layer Substances 0.000 description 17
- 238000000605 extraction Methods 0.000 description 16
- 229910045601 alloy Inorganic materials 0.000 description 15
- 239000000956 alloy Substances 0.000 description 15
- 239000011159 matrix material Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 238000005520 cutting process Methods 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 229910002601 GaN Inorganic materials 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 238000010030 laminating Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- -1 gallium nitride compound Chemical class 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- LNTHITQWFMADLM-UHFFFAOYSA-N gallic acid Chemical compound OC(=O)C1=CC(O)=C(O)C(O)=C1 LNTHITQWFMADLM-UHFFFAOYSA-N 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/0347—Manufacturing methods using a lift-off mask
- H01L2224/03472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05563—Only on parts of the surface of the internal layer
- H01L2224/05564—Only on the bonding interface of the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05669—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Description
また、窒化物半導体発光素子のn側電極上の金属バンプの上面の外縁部が丸みを帯びているため、上面の面積が小さくなっている。このため、フリップチップ実装の際に、n側電極上の金属バンプは、この面積の小さい上面で実装基板の配線用電極と接触して、基板側から押圧力を受けることになる。
また、本発明の第2の製造方法によれば、製造の工程数を少なくでき、パッド電極であるn側電極およびp側電極となる第1金属層を保護層上に直接形成せず、この第1金属層を電解メッキの電極とした電解メッキにより金属バンプを形成するため、膜厚の厚い金属バンプを有し、リークの恐れが低く信頼性の高い窒化物半導体発光素子の生産性を向上することができる。さらに、金属バンプの側面の一部または全部を第1金属層で被覆するため、第1金属層として高反射率の金属を用いた場合は、光取り出し効率の高い窒化物半導体発光素子の製造をすることができる。
また、本発明の第3の製造方法によれば、製造の工程数を少なくでき、また、保護層の一部を除去した後、第1金属層を形成するため、第1金属層と保護層との剥離を低減することができる。また、本発明の第4の窒化物半導体発光素子によれば、金属バンプを介して実装基板に実装する際に、押しつぶされて横に広がった金属バンプがパッド電極であるn側電極およびp側電極の露出した上面と接触するため、剥れの恐れ低く、接触抵抗の低い信頼性の高い実装を行うことができる。また、n側電極上の金属バンプは押しつぶされて横に広がる量が少ないため、n側電極の平面視での面積を小さくできる。このため、p型半導体層を広くして窒化物半導体発光素子の発光量を増加することができる。
また、本発明の第5の窒化物半導体発光素子によれば、第1金属層の選択によって、光取り出し効率の高い窒化物半導体発光素子とすることができる。
また、本発明の第6の窒化物半導体発光素子によれば、光取り出し効率の高い窒化物半導体発光素子とすることができる。
また、本発明の第8の製造方法によれば、n側電極上の金属バンプの上面およびp側電極上の金属バンプの上面の基板の上面からの高さを揃えるようにしたため、フリップチップ実装する際に、基板側から押圧力を受けたときに、両方の金属バンプに均等な押圧力がかかり、必要以上に押圧力を加えることなく良好に接続をすることができる窒化物半導体発光素子を製造することができる。また、n側電極上の金属バンプとなる第2金属層は上部を除去しないため、不要となる材料を少なくすることができる。
また、本発明の第9または第10の窒化物半導体発光素子は、n側電極上の金属バンプの上面およびp側電極上の金属バンプの上面の基板の上面からの高さを揃えるようにしたため、フリップチップ実装する際に、基板側から押圧力を受けたときに、両方の金属バンプには均等に押圧力がかかり、窒化物半導体発光素子へ必要以上に押圧力を加えることなく良好に接続をすることができる。
また、本発明の第9または第11の窒化物半導体発光素子は、n側電極上の金属バンプの上面の外縁部が丸みを帯びて上面の面積が小さいため、フリップチップ実装をする際に、押圧力を受けてこの金属バンプが押しつぶされる際に、この金属バンプの上端部が必要以上に横方向に広がるのを抑制することができる。
〔窒化物半導体発光素子〕
本発明の第1実施形態における窒化物半導体発光素子の構造を、図1を参照して説明する。本発明の実施形態における窒化物半導体発光素子1はフリップチップ型の実装をするLEDである。図1(a)および(b)に示すように、第1実施形態における窒化物半導体発光素子1は、基板2と、基板2上に積層された窒化物半導体発光素子構造10と、保護層20と、n側電極21と、p側電極22と、金属バンプ23と、金属バンプ24と、を備えている。
基板2は、窒化物半導体をエピタキシャル成長させることができる基板材料であればよく、大きさや厚さ等は特に限定されない。このような基板材料としては、C面、R面、A面のいずれかを主面とするサファイアやスピネル(MgA12O4)のような絶縁性基板、また炭化ケイ素(SiC)、シリコン、ZnS、ZnO、Si、GaAs、ダイヤモンド、および窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。また、本実施形態における窒化物半導体発光素子1は、フリップチップ型実装をするため、基板2の裏面が光取り出し面となる。したがって、窒化物半導体発光素子1で発光した光は、基板2を透過して光取り出し面から出射するため、基板2は、少なくとも、この光の波長に対して透明であることが好ましい。
窒化物半導体発光素子構造10は、前記したように、活性層12を含むn型窒化物半導体層11とp型窒化物半導体層13とが積層された積層構造のことである。本実施形態においては、窒化物半導体発光素子構造10は、p型窒化物半導体層13上に全面電極14と、カバー電極15とが積層され、基板2の同じ平面側にn側電極21をn型窒化物半導体層11と電気的に接続するためのn型窒化物半導体層11の上面であるn側電極接続面10aと、p側電極22をp型窒化物半導体層13と電気的に接続するためのカバー電極15の上面であるp側電極接続面10bとを有している。
n型窒化物半導体層11、活性層12およびp型窒化物半導体層13としては、特に限定されるものではないが、例えばInXAlYGa1-X-YN(0≦X、0≦Y、X+Y<1)などの窒化ガリウム系化合物半導体が好適に用いられる。n型窒化物半導体層11、活性層12およびp型窒化物半導体層13(適宜まとめて窒化物半導体層11,12,13という)は、それぞれ単層構造でもよいが、組成および膜厚の異なる層の積層構造、超格子構造などであってもよい。特に発光層である活性層12は、量子効果が生ずる薄膜を積層した単一量子井戸または多重量子井戸構造であることが好ましく、さらに井戸層がInを含む窒化物半導体であることが好ましい。なお、基板2上に、任意に基板2との格子定数の不整合を緩和させるためのバッファ層等の下地層(図示せず)を介してn型窒化物半導体層11を形成してもよい。
全面電極14は、p型窒化物半導体層13上に、p型窒化物半導体層13の略全面を覆うように設けられ、p側電極22およびカバー電極15を介して供給される電流を、p型窒化物半導体層13の全面に均一に拡散するための電極である。また、フリップチップ型実装をする本実施形態における窒化物半導体発光素子1においては、活性層12で発光した光を光取り出し面である基板2の裏面側に反射するための反射層としての機能も有する。
n側電極21はn型窒化物半導体層11に、p側電極22はカバー電極15および全面電極14を介してp型窒化物半導体層13に、それぞれ電気的に接続して、窒化物半導体発光素子1に外部から電流を供給するためのパッド電極である。n側電極21は、窒化物半導体発光素子構造10のn型窒化物半導体層11の上面であるn側電極接続面10a内に設けられる。また、p側電極22は、窒化物半導体発光素子構造10のカバー電極15の上面であるp側電極接続面10b内に設けられる。
金属バンプ23および金属バンプ24は、それぞれn側電極21およびp側電極22上面であって、n側電極21およびp側電極22の周縁部21aおよび周縁部22aを除くに部分にそれぞれの電極に接して設けられている。すなわち、図1(a)に示したように、平面視(上面視)において、n側電極21およびp側電極22が、それぞれの電極上に設けられた金属バンプ23および金属バンプ24よりも広くなっている。金属バンプ23および金属バンプ24は、窒化物半導体発光素子1のn側電極21およびp側電極22と実装基板の配線用電極(不図示)とを電気的に接続するための電極接続層である。すなわち、窒化物半導体発光素子1を実装基板(不図示)にフリップチップ実装する際に、n側電極21およびp側電極22を実装基板上の配線用電極(不図示)に対向させ、金属バンプ23および金属バンプ24を配線用電極に押圧接触させて、n側電極21およびp側電極22と実装基板の配線用電極(不図示)とを電気的に接続するためのものである。
保護層20は、窒化物半導体発光素子構造10の露出した表面(上面および側面)を被覆する絶縁性の被膜であり、窒化物半導体発光素子1の保護膜および帯電防止膜として機能する。保護層20は絶縁性のSi,Ti,Taなどの酸化物を用いることができ、蒸着、スパッタリングなどの公知の方法によって形成することができる。保護層20の膜厚は100nm以上とすることが好ましく、例えば、膜厚が350nm程度のSiO2とすることができる。なお、保護層20は、n側電極21およびp側電極22の露出した上面である周縁部21aおよび周縁部22a、金属バンプ23および金属バンプ24の上面および側面は被覆していない。
図1に示した本発明の第1実施形態における窒化物半導体発光素子1は、n側電極21およびp側電極22に、それぞれ金属バンプ23および金属バンプ24を介して接続された実装基板の配線電極(不図示)を通して電流が供給されると、窒化物半導体発光素子構造10の活性層12が発光する。活性層12が発光した光は、基板2の裏面側から取り出される。活性層12が発光した光のうち、基板2の表面側に進行する光は、反射層として機能する全面電極14によって反射され、光取り出し面である基板2の裏面側から取り出される。
本発明の第1実施形態における窒化物半導体発光素子の製造方法について、図面を参照して説明する。
まず、サファイアなどの透光性の基板2上に、公知の製造方法により、図3(a)に示した窒化物半導体発光素子構造10を形成する。なお、図3ないし図5において、基板2の記載は省略している。
以上により、窒化物半導体発光素子構造10が形成される。
次に、図3(b)に示すように、窒化物半導体発光素子構造10の表面全体に、例えば、スパッタリングにより、絶縁性のSiO2などを積層して保護層20を形成する。
次に、図3(c)に示すように、フォトリソグラフィ法により、n側電極21を形成する領域に開口部30aを、p側電極22を形成する領域に開口部30bを、それぞれ有する第1レジストパターン30を形成する。
そして、図4(a)に示すように、第1レジストパターン30をマスクとして、開口部30aおよび開口部30bの保護層20をエッチングにより除去し、それぞれn型窒化物半導体層11およびカバー電極15を露出させる。
次に、図4(b)に示すように、スパッタリングなどにより、Au、Cuなどの単層膜またはAlCuSi/Ti/Pt/Auなどの多層膜を、パッド電極であるn側電極21およびp側電極22となる第1金属層(パッド電極層)25として形成する。この第1金属層25は、n側電極21およびp側電極22の形成領域だけでなく、第1レジストパターン30上にも形成され、第1金属層25の全面は電気的に導通している。なお、本実施形態では、保護層20を形成後にパッド電極であるn側電極21およびp側電極22となる第1金属層25を形成するため、n側電極21およびp側電極22の上面は保護層20で被覆されない。また、n側電極21およびp側電極22を形成する部分以外は、第1レジストパターン30を介して第1金属層25が形成され、保護層20上には、直接第1金属層25は形成されない。このため、後工程において第1レジストパターン30を除去した後は、保護層20上に金属膜が残留してリークの原因となることがない。
次に、第1レジストパターン30を除去することなく、図4(c)に示すように、フォトリソグラフィ法により、n側電極21の形成領域である開口部30aの内側領域に開口部31aを、p側電極22の形成領域である開口部30bの内側に開口部31bを、それぞれ有する第2レジストパターン31を形成する。なお、第2レジストパターン31は、金属バンプ23、24を電解メッキによって形成するために用いられるものであるから、第2レジストパターン31の膜厚は、金属バンプ23、24の膜厚よりも厚く形成する。
次に、図5(a)に示すように、第1金属層25をシード電極として電解メッキを行い、Cu/Ni/Auからなる多層膜などを積層することにより、第2レジストパターン31の開口部31aおよび開口部31bの第1金属層25上に金属バンプ23となる第2金属層(金属バンプ層)26aおよび金属バンプ24となる第2金属層(金属バンプ層)26bが形成される。なお、電解メッキは、図4(c)に示した第2レジストパターン形成工程(S15)の工程まで終了したウェハをメッキ液に浸漬し、第1金属層25を負電極とし、この負電極とメッキ液に浸漬した正電極(不図示)との間に電流を流すことにより行うことができる。
次に、図5(b)に示すように、第2レジストパターン31を除去すると、第2金属層26aおよび第2金属層26bが、それぞれ金属バンプ23および金属バンプ24として現れる。
続いて、図5(c)に示すように、第1レジストパターン30を除去すると、第1レジストパターン30とともに、第1レジストパターン30上に形成された第1金属層25が除去(リフトオフ)される。これによって、基板2上に、マトリクス状に配列した複数の窒化物半導体発光素子1が形成される。
さらに、基板2上にマトリクス状に配列して形成された複数の窒化物半導体発光素子1をスクライブやダイシングなどによりチップに分割することにより、チップ単位の窒化物半導体発光素子1が完成する。また、チップに分割する前に、基板2の裏面から基板2を研削(バックグラインド)して所望の厚さとなるまで薄く加工してもよい。
〔窒化物半導体発光素子〕
本発明の第2実施形態における窒化物半導体発光素子の構造を、図6を参照して説明する。本発明の実施形態における窒化物半導体発光素子1Aはフリップチップ型の実装をするLEDである。図6に示すように、第2実施形態における窒化物半導体発光素子1Aは、基板2と、基板2上に積層された窒化物半導体発光素子構造10と、保護層20と、n側電極21Aと、p側電極22Aと、金属バンプ23Aと、金属バンプ24Aと、を備えている。第2実施形態における窒化物半導体発光素子1Aは、図1に示した第1実施形態における窒化物半導体発光素子1に対して、n側電極21、p側電極22、金属バンプ23、金属バンプ24に代えて、それぞれn側電極21A、p側電極22A、金属バンプ23A、金属バンプ24Aを有するものである。第1実施形態における窒化物半導体発光素子1と同じ構成については、同じ符号付して説明は適宜省略する。
図6に示すように、第2実施形態における窒化物半導体発光素子1Aのn側電極21Aはn型窒化物半導体層11に、p側電極22Aはカバー電極15および全面電極14を介してp型窒化物半導体層13に、それぞれ電気的に接続して、窒化物半導体発光素子1に外部から電流を供給するためのパッド電極である。n側電極21Aは、窒化物半導体発光素子構造10のn型窒化物半導体層11の上面であるn側電極接続面10a内に設けられる。また、p側電極22Aは、窒化物半導体発光素子構造10のカバー電極15の上面であるp側電極接続面10b内に設けられる。
また、n側電極21Aおよびp側電極22Aの上面には、それぞれ金属バンプ23Aおよび金属バンプ24Aが設けられている。さらに、n側電極21Aおよびp側電極22Aは、それぞれそ金属バンプ23Aおよび金属バンプ24Aの側面を被覆している。
金属バンプ23Aおよび金属バンプ24Aは、それぞれn側電極21Aおよびp側電極22A上面に設けられ、それぞれの電極に接して設けられている。さらに、金属バンプ23Aおよび金属バンプ24Aは、側面が、それぞれn側電極21Aおよびp側電極22Aに被覆されている。
図6に示した本発明の第2実施形態における窒化物半導体発光素子1Aは、n側電極21Aおよびp側電極22Aに、それぞれ金属バンプ23Aおよび金属バンプ24Aを介して接続された実装基板の配線電極(不図示)を通して電流が供給されると、窒化物半導体発光素子構造10の活性層12が発光する。活性層12が発光した光は、基板2の裏面側から取り出される。活性層12が発光した光のうち、基板2の表面側に進行する光は、反射層として機能する全面電極14によって反射され、光取り出し面である基板2の裏面側から取り出される。また、活性層12が発光した光のうち、窒化物半導体発光素子構造10の上面や側面から漏れ出だした光の一部は、金属バンプ23Aおよび金属バンプ24Aの側面を被覆するn側電極21Aおよびp側電極22Aによって反射され、少なくともこの反射光の一部は、窒化物半導体発光素子構造10内に戻されて光取り出し面から取り出される。
本発明の第2実施形態における窒化物半導体発光素子の製造方法について、図面を参照して説明する。
図8(a)に示す第2実施形態における窒化物半導体発光素子構造形成工程(S20)は、図3(a)に示した第1実施形態における窒化物半導体発光素子構造形成工程(S10:図2および図3(a)参照)と同様であるから、説明は省略する。
次に、図8(b)に示すように、窒化物半導体発光素子構造10の表面全体に、例えば、スパッタリングにより、絶縁性のSiO2などを積層して保護層20を形成する。この工程は、第1実施形態における保護層形成工程(S11、図2および図3(b)参照)と同様である。
次に、図8(c)に示すように、フォトリソグラフィ法により、n側電極21Aを形成する領域に開口部32aを、p側電極22Aを形成する領域に開口部32bを有するレジストパターン32を形成する。なお、レジストパターン32は、n側電極21Aおよびp側電極22Aを形成するために用いるとともに、金属バンプ23A、24Aを電解メッキによって形成するためにも用いられるものであるから、レジストパターン32の膜厚は、金属バンプ23A、24Aの膜厚よりも厚く形成する。
次に、図8(d)に示すように、レジストパターン32をマスクとして、開口部32aおよび開口部32bの保護層20をエッチングにより除去し、それぞれn型窒化物半導体層11およびカバー電極15を露出させる。
次に、図9(a)に示すように、スパッタリングなどにより、Au、Cuなどの単層膜またはAlCuSi/Ti/Pt/Auなどの多層膜を、パッド電極であるn側電極21Aおよびp側電極22Aとなる第1金属層(パッド電極層)27として形成する。このとき、活性層12で発光する光の波長に対して反射率の高いAlなどを最下層とした多層膜または単層膜を形成することが好ましい。
この第1金属層27は、n側電極21Aおよびp側電極22Aの形成領域だけでなく、レジストパターン32上にも形成され、第1金属層27の全面が電気的に導通している。
次に、図9(b)に示すように、第1金属層27をシード電極として電解メッキを行い、Cu、Auなどの単層膜またはCu/Ni/Auなどからなる多層膜を積層することにより、レジストパターン32の開口部32aおよび開口部32bの第1金属層27上に金属バンプ23Aとなる第2金属層28aおよび金属バンプ24Aとなる第2金属層28bが形成される。また、レジストパターン32上の第1金属層27上にも第2金属層28cが形成される。なお、電解メッキは、図9(a)に示した第1金属層形成工程(S24)の工程まで終了したウェハをメッキ液に浸漬し、第1金属層27を負電極とし、この負電極とメッキ液に浸漬した正電極(不図示)との間に電流を流すことにより行うことができる。
次に、図9(c)に示すように、レジストパターン32を除去すると、レジストパターン32とともに、レジストパターン32上に形成された第1金属層27および第2金属層28cが除去(リフトオフ)される。これによって、n側電極21A、p側電極22A、金属バンプ23Aおよび金属バンプ24Aが所定の形状に形成される。このとき、金属バンプ23A、24Aの側面は、第1金属層形成工程(S24)でレジストパターン32の側面に形成された第1金属層27によって被覆されて形成される。以上の工程により、基板2上に、マトリクス状に配列した複数の窒化物半導体発光素子1Aが形成される。
さらに、第1実施形態におけるチップ分割工程(S19、図2参照)と同様に、基板2上にマトリクス状に配列して形成された複数の窒化物半導体発光素子1Aをスクライブやダイシングなどによりチップに分割することにより、チップ単位の窒化物半導体発光素子1Aが完成する。
なお、第2実施形態では、金属バンプ23A、24Aの側面のすべてを第1金属層27で覆うように構成したが、これに限定されるものではなく、金属バンプ23A、24Aの側面の一部を第1金属層27で被覆するように構成してもよい。これによって、金属バンプ23A、24Aの側面を構成する金属よりも、活性層12で発光する波長の光に対する反射率の高い第1金属層27で被覆された部分では、窒化物半導体発光素子構造10からの漏れ光を効率的に反射し、光取り出し効率の向上に寄与することができる。
<第3実施形態>
〔窒化物半導体発光素子〕
本発明の第3実施形態における窒化物半導体発光素子の構造を、図10を参照して説明する。本発明の実施形態における窒化物半導体発光素子1Bはフリップチップ型の実装をするLEDである。図10に示すように、第3実施形態における窒化物半導体発光素子1Bは、基板2と、基板2上に積層された窒化物半導体発光素子構造10と、保護層20と、n側電極21Bと、p側電極22Bと、金属バンプ23Bと、金属バンプ24Bと、を備えている。第3実施形態における窒化物半導体発光素子1Bは、図1に示した第1実施形態における窒化物半導体発光素子1に対して、n側電極21、p側電極22、金属バンプ23、金属バンプ24に代えて、それぞれn側電極21B、p側電極22B、金属バンプ23B、金属バンプ24B、第3金属層29を有するものである。第1実施形態における窒化物半導体発光素子1と同じ構成については、同じ符号付して説明は適宜省略する。
図10に示すように、第3実施形態における窒化物半導体発光素子1Bのn側電極21Bはn型窒化物半導体層11に、p側電極22Bはカバー電極15および全面電極14を介してp型窒化物半導体層13に、それぞれ電気的に接続して、窒化物半導体発光素子1Bに外部から電流を供給するためのパッド電極である。n側電極21Bは、窒化物半導体発光素子構造10のn型窒化物半導体層11の上面であるn側電極接続面10a内に設けられる。また、p側電極22Bは、窒化物半導体発光素子構造10のカバー電極15の上面であるp側電極接続面10b内に設けられる。
また、n側電極21Bおよびp側電極22Bの上面には、それぞれ第3金属層29を介して、金属バンプ23Bおよび金属バンプ24Bが設けられている。
金属バンプ23Bおよび金属バンプ24Bは、それぞれ第3金属層29を介して、n側電極21Bおよびp側電極22B上面に設けられている。
なお、本実施形態に係る窒化物半導体発光素子は、金属バンプの種類を問わず、種々の金属を使用することができる。また第3金属層が金属バンプとなる第2金属層の緩衝層として働くため、窒化物半導体発光素子を実装基板へ実装する際の圧力を緩和することができる。
図10に示した本発明の第3実施形態における窒化物半導体発光素子1Bは、n側電極21Bおよびp側電極22Bに、それぞれ第3金属層29を介し、さらに金属バンプ23Bおよび金属バンプ24Bを介して接続された実装基板の配線電極(不図示)を通して電流が供給されると、窒化物半導体発光素子構造10の活性層12が発光する。活性層12が発光した光は、基板2の裏面側から取り出される。活性層12が発光した光のうち、基板2の表面側に進行する光は、反射層として機能する全面電極14によって反射され、光取り出し面である基板2の裏面側から取り出される。
本発明の第3実施形態における窒化物半導体発光素子の製造方法について、図面を参照して説明する。
図12(a)に示す第3実施形態における窒化物半導体発光素子構造形成工程(S30)は、図3(a)に示した第1実施形態における窒化物半導体発光素子構造形成工程(S10:図2および図3(a)参照)と同様であるから、説明は省略する。
次に、図12(b)に示すように、窒化物半導体発光素子構造10の表面全体に、例えば、スパッタリングにより、絶縁性のSiO2などを積層して保護層20を形成する。この工程は、第1実施形態における保護層形成工程(S11、図2および図3(b)参照)と同様である。
(第1レジストパターン形成工程:S32)
次に、図12(c)に示すように、フォトリソグラフィ法により、n側電極を形成する領域に開口部30aを、p側電極を形成する領域に開口部30bを、それぞれ有する第1レジストパターン30を形成する。
そして、図12(d)に示すように、第1レジストパターン30をマスクとして、開口部30aおよび開口部30bの保護層20をエッチングにより除去し、それぞれn型窒化物半導体層11およびカバー電極15を露出させる。
次に、図13(a)に示すように、スパッタリングなどにより、Au、Cuなどの単層膜またはAlCuSi/Ti/Pt/Auなどの多層膜を、パッド電極であるn側電極21Bおよびp側電極22Bとなる第1金属層(パッド電極層)25として形成する。このとき、活性層12で発光する光の波長に対して反射率の高いAlなどを最下層とした多層膜または単層膜を形成することが好ましい。
この第1金属層25は、n側電極21Bおよびp側電極22Bの形成領域だけでなく、第1レジストパターン30上にも形成される。
次に、図13(b)に示すように、第1レジストパターン30を除去することにより第1レジストパターン30上に形成された不要な第1金属層25が除去(リフトオフ)される。その結果、残った第1金属層25が、n側電極21Bおよびp側電極22Bとなる。
次に、図13(c)に示すように、スパッタリングなどにより、電解メッキにより金属バンプを形成するためのシード電極となる第3金属層29を形成する。
次に、図13(d)に示すように、フォトリソグラフィ法により、金属バンプを形成する領域に開口部31aおよび開口部31bを有する第2レジストパターン31を形成する。
次に、図14(a)に示すように、第3金属層29をシード電極として電解メッキを行うことにより、Cu、Auなどの単層膜またはCu/Ni/Auなどからなる多層膜を積層し、第2レジストパターン31の開口部31aおよび開口部31bの第3金属層29上に第2金属層26aおよび第2金属層26bが形成される。このとき、第3金属層29をシード電極として電解メッキを行うため、第2レジストパターン31の上部には第2金属層が形成されない。
なお、電解メッキは、図14(a)に示した第2レジストパターン形成工程(S37)の工程まで終了したウェハをメッキ液に浸漬し、第3金属層29を負電極とし、この負電極とメッキ液に浸漬した正電極(不図示)との間に電流を流すことにより行うことができる。
次に、図14(b)に示すように、第2レジストパターン31を除去すると、第2金属層26aおよび第2金属層26bが、金属バンプ23および金属バンプ24として現れる。
そして、図14(c)に示すように、金属バンプ23および金属バンプ24をマスクとしたエッチングにより、不要な第3金属層29を除去して、窒化物半導体発光素子が形成される。
さらに、基板(不図示)上にマトリクス状に配列して形成された窒化物半導体発光素子をダイシングなどによりチップに分割することにより、チップ単位の窒化物半導体発光素子が完成する。
〔窒化物半導体発光素子〕
本発明の第4実施形態における窒化物半導体発光素子の構造を、図16を参照して説明する。本発明の実施形態における窒化物半導体発光素子1Cはフリップチップ型の実装をするLEDである。図16に示すように、第4実施形態における窒化物半導体発光素子1Cは、基板2と、基板2上に積層された窒化物半導体発光素子構造10と、保護層20と、n側電極21と、p側電極22と、金属バンプ23Cと、金属バンプ24Cと、を備えている。第4実施形態における窒化物半導体発光素子1Cは、図1に示した第1実施形態における窒化物半導体発光素子1に対して、金属バンプ23、金属バンプ24に代えて、それぞれ金属バンプ23C、金属バンプ24Cを有するものである。第1実施形態における窒化物半導体発光素子1と同じ構成については、同じ符号付して説明は適宜省略する。
また、n側電極21およびp側電極22は、第1実施形態における窒化物半導体発光素子1と同様なので、説明は省略する。
金属バンプ23Cおよび金属バンプ24Cは、それぞれn側電極21およびp側電極22上面に設けられ、それぞれの電極に接して設けられている。第1実施形態における金属バンプ23および金属バンプ24と異なる点は、金属バンプ23Cの上面および金属バンプ24Cの上面の、基板2の上面からの高さがほぼ同じである点である。
第4実施形態では、金属バンプ23Cの上面および金属バンプ24Cの上面の基板2の上面からの高さがほぼ同じであるため、このような必要以上の押圧力を受けることによる下層のn側電極21、p側電極22、カバー電極15および全面電極14などへのダメージを抑制することができる。
また、金属バンプ24Cの上面の外縁部は丸みを帯びておらず、金属バンプ24Cの上面と実装基板の配線用電極(不図示)との接触面積が丸みを帯びている場合よりも広いため、押圧力を受けて金属バンプ24Cが押しつぶされる際に、金属バンプ24Cを介して必要以上にダイス(窒化物半導体素子1C)に押圧力がかかることを抑制でき、下層のp側電極22などへのダメージを低減することができる。
図16に示した本発明の第4実施形態における窒化物半導体発光素子1Cの動作は、図1に示した第1実施形態における窒化物半導体発光素子1と同様であるから、説明は省略する。
本発明の第4実施形態における窒化物半導体発光素子の製造方法について、図面を参照して説明する。
以下、図18を参照(適宜図16および図17参照)して、各工程について詳細に説明する。
第2金属層形成工程(S56)に続いて、図18(a)に示すように、研磨または切断などにより、第2金属層26bを第2レジストパターン31とともに、第2レジストパターン31の開口部31a内に形成された第2金属層26aの上面の高さまで、その上部を除去する。なお、金属バンプ24Cとなる第2金属層26bの上面の高さは、金属バンプ23Cとなる第2金属層26aの上面の高さと、同じにすることが好ましいが、厳密に同じにする必要はない。第2金属層26bの上面の高さを、第2金属層26aの上面の高さに近づけることにより、最終的に形成される窒化物半導体発光素子1Cをフリップチップ実装する際に、金属バンプ23Cおよび金属バンプ24Cが受ける押圧力を同程度に近づけることができ、フリップチップ実装の信頼性を向上することができる。
図18に戻って、次に、図18(b)に示すように、第2レジストパターン31を除去すると、第2金属層26aおよび第2金属層26bが、それぞれ金属バンプ23Cおよび金属バンプ24Cとして現れる。なお、第2レジストパターン31の上部が、第2金属層高さ調整工程(S57)において除去されていること以外は、第1実施形態の製造工程における第2レジストパターン除去工程(S17)と同様である。
続いて、図18(c)に示すように、第1レジストパターン30を除去すると、第1レジストパターン30とともに、第1レジストパターン30上に形成された第1金属層25が除去(リフトオフ)される。これによって、基板2上に、マトリクス状に配列した複数の素子が形成される。なお、第1レジストパターン除去工程(S59)は、第1実施形態の製造工程における第1レジストパターン除去工程(S17)と同様である。
さらに、第1実施形態の製造法におけるチップ分割工程(S19、図2参照)と同様に、基板2上にマトリクス状に配列して形成された複数の素子をチップに分割することにより、チップ単位の窒化物半導体発光素子1C(図16参照)が完成する。
次に、図20を参照して、第2金属層高さ調整工程の他の例について説明する。
この例における第2金属層高さ調整工程(S57)は、研磨または切断などにより第2金属層26bの上部を除去する際に、上面の高さの低い第2金属層26aの丸みを帯びた上端部が除去される高さに調整するものである。
次に、図21および図22を参照して、第4実施形態の変形例における窒化物半導体発光素子について説明する。
図21および図22に示すように、本変形例における窒化物半導体発光素子1C’は、図16に示した窒化物半導体発光素子1Cに対して、1つの窒化物半導体発光素子1C’に、n側電極21、p側電極22、金属バンプ23Cおよび金属バンプ24Cを、それぞれ複数を備えたことが異なる。なお、図16に示した窒化物半導体発光素子1Cと同様の構成については、同じ符号を付して詳細な説明は適宜省略する。また、図21の平面図において、保護層20の図示は省略している。
〔窒化物半導体発光素子〕
本発明の第5実施形態における窒化物半導体発光素子の構造を、図23を参照して説明する。本発明の実施形態における窒化物半導体発光素子1Dはフリップチップ型の実装をするLEDである。図23に示すように、第5実施形態における窒化物半導体発光素子1Dは、基板2と、基板2上に積層された窒化物半導体発光素子構造10と、保護層20と、n側電極21Dと、p側電極22Dと、金属バンプ23Dと、金属バンプ24Dと、を備えている。第5実施形態における窒化物半導体発光素子1Dは、図6に示した第2実施形態における窒化物半導体発光素子1Aに対して、n側電極21A、p側電極22A、金属バンプ23Aおよび金属バンプ24Aに代えて、それぞれn側電極21D、p側電極22D、金属バンプ23Dおよび金属バンプ24Dを有するものである。第2実施形態における窒化物半導体発光素子1Aと同じ構成については、同じ符号付して説明は適宜省略する。
また、n側電極21Dおよびp側電極22Dは、第2実施形態における窒化物半導体発光素子1Aのn側電極21Aおよびp側電極22Aとは、金属バンプ23Dおよび金属バンプ24Dの側面を被覆する部分が、金属バンプ23Dおよび金属バンプ24Dの高さに合わせて低くなっていること以外は同様なので、説明は省略する。
金属バンプ23Dおよび金属バンプ24Dは、それぞれn側電極21Dおよびp側電極22Dの上面に設けられ、それぞれの電極に接して設けられている。さらに、金属バンプ23Dおよび金属バンプ24Dは、側面が、それぞれn側電極21Dおよびp側電極22Dに被覆されている。第2実施形態における金属バンプ23Aおよび金属バンプ24Aと異なる点は、金属バンプ23Dの上面および金属バンプ24Dの上面の基板2の上面からの高さがほぼ同じである点である。
図23に示した本発明の第5実施形態における窒化物半導体発光素子1Dの動作は、図6に示した第2実施形態における窒化物半導体発光素子1Aと同様であるから、説明は省略する。
本発明の第5実施形態における窒化物半導体発光素子の製造方法について、図面を参照して説明する。
以下、図25を参照(適宜図23および図24参照)して、各工程について詳細に説明する。
第2金属層形成工程(S75)(図9(b)参照)に続いて、図25(a)に示すように、研磨または切断などにより、第2金属層28aおよび第2金属層28bの上部を、第2金属層28c(図9(b)参照)、第1金属層27の上部およびレジストパターン32とともに除去し、第2金属層28aおよび第2金属層28bの上面が同じ高さになるように調整する。この高さ調整は、図20に示した高さ調整と同様にして行うことができる。
次に、図25(b)に示すように、レジストパターン32を除去すると、第2金属層28aおよび第2金属層28bが、それぞれ金属バンプ23Dおよび金属バンプ24Dとして現れる。これによって、基板2上に、マトリクス状に配列した複数の素子が形成される。なお、第2金属層28c(図9(b)参照)、第1金属層27の上部およびレジストパターン32の上部が、第2金属層高さ調整工程(S76)において除去されていること以外は、第2実施形態の製造工程におけるレジストパターン除去工程(S26)と同様である。
さらに、第1実施形態の製造方法におけるチップ分割工程(S19、図2参照)と同様に、基板2上にマトリクス状に配列して形成された複数の素子をチップに分割することにより、チップ単位の窒化物半導体発光素子1D(図23参照)が完成する。
〔窒化物半導体発光素子〕
本発明の第6実施形態における窒化物半導体発光素子の構造を、図26を参照して説明する。本発明の実施形態における窒化物半導体発光素子1Eはフリップチップ型の実装をするLEDである。図26に示すように、第6実施形態における窒化物半導体発光素子1Eは、基板2と、基板2上に積層された窒化物半導体発光素子構造10と、保護層20と、n側電極21Bと、p側電極22Bと、金属バンプ23Eと、金属バンプ24Eと、第3金属層29と、を備えている。
金属バンプ23Eおよび金属バンプ24Eは、それぞれ第3金属層29を介して、n側電極21Bおよびp側電極22B上に設けられている。第3実施形態における金属バンプ23Bおよび金属バンプ24Bと異なる点は、金属バンプ23Eの上面および金属バンプ24Eの上面の基板2の上面からの高さがほぼ同じである点である。
図26に示した本発明の第6実施形態における窒化物半導体発光素子1Eの動作は、図10に示した第3実施形態における窒化物半導体発光素子1Bと同様であるから、説明は省略する。
本発明の第6実施形態における窒化物半導体発光素子の製造方法について、図面を参照して説明する。
以下、図28を参照(適宜図26および図27参照)して、各工程について詳細に説明する。
第2金属層形成工程(S88)に続いて、図28(a)に示すように、研磨または切断などにより、第2金属層26bを第2レジストパターン31とともに、第2レジストパターン31の開口部31a内に形成された第2金属層26aの上面の高さまで、その上部を除去する。
また、第4実施形態の製造方法において、第2金属層高さ調整工程の他の例(図20参照)として説明した方法も、第6実施形態に適用することができる。
次に、図28(b)に示すように、第2レジストパターン31を除去すると、第2金属層26aおよび第2金属層26bが、それぞれ金属バンプ23Cおよび金属バンプ24Cとして現れる。なお、第2レジストパターン31の上部が、第2金属層高さ調整工程(S89)において除去されていること以外は、第3実施形態における第2レジストパターン除去工程(S39、図11参照)と同様である。
そして、図28(c)に示すように、金属バンプ23Eおよび金属バンプ24Eをマスクとしたエッチングにより、不要な第3金属層29を除去して、窒化物半導体発光素子が形成される。
さらに、基板(不図示)上にマトリクス状に配列して形成された窒化物半導体発光素子をダイシングなどによりチップに分割することにより、チップ単位の窒化物半導体発光素子1E(図26参照)が完成する。
1C、1C’、1D、1E 窒化物半導体発光素子
2 基板
10 窒化物半導体発光素子構造
10a n側電極接続面
10b p側電極接続面
11 n型窒化物半導体層
12 活性層
13 p型窒化物半導体層
14 全面電極
15 カバー電極
20 保護層
21、21A、21B n側電極
21、21A、21B n側電極
22、22A、22B p側電極
22、22A、22B p側電極
23、23A、23B、24、24A、24B 金属バンプ
23C、23D、23E、24C、24D、24E 金属バンプ
25 第1金属層
26a、26b 第2金属層
27 第1金属層
28a、28b、28c 第2金属層
29 第3金属層
30 第1レジストパターン
30a、30b 開口部
31 第2レジストパターン
31a、31b 開口部
32 レジストパターン
32a、32b 開口部
Claims (11)
- 基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、前記基板の同じ平面側に前記n型窒化物半導体層にn側電極を接続するn側電極接続面と、前記p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、
前記n側電極接続面に接続された前記n側電極と、
前記p側電極接続面に接続された前記p側電極と、
前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子の製造方法であって、
前記窒化物半導体発光素子構造上に、絶縁性の保護層を形成する保護層形成工程と、
前記n側電極接続面上および前記p側電極接続面上に開口部を有する第1レジストパターンを形成する第1レジストパターン形成工程と、
前記第1レジストパターンをマスクとして、前記保護層をエッチングして前記n側電極接続面および前記p側電極接続面を露出させる保護層エッチング工程と、
前記n側電極接続面上、前記p側電極接続面上および前記第1レジストパターン上に前記n側電極および前記p側電極となる第1金属層を形成する第1金属層形成工程と、
前記第1レジストパターンの開口部上に開口部を有する第2レジストパターンを形成する第2レジストパターン形成工程と、
前記第1金属層を電解メッキの電極として、電解メッキにより前記金属バンプとなる第2金属層を形成する第2金属層形成工程と、
前記第1レジストパターンおよび前記第2レジストパターンを除去するレジストパターン除去工程と、
が順次行われることを特徴とする窒化物半導体発光素子の製造方法。 - 基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、前記基板の同じ平面側に前記n型窒化物半導体層にn側電極を接続するn側電極接続面と、前記p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、
前記n側電極接続面に接続された前記n型電極と、
前記p側電極接続面に接続された前記p側電極と、
前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子の製造方法であって、
前記窒化物半導体発光素子構造上に、絶縁性の保護層を形成する保護層形成工程と、
前記n側電極接続面上および前記p側電極接続面上に開口部を有するレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンをマスクとして、前記保護層をエッチングして前記n側電極接続面および前記p側電極接続面を露出させる保護層エッチング工程と、
前記n側電極接続面上、前記p側電極接続面上および前記レジストパターン上に前記n側電極および前記p側電極となる第1金属層を形成する第1金属層形成工程と、
前記第1金属層を電解メッキの電極として、電解メッキにより前記金属バンプとなる第2金属層を形成する第2金属層形成工程と、
前記レジストパターンを除去するレジストパターン除去工程と、
が順次行われることを特徴とする窒化物半導体発光素子の製造方法。 - 基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、前記基板の同じ平面側に前記n型窒化物半導体層にn側電極を接続するn側電極接続面と、前記p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、
前記n側電極接続面に接続された前記n側電極と、
前記p側電極接続面に接続された前記p側電極と、
前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子の製造方法であって、
前記窒化物半導体発光素子構造上に、絶縁性の保護層を形成する保護層形成工程と、
前記n側電極接続面上および前記p側電極接続面上に開口部を有する第1レジストパターンを形成する第1レジストパターン形成工程と、
前記第1レジストパターンをマスクとして、前記保護層をエッチングして前記n側電極接続面および前記p側電極接続面を露出させる保護層エッチング工程と、
前記第1レジストパターンを除去せずに前記n側電極接続面上、前記p側電極接続面上および前記第1レジストパターン上に前記n側電極および前記p側電極となる第1金属層を形成する第1金属層形成工程と、
前記第1レジストパターンを除去する第1レジストパターン除去工程と、
前記第1金属層および前記保護層上に第3金属層を形成する第3金属層形成工程と、
前記第3金属層がそれぞれ形成されている、前記n側電極接続面上および前記p側電極接続面上に開口部を有する第2レジストパターンを形成する第2レジストパターン形成工程と、
前記第3金属層を電解メッキの電極として、電解メッキにより前記金属バンプとなる第2金属層を形成する第2金属層形成工程と、
前記第2レジストパターンを除去する第2レジストパターン除去工程と、
前記第3金属層を除去する第3金属層除去工程と、
が順次行われることを特徴とする窒化物半導体発光素子の製造方法。 - 基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、前記基板の同じ平面側に前記n型窒化物半導体層にn側電極を接続するn側電極接続面と、前記p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、
前記n側電極接続面に接続された前記n側電極と、
前記p側電極接続面に接続された前記p側電極と、
前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子であって、
前記窒化物半導体発光素子の表面を被覆する絶縁性の保護層を有し、
前記n側電極上の金属バンプと前記p側電極上の金属バンプは、同じ厚みであり、前記n側電極または前記p側電極の少なくとも一方は、平面視において、それぞれ前記n側電極上の前記金属バンプおよび前記p側電極上の前記金属バンプよりも広く、
前記保護層は、前記n側電極および前記p側電極の露出した上面を被覆しないことを特徴とする窒化物半導体発光素子。 - 基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、前記基板の同じ平面側に前記n型窒化物半導体層にn側電極を接続するn側電極接続面と、前記p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、
前記n側電極接続面に接続された前記n側電極と、
前記p側電極接続面に接続された前記p側電極と、
前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子であって、
前記n側電極接続面上および前記p側電極接続面上に設けられた前記n側電極および前記p側電極となる第1金属層と、
前記第1金属層上に、前記第1金属層に接して設けられた前記金属バンプとなる第2金属層と、
前記窒化物半導体発光素子構造の前記第1金属層が設けられた部分を除く上面および側面を覆う絶縁性の保護層と、
を有し、
前記第2金属層の側面の少なくとも一部もしくは全部が前記第1金属層により被覆されていることを特徴とする窒化物半導体発光素子。 - 前記窒化物半導体発光素子が発光する波長の光に対して、前記第2金属層の側面を被覆する前記第1金属層の表面の反射率が前記第2金属層の側面の反射率よりも高いことを特徴とする請求項5に記載の窒化物半導体発光素子。
- 前記第2金属層形成工程の後に、前記n側電極上に形成された金属バンプとなる前記第2金属層の上面の前記基板の上面からの高さと、前記p側電極上に形成された金属バンプとなる前記第2金属層の上面の前記基板の上面からの高さとを同じ高さに調整する第2金属層高さ調整工程が行われることを特徴とする請求項1ないし請求項3の何れか一項に記載の窒化物半導体発光素子の製造方法。
- 前記第2金属層形成工程の後に、
前記p側電極上に形成された金属バンプとなる前記第2金属層の上面の前記基板の上面からの高さを、前記第2金属層形成工程で形成された前記n側電極上に形成された金属バンプとなる前記第2金属層の上面の前記基板の上面からの高さと同じ高さに調整する第2金属層高さ調整工程が行われることを特徴とする請求項1ないし請求項3の何れか一項に記載の窒化物半導体発光素子の製造方法。 - 基板上に積層されたn型窒化物半導体層およびp型窒化物半導体層と、前記基板の同じ平面側に前記n型窒化物半導体層にn側電極を接続するn側電極接続面と、前記p型窒化物半導体層にp側電極を接続するp側電極接続面と、を有する窒化物半導体発光素子構造と、
前記n側電極接続面に接続された前記n側電極と、
前記p側電極接続面に接続された前記p側電極と、
前記n側電極上および前記p側電極上に形成された金属バンプと、を有するフリップチップ型の窒化物半導体発光素子であって、
前記窒化物半導体発光素子の表面を被覆する絶縁性の保護層を有し、
前記n側電極上の金属バンプと前記p側電極上の金属バンプとは、前記n側電極または前記p側電極の少なくとも一方は、平面視において、それぞれ前記n側電極上の前記金属バンプおよび前記p側電極上の前記金属バンプよりも広く、
前記保護層は、前記n側電極および前記p側電極の露出した上面を被覆せず、
前記n側電極上の金属バンプの上面の前記基板の上面からの高さと、前記p側電極上の金属バンプの上面の前記基板の上面からの高さとが同じであり、
前記n側電極上の金属バンプの上面の外縁部が丸みを帯びていることを特徴とする窒化物半導体発光素子。 - 前記n側電極上の金属バンプの上面の前記基板の上面からの高さと、前記p側電極上の金属バンプの上面の前記基板の上面からの高さとが同じであることを特徴とする請求項5又は請求項6に記載の窒化物半導体発光素子。
- 前記n側電極上の金属バンプの上面の外縁部が丸みを帯びていることを特徴とする請求項10に記載の窒化物半導体発光素子。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011110838A JP5782823B2 (ja) | 2011-04-27 | 2011-05-17 | 窒化物半導体発光素子およびその製造方法 |
CN201210125497.0A CN102760814B (zh) | 2011-04-27 | 2012-04-25 | 氮化物半导体发光元件及其制造方法 |
KR1020120043928A KR101918772B1 (ko) | 2011-04-27 | 2012-04-26 | 질화물 반도체 발광 소자 및 그 제조 방법 |
RU2012117259/28A RU2586452C2 (ru) | 2011-04-27 | 2012-04-26 | Нитридный полупроводниковый светоизлучающий элемент и способ его изготовления |
US13/457,307 US9231159B2 (en) | 2011-04-27 | 2012-04-26 | Method of manufacturing nitride semiconductor light emitting element having thick metal bump |
TW101114910A TWI527266B (zh) | 2011-04-27 | 2012-04-26 | 氮化物半導體發光元件及其製造方法 |
EP12165914.8A EP2518784B1 (en) | 2011-04-27 | 2012-04-27 | Nitride semiconductor light emitting element and method of manufacturing the same |
EP18150804.5A EP3333909B1 (en) | 2011-04-27 | 2012-04-27 | Nitride semiconductor light emitting element and method of manufacturing the same |
US14/945,215 US9530950B2 (en) | 2011-04-27 | 2015-11-18 | Method of manufacturing nitride semiconductor light emitting element having thick metal bump |
US15/350,979 US10804450B2 (en) | 2011-04-27 | 2016-11-14 | Method of making layered structure with metal layers using resist patterns and electrolytic plating |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011098851 | 2011-04-27 | ||
JP2011098851 | 2011-04-27 | ||
JP2011110838A JP5782823B2 (ja) | 2011-04-27 | 2011-05-17 | 窒化物半導体発光素子およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015144680A Division JP2015222828A (ja) | 2011-04-27 | 2015-07-22 | 窒化物半導体発光素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012238823A JP2012238823A (ja) | 2012-12-06 |
JP5782823B2 true JP5782823B2 (ja) | 2015-09-24 |
Family
ID=45992135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011110838A Active JP5782823B2 (ja) | 2011-04-27 | 2011-05-17 | 窒化物半導体発光素子およびその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US9231159B2 (ja) |
EP (2) | EP3333909B1 (ja) |
JP (1) | JP5782823B2 (ja) |
KR (1) | KR101918772B1 (ja) |
CN (1) | CN102760814B (ja) |
RU (1) | RU2586452C2 (ja) |
TW (1) | TWI527266B (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100012175A1 (en) | 2008-07-16 | 2010-01-21 | Emcore Solar Power, Inc. | Ohmic n-contact formed at low temperature in inverted metamorphic multijunction solar cells |
JP5782823B2 (ja) | 2011-04-27 | 2015-09-24 | 日亜化学工業株式会社 | 窒化物半導体発光素子およびその製造方法 |
CN103050592B (zh) * | 2013-01-06 | 2016-03-02 | 湘能华磊光电股份有限公司 | 具有p型超晶格的led外延结构及其制备方法 |
KR20140098564A (ko) * | 2013-01-31 | 2014-08-08 | 삼성전자주식회사 | 반도체 발광소자 |
JP6221926B2 (ja) | 2013-05-17 | 2017-11-01 | 日亜化学工業株式会社 | 半導体発光素子およびその製造方法 |
KR102075147B1 (ko) * | 2013-06-05 | 2020-02-10 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
US9214594B2 (en) | 2013-08-07 | 2015-12-15 | Solaero Technologies Corp. | Fabrication of solar cells with electrically conductive polyimide adhesive |
US9768326B1 (en) | 2013-08-07 | 2017-09-19 | Solaero Technologies Corp. | Fabrication of solar cells with electrically conductive polyimide adhesive |
JP6136737B2 (ja) * | 2013-08-09 | 2017-05-31 | 日亜化学工業株式会社 | 発光素子 |
JP6229406B2 (ja) * | 2013-09-27 | 2017-11-15 | 日亜化学工業株式会社 | 半導体発光素子及びその製造方法 |
KR102100937B1 (ko) * | 2013-09-30 | 2020-04-16 | 서울바이오시스 주식회사 | 함몰 돌기 패턴을 구비하는 발광다이오드 칩 |
JP6423234B2 (ja) * | 2013-11-21 | 2018-11-14 | ローム株式会社 | 半導体発光素子およびその製造方法 |
CN104064643B (zh) * | 2014-06-24 | 2017-01-11 | 湘能华磊光电股份有限公司 | Led的p型外延层、其制作方法及包括其的led外延片 |
JP6256235B2 (ja) * | 2014-07-18 | 2018-01-10 | 日亜化学工業株式会社 | 半導体発光素子の製造方法 |
JP6384202B2 (ja) * | 2014-08-28 | 2018-09-05 | 日亜化学工業株式会社 | 発光装置の製造方法 |
CN105428495A (zh) * | 2014-09-02 | 2016-03-23 | 展晶科技(深圳)有限公司 | 发光二极管封装体及其制造方法 |
US9985190B2 (en) * | 2016-05-18 | 2018-05-29 | eLux Inc. | Formation and structure of post enhanced diodes for orientation control |
JP6380011B2 (ja) * | 2014-10-31 | 2018-08-29 | 日亜化学工業株式会社 | 発光素子及びその製造方法 |
JP6146460B2 (ja) * | 2015-02-26 | 2017-06-14 | 日亜化学工業株式会社 | 発光素子 |
JP2016181555A (ja) * | 2015-03-23 | 2016-10-13 | 日本電気株式会社 | バンプ構造とバンプ接合構造およびバンプ製造方法 |
US9590157B2 (en) * | 2015-06-04 | 2017-03-07 | The Silanna Group Pty Ltd | Efficient dual metal contact formation for a semiconductor device |
DE102015114590B4 (de) * | 2015-09-01 | 2020-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauteils |
US9929300B2 (en) | 2015-11-13 | 2018-03-27 | Solaero Technologies Corp. | Multijunction solar cells with electrically conductive polyimide adhesive |
CN108336190B (zh) | 2017-01-20 | 2020-05-05 | 展晶科技(深圳)有限公司 | 覆晶发光二极管及其制造方法 |
JP6824501B2 (ja) * | 2017-02-08 | 2021-02-03 | ウシオ電機株式会社 | 半導体発光素子 |
JP6942589B2 (ja) * | 2017-09-27 | 2021-09-29 | 旭化成株式会社 | 半導体発光装置および紫外線発光モジュール |
JP7011163B2 (ja) * | 2018-02-22 | 2022-02-10 | 日亜化学工業株式会社 | 半導体素子の製造方法 |
US10643964B2 (en) * | 2018-07-02 | 2020-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structures for bonding a group III-V device to a substrate by stacked conductive bumps |
CN109037407B (zh) * | 2018-08-03 | 2024-04-23 | 厦门乾照光电股份有限公司 | 半导体发光芯片及其制造方法 |
US11121299B2 (en) * | 2018-10-31 | 2021-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
US20240038706A1 (en) * | 2020-07-27 | 2024-02-01 | Sony Semiconductor Solutions Corporation | Electronic device |
DE102020123386A1 (de) | 2020-09-08 | 2022-03-10 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bauelement mit verbesserter anschlussstruktur und verfahren zur herstellung eines bauelements |
CN113284997B (zh) * | 2021-05-13 | 2022-07-29 | 厦门士兰明镓化合物半导体有限公司 | 倒装led芯片及其制备方法 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3952404A (en) * | 1973-07-30 | 1976-04-27 | Sharp Kabushiki Kaisha | Beam lead formation method |
US5310699A (en) * | 1984-08-28 | 1994-05-10 | Sharp Kabushiki Kaisha | Method of manufacturing a bump electrode |
JPH04167569A (ja) | 1990-10-31 | 1992-06-15 | Mitsubishi Kasei Polytec Co | 化合物半導体発光素子の保護膜形成方法及び保護膜付化合物半導体発光素子 |
JP2720635B2 (ja) | 1991-06-27 | 1998-03-04 | 日本電気株式会社 | 半導体発光素子の製造方法 |
JP3068914B2 (ja) | 1991-09-30 | 2000-07-24 | 株式会社東芝 | 気相成長装置 |
US5912510A (en) * | 1996-05-29 | 1999-06-15 | Motorola, Inc. | Bonding structure for an electronic device |
US6169294B1 (en) * | 1998-09-08 | 2001-01-02 | Epistar Co. | Inverted light emitting diode |
JP2000174345A (ja) | 1998-12-07 | 2000-06-23 | Rohm Co Ltd | 光半導体装置及びその製造方法 |
JP3449535B2 (ja) * | 1999-04-22 | 2003-09-22 | ソニー株式会社 | 半導体素子の製造方法 |
JP3881473B2 (ja) | 1999-04-30 | 2007-02-14 | ローム株式会社 | 半導体発光素子の製法 |
JP3068914U (ja) | 1999-11-11 | 2000-05-26 | 洲磊科技股▲ふん▼有限公司 | フリップ―チップ発光デバイス |
JP2004055855A (ja) | 2002-07-19 | 2004-02-19 | Toyoda Gosei Co Ltd | 通信装置 |
JP2004103975A (ja) * | 2002-09-12 | 2004-04-02 | Citizen Watch Co Ltd | 光半導体素子の製造方法と光半導体素子およびその光半導体素子を実装した光半導体装置 |
JP4341228B2 (ja) | 2002-10-31 | 2009-10-07 | 日亜化学工業株式会社 | 窒化物系光学素子及びその製造方法 |
US6977396B2 (en) * | 2003-02-19 | 2005-12-20 | Lumileds Lighting U.S., Llc | High-powered light emitting device with improved thermal properties |
RU2267188C2 (ru) * | 2003-06-23 | 2005-12-27 | Федорова Галина Владимировна | Светодиодное полупроводниковое устройство в корпусе для поверхностного монтажа |
KR100593886B1 (ko) * | 2003-06-24 | 2006-07-03 | 삼성전기주식회사 | 질화갈륨계 반도체 발광소자의 제조방법 |
JP2005044954A (ja) * | 2003-07-28 | 2005-02-17 | Toyoda Gosei Co Ltd | 半導体基板への電極形成方法 |
WO2005011007A1 (ja) | 2003-07-28 | 2005-02-03 | Toyoda Gosei Co., Ltd. | 発光ダイオード及びその製造方法 |
JP2005079551A (ja) * | 2003-09-03 | 2005-03-24 | Toyoda Gosei Co Ltd | 半導体発光素子形成用複合基板及びその製造方法、並びに半導体発光素子の製造方法。 |
JP5177638B2 (ja) * | 2004-07-12 | 2013-04-03 | 三星電子株式会社 | フリップチップ型窒化物系発光素子 |
JP2007157853A (ja) | 2005-12-01 | 2007-06-21 | Sony Corp | 半導体発光素子およびその製造方法 |
US7784173B2 (en) * | 2005-12-27 | 2010-08-31 | Palo Alto Research Center Incorporated | Producing layered structures using printing |
JP2007324586A (ja) | 2006-05-02 | 2007-12-13 | Mitsubishi Chemicals Corp | 半導体発光素子の製造方法 |
JP4172515B2 (ja) * | 2006-10-18 | 2008-10-29 | ソニー株式会社 | 発光素子の製造方法 |
JP4922891B2 (ja) | 2006-11-08 | 2012-04-25 | 株式会社テラミクロス | 半導体装置およびその製造方法 |
US8779300B2 (en) * | 2007-07-19 | 2014-07-15 | Unimicron Technology Corp. | Packaging substrate with conductive structure |
JP2010074131A (ja) * | 2008-08-21 | 2010-04-02 | Panasonic Corp | 半導体発光素子及びその製造方法 |
JP4567775B2 (ja) * | 2008-08-26 | 2010-10-20 | 富士通メディアデバイス株式会社 | 弾性表面波デバイスおよびその製造方法 |
US8450619B2 (en) * | 2010-01-07 | 2013-05-28 | International Business Machines Corporation | Current spreading in organic substrates |
CN101789478B (zh) | 2010-03-04 | 2013-07-31 | 上海蓝光科技有限公司 | 一种发光二极管芯片及其制造方法 |
KR101054983B1 (ko) * | 2010-03-29 | 2011-08-05 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 |
JP2012015187A (ja) * | 2010-06-29 | 2012-01-19 | Citizen Holdings Co Ltd | 半導体発光素子及びその製造方法 |
JP5226047B2 (ja) | 2010-08-26 | 2013-07-03 | シャープ株式会社 | 半導体発光素子の実装方法 |
JP5782823B2 (ja) | 2011-04-27 | 2015-09-24 | 日亜化学工業株式会社 | 窒化物半導体発光素子およびその製造方法 |
JP5644669B2 (ja) * | 2011-05-19 | 2014-12-24 | 日亜化学工業株式会社 | 窒化物半導体発光素子の製造方法 |
-
2011
- 2011-05-17 JP JP2011110838A patent/JP5782823B2/ja active Active
-
2012
- 2012-04-25 CN CN201210125497.0A patent/CN102760814B/zh active Active
- 2012-04-26 TW TW101114910A patent/TWI527266B/zh active
- 2012-04-26 US US13/457,307 patent/US9231159B2/en active Active
- 2012-04-26 RU RU2012117259/28A patent/RU2586452C2/ru active
- 2012-04-26 KR KR1020120043928A patent/KR101918772B1/ko active IP Right Grant
- 2012-04-27 EP EP18150804.5A patent/EP3333909B1/en active Active
- 2012-04-27 EP EP12165914.8A patent/EP2518784B1/en active Active
-
2015
- 2015-11-18 US US14/945,215 patent/US9530950B2/en active Active
-
2016
- 2016-11-14 US US15/350,979 patent/US10804450B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3333909A1 (en) | 2018-06-13 |
CN102760814A (zh) | 2012-10-31 |
RU2586452C2 (ru) | 2016-06-10 |
US20160079505A1 (en) | 2016-03-17 |
RU2012117259A (ru) | 2013-11-10 |
US10804450B2 (en) | 2020-10-13 |
KR101918772B1 (ko) | 2018-11-14 |
TWI527266B (zh) | 2016-03-21 |
US20120273823A1 (en) | 2012-11-01 |
CN102760814B (zh) | 2017-03-01 |
US20170062686A1 (en) | 2017-03-02 |
US9530950B2 (en) | 2016-12-27 |
EP2518784A2 (en) | 2012-10-31 |
TW201251119A (en) | 2012-12-16 |
EP3333909B1 (en) | 2019-12-04 |
EP2518784A3 (en) | 2015-11-25 |
JP2012238823A (ja) | 2012-12-06 |
EP2518784B1 (en) | 2018-02-21 |
KR20120121857A (ko) | 2012-11-06 |
US9231159B2 (en) | 2016-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5782823B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP5985782B1 (ja) | 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光装置 | |
US8063410B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
KR101166922B1 (ko) | 발광 다이오드의 제조 방법 | |
KR101978968B1 (ko) | 반도체 발광소자 및 발광장치 | |
US8835938B2 (en) | Nitride semiconductor light-emitting element and method of manufacturing the same | |
EP2657992A2 (en) | Light emitting device and light emitting device package | |
JP2012074665A (ja) | 発光ダイオード | |
JP2005150675A (ja) | 半導体発光ダイオードとその製造方法 | |
JP6410870B2 (ja) | 発光ダイオード | |
JP6024432B2 (ja) | 半導体発光素子 | |
JP2012142401A (ja) | 半導体チップの製造方法および半導体ウエハの分割方法 | |
CN112289915B (zh) | 倒装发光二极管芯片及其制作方法 | |
JP2011165799A (ja) | フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ | |
CN109155351A (zh) | 半导体发光装置 | |
JP5817503B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP2015222828A (ja) | 窒化物半導体発光素子 | |
US8878218B2 (en) | Semiconductor light-emitting device and method for manufacturing the same | |
JP2012054423A (ja) | 発光ダイオード | |
JP7360007B2 (ja) | 発光装置の製造方法 | |
JP7227476B2 (ja) | 発光装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5782823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |