JP5505449B2 - 多相回転機の制御装置 - Google Patents

Description

本発明は、多相回転機の駆動を制御する制御装置に関する。

従来、多相回転機をＰＷＭ制御によって駆動する制御装置が知られている。この制御装置は、電力変換器から多相回転機の各相に供給される電流に基づいて算出した指令電圧をデューティ指令値に変換し、電力変換器のスイッチング素子のオン／オフを切り替える。
ここで、多相回転機の各相に供給される電流を検出する電流検出手段として、電力変換器の高電位側または低電位側のスイッチング素子を流れる電流を検出するシャント抵抗等の検出手段がある。このような検出手段を用いる場合、スイッチング素子の切替に伴うリンギングの収束時間を含めた電流検出時間を確保する必要がある。

例えば特許文献１に開示された３相回転機の制御装置は、電流検出手段が接続される側の３相全てのスイッチング素子がオンとなる期間に電流検出する方法、及び、電流検出手段が接続される側の２相のスイッチング素子がオンとなる期間に電流検出する方法の２つの方法のうち電流検出時間をより長く確保できる電流検出方法を選択する。そして、選択した電流検出方法に応じて、デューティ指令値の電圧平均値を低電圧側または高電圧側にシフトする補正をすることで、電圧利用率を向上し、多相回転機の電流検出時間を確保している。

特許第４１７５６７７号公報

ところで、ＰＷＭ制御において多相回転機の制御を安定させ、騒音、振動、トルクリップル等の低減を図るためには、デューティ指令値の演算周期をＰＷＭ搬送波の周期に近づけることが望ましい。しかし、制御演算の割込処理を増やすと演算負荷が増大する。そこで、デューティ指令値の制御演算の１周期に、デューティ指令値に基づくデューティ更新値を複数回生成することで、演算負荷を低減しつつ多相回転機の制御を安定させることができる。

特許文献１に記載の従来技術は、このようなデューティ値の更新まで考慮していない。したがって、デューティ指令値に対して電流検出時間を確保するように補正しても、その後生成されたデューティ更新値に対しては必ずしも電流検出時間を適切に確保することができるとは限らない、という問題がある。

本発明は、このような点に鑑みて創作されたものであり、その目的は、演算負荷を低減しつつ多相回転機の制御を安定させながら、電流検出時間を適切に確保する多相回転機の制御装置を提供することにある。

本発明に係る多相回転機の制御装置は、電力変換器、制御演算部、搬送波比較部および電流検出手段を備える。
電力変換器は、高電位側および低電位側の複数のスイッチング素子がブリッジ接続され、直流電源の電力をＰＷＭ制御によって変換し、多相回転機へ供給する。
制御演算部は、電力変換器のＰＷＭ制御に係るデューティ指令値を所定の演算周期で演算するデューティ指令部、及び、デューティ指令値に基づくデューティ更新値を演算周期に対し周波数がｍ倍（ｍは２以上の整数）となる更新周期で演算する擬似デューティ演算部を有し、多相回転機への指令電圧に対応するデューティ更新値を出力する。
搬送波比較部は、制御演算部が出力したデューティ更新値と搬送波とを比較し、電力変換器の複数のスイッチング素子のオン／オフ信号を生成する。
電流検出手段は、電力変換器の低電位側のスイッチング素子と直流電源の負極との間、又は高電位側のスイッチング素子と直流電源の正極との間に設けられ、電力変換器から多相回転機へ供給される相毎の電流を演算周期と同じ周期で検出する。

デューティ指令部は、電流検出手段が設けられる側のスイッチング素子である検出側スイッチング素子のオン時間について、デューティ指令値に対応する検出側スイッチング素子のオン時間が電流検出に必要な所定の最短検出時間以上となるよう、デューティ指令値に対応する各相の電圧の平均値を変更する。
擬似デューティ演算部は、デューティ指令部が指令したｎ回目（ｎは自然数）のデューティ指令値に対応するデューティ更新値について、ｎ回目のデューティ指令値と（ｎ−１）回目のデューティ指令値とに基づき、更新周期と演算周期との比に応じて線形補完することによりデューティ更新値を算出する。

また、擬似デューティ演算部は、デューティ更新値に対応するいずれかの相の検出側スイッチング素子のオン時間が最短検出時間未満である場合、少なくとも当該相を除く全ての相で電流検出が可能となるようにデューティ更新値を変更した擬似デューティ値を出力する。

本発明では、演算周期の（１／ｍ）の更新周期でデューティ更新値が演算されるため、デューティ指令値の割込処理を増やすことなくデューティ値と搬送波との比較頻度を高めることができる。また、デューティ更新値は、演算負荷の少ない線形補完によって算出される。したがって、演算負荷を低減しつつ多相回転機の制御を安定させることができる。

また、デューティ指令部は、デューティ指令値に対し、電流検出時間を確保するための処理として、各相の電圧の平均値を変更する。そしてさらに、擬似デューティ演算部は、デューティ指令値に基づく線形補完によって算出されたデューティ更新値に対し、電流検出時間を確保するための処理として、擬似デューティ値を出力する。

具体的には、例えば３相回転機において電流検出手段が３相の低電位側のスイッチング素子と直流電源の負極との間に設けられる場合、デューティ指令部は、デューティ指令値に対応する３相全ての低電位側のスイッチング素子がオンとなる期間、又は、３相のうち２相の低電位側のスイッチング素子がオンとなる期間のうち長い方の期間に電流検出が実行されるようにデューティ指令値に対応する３相の電圧の平均値を変更する。擬似デューティ演算部は、デューティ更新値に対応するいずれかの相の低電位側のスイッチング素子のオン時間が最短検出時間未満である場合、以下の２つのうち一方の処理をする。
（Ｉ）当該相を除く２相の低電位側のスイッチング素子がオンとなる期間に電流検出が実行されるように各相のデューティ更新値を増加させた擬似デューティ値を出力する。
（ＩＩ）３相全ての低電位側のスイッチング素子のオン時間が最短検出時間以上となるように各相のデューティ更新値を減少させた擬似デューティ値を出力する。

これにより、電流検出時間を確保するための電圧平均値変更処理が、デューティ指令値に対して一次的に実行された後、さらに電流検出タイミングでのデューティ更新値に対して二次的に実行されるため、電流検出時間を適切に確保することができる。したがって、電力変換器から多相回転機に供給される電流を確実に検出することができる。

本発明の第１〜第５実施形態による３相回転機の制御装置を示す概略構成図。 （ａ）制御部内の処理を示す機能ブロック図、（ｂ）電圧デューティ変換部の詳細な機能ブロック図。 ＰＷＭ制御を説明する説明図。 ＰＷＭ制御を説明する説明図。 電圧ベクトルパターンを示す図。 デューティ指令値についての電圧平均値変更処理のフローチャート。 ３相電流法によって電流検出するための下シフト処理を説明する説明図。 ２相電流法によって電流検出するための上シフト処理を説明する説明図。 電圧平均値変更処理されたデューティ指令信号の波形図。 シャント抵抗におけるリンギングを説明する説明図。 シャント抵抗による電流検出可能な上限デューティを説明する説明図。 電流検出する相のデューティと電圧ベクトルＶ０の発生期間との関係を示す特性図。 本発明の第１、第２実施形態による制御演算およびデューティ更新を示すタイミングチャート。 本発明の第１、第２実施形態による線形補完を説明する説明図。 本発明の第１実施形態による擬似デューティ演算処理のフローチャート。 本発明の第１実施形態による上シフト処理を説明する説明図。 本発明の第２実施形態による擬似デューティ演算処理のフローチャート。 本発明の第２実施形態による下シフト処理を説明する説明図。 本発明の第３、第４実施形態による制御演算およびデューティ更新を示すタイミングチャート。 本発明の第３、第４実施形態による線形補完を説明する説明図。 本発明の第３実施形態による擬似デューティ演算処理のフローチャート。 本発明の第３実施形態による上シフト処理を説明する説明図。 本発明の第４実施形態による擬似デューティ演算処理のフローチャート。 本発明の第４実施形態による下シフト処理（Ａパターン）を説明する説明図。 本発明の第４実施形態による下シフト処理（Ｂパターン）を説明する説明図。 本発明の第５実施形態による制御演算およびデューティ更新を示すタイミングチャート。 本発明の第５実施形態による擬似デューティ演算処理のフローチャート。 本発明の第６実施形態による３相回転機の制御装置を示す概略構成図。

以下、本発明の複数の実施形態を図面に基づいて説明する。複数の実施形態において、実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
図１に示すように、本発明の第１実施形態のＥＣＵ１０１は、「多相回転機」としてのモータ８０の駆動を制御する「制御装置」である。本実施形態のモータ８０は、３相ブラシレスモータであり、例えば車両の電動パワーステアリング装置において、ステアリング操作を補助する操舵アシストモータとして使用される。回転角センサ８５によって検出されたモータ８０の回転角は、電気角θに換算され、ＥＣＵ１０１の制御部６０に入力される。

ＥＣＵ１０１は、インバータ部２０１、コンデンサ２７、シャント抵抗４１、４２、４３および制御部６０等を備えている。
インバータ部２０１は、６つのスイッチング素子２１〜２６がブリッジ接続され、「直流電源」としてのバッテリ１５の電力をＰＷＭ制御によって変換し、モータ８０へ供給する。本実施形態では、スイッチング素子２１〜２６としてＭＯＳＦＥＴ、すなわち金属酸化物半導体電界効果トランジスタが用いられる。
以下、スイッチング素子２１〜２６をＭＯＳ２１〜２６という。また、「高電位側のスイッチング素子」であるＭＯＳ２１、２２、２３を「上ＭＯＳ」といい、「低電位側のスイッチング素子」であるＭＯＳ２４、２５、２６を「下ＭＯＳ」という。

インバータ部２０１は、電源ラインＬｐを経由してバッテリ１５の正極側に接続され、グランドラインＬｇを経由してバッテリ１５の負極側に接続される。
上ＭＯＳ２１、２２、２３は、ドレインが電源ラインＬｐに接続されている。また、上ＭＯＳ２１、２２、２３のソースは、下ＭＯＳ２４、２５、２６のドレインに接続されている。下ＭＯＳ２４、２５、２６のソースは、シャント抵抗４１、４２、４３を介して、グランドラインＬｇに接続されている。上ＭＯＳ２１、２２、２３とＭＯＳ２４、２５、２６との接続点は、それぞれ、モータ８０のＵ相コイル８１、Ｖ相コイル８２、Ｗ相コイル８３の一端に接続している。ＭＯＳ２１〜２６は、搬送波比較部５７で生成された信号がゲートに入力され、ソース−ドレイン間がオン／オフされる。
コンデンサ２７は、電源ラインＬｐとグランドラインＬｇとの間に接続され、電荷を蓄えることで、ＭＯＳ２１〜２６への電力供給を補助したり、サージ電流などのノイズ成分を抑制したりする。

「電流検出手段」としてのシャント抵抗４１、４２、４３は、インバータ部６０からモータ８０の各相コイル８１、８２、８３に供給される電流を、後述する制御演算部５０の演算周期と同じ周期で検出して制御部６０に伝送する。なお、図１では、シャント抵抗４１、４２、４３を総括して「符号４０」を付している。
本実施形態では、シャント抵抗４１、４２、４３は、下ＭＯＳ２４、２５、２６とグランドラインＬｇとの間に設けられる。したがって、下ＭＯＳ２４、２５、２６が特許請求の範囲に記載の「検出側スイッチング素子」に相当する。

制御部６０は、マイコン６７および駆動回路６８等で構成され、ＥＣＵ１０１全体の制御を司る。
図３に示すように、制御部６０は、３相２相変換部５１、制御器５２、２相３相変換部５３、電圧デューティ変換部５４および搬送波比較部５７等を有している。ここで、搬送波比較部５７を除く部分は、制御演算部５０を構成する。

３相２相変換部５１は、シャント抵抗４１、４２、４３によって検出された電流検出値に基づいて各相の電流値Ｉｕ、Ｉｖ、Ｉｗを算出する。そして、算出された電流値Ｉｕ、Ｉｖ、Ｉｗ、および電気角θに基づき、ｄ軸電流検出値Ｉｄおよびｑ軸電流検出値Ｉｑを算出する。

制御器５２は、電流フィードバック制御により、ｄ軸指令電流値Ｉｄ*とｄ軸電流検出値Ｉｄとの電流偏差ΔＩｄ、及び、ｑ軸指令電流値Ｉｑ*とｑ軸電流検出値Ｉｑとの電流偏差ΔＩｑを算出し、電流偏差ΔＩｄ、ΔＩｑを０に収束させるように指令電圧値Ｖｄ*およびＶｑ*を算出する。
２相３相変換部５３は、制御器５２で算出された指令電圧Ｖｄ*、Ｖｑ*、および電気角θに基づき、３相指令電圧Ｖｕ*、Ｖｖ*、Ｖｗ*を算出する。

電圧デューティ変換部５４は、コンデンサ電圧Ｖｃを参照しつつ、３相指令電圧Ｖｕ*、Ｖｖ*、Ｖｗ*を各相コイル８１、８２、８３への印加電圧に係るデューティ値に変換し、搬送波比較部５７に出力する。
電圧デューティ変換部５４は、インバータ部２０１のＰＷＭ制御に係るデューティ指令値ＤｏＵ、ＤｏＶ、ＤｏＷを指令するデューティ指令部５５、及びデューティ指令値に基づき、デューティ更新値を演算する擬似デューティ演算部５６を有する。

デューティ指令部５５は、さらに、指令電圧をデューティに換算する電圧デューティ換算部５５１、デッドタイムを設定するデッドタイム補償部５５２、及び、後述する電圧平均値変更処理を実行する電圧平均値変更部５５３から構成される。デューティ指令部５５は、デューティ指令値を所定の演算周期で演算する。
擬似デューティ演算部５６は、デューティ更新値を演算周期に対し周波数がｍ倍（ｍは２以上の整数）となる更新周期で演算する。本実施形態では「ｍ」を２とする。この演算周期および更新周期の具体的な例については後述する。

搬送波比較部５７は、電圧デューティ変換部５４から出力されたデューティ更新値ＤｒＵ１、ＤｒＶ１、ＤｒＷ１、ＤｒＵ２、ＤｒＶ２、ＤｒＷ２と搬送波のキャリア信号であるＰＷＭ基準信号とを比較し、インバータ部２０１のＭＯＳ２１〜２６のオン／オフ信号を生成する。なお、本実施形態では、上昇速度と下降速度とが互いに等しい２等辺三角形形状の三角波を搬送波として用いる。

続いて、一般的なＰＷＭ制御について図３〜図５を参照して説明する。
図３に示すように、デューティ指令信号Ｄは、振幅が略同一で、位相が互いに１２０°ずれた正弦波信号であるＵ相デューティＤｕ指令信号、Ｖ相デューティＤｖ指令信号およびＷ相デューティＤｗ指令信号の３つの信号から構成される。デューティ指令信号Ｄの最大値と最小値との平均値はデューティ約５０％に相当する。

ＰＷＭ基準信号Ｐは、三角波信号である。本実施形態では、ＰＷＭ基準信号Ｐの周波数は２０ｋＨｚ、周期は５０μｓであり、デューティ指令信号Ｄの正弦波の周期に比べ極めて短い。なお図３では、デューティ指令信号Ｄの１周期におけるＰＷＭ基準信号Ｐの数は模式的に図示してあり、実際にはＰＷＭ基準信号Ｐの周波数はもっと頻繁である。

図４は、図３の領域Ｋを拡大し、ＰＷＭ基準信号Ｐとデューティ指令信号Ｄとの大小関係を模式的に示した説明図である。
ＰＷＭ制御では、各相デューティ指令信号Ｄｕ、Ｄｖ、ＤｗとＰＷＭ基準信号Ｐとを比較し、ＭＯＳ２１〜２６のオン／オフ信号を生成する。本実施形態で採用する方式では、ＰＷＭ基準信号Ｐが各相デューティ指令信号Ｄｕ、Ｄｖ、Ｄｗを上回る区間において、上ＭＯＳ２１、２２、２３がオフとなり、対応する下ＭＯＳ２４、２５、２６がオンとなる。また、ＰＷＭ基準信号Ｐが各相デューティ指令信号Ｄｕ、Ｄｖ、ＤＷを下回る区間において、上ＭＯＳ２１、２２、２３がオンとなり、対応する下ＭＯＳ２４、２５、２６がオフとなる。すなわち、各相の上ＭＯＳ２１、２２、２３と下ＭＯＳ２４、２５、２６とは、オン／オフが逆となる。

具体的に、例えば区間ＫＶ１では、ＰＷＭ基準信号Ｐは、Ｕ相デューティ指令信号Ｄｕよりも下に位置し、Ｖ相デューティＤｖ指令信号およびＷ相デューティＤｗ指令信号よりも上に位置している。従って、Ｕ相については、上ＭＯＳ２１がオンとなり、下ＭＯＳ２４がオフとなる。Ｖ相およびＷ相については、上ＭＯＳ２２および上ＭＯＳ２３がオフとなり、下ＭＯＳ２５および下ＭＯＳ２６がオンとなる。

図５に示すように、各相のＭＯＳのオン／オフ状態を示す電圧ベクトルパターンは、８とおり存在する。ゼロ電圧ベクトルＶ０期間には３相全ての下ＭＯＳ２４、２５、２６がオンとなり、ゼロ電圧ベクトルＶ７期間には３相全ての上ＭＯＳ２１、２２、２３がオンとなる。したがって、ゼロ電圧ベクトルＶ０またはＶ７期間には、各相コイル８１、８２、８３に電圧が印加されない。一方、有効電圧ベクトルＶ１〜Ｖ６期間には、３相のうち１相または２相の下ＭＯＳがオンとなり、各相コイル８１、８２、８３に電圧が印加される。

次に、デューティ指令部５５によるデューティ指令値の電圧平均値変更処理について、図６〜図９を参照して説明する。この処理は、特許第４１７５６７７号の従来技術に基づくものである。
この処理は、インバータ部６０からモータ８０に供給される電流を相毎に検出する２とおりの方法のうち、より適切な方法を都度選択することを特徴とする。１つ目の方法は、３相全ての下ＭＯＳ２４、２５、２６がいずれもオンとなるゼロ電圧ベクトルＶ０発生期間に、３相のシャント抵抗４１、４２、４３を流れる電流を検出する方法である。以下、この方法を「３相電流検出法」という。

２つ目の方法は、３相のうち２相の下ＭＯＳがオンし、他の１相の下ＭＯＳがオフする期間に、下ＭＯＳがオンしている２相のシャント抵抗を流れる電流を検出し、下ＭＯＳがオフしている１相の電流をキルヒホッフの法則により推定する方法である。以下、この方法を「２相電流検出法」という。２相電流検出法は、電流を推定する相がＵ相の場合は電圧ベクトルＶ１期間に行われ、Ｖ相の場合は電圧ベクトルＶ３期間に行われ、Ｗ相の場合は電圧ベクトルＶ５期間に行われる。すなわち、奇数電圧ベクトル発生期間に行われる。

この処理は、２つの方法のうち電流検出時間をより長く確保できる方法を選択し、さらに、デューティ指令値の電圧平均値を低電圧側または高電圧側にシフトするものである。詳しくは図１２のフローチャートを参照して説明する。なお、以下のフローチャートの説明で、記号Ｓは「ステップ」を示す。

図６のＳ０１では、Ｖ０期間とＶ７期間との合計であるゼロ電圧ベクトル発生期間を算出し、また、奇数電圧ベクトルＶ１、Ｖ３、Ｖ５発生期間を算出する。続くＳ０２では、ゼロ電圧ベクトル発生期間と奇数電圧ベクトル発生期間とを比較する。ゼロ電圧ベクトル発生期間が奇数電圧ベクトル発生期間よりも長いか、同じ長さの場合（Ｓ０２：ＹＥＳ）には、デューティ指令値の電圧平均値を低電圧側に下シフト（Ｓ０３）し、ゼロ電圧ベクトルＶ０発生期間に「３相電流検出法」によって電流検出を実行する（Ｓ０４）。

ここで、デューティ指令値の電圧平均値変更処理における「下シフト処理」について、図７、図９を参照して説明する。例えば図９に示すＫｂ部において、デューティ指令値は、大きい方からＵ相、Ｖ相、Ｗ相の順となっている。この場合、図９に示すように、最小であるＷ相のデューティを０％とするように電圧平均値を低電圧側に下シフトする。これにより、最大であるＵ相のデューティが下がる。そして、シフト前のゼロ電圧ベクトルＶ７期間がゼロ電圧ベクトルＶ０期間に付加され、ゼロ電圧ベクトルＶ０期間を最長とすることができる。

一方、奇数電圧ベクトル発生期間がゼロ電圧ベクトル発生期間よりも長い場合（Ｓ０２：ＮＯ）には、デューティ指令値の電圧平均値を高電圧側に上シフト（Ｓ０５）し、奇数電圧ベクトル発生期間に「２相電流検出法」によって電流検出を実行する（Ｓ０６）。

ここで、デューティ指令値の電圧平均値変更処理における「上シフト処理」について、図８、図９を参照して説明する。例えば図９に示すＫｔ部において、デューティ指令値は、大きい方からＵ相、Ｖ相、Ｗ相の順となっている。この場合、図１０に示すように、最大であるＵ相のデューティを１００％とするように電圧平均値を高電圧側に上シフトする。これにより、シフト前のゼロ電圧ベクトルＶ０期間が無くなり、ゼロ電圧ベクトルＶ０期間の前後の電圧ベクトルＶ１期間が一連の期間となる。その結果、電圧ベクトルＶ１期間に電流検出が実行される。

以上のように、デューティ指令値の電圧平均値変更処理によって、電流検出時間を確保することができる。しかし、この処理はあくまでデューティ指令値に対するものである。
これに対し、本実施形態のＥＣＵ１０１は、モータ８０の制御を安定させ騒音や振動を低減させるべく、デューティ指令値に基づくデューティ更新値を生成し、そのデューティ更新値に対して電流検出時間を適切に確保するための処理を実行することを特徴とする。その特徴的な処理を実行するのが擬似デューティ演算部５６である。
擬似デューティ演算部５６は、デューティ指令値に基づきデューティ更新値を線形補完によって算出し、算出されたデューティ更新値に対して電流検出時間が確保されるか否かを判断し、確保されない場合、デューティ更新値を擬似デューティ値に補正する。

ここで、シャント抵抗４１、４２、４３が電流検出するための最短検出時間について、図１０〜図１２を参照して説明する。
図１０に示すように、下ＭＯＳがオフからオンに切り替わった直後にはシャント抵抗の検出電流はリンギングするため、下ＭＯＳのオン後、リンギングが収束する２μｓ後が検出開始となる。また、検出開始から２μｓ以上の検出時間が必要である。したがって、下ＭＯＳがオンしている時間は、最低４μｓ必要である。
また、図１１に示すように、上ＭＯＳをオフしてから下ＭＯＳをオンするまで、及び、下ＭＯＳをオフしてから上ＭＯＳをオンするまでの間には、各０．５μｓ、計１μｓのデッドタイムが必要である。したがって、上ＭＯＳがオフしている時間として５μｓが電流検出のための最短検出時間となる。

本実施形態では搬送波の周期は５０μｓであるので、図１２に示すように、デューティ９０％以下のとき最短検出時間が確保される。これより、本実施形態では、「上限デューティ」を「９０％」に設定する。そして、いずれかの相のデューティ更新値が上限デューティである９０％を超えている場合には、「デューティ更新値を擬似デューティ値に補正する処理」を実行する。
以下、擬似デューティ演算部５６が実行する処理について詳細に説明する。

最初に図１３を参照し、後述する第２〜第５実施形態との共通事項について説明する。
第１〜第５実施形態では、制御演算部５０による制御演算の周波数は５ｋＨｚ、演算周期Ｔｏは２００μｓである。また、シャント抵抗４１、４２、４３による電流検出は、演算周期Ｔｏと同じ周期で実行される。電流検出タイミングｔＩＤは、搬送波の山のタイミングに一致する。
搬送波の周波数は２０ｋＨｚ、周期は５０μｓである。したがって、演算周期Ｔｏの１周期に４周期の搬送波が現れる。第１〜第４実施形態では、制御演算の割り込みは、搬送波の谷のタイミングに行われる。一方、第５実施形態では、制御演算の割り込みは、搬送波の山のタイミングに行われる。

ｎ回目の制御演算によるＵ相、Ｖ相、Ｗ相のデューティ指令値をＤｏＵ（ｎ）、ＤｏＶ（ｎ）、ＤｏＷ（ｎ）と示す。また、ｎ回目のデューティ指令値に基づくデューティ更新値群を、ＤｒＵ１（ｎ）、ＤｒＶ１（ｎ）、ＤｒＷ１（ｎ）・・・と示す。ただし、何回目の制御演算であるかを区別しない場合は、（ｎ）の表示を省略する。また、相を区別しない場合、単に「デューティ指令値Ｄｏ」、「デューティ更新値Ｄｒ」のように示す。
後述する上シフト処理、下シフト処理によって擬似デューティ値に補正されたデューティ更新値は、ＤｒＵ１’（ｎ）、ＤｒＶ１’（ｎ）、ＤｒＷ１’（ｎ）のように示す。

続いて、図１３を参照し、第１実施形態に特有な事項について説明する。
図１３に示すように、擬似デューティ演算部５６は、演算周期Ｔｏの１周期にデューティ更新値Ｄｒを２回生成する。すなわち、更新の周波数１０ｋＨｚは、制御演算の周波数５ｋＨｚの２倍であり、更新周期Ｔｒ（１００μｓ）は、式１．１に示すように、演算周期Ｔｏ（２００μｓ）の（１／２）である。
Ｔｒ＝（１／２）Ｔｏ ・・・式（１．１）

ｎ回目の制御演算によるデューティ指令値Ｄｏ（ｎ）に対応するデューティ更新値は、制御演算タイミングｔｏ（ｎ）の（１／２）Ｔｏ後に第１更新タイミングｔｒ１（ｎ）で第１更新値Ｄｒ１（ｎ）が演算され、その更新周期Ｔｒ後に、第２更新タイミングｔｒ２（ｎ）が演算される。第１更新値Ｄｒ１（ｎ）は第２更新タイミングｔｒ２まで有効であり、この第１更新値Ｄｒ１（ｎ）の有効期間に電流検出タイミングｔＩＤが設定される。

図１４に示すように、例えばＵ相のデューティ更新値ＤｒＵ１（ｎ）、ＤｒＵ２（ｎ）は、（ｎ−１）回目のデューティ指令値ＤｏＵ（ｎ−１）と、ｎ回目のデューティ指令値ＤｏＵ（ｎ）とに基づき、更新周期Ｔｒと演算周期Ｔｏとの比に応じて線形補完することによって算出される。つまり、式１．２、１．３のようになる。
ＤｒＵ１（ｎ）＝ＤｏＵ（ｎ−１）＋｛ＤｏＵ（ｎ）−ＤｏＵ（ｎ−１）｝／２
・・・式（１．２）
ＤｒＵ２（ｎ）＝ＤｏＵ（ｎ） ・・・式（１．３）

図１５のフローチャートに示すように、第１実施形態の擬似デューティ演算処理では、各相のデューティ更新値Ｄｒ１、Ｄｒ２を線形補完によって算出した（Ｓ１０）後、Ｓ１１で第１更新値Ｄｒ１について判断する。ここで、第１更新値Ｄｒ１は、電流検出タイミングｔＩＤにおいて有効なデューティ値である。
Ｓ１１では、各相の第１更新値ＤｒＵ１、ＤｒＶ１、ＤｒＷ１が上限デューティＤＬを超えて１００未満の「禁止範囲」にあるか否か判断する。いずれかの相の第１更新値ＤｒＵ１、ＤｒＶ１、ＤｒＷ１が禁止範囲に有る場合（Ｓ１１：ＹＥＳ）、上シフト処理を実行する（Ｓ１２）。
一方、各相の第１更新値ＤｒＵ１、ＤｒＶ１、ＤｒＷ１がいずれも禁止範囲に無い場合（Ｓ１１：ＮＯ）は処理を終了する。したがって、第１更新値ＤｒＵ１、ＤｒＶ１、ＤｒＷ１がそのまま出力される。

各相の第１更新値のうちＵ相の第１更新値ＤｒＵ１が最大であり、かつ第１更新値ＤｒＵ１が禁止範囲に有る場合を例に取り、上シフト処理について説明する。
図１６に示すように、上シフト処理では、Ｕ相の第１更新値ＤｒＵ１を第２更新値ＤｒＵ２と等しい値に補正した擬似デューティ値を出力する。ここで、デューティ指令部５５の電圧平均値変更処理において、Ｖ相、Ｗ相の２相での下ＭＯＳのオン時間（電圧ベクトルＶ１）が３相全ての下ＭＯＳのオン時間（電圧ベクトルＶ０）よりも長い場合、１００％に上シフトされたデューティ指令値ＤｏＵ（ｎ）が出力されている。したがって、第２更新値ＤｒＵ２は１００％であるから、第１更新値ＤｒＵ１を１００％とすることになる。

またＶ相およびＷ相について、それぞれ第１更新値ＤｒＶ１、ＤｒＷ１を第２更新値ＤｒＶ２と等しい値に補正した擬似デューティ値を出力する。つまり、式１．４〜１．６のようになる。
ＤｒＵ１’（ｎ）＝ＤｒＵ２（ｎ）＝１００ ・・・式（１．４）
ＤｒＶ１’（ｎ）＝ＤｒＶ２（ｎ） ・・・式（１．５）
ＤｒＷ１’（ｎ）＝ＤｒＷ２（ｎ） ・・・式（１．６）
これにより、Ｖ相とＷ相の２相で下ＭＯＳがオンとなる電圧ベクトルＶ１期間を確保して電流検出を実行する。また、キルヒホッフの法則によってＵ相の電流を推定する。

第１実施形態では、演算周期Ｔｏの（１／２）の更新周期Ｔｒでデューティ更新値Ｄｒが演算されるため、デューティ指令値Ｔｏの割込処理を増やすことなくデューティ値と搬送波との比較頻度を高めることができる。また、デューティ更新値Ｄｒは、演算負荷の少ない線形補完によって算出される。したがって、演算負荷を低減しつつモータ８０の制御を安定させることができる。よって、騒音、振動、トルクリップル等を低減させることができる。

また、電流検出時間を確保するための電圧平均値変更処理が、デューティ指令値Ｄｏに対して一次的に実行された後、さらに電流検出タイミングｔＩＤでの第１更新値Ｄｒ１に対して二次的に実行されるため、シャント抵抗４１、４２、４３による電流検出時間を適切に確保することができる。したがって、インバータ部２０１からモータ８０に供給される電流を確実に検出することができる。

（第２実施形態）
次に、第２実施形態について、図１３、図１４、図１７、図１８を参照して説明する。図１３、図１４に示すデューティ更新値Ｄｒの更新タイミングおよび算出方法については第１実施形態と同様である。

図１７のフローチャートに示すように、第２実施形態の擬似デューティ演算処理では、各相のデューティ更新値Ｄｒ１、Ｄｒ２を線形補完によって算出した（Ｓ２０）後、Ｓ２１１〜Ｓ２３１で各相の第１更新値について順に判断する。ここで、第１更新値Ｄｒ１は、電流検出タイミングｔＩＤにおいて有効なデューティ値である。
Ｓ２１１では、Ｕ相の第１更新値ＤｒＵ１が上限デューティＤＬを超えて１００未満の「禁止範囲」にあるか否か判断する。第１更新値ＤｒＵ１が禁止範囲に有る場合（Ｓ２１１：ＹＥＳ）、下シフト処理を実行する（Ｓ２１２）。

Ｕ相の第１更新値ＤｒＵ１が禁止範囲に無い場合（Ｓ２１１：ＮＯ）、Ｖ相の第１更新値ＤｒＶ１について同様に判断し（Ｓ２２１）、第１更新値ＤｒＶ１が禁止範囲に有る場合（Ｓ２２１：ＹＥＳ）、下シフト処理を実行する（Ｓ２２２）。
Ｖ相の第１更新値ＤｒＶ１が禁止範囲に無い場合（Ｓ２２１：ＮＯ）、Ｗ相の第１更新値ＤｒＷ１について同様に判断し（Ｓ２３１）、第１更新値ＤｒＷ１が禁止範囲に有る場合（Ｓ２３１：ＹＥＳ）、下シフト処理を実行する（Ｓ２３２）。
Ｗ相の第１更新値ＤｒＷ１が禁止範囲に無い場合（Ｓ２３１：ＮＯ）は処理を終了し、第１更新値ＤｒＵ１、ＤｒＶ１、ＤｒＷ１がそのまま出力される。

各相の第１更新値のうちＵ相の第１更新値ＤｒＵ１が最大であり、かつ第１更新値ＤｒＵ１が禁止範囲に有る場合を例に取り、下シフト処理について説明する。
図１８に示すように、下シフト処理では、Ｕ相の第１更新値ＤｒＵ１を上限デューティＤＬと等しい値に補正した擬似デューティ値を出力する。このとき、第１更新値ＤｒＵ１の下シフト量を第１下シフト量ΔＵ１とする。第１下シフト量ΔＵ１は負の量である。つまり、式２．１、２．２のようになる。
ＤｒＵ１’（ｎ）＝ＤＬ ・・・式（２．１）
ΔＵ１＝ＤＬ−ＤｒＵ１＜０ ・・・式（２．２）

またＶ相およびＷ相について、式２．２、２．３のように、第１更新値ＤｒＶ１、ＤｒＷ１にそれぞれ第１下シフト量ΔＵ１を加算して下シフトさせる。
ＤｒＶ１’（ｎ）＝ＤｒＶ１＋ΔＵ１ ・・・式（２．３）
ＤｒＷ１’（ｎ）＝ＤｒＷ１＋ΔＵ１ ・・・式（２．４）
これにより、第１更新タイミングｔｒ１にて第１更新値ＤｒＵ１が最大であるＵ相の下ＭＯＳのオン時間を最短検出時間とし、３相の下ＭＯＳがオンする電圧ベクトルＶ０期間に電流検出を実行する。
第２実施形態では、第１実施形態と同様の効果が得られる。

（第３実施形態）
次に、第３実施形態について、図１９〜図２２を参照して説明する。
図１９に示すように、擬似デューティ演算部５６は、演算周期Ｔｏの１周期にデューティ更新値Ｄｒを４回生成する。すなわち、更新の周波数２０ｋＨｚは、制御演算の周波数５ｋＨｚの４倍であり、更新周期Ｔｒ（５０μｓ）は、式３．１に示すように、演算周期Ｔｏ（２００μｓ）の（１／４）である。
Ｔｒ＝（１／４）Ｔｏ ・・・式（３．１）

ｎ回目の制御演算によるデューティ指令値Ｄｏ（ｎ）に対応するデューティ更新値は、制御演算タイミングｔｏ（ｎ）の（１／２）Ｔｏ後に第１更新タイミングｔｒ１（ｎ）で第１更新値Ｄｒ１（ｎ）が演算される。以後、更新周期Ｔｒ毎に、第２更新タイミングｔｒ２（ｎ）で第２更新値Ｄｒ２（ｎ）が演算され、第３更新タイミングｔｒ３（ｎ）で第３更新値Ｄｒ３（ｎ）が演算され、第４更新タイミングｔｒ４（ｎ）で第４更新値Ｄｒ４（ｎ）が演算される。
電流検出タイミングｔＩＤは、第２更新タイミングｔｒ２と第３更新タイミングｔｒ３との間の搬送波の山のタイミングに一致する。したがって、電流検出タイミングｔＩＤでは、第２更新値Ｄｒ２（ｎ）が有効である。

図２０に示すように、例えばＵ相のデューティ更新値ＤｒＵ１（ｎ）〜ＤｒＵ４（ｎ）は、（ｎ−１）回目のデューティ指令値ＤｏＵ（ｎ−１）と、ｎ回目のデューティ指令値ＤｏＵ（ｎ）とに基づき、更新周期Ｔｒと演算周期Ｔｏとの比に応じて線形補完することによって算出される。つまり、式３．２〜３．５のようになる。
ＤｒＵ１（ｎ）＝ＤｏＵ（ｎ−１）＋｛ＤｏＵ（ｎ）−ＤｏＵ（ｎ−１）｝／４
・・・式（３．２）
ＤｒＵ２（ｎ）＝ＤｒＵ１（ｎ）＋｛ＤｏＵ（ｎ）−ＤｏＵ（ｎ−１）｝／４
・・・式（３．３）
ＤｒＵ３（ｎ）＝ＤｒＵ２（ｎ）＋｛ＤｏＵ（ｎ）−ＤｏＵ（ｎ−１）｝／４
・・・式（３．４）
ＤｒＵ４（ｎ）＝ＤｏＵ（ｎ） ・・・式（３．５）

図２１のフローチャートに示すように、第３実施形態の擬似デューティ演算処理では、上述のように各相のデューティ更新値Ｄｒ１〜Ｄｒ４を線形補完によって算出した（Ｓ３０）後、Ｓ３１で第２更新値Ｄｒ２について判断する。ここで、第２更新値Ｄｒ２は、電流検出タイミングｔＩＤにおいて有効なデューティ値である。
Ｓ３１では、各相の第２更新値ＤｒＵ２、ＤｒＶ２、ＤｒＷ２が上限デューティＤＬを超えて１００未満の「禁止範囲」にあるか否か判断する。いずれかの相の第２更新値ＤｒＵ２、ＤｒＶ２、ＤｒＷ２が禁止範囲に有る場合（Ｓ３１：ＹＥＳ）、上シフト処理を実行する（Ｓ３２）。
一方、各相の第２更新値ＤｒＵ２、ＤｒＶ２、ＤｒＷ２がいずれも禁止範囲に無い場合（Ｓ３１：ＮＯ）は処理を終了する。したがって、第２更新値ＤｒＵ２、ＤｒＶ２、ＤｒＷ２がそのまま出力される。

各相の第２更新値のうちＵ相の第２更新値ＤｒＵ２が最大であり、かつ第２更新値ＤｒＵ２が禁止範囲に有る場合を例に取り、上シフト処理について説明する。
図２２に示すように、上シフト処理では、Ｕ相の第２更新値ＤｒＵ２、及び電流検出タイミングｔＩＤ直後の第３更新値ＤｒＵ３を共に第４更新値ＤｒＵ４と等しい値に補正した擬似デューティ値を出力する。ここで、デューティ指令部５５の電圧平均値変更処理において、Ｖ相、Ｗ相の２相での下ＭＯＳのオン時間（電圧ベクトルＶ１）が３相全ての下ＭＯＳのオン時間（電圧ベクトルＶ０）よりも長い場合、１００％に上シフトされたデューティ指令値ＤｏＵ（ｎ）が出力されている。したがって、第４更新値ＤｒＵ４は１００％であるから、第２更新値ＤｒＵ２および第３更新値ＤｒＵ３を１００％とすることになる。

また、Ｖ相およびＷ相について、それぞれ第２更新値ＤｒＶ２、ＤｒＷ２および第３更新値ＤｒＶ３、ＤｒＷ２を共に第４更新値ＤｒＶ４、ＤｒＷ４と等しい値に補正した擬似デューティ値を出力する。
これにより、Ｖ相とＷ相の２相で下ＭＯＳがオンとなる電圧ベクトルＶ１期間を確保して電流検出を実行する。また、キルヒホッフの法則によってＵ相の電流を推定する。

第３実施形態では、第１実施形態に比べ更新周期Ｔｒの周波数がさらに２倍となるため、モータ８０の制御をより安定させることができる。よって、騒音、振動、トルクリップル等をさらに低減させることができる。

（第４実施形態）
次に、第４実施形態について、図１９、図２０、図２３、図２４を参照して説明する。図１９、図２０に示すデューティ更新値Ｄｒの更新タイミングおよび算出方法については第３実施形態と同様である。

図２３のフローチャートに示すように、第４実施形態の擬似デューティ演算処理では、各相のデューティ更新値Ｄｒ１〜Ｄｒ４を線形補完によって算出した（Ｓ４０）後、Ｓ４１１〜Ｓ４３２で各相の第２更新値および第１更新値について順に判断する。ここで、第２更新値Ｄｒ２は、電流検出タイミングｔＩＤにおいて有効なデューティ値である。
Ｓ４１１では、Ｕ相の第２更新値ＤｒＵ２が上限デューティＤＬを超えて１００未満の「禁止範囲」にあるか否か判断する。第２更新値ＤｒＵ２が禁止範囲に有る場合、さらに第１更新値ＤｒＵ１が上限デューティＤＬ以下であるか否か判断する。
第２更新値ＤｒＵ２が禁止範囲に有って、第１更新値ＤｒＵ１が上限デューティＤＬ以下の場合（Ｓ４１１：ＹＥＳ、Ｓ４１２：ＹＥＳ）、Ａパターンの下シフト処理を実行する（Ｓ４１３）。第２更新値ＤｒＵ２が禁止範囲に有って、かつ、第１更新値ＤｒＵ１が上限デューティＤＬを超えて禁止範囲に有る場合（Ｓ４１１：ＹＥＳ、Ｓ４１２：ＮＯ）、Ｂパターンの下シフト処理を実行する（Ｓ４１４）。

Ｕ相の第２更新値ＤｒＵ２が禁止範囲に無い場合（Ｓ４１１：ＮＯ）、Ｖ相の第２更新値ＤｒＶ２および第１更新値ＤｒＶ１について同様に判断し（Ｓ４２１、Ｓ４２２）、少なくとも第２更新値ＤｒＶ２が禁止範囲に有る場合（Ｓ４２１：ＹＥＳ）、いずれかの下シフト処理を実行する（Ｓ４２３、Ｓ４２４）。
Ｖ相の第２更新値ＤｒＶ２が禁止範囲に無い場合（Ｓ４２１：ＮＯ）、Ｗ相の第２更新値ＤｒＷ２および第１更新値ＤｒＷ１について同様に判断し（Ｓ４３１、Ｓ４３２）、少なくとも第２更新値ＤｒＷ２が禁止範囲に有る場合（Ｓ４３１：ＹＥＳ）、いずれかの下シフト処理を実行する（Ｓ４３３、Ｓ４３４）。
Ｗ相の第２更新値ＤｒＷ２が禁止範囲に無い場合（Ｓ４３１：ＮＯ）は処理を終了し、第２更新値ＤｒＵ２、ＤｒＶ２、ＤｒＷ２がそのまま出力される。

各相の第２更新値のうちＵ相の第２更新値ＤｒＵ２が最大であり、かつ第２更新値ＤｒＵ２が禁止範囲に有る場合を例に取り、Ａパターンの下シフト処理について説明する。
図２４に示すように、Ａパターンの下シフト処理では、Ｕ相の第２更新値ＤｒＵ２を上限デューティＤＬと等しい値にした擬似デューティ値を出力する。そして、第３更新値ＤｒＵ３を、上限デューティＤＬと第４更新値ＤｒＵ４とから線形補完して再算出する。このとき、第２更新値ＤｒＵ２の下シフト量を第２下シフト量ΔＵ２とし、第３更新値ＤｒＵ３の下シフト量を第３下シフト量ΔＵ３とする。

また、Ｖ相およびＷ相について、第２更新値ＤｒＶ２、ＤｒＷ２をそれぞれ第２下シフト量ΔＵ２だけ下シフトさせ、第３更新値ＤｒＶ３、ＤｒＷ３をそれぞれ第３下シフト量ΔＵ３だけ下シフトさせる。
これにより、第２更新タイミングｔｒ２にて第２更新値ＤｒＵ２が最大であるＵ相の下ＭＯＳのオン時間を最短検出時間とし、３相の下ＭＯＳがオンする電圧ベクトルＶ０期間に電流検出を実行する。

続いて、各相の第２更新値のうちＵ相の第２更新値ＤｒＵ２が最大であり、かつ第１更新値ＤｒＵ１および第２更新値ＤｒＵ２がいずれも禁止範囲に有る場合を例に取り、Ｂパターンの下シフト処理について説明する。
図２５に示すように、Ｂパターンの下シフト処理では、Ｕ相の第１更新値ＤｒＵ１および第２更新値ＤｒＵ２を上限デューティＤＬと等しい値にした擬似デューティ値を出力する。そして、第３更新値ＤｒＵ３を、上限デューティＤＬと第４更新値ＤｒＵ４とから線形補完して再算出する。このとき、第１、第２、第３更新値ＤｒＵ１、ＤｒＵ２、ＤｒＵ３の各下シフト量を第１下シフト量ΔＵ１、第２下シフト量ΔＵ２、第３下シフト量ΔＵ３とする。

また、Ｖ相およびＷ相について、第１更新値ＤｒＶ１、ＤｒＷ２をそれぞれ第１下シフト量ΔＵ１だけ下シフトさせ、第２更新値ＤｒＶ２、ＤｒＷ２をそれぞれ第２下シフト量ΔＵ２だけ下シフトさせ、第３更新値ＤｒＶ３、ＤｒＷ３をそれぞれ第３下シフト量ΔＵ３だけ下シフトさせる。
これにより、第２更新タイミングｔｒ２にて第２更新値ＤｒＵ２が最大であるＵ相の下ＭＯＳのオン時間を最短検出時間とし、３相の下ＭＯＳがオンする電圧ベクトルＶ０期間に電流検出を実行する。

第４実施形態では、第３実施形態と同様の効果が得られる。
また、第３更新値Ｄｒ３を、第２更新値Ｄｒ２と第４更新値Ｄｒ４とから線形補完して再算出するため、第２更新タイミングｔｒ２から第４更新タイミングｔｒ４までデューティ更新値Ｄｒを一定勾配で変化させることができる。

（第５実施形態）
次に、第５実施形態について、図２６、図２７を参照して説明する。
図２６に示すように、第５実施形態は、第３、第４実施形態に対し、デューティ更新値Ｄｒの更新周期Ｔｒが演算周期Ｔｏの（１／４）である点で同じである。また、デューティ更新値Ｄｒの算出方法も第３、第４実施形態と同様である。
しかし、第５実施形態は、第３、第４実施形態に対し、制御演算タイミングｔｏおよび更新タイミングｔｒ１〜ｔｒ４が、搬送波の谷のタイミングでなく、搬送波の山のタイミングである点が相違する。そのため、電流検出タイミングｔＩＤは、第２更新タイミングｔｒ２に一致する。言い換えれば、デューティ更新値が第１更新値Ｄｒ１から第２更新値Ｄｒ２に切り替わるタイミングで電流検出が実行される。

この場合、３相での電流検出を行うためには、電流検出タイミングｔＩＤ前後の第１更新値Ｄｒ１および第２更新値Ｄｒ２の両方が、上限デューティＤＬ以下であることが必要である。したがって、図２７に示すフローチャートでは、第４実施形態の図２３における「Ｂパターン」の下シフト処理を実行する必要があるか否かを判断する。
図２７のフローチャートに示すように、第５実施形態の擬似デューティ演算処理では、各相のデューティ更新値Ｄｒ１〜Ｄｒ４を線形補完によって算出した（Ｓ５０）後、Ｓ５１１〜Ｓ５３１で各相の第１更新値および第２更新値について順に判断する。

Ｓ５１１では、Ｕ相の第１更新値ＤｒＵ１または第２更新値ＤｒＵ２が上限デューティＤＬを超えて１００未満の「禁止範囲」にあるか否か判断する。第１更新値ＤｒＵ１または第２更新値ＤｒＵ２の少なくとも一方が禁止範囲に有る場合（Ｓ５１１：ＹＥＳ）、Ｂパターンの下シフト処理を実行する（Ｓ５１２）。

Ｕ相の第１および第２更新値ＤｒＵ１、ＤｒＵ２がいずれも禁止範囲に無い場合（Ｓ５１１：ＮＯ）、Ｖ相の第１更新値ＤｒＶ１および第２更新値ＤｒＶ２について同様に判断し（Ｓ５２１）、少なくとも一方が禁止範囲に有る場合（Ｓ５２１：ＹＥＳ）、Ｂパターンの下シフト処理を実行する（Ｓ５２２）。
Ｖ相の第１および第２更新値ＤｒＶ１、ＤｒＶ２がいずれも禁止範囲に無い場合（Ｓ５２１：ＮＯ）、Ｗ相の第１更新値ＤｒＷ１および第２更新値ＤｒＷ２について同様に判断し（Ｓ５３１）、少なくとも一方が禁止範囲に有る場合（Ｓ５３１：ＹＥＳ）、Ｂパターンの下シフト処理を実行する（Ｓ５３２）。
Ｗ相の第１および第２更新値ＤｒＷ１、ＤｒＷ２がいずれも禁止範囲に無い場合（Ｓ５３１：ＮＯ）は処理を終了し、第１および第２更新値ＤｒＵ１、ＤｒＵ２、ＤｒＶ１、ＤｒＶ２、ＤｒＷ１、ＤｒＷ２がそのまま出力される。
Ｂパターンの下シフト処理は、第４実施形態の図２５で説明したとおりである。

第５実施形態によれば、デューティ更新値Ｄｒが切り替わるタイミングで電流検出が実行される場合でも、切替前後のデューティ更新値Ｄｒの両方に対して「禁止範囲」にあるか否かを判断することで、第１〜第４実施形態と同様の作用効果を得ることができる。

（第６実施形態）
次に、第６実施形態について、図２８を参照して説明する。
第６実施形態のＥＣＵ１０２は、第１実施形態のＥＣＵ１０１に対し、インバータ部２０２のシャント抵抗４１、４２、４３が上ＭＯＳ２１、２２、２３と電源ラインＬｐとの間に設けられる点が異なる。したがって、第６実施形態では、上ＭＯＳ２１、２２、２３が特許請求の範囲に記載の「検出側スイッチング素子」に相当する。
第６実施形態での制御演算および擬似デューティ演算処理は、上記第１〜第５実施形態に対し、上下を逆にしたものとなる。

３相電流検出法によって電流検出する場合、第１〜第５実施形態における「ゼロ電圧ベクトルＶ０期間が最短検出時間となるときの上限デューティ」に対応する「ゼロ電圧ベクトルＶ７期間が最短検出時間となるときの下限デューティ」を想定する。そして、３相全ての上ＭＯＳ２１、２２、２３がオンとなるゼロ電圧ベクトルＶ７期間が最短検出時間以上となるように、各相のデューティ更新値Ｄｒを上シフトする。
具体的には、電流検出タイミングｔＩＤでの３相のうち最小のデューティ更新値Ｄｒを下限デューティと等しい値に補正し、このときの上シフト量を、他の２相のデューティ更新値Ｄｒに加算する。

また、２相電流検出法によって電流検出する場合、３相のうち２相の上ＭＯＳがオンとなる偶数電圧ベクトルＶ２、Ｖ４、Ｖ６の発生期間に電流検出が実行されるように、各相のデューティ更新値Ｄｒを下シフトする。
具体的には、電流検出タイミングｔＩＤでの３相のうち最小のデューティ更新値Ｄｒを０％とする。また、他の２相のデューティ更新値Ｄｒを、最小相の更新値が０％となる更新タイミングに対応する各相の更新値に変更する。

（その他の実施形態）
（ア）上記実施形態における演算周期、更新周期等の具体的数値は例示であり、これに限らない。デューティ更新値の更新周期Ｔｒが演算周期Ｔｏの（１／ｍ）（ｍは２以上の整数）であればよい。
（イ）上記実施形態では、疑似デューティ演算を制御演算よりも短い周期で行っていたが、制御演算中にあらかじめデューティ更新値を計算し、更新のみを演算周期Ｔｏの（１／ｍ）（ｍは２以上の整数）の周期で行ってもよい。

（ウ）擬似デューティ演算部による「下シフト処理」において３相のうち最小のデューティ更新値Ｄｒを補正する擬似デューティ値は、上限デューティＤＬと厳密に等しい値に限らず、例えば「上限デューティＤＬより１％下の値」等、上限デューティＤＬ以下の値であってもよい。

（エ）電流検出手段は、シャント抵抗に限らず、電力変換器の高電位側または低電位側のスイッチング素子を流れる電流を検出するものであればよい。
（オ）スイッチング素子は、ＭＯＳＦＥＴ以外の電界効果トランジスタやＩＧＢＴ等であってもよい。

（カ）ＥＣＵの制御部は、ｄｑ変換を行うものに限らない。また、上記実施形態の搬送波比較部５７等の処理は、マイコン６７のソフトウェア処理によって実現するものに限らず、ハードウェア手段によって実現するものであってもよい。
（キ）搬送波は、上昇速度と下降速度とが互いに等しい２等辺三角形形状のものに限らない。例えば鋸波形状であってもよい。

（ク）多相回転機の相の数は、３相に限らず４相以上であってもよい。
（ケ）本発明の多相回転機の制御装置は、電動パワーステアリング装置用のモータの制御装置に限らず、他の多相モータまたは発電機用の制御装置として適用されてもよい。
以上、本発明はこのような実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲において、種々の形態で実施することができる。

１０１、１０２ ・・・ＥＣＵ（制御装置）、
１５ ・・・バッテリ（直流電源）、
２０１、２０２ ・・・インバータ部（電力変換器）、
２１〜２６ ・・・ＭＯＳ（スイッチング素子）、
４１、４２、４３ ・・・シャント抵抗（電流検出手段）、
５０ ・・・制御演算部、
５５ ・・・デューティ指令部、
５６ ・・・擬似デューティ演算部、
５７ ・・・搬送波比較部、
８０ ・・・モータ（多相回転機）。

Claims (3)

1. 高電位側および低電位側の複数のスイッチング素子（２１〜２６）がブリッジ接続され、直流電源（１５）の電力をＰＷＭ制御によって変換し、多相回転機（８０）へ供給する電力変換器（２０１、２０２）と、
   前記電力変換器のＰＷＭ制御に係るデューティ指令値を所定の演算周期で演算するデューティ指令部（５５）、及び、前記デューティ指令値に基づくデューティ更新値を前記演算周期に対し周波数がｍ倍（ｍは２以上の整数）となる更新周期で演算する擬似デューティ演算部（５６）を有し、前記多相回転機への指令電圧に対応する前記デューティ更新値を出力する制御演算部（５０）と、
   前記制御演算部が出力したデューティ更新値と搬送波とを比較し、前記電力変換器の前記複数のスイッチング素子のオン／オフ信号を生成する搬送波比較部（５７）と、
   前記電力変換器の低電位側の前記スイッチング素子と前記直流電源の負極との間、又は高電位側の前記スイッチング素子と前記直流電源の正極との間に設けられ、前記電力変換器から前記多相回転機へ供給される相毎の電流を前記演算周期と同じ周期で検出する電流検出手段（４１、４２、４３）と、
   を備え、
   前記デューティ指令部は、
   前記電流検出手段が設けられる側の前記スイッチング素子である検出側スイッチング素子のオン時間について、前記デューティ指令値に対応する前記検出側スイッチング素子のオン時間が電流検出に必要な所定の最短検出時間以上となるよう、前記デューティ指令値に対応する各相の電圧の平均値を変更し、
   前記擬似デューティ演算部は、
   前記デューティ指令部が指令したｎ回目（ｎは自然数）のデューティ指令値に対応する前記デューティ更新値について、ｎ回目の前記デューティ指令値と（ｎ−１）回目の前記デューティ指令値とに基づき、前記更新周期と前記演算周期との比に応じて線形補完することにより前記デューティ更新値を算出し、
   且つ、前記デューティ更新値に対応するいずれかの相の前記検出側スイッチング素子のオン時間が前記最短検出時間未満である場合、少なくとも当該相を除く全ての相で電流検出が可能となるように前記デューティ更新値を変更した擬似デューティ値を出力することを特徴とする多相回転機の制御装置（１０１、１０２）。
2. 請求項１に記載の多相回転機の制御装置において、
   前記多相回転機は３相回転機であり、前記電流検出手段は、３相の低電位側の前記スイッチング素子（２４、２５、２６）と前記直流電源の負極との間に設けられ、
   前記デューティ指令部は、
   前記デューティ指令値に対応する前記３相全ての低電位側の前記スイッチング素子がオンとなる期間、又は、３相のうち２相の低電位側の前記スイッチング素子がオンとなる期間のうち長い方の期間に電流検出が実行されるように前記デューティ指令値に対応する３相の電圧の平均値を変更し、
   前記擬似デューティ演算部は、
   前記デューティ更新値に対応するいずれかの相の低電位側の前記スイッチング素子のオン時間が前記最短検出時間未満である場合、当該相を除く２相の低電位側の前記スイッチング素子がオンとなる期間に電流検出が実行されるように各相の前記デューティ更新値を増加させた擬似デューティ値を出力することを特徴とする多相回転機の制御装置。
3. 請求項１に記載の多相回転機の制御装置において、
   前記多相回転機は３相回転機であり、前記電流検出手段は、３相の低電位側の前記スイッチング素子と前記直流電源の負極との間に設けられ、
   前記デューティ指令部は、
   前記デューティ指令値に対応する前記３相全ての低電位側の前記スイッチング素子がオンとなる期間、又は、３相のうち２相の低電位側の前記スイッチング素子がオンとなる期間のうち長い方の期間に電流検出が実行されるように前記デューティ指令値に対応する３相の電圧の平均値を変更し、
   前記擬似デューティ演算部は、
   前記デューティ更新値に対応するいずれかの相の低電位側の前記スイッチング素子のオン時間が前記最短検出時間未満である場合、３相全ての低電位側の前記スイッチング素子のオン時間が前記最短検出時間以上となるように各相の前記デューティ更新値を減少させた擬似デューティ値を出力することを特徴とする多相回転機の制御装置。

Images