JP5567925B2

JP5567925B2 - スイッチ装置

Info

Publication number: JP5567925B2
Application number: JP2010169689A
Authority: JP
Inventors: 雄一稲葉; 由明本多
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2010-07-28
Filing date: 2010-07-28
Publication date: 2014-08-06
Anticipated expiration: 2030-07-28
Also published as: JP2012034046A

Description

本発明は、トランジスタを用いたスイッチ装置に関するものである。

従来、電力供給の導通・遮断を切り替えるスイッチング素子として、パワーＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、サイリスタおよびトライアック等の半導体素子が知られている。そして、１乃至複数のスイッチング素子を用いることによって、スイッチ装置を構成することができる。

そして、このようなスイッチ装置において、さらなる低損失化、高速化を図るために、ＧａＮ（窒化ガリウム）に代表される窒化物半導体で形成されたトランジスタを用いることが提案されている（例えば、特許文献１参照）。

特開２００８−１５３７４８号公報

高電圧、大電流の導通・遮断を切り替える用途に、窒化物半導体で形成されたトランジスタからなるスイッチ装置を用いた場合でも、トランジスタのチャネル部の温度は上昇する。そして、チャネル部の異常によって、チャネル部の温度が過度に上昇した場合、トランジスタの動作不良が発生し、信頼性が低下する虞があった。

このチャネル部の異常を検出するために、サーミスタ等の温度検出手段を用いることが考えられるが、チャネル部の温度を直接測定することは困難である。また、トランジスタのパッケージ外面の温度を測定する構成では、チャネル部の温度を正確に測定することはできなかった。

本発明は、上記事由に鑑みてなされたものであり、その目的は、トランジスタのチャネル部の異常を簡易且つ正確に検出できるスイッチ装置を提供することにある。

本発明のスイッチ装置は、複数の半導体層で形成されて、制御端子に電圧を印加されることによって第１，第２の端子間が導通し、前記制御端子に印加された電圧によって前記半導体層内で正孔と電子とが結合して発光するトランジスタと、前記制御端子に電圧を印加する駆動部と、前記トランジスタの発光量を検出する光検出部とを備え、一対の前記トランジスタを互いに逆方向に直列接続し、前記光検出部は、前記一対のトランジスタの発光量をそれぞれ検出し、前記駆動部は、前記光検出部の検出結果に基づいて、前記一対のトランジスタの各発光量の差分が所定値以上となった場合に、前記トランジスタが異常であると判定し、この判定結果に基づいて前記制御端子に印加する電圧を制御し、前記トランジスタは、チャネル領域を含む第１の半導体層と、前記チャネル領域上に設けられて、前記チャネル領域よりもバンドギャップが大きい第２の半導体層と、前記第２の半導体層に設けられてｐ型の導電性を有するコントロール領域とを備え、前記制御端子は、前記コントロール領域に接して設けられ、前記第１，第２の端子は、前記コントロール領域を挟んで第２の半導体層に設けられ、前記制御端子を前記第２の端子に対して順方向バイアスすることにより、前記第２の半導体層を介して前記チャネル領域に正孔が注入され、前記第１の端子と前記第２の端子との間に流れる電流が制御されるとともに、前記注入された正孔が前記第２の半導体層中の電子と再結合することによって発光すること特徴とする。

以上説明したように、本発明では、トランジスタのチャネル部の異常を簡易且つ正確に検出できるという効果がある。

実施形態１のスイッチ装置の構成を示すブロック図である。同上のトランジスタの構成を示す概略断面図である。同上のトランジスタのＶｄｓとＩｄとの関係を示す特性図である。同上の光検出部の構成を示す回路図である。同上の光出力と検出電流との関係を示す特性図である実施形態２のスイッチ装置の構成を示すブロック図である。同上の光出力と検出電流との関係を示す特性図である

以下、本発明の実施の形態を図面に基づいて説明する。

（実施形態１）
図１に示す本実施形態のスイッチ装置は、一対の電界効果トランジスタ１（１１，１２）と、スイッチ制御部２とを備えた双方向スイッチである。

電界効果トランジスタ１１，１２（以降、トランジスタ１１，１２と称す）は、ＧａＮ（窒化ガリウム）に代表される窒化物半導体で形成されたスイッチング素子である。

図２は、トランジスタ１（１１，１２）の構成を示しており、トランジスタ１は、シリコン基板（Ｓｉ基板）１ａ上にアンドープＧａＮ（ガリウムナイトライド）層１ｂを形成し、さらにアンドープＧａＮ層１ｂ上にアンドープＡｌＧａＮ層１ｃを形成している。ここで、アンドープＧａＮ層１ｂが、本発明の第１の半導体層に相当し、アンドープＡｌＧａＮ層１ｃが、本発明の第２の半導体層に相当する。

そして、アンドープＡｌＧａＮ層１ｃ上の一部には、ｐ型不純物を含むＡｌＧａＮで構成されたｐ型コントロール層１ｄを形成しており、ｐ型コントロール層１ｄは、例えばＭｇ（マグネシウム）がドーピングされている。ｐ型コントロール層１ｄは、本発明のコントロール領域に相当する。

このｐ型コントロール層１ｄ上には、ｐ型コントロール層１ｄにオーミック接触するＮｉ（ニッケル）で形成されたゲート電極１ｅを備えている。さらに、アンドープＡｌＧａＮ層１ｃ上のゲート電極１ｅを挟む位置には、Ｔｉ（チタン）層およびＡｌ（アルミニウム）層で形成されたドレイン電極１ｆ、ソース電極１ｇが設けられている。また、ゲート電極１ｅは、Ｐｄ（パラジウム）、Ｔｉ（チタン）、Ａｕ（金）を積層させて形成してもよい。ここで、ゲート電極１ｅは、本発明の制御端子に相当し、ドレイン電極１ｆは、本発明の第１の端子に相当し、ソース電極１ｇは、本発明の第２の端子に相当する。

なお、本実施形態では、ｐ型コントロール層１ｄおよびゲート電極１ｅを２組設けたダブルゲート構造としているが、ｐ型コントロール層１ｄおよびゲート電極１ｅを１組設けたシングルゲート構造であってもよい。

そして、アンドープＡｌＧａＮ層１ｃのバンドギャップはアンドープＧａＮ層１ｂのバンドギャップよりも大きく、チャネル部となるアンドープＧａＮ層１ｂとアンドープＡｌＧａＮ層１ｃとの界面（以降、ヘテロ界面と称す）にはヘテロ障壁が形成されている。すなわち、アンドープＡｌＧａＮ層１ｃのバンドギャップは、上述のチャネル部のバンドギャップより大きくなる。このアンドープＧａＮ層１ｂとアンドープＡｌＧａＮ層１ｃとのヘテロ界面には、トランジスタ１の駆動時に２次元電子ガスが形成される。

また、ドレイン電極１ｆおよびソース電極１ｇは共にアンドープＡｌＧａＮ層１ｃに接しているが、アンドープＡｌＧａＮ層１ｃの膜厚が十分に薄いため、動作時にはアンドープＡｌＧａＮ層１ｃをトンネル電流が流れる。そのため、ドレイン電極１ｆおよびソース電極１ｇは動作時に２次元電子ガスが形成されるヘテロ界面に電気的に接続されるオーミック電極となっている。この構成に加え、アンドープＡｌＧａＮ層１ｃのうち、ドレイン電極１ｆの下、およびソース電極１ｇの下に位置する領域にＳｉを拡散させてさらに良好なオーミック接合を形成させることもできる。トンネル電流を流すためにはアンドープＡｌＧａＮ層１ｃの厚さが３０ｎｍ以下であると特に好ましい。

このような構成を有するトランジスタ１は、ゲート電極１ｅ−ソース電極１ｇ間に印加されるゲート電圧Ｖｇｓが０Ｖのとき、ｐ型コントロール層１ｄの直下のヘテロ界面領域は空乏化しており、ドレイン電流Ｉｄは流れない。

一方、ゲート電圧Ｖｇｓが正の閾値電圧を上回った場合、ｐ型コントロール層１ｄとヘテロ界面との間に存在するｐｎ接合の順方向電圧に達するまでは、トランジスタ１はＪＦＥＴと略同様の原理で動作する。このとき、ゲート電圧Ｖｇｓの上昇にしたがって、ドレイン電流Ｉｄが増加する。

そして、ゲート電圧Ｖｇｓがさらに上昇して、ｐ型コントロール層１ｄとヘテロ界面との間に存在するｐｎ接合の順方向電圧を上回った場合（順方向バイアス）、ｐ型コントロール層１ｄから、チャネル部となるアンドープＧａＮ層１ｂの上面部に正孔が注入される。そして、ゲート電圧Ｖｇｓの上昇にしたがって、ドレイン電流Ｉｄがさらに増加する。アンドープＧａＮ層１ｂの上面部、すなわち、ｐ型コントロール層１ｄからヘテロ界面付近に正孔が注入されると、注入された正孔と同じだけの自由電子がヘテロ界面付近に発生するため、ドレイン電流Ｉｄが増加するのである。

上述のトランジスタ１は、ゲート電圧Ｖｇｓが正の閾値電圧以下の場合、ドレイン−ソース間が遮断しており、ドレイン電流Ｉｄは流れない。そして、ゲート電圧Ｖｇｓが正の閾値電圧を上回った場合、ドレイン−ソース間が導通し、ドレイン電流Ｉｄは流れる。すなわち、トランジスタ１は、所謂ノーマリオフ特性を有する。図３は、ゲート電圧Ｖｇｓを変化させた場合において、ドレイン−ソース間電圧Ｖｄｓとドレイン電流Ｉｄとの関係を示す。図３中では、ゲート電圧Ｖｇｓを、Ｖｇｓ１，Ｖｇｓ２，Ｖｇｓ３，Ｖｇｓ４（０＜Ｖｇｓ１＜Ｖｇｓ２＜Ｖｇｓ３＜Ｖｇｓ４）に設定しており、ゲート電圧Ｖｇｓが大きいほど、ドレイン電流Ｉｄの飽和値は大きくなる。

そして、ゲート電圧Ｖｇｓが上昇して、ｐ型コントロール層１ｄからアンドープＧａＡｌＮ層１ｃを介して、ヘテロ界面に正孔が注入されると、この注入された正孔が、アンドープＧａＡｌＮ層１ｃ中の電子と再結合する。この再結合によって、アンドープＧａＡｌＮ層１ｃのバンドギャップに相当する光が、ｐ型コントロール層１ｄ近傍から自然放出光として放出される。

本実施形態のスイッチ装置は、この自然放出光を利用して、トランジスタ１のチャネル部の異常を検出するものである。以下、一対のトランジスタ１（１１，１２）を用いて、双方向の電流を導通・遮断可能なスイッチ装置を例にして、このチャネル部の異常検出について説明する。

スイッチ装置は、図１に示すように、一対のトランジスタ１１，１２の各ソース電極１ｇ（Ｓ）を互いに接続し、トランジスタ１１，１２の各ドレイン電極１ｆ（Ｄ）間には、負荷回路３が接続されている。負荷回路３は、交流電源３１と負荷３２との直列回路で構成されている。そして、トランジスタ１１，１２が同時にオン・オフすることによって、交流電源３１から負荷３２への電力供給を、双方向において導通・遮断している。なお、交流電源３１は、商用電源以外に、双方向の電流を供給可能な電源であってもよい。

トランジスタ１１，１２の各ゲート電極１ｅ（Ｇ）に印加されるゲート電圧Ｖｇｓは、スイッチ制御部２によって制御される。スイッチ制御部２は、駆動部２１と、差分回路２２と、光検出部２３（２３１，２３２）とで構成される。

駆動部２１は、ユーザによって操作される図示しない操作部、または外部の図示しない制御回路からの制御信号に基づいて、トランジスタ１１，１２の各ゲート電圧Ｖｇｓを制御し、トランジスタ１１，１２をオン・オフ制御する。交流電源３１から負荷３２への電力供給を導通させる場合、トランジスタ１１，１２の各々に正のゲート電圧Ｖｇｓを印加し、トランジスタ１１，１２を同時にオンさせる。交流電源３１から負荷３２への電力供給を遮断する場合、トランジスタ１１，１２の各ゲート電圧Ｖｇｓを０Ｖ（または０Ｖ以下）に制御し、トランジスタ１１，１２を同時にオフさせる。

そして、光検出部２３１は、トランジスタ１１内のｐ型コントロール層１ｄ近傍に配置され、トランジスタ１１のオン時において、トランジスタ１１の上記再結合による放出光の光量Ｐ１（以下、光出力Ｐ１と称す）を検出する。光検出部２３２は、トランジスタ１２内のｐ型コントロール層１ｄ近傍に配置され、トランジスタ１２のオン時において、トランジスタ１２の上記再結合による放出光の光量Ｐ２（以下、光出力Ｐ２と称す）を検出する。

図４は、光検出部２３（２３１，２３２）の構成例を示し、光検出部２３は、受光素子２３ａと、増幅回路２３ｂとを備える。受光素子２３ａは、フォトダイオードで構成されており、光出力Ｐ（Ｐ１，Ｐ２）の大きさに比例する電流を出力する。増幅回路２３ｂは、受光素子２３ａの出力電流を増幅した検出電流Ｉｐ（Ｉｐ１，Ｉｐ２）を差分回路２２に出力する。すなわち、検出電流Ｉｐ１，Ｉｐ２は、図５中の出力特性Ｙ１に示すように、光出力Ｐ（Ｐ１，Ｐ２）の大きさに比例する。

差分回路２２は、光検出部２３１，２３２からの検出電流Ｉｐ１，Ｉｐ２の差分電流ΔＩｐ（＝Ｉｐ１−Ｉｐ２）を生成し、差分電流ΔＩｐを駆動部２１に出力する。

駆動部２１は、この差分電流ΔＩｐに基づいて、トランジスタ１１，１２の各チャネル部の異常を判定し、この判定結果に基づいて、トランジスタ１１，１２の各ゲート電圧Ｖｇｓを制御する。トランジスタ１１，１２がともに正常である場合、光検出部２３１，２３２の各検出電流Ｉｐ１，Ｉｐ２は、ほぼ等しくなり、その差分電流ΔＩｐは略０（ゼロ）になる。そこで、駆動部２１は、差分電流ΔＩｐが所定の閾値未満の場合、トランジスタ１１，１２がともに正常であると判定して、上述の制御信号にしたがって、トランジスタ１１，１２をオン・オフ制御する。例えば、検出電流Ｉｐ１，Ｉｐ２が所定値に一致するようにフィードバック制御を行うことによって、トランジスタ１１，１２の各ドレイン電流Ｉｄを一定値に制御する。

一方、トランジスタ１１またはトランジスタ１２のチャネル部が異常発熱した場合、異常発熱したトランジスタ１１，１２の検出電流Ｉｐは、正常時に比べて低減する。ここで、トランジスタ１１のチャネル部が異常発熱したとすると、図５に示すように、トランジスタ１１の検出電流Ｉｐ１は、正常なトランジスタ１２の検出電流Ｉｐ２に比べて低減し、差分電流ΔＩｐが増大する。そこで、駆動部２１は、差分電流ΔＩｐが所定の閾値以上の場合、トランジスタ１１，１２のいずれか一方が異常であると判定して、トランジスタ１１，１２の両方を強制的にオフさせる。または、ユーザにトランジスタの故障を通知する構成でもよい。

トランジスタ１（１１，１２）の異常は、電子が流れるチャネル部（ヘテロ界面）の異常であることから、ドレイン−ソース間の抵抗増加が顕著となる。そして、この抵抗増加による発熱に起因して、トランジスタ１（１１または１２）の劣化が急速に進み、トランジスタ１が破壊する虞がある。しかし、本実施形態では、差分電流ΔＩｐと所定の閾値とを比較して、トランジスタ１が破壊する前にチャネル部の異常発熱を検出し、異常発熱時にはトランジスタ１１，１２の強制オフ、または故障通知を行う。

このように、本実施形態のスイッチ装置は、トランジスタ１（１１，１２）の再結合による光出力Ｐ（Ｐ１，Ｐ２）の差分に基づいて、トランジスタ１の異常を検出する。したがって、チャネル部の温度を直接測定することなく、チャネル部の異常を簡易且つ正確に検出できる。而して、トランジスタ１の熱破壊を簡易な構成によって防止することができ、スイッチ装置の信頼性が向上する。

（実施形態２）
本実施形態のスイッチ装置は、図６に示すように、スイッチ制御部２を、駆動部２１と、光検出部２３（２３１，２３２）とで構成し、差分回路２２を用いない点が実施形態１とは異なる。

そして、光検出部２３１，２３２は、検出電流Ｉｐ１，Ｉｐ２を駆動部２１へ出力する。

駆動部２１は、検出電流Ｉｐ１，Ｉｐ２の各絶対量の経時変化をモニタし、検出電流Ｉｐ１，Ｉｐ２の各絶対量を、予め設定された閾値電流Ｉｔと比較する。そして、駆動部２１は、検出電流Ｉｐ１，Ｉｐ２の両方が閾値電流Ｉｔ以上の場合、トランジスタ１１，１２がともに正常であると判定し、上述の制御信号にしたがって、トランジスタ１１，１２をオン・オフ制御する。

一方、トランジスタ１１またはトランジスタ１２のチャネル部が異常発熱した場合、異常発熱したトランジスタ１１，１２の検出電流Ｉｐは、正常時に比べて低減する。ここで、トランジスタ１１のチャネル部が異常発熱したとすると、図７に示すように、トランジスタ１１の検出電流Ｉｐ１が低減する。そこで、駆動部２１は、検出電流Ｉｐ１が閾値電流Ｉｔ未満になった場合、トランジスタ１１が異常であると判定して、トランジスタ１１，１２の両方を強制的にオフさせる。または、ユーザにトランジスタの故障を通知する構成でもよい。

このように、本実施形態のスイッチ装置は、トランジスタ１（１１，１２）の再結合による光出力Ｐ（Ｐ１，Ｐ２）の絶対量に基づいて、トランジスタ１の異常を検出する。したがって、チャネル部の温度を直接測定することなく、チャネル部の異常を簡易且つ正確に検出できる。而して、トランジスタ１の熱破壊を簡易な構成によって防止することができ、スイッチ装置の信頼性が向上する。

１（１１，１２）電界効果トランジスタ
２スイッチ制御部
２１駆動部
２２差分回路
２３（２３１，２３２）光検出部
３負荷回路
３１交流電源
３２負荷

Claims

複数の半導体層で形成されて、制御端子に電圧を印加されることによって第１，第２の端子間が導通し、前記制御端子に印加された電圧によって前記半導体層内で正孔と電子とが結合して発光するトランジスタと、
前記制御端子に電圧を印加する駆動部と、
前記トランジスタの発光量を検出する光検出部とを備え、
一対の前記トランジスタを互いに逆方向に直列接続し、
前記光検出部は、前記一対のトランジスタの発光量をそれぞれ検出し、
前記駆動部は、前記光検出部の検出結果に基づいて、前記一対のトランジスタの各発光量の差分が所定値以上となった場合に、前記トランジスタが異常であると判定し、この判定結果に基づいて前記制御端子に印加する電圧を制御し、
前記トランジスタは、チャネル領域を含む第１の半導体層と、前記チャネル領域上に設けられて、前記チャネル領域よりもバンドギャップが大きい第２の半導体層と、前記第２の半導体層に設けられてｐ型の導電性を有するコントロール領域とを備え、前記制御端子は、前記コントロール領域に接して設けられ、前記第１，第２の端子は、前記コントロール領域を挟んで第２の半導体層に設けられ、前記制御端子を前記第２の端子に対して順方向バイアスすることにより、前記第２の半導体層を介して前記チャネル領域に正孔が注入され、前記第１の端子と前記第２の端子との間に流れる電流が制御されるとともに、前記注入された正孔が前記第２の半導体層中の電子と再結合することによって発光する
こと特徴とするスイッチ装置。