[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5567243B2 - 多層プリント回路基板およびその製造方法 - Google Patents

多層プリント回路基板およびその製造方法 Download PDF

Info

Publication number
JP5567243B2
JP5567243B2 JP2006065661A JP2006065661A JP5567243B2 JP 5567243 B2 JP5567243 B2 JP 5567243B2 JP 2006065661 A JP2006065661 A JP 2006065661A JP 2006065661 A JP2006065661 A JP 2006065661A JP 5567243 B2 JP5567243 B2 JP 5567243B2
Authority
JP
Japan
Prior art keywords
layer
noise suppression
conductor
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006065661A
Other languages
English (en)
Other versions
JP2007243007A (ja
Inventor
利行 川口
和時 田原
努 佐賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Polymer Co Ltd
Original Assignee
Shin Etsu Polymer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Polymer Co Ltd filed Critical Shin Etsu Polymer Co Ltd
Priority to JP2006065661A priority Critical patent/JP5567243B2/ja
Priority to PCT/JP2007/054418 priority patent/WO2007105555A1/ja
Publication of JP2007243007A publication Critical patent/JP2007243007A/ja
Application granted granted Critical
Publication of JP5567243B2 publication Critical patent/JP5567243B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、ノイズ抑制構造体、多層プリント回路基板およびその製造方法に関する。
近年、インターネット利用の普及に伴い、パソコン、情報家電、無線LAN、ブルートゥース、光モジュール、携帯電話、携帯情報端末、高度道路情報システム等、準マイクロ波帯(0.3〜10GHz)の高いクロック周波数を持つCPU、高周波バスを利用した電子機器、電波を利用した情報通信機器が普及してきており、高速デジタル化および低電圧駆動化によるデバイスの高性能化を必要とするユビキタス社会が訪れてきている。
しかしながら、これら機器の普及に伴って、これら機器から放射される放射ノイズおよび機器内の導体を伝導する伝導ノイズがもたらす、自身または他の電子機器への誤作動が問題とされてきている。例えば、多層プリント回路基板においては、該基板に実装された半導体素子内の多数のトランジスタが同時に駆動すると、不要な高周波電流が電源層やグランド層に流れ込み、電位変動が発生する。該電位変動が原因となって、電源層やグランド層において同時スイッチングノイズが発生する。さらに、電源層およびグランド層が、周端部が開放した平行平板構造をとるため、電位変動が原因となって電源層とグランド層との間に共振が発生し、該周端部から放射ノイズが放射される。
放射ノイズを抑制する方法としては、(i)電磁波を反射する電磁波シールド材を用いる方法、(ii)空間を伝搬する電磁波を吸収する電磁波吸収材を用いる方法がある。また、伝導ノイズおよび放射ノイズを抑制する方法としては、(iii)伝導ノイズおよび放射ノイズとなる前に、導体中を流れる高周波電流を抑制する方法がある。
しかし、(i)の方法の場合、放射ノイズのシールド効果は得られるものの、シールド材による放射ノイズの不要輻射または反射によって放射ノイズが自身に戻ってきてしまう。(ii)の方法の場合、電磁波吸収材(例えば、特許文献1、2参照)が重く、厚く、かつ脆いため、小型化、軽量化が求められる機器には不向きである。また、(i)、(ii)の方法では、伝導ノイズを抑制できない。
そのため、最近では(iii)の方法に注目が集まっている。
特許文献3には、電源層およびグランド層を構成する銅箔上に、高抵抗金属膜を形成することが開示されている。高抵抗金属膜は、メッキにより形成された、銅よりも抵抗率の高いニッケル、コバルト、錫、タングステン等の単層膜または合金膜であり、半導体素子がスイッチングしたとしても、電源層およびグランド層の電位変動を安定化することができ、また、高周波電流を高抵抗金属膜により除去するため、外部に放射される不要な電磁波(放射ノイズ)を抑制できるとされている。
しかし、例えばニッケル等の加工性のよい金属は抵抗が小さいため、充分な効果が得られない。また、タングステン等の抵抗の高い金属は、加工が非常に難しく、半導体素子周囲のように複雑かつ微細なパターンを形成する必要がある部位に用いることはできず、実用的ではない。また、放射ノイズの抑制も充分とは言えない。
特許文献4には、電源層とグランド層の間で、かつ多層プリント回路基板の周端部に、カーボン、グラファイト等の抵抗体を設けた多層プリント回路基板が開示されている。
しかし、周端部に抵抗体を設けただけでは、周端部のインピーダンスが変化して共振周波数が変化するだけであり、多層プリント回路基板の別の箇所の電界強度、磁界強度が高まってしまう。よって、依然として共振に起因する放射ノイズ等を抑制できず、さらなる対策が必要となる。
特許文献5には、誘電体シートを2つの導電性フォイルで挟んだコンデンサ積層体を備え、2つの導電性フォイルがそれぞれ異なるデバイスに電気的に接続された構造を有する容量性印刷配線基板が開示されている。
しかし、コンデンサ積層体はある程度の厚みを有するため、容量性印刷配線基板を厚くしなければならず、高密度実装には不向きである。また、容量性印刷配線基板を厚くすると、平行平板構造を有する導体間で共振が生じやすくなるため、放射ノイズを充分に抑制できない。
特開平9−93034号公報 特開平9−181476号公報 特開平11−97810号公報 特許第2867985号公報 特許第2738590号公報
よって本発明の目的は、伝導ノイズおよび放射ノイズの発生が抑えられ、かつ薄肉化が可能なノイズ抑制構造体および多層プリント回路基板、該多層プリント回路基板を容易に製造できる方法を提供することにある。
本発明の多層プリント回路基板は、第1の導体と、該第1の導体と絶縁層を介して電磁結合するノイズ抑制層と、該ノイズ抑制層に絶縁層を介して対向する第2の導体とを有し、ノイズ抑制層が、反応性ガスを含む雰囲気下で金属材料を絶縁層上に物理的に蒸着させて形成された厚さ5〜300nmの層であるノイズ抑制構造体を具備し、第1の導体および第2の導体のいずれか一方が電源層であり、他方がグランド層であり、さらに信号伝送層を有し、信号伝送層とノイズ抑制層との間には、電源層またはグランド層が存在することを特徴とする。
本発明の多層プリント回路基板においては、ノイズ抑制層と第1の導体とが対向するように配置され、かつノイズ抑制層の、第1の導体と対向する側の表面積が、第1の導体の、ノイズ抑制層と対向する側の表面積の10%以上であり、ノイズ抑制層の、第2の導体と対向する側の表面積が、第2の導体の、ノイズ抑制層と対向する側の表面積の10%以上であることが好ましい。
ノイズ抑制層は、独立した複数のクラスターと、クラスターの存在しない欠陥とからなる層、または独立した複数のクラスターと絶縁層の一部とが混ざり合った層であることが好ましい。
金属材料は、ニッケルまたはニッケル合金であることが好ましい
反応性ガスは、窒素ガスであることが好ましい。
第1の導体とノイズ抑制層との間の絶縁層は、ポリイミドからなる層であることが好ましい。
第1の導体とノイズ抑制層との間の絶縁層の厚さは、3〜25μmであることが好ましい
発明の多層プリント回路基板は、さらにスルーホールまたはビアホールを有し、スルーホールまたはビアホールとノイズ抑制層とが電気的に接続していることが好ましい。
本発明の多層プリント回路基板の製造方法は、本発明のノイズ抑制構造体の第1の導体の一部をエッチングによって除去する工程と、第1の導体をマスクとして、第1の導体とノイズ抑制層との間の絶縁層およびノイズ抑制層を残し、これ以外をエッチングによって除去する工程とを有することを特徴とする。
本発明のノイズ抑制構造体および多層プリント回路基板は、伝導ノイズおよび放射ノイズの発生が抑えられ、かつ薄肉化が可能なものとなる。
本発明の多層プリント回路基板の製造方法によれば、伝導ノイズおよび放射ノイズの発生が抑えられ、かつ薄肉化された多層プリント回路基板を、容易に製造できる。
<ノイズ抑制構造体>
図1〜3は、本発明のノイズ抑制構造体の例を示す概略断面図である。ノイズ抑制構造体10は、高周波電流が流れる第1の導体11とノイズ抑制層12とが絶縁層13を介して電磁結合し、さらに該ノイズ抑制層12が第2の導体14と絶縁層13を介して電磁結合している構造体である。電磁結合とは、第1の導体11に流れる電流によって発生する磁束がノイズ抑制層12に鎖交することによって電圧を誘起する現象である。本発明においては、ノイズ抑制層と電源層またはグランド層とが電気的に接続せず、絶縁層を介して電磁結合していることが必要である。
ノイズ抑制構造体10は、図1に示すように、第1の導体11および第2の導体14が平行な異なる平面にあってよく、図2に示すように、第1の導体11および第2の導体14が絶縁層13を介して同一平面内にあってもよい。また、図3に示すように、ノイズ抑制層12を2層以上有していてもよい。図3に示すノイズ抑制構造体10の場合、それぞれのノイズ抑制層12に近い方の導体が第1の導体11となり、それぞれのノイズ抑制層12から遠い方の導体が第2の導体14となる。
(導体)
各導体の材料としては、銅箔、アルミニウム箔、ニッケル箔等の金属箔;銀ペースト等からなる金属粒子分散体膜等が挙げられる。
各導体は、多層プリント回路基板においては、信号伝送層、電源層またはグランド層である。
充分なノイズ抑制効果を発揮するためには、第2の導体がノイズ抑制層と電磁結合しやすいことが好ましい。よって、第2の導体の幅は、第1の導体よりも広いことが好ましい。特に、図1に示すように、第1の導体11および第2の導体14が平行な異なる平面内にある場合で、かつ第1の導体11が信号伝送層となっている場合、または電源層等のようなプレーンとなっている場合において、ある幅を持って高周波電流が流れていると、その幅の3倍の帰還電流が第2の導体に流れるため、第2の導体の幅は少なくとも第1の導体の3倍以上であることが好ましい。
(ノイズ抑制層)
ノイズ抑制層は、金属材料を絶縁層上に物理的に蒸着させて形成された厚さ5〜300nmの層である。
金属材料としては、強磁性金属、常磁性金属が挙げられる。
強磁性金属としては、鉄、カルボニル鉄;Fe−Ni、Fe−Co、Fe−Cr、Fe−Si、Fe−Al、Fe−Cr−Si、Fe−Cr−Al、Fe−Al−Si、Fe−Pt等の鉄合金;コバルト、ニッケル;これらの合金等が挙げられる。
常磁性金属としては、金、銀、銅、錫、鉛、タングステン、ケイ素、アルミニウム、チタン、クロム、モリブデン、それらの合金、強磁性金属との合金等が挙げられる。
これらのうち、酸化に対して抵抗力のある点で、ニッケル、鉄クロム合金、タングステン、貴金属が好ましい。しかし、貴金属は高価であるため、実用的にはニッケル、鉄クロム合金、タングステンが好ましく、ニッケルまたはニッケル合金が特に好ましい。
ノイズ抑制層が反応性ガスを含む雰囲気下で金属材料を絶縁層上に物理的に蒸着させて形成された層である場合、ノイズ抑制層における金属材料は、金属化合物の状態で存在する。
金属化合物としては、金属と、ホウ素、炭素、窒素、ケイ素、リンおよび硫黄からなる群から選ばれる1種以上の元素とからなる合金、金属間化合物、固溶体等が挙げられる。該金属化合物は、金属よりも金属性がややうすれ、固有抵抗が上がるため、該金属化合物を含むノイズ抑制層は、共鳴周波数を有さない、ノイズ抑制効果を発揮する周波数が広帯域化する、保存安定性が高い等の利点を有する。金属化合物としては、金属と窒素とからなる金属化合物が、後述の物理的蒸着法における反応性ガスとして窒素ガスを用いることによって容易に得られることから、特に好ましい。
ノイズ抑制層は、常磁性を示す層である。ノイズ抑制層が強磁性金属を含む層であっても、後述の単独層の形態、または複合層の形態においては、バルクの強磁性金属の特性を示さなくなり、常磁性を示す。
ノイズ抑制層が常磁性を示すことは、超伝導量子干渉計(Superconducting Quantum Interference Device、SQUID)を用い、帯磁率の磁場依存性を測定することによって確認できる。該装置は、測定するサンプルに磁場をかけながら、温度を変化させて、磁化を測定する装置であり、微小な磁化の測定が可能である。例えば、25μm厚の高分子フィルム上に、強磁性体金属であるニッケルを用いて80nm厚のノイズ抑制層を形成したサンプルについて、超伝導量子干渉計を用いて帯磁率の磁場依存性を確認すると、図4に示すように、磁場掃引によるヒステリシスは見られず、低磁場領域においても平坦な磁場依存性を示す。この結果より、サンプルが強磁性を示さず、常磁性を示すことが確認される。
本発明においては、ノイズ抑制層が、単なる金属薄膜層として存在するのではなく、後述の単独層の形態、または複合層の形態で存在することが重要である。このことにより、後述するマイクロストリップライン伝送路を用いたノイズ減衰効果測定における透過減衰率に見られるいくつかの共鳴のピークが、通常の金属薄膜では認められるのに対し、本発明におけるノイズ抑制層では認められずに透過減衰率は増加を続ける。
単独層の形態、または複合層の形態は、ノイズ抑制層の表面抵抗の実測値から換算した体積抵抗率R1(Ω・cm)と金属材料の体積抵抗率R0(Ω・cm)(文献値)との関係から確認できる。すなわち、体積抵抗率R1と体積抵抗率R0とが、0.5≦logR1−logR0≦3を満足する場合に、金属材料のクラスターが、非常に近接した状態で、かつ個々が独立して存在することになり、優れたノイズ抑制効果が発揮される。
logR1−logR0が0.5未満では、金属性が高く、金属反射が強まり、ノイズ抑制効果も小さくなる。logR1−logR0が3を超えると、導体とノイズ抑制層との電磁結合が弱まり、その結果、ノイズ抑制効果が小さくなり、実効的でなくなる。
ノイズ抑制層の形態としては、独立した複数のナノメーターレベルのクラスターと、クラスターの存在しない欠陥とからなる「単独層」;独立した複数のナノメーターレベルのクラスターと絶縁層の材料の一部とが混ざり合って、複合化した「複合層」が挙げられる。以下、単独層および複合層について説明する。
単独層:
単独層は、例えば、独立した複数のナノメーターレベルの金属材料のクラスターと、これらの間に形成される金属材料の存在しない欠陥とから構成されるクラスターの集合体である。金属材料が強磁性体金属であっても、単独層の形態では、バルクの強磁性金属の特性を示さなくなり、常磁性を示す。
図5は、絶縁層上に形成された単独層を、単独層(上面)側から見た高分解能走査電子顕微鏡像であり、図6は、その模式図である。絶縁層13上に形成された独立した複数のナノメーターレベルの金属材料のクラスター15およびこれらの間に存在する欠陥からなる単独層(ノイズ抑制層12)が確認される。
図7は、金属材料の質量をさらに増やした単独層を、単独層(上面)側から見た高分解能走査電子顕微鏡像あり、図8は、その模式図である。クラスター15が互いに接触して集団化し、クラスターのサイズが大きくなっているものの、集団化したクラスター15の間には、金属材料の存在しない欠陥が多く残存しており、均質な金属薄膜とはなっていない。
集団化したクラスター15は、それぞれ独立した状態、または電磁的に結合または接触した状態にある。該クラスター15の成長はフラクタル的であり、樹枝状の電流パスが存在するものと思われる。本発明においては、このように集団化したクラスター15についても、該クラスター15間に欠陥が存在し、各クラスター15が独立している限り、独立したクラスターとして扱う。
ここで、クラスターとは、数百〜数百万個の金属等の原子が集合して形成される集団である。該クラスターの凝集が進むと、微粒子、金属薄膜となるが、クラスターは、以下に説明するように、微粒子、金属薄膜とは明確に区別されるものである。
図9は、単独層の膜厚方向断面の高分解能透過型電子顕微鏡像である。また、図10は、単独層の電子線回折像である。図5、図6、図9および図10から、数Å間隔で金属等の原子が配列した非常に小さな結晶格子部分と、金属等の原子が存在しない欠陥部分とが認められる。すなわち、クラスター同士の間隔が開いた状態であり、明確な粒界は認められない。各クラスターの結晶方位は、無秩序であると認められ、金属材料からなる均質な金属薄膜、超微粒子、微粒子等には成長していない。そのため表面の抵抗は、均質な金属薄膜としての抵抗に対して数倍ほど高くなっている。
このようなクラスターの集合体からなるノイズ抑制層は、理由は定かではないが、つぎの(i)〜(iv)の理由によりノイズ抑制効果を発揮するものと考えられる。(i)クラスターがナノメーターレベルの大きさで、一体化せず、密接して存在しているため、クラスター間を電子がジャンプするためにエネルギーを要する、すなわち抵抗が高くなっている。(ii)クラスター間の距離が微小であることから、クラスター間の静電容量が場所によって複雑に変化し、誘電性の吸収材料を構成している。(iii)樹枝状に枝分かれした電流パスが形成され、該電流パスが複数の種々の長さを持つことによるオープンスタブ効果による。
あるいは、(iv)クラスターのサイズが、原子分極となる大きさであり、双極子分極から原子分極に移行する中で、大きな誘電正接を示す(すなわち、このような材料分極が電場の変化に追従できずに遅れてしまう)ため、共振条件を乱し、その分が熱エネルギーとなって損失する。その結果、薄層であっても充分なノイズ抑制効果を発揮するものと思われる。
単独層の平均厚さは、5〜300nmが好ましく、5〜100nmがより好ましく、5〜50nmが特に好ましい。単独層の平均厚さを5nm以上とすることにより、充分なノイズ抑制効果を発揮させることができる。一方、単独層の平均厚さが300nmを超えると、クラスターが凝集し、金属材料からなる均質な金属薄膜が形成され、バルクの金属材料の特性に戻ってしまい、金属反射が強まり、ノイズ抑制効果も小さくなり、実効的ではない。ここで、単独層の平均厚さとは、欠陥を含めた単独層全体の平均厚さであり、セラミック等からなる平滑で硬質な絶縁層上に形成したクラスターを、原子間力顕微鏡(AFM)または走査プローブ顕微鏡を用いて基板面よりのギャップを観察することによって測定できる。
クラスターの平均粒径は、5〜100nmが好ましく、5〜50nmがより好ましい。クラスターの平均粒径が5nm未満では、クラスター間距離が離れすぎ、クラスター間の相互作用がなく、充分なノイズ抑制効果を発揮できない。一方、クラスターの平均粒径が100nmを超えると、クラスターが凝集し、金属材料からなる均質な金属薄膜が形成され、バルクの金属材料の特性に戻ってしまい、金属反射が強まり、ノイズ抑制効果も小さくなり、実効的ではない。ここで、クラスターの平均粒径は、単独層を上面側から見た高分解能走査電子顕微鏡像に写ったすべての各クラスターの径を電子顕微鏡像上で測り、平均した径である。クラスターが楕円形の場合の径は、長径と短径との合計の1/2とする。
複合層:
複合層は、例えば、独立した複数のナノメーターレベルの金属材料のクラスター(マイクロクラスター)と絶縁層の材料の一部とが混ざり合って、クラスターの間に絶縁層の材料が存在するクラスターの集合体である。金属材料が強磁性体金属であっても、複合層の形態では、バルクの強磁性金属の特性を示さなくなり、常磁性を示す。
図11は、複合層の膜厚方向断面の高分解能透過型電子顕微鏡像であり、図12は、その模式図である。
複合層(ノイズ抑制層12)は、非常に小さな結晶として数Å間隔の金属等の原子が配列された結晶格子16が観察される部分と、非常に小さい範囲で金属原子等が存在しない絶縁層13の一部のみが観察される部分と、金属等の原子17が結晶化せず絶縁層13に分散して観察される部分からなっている。すなわち、金属材料が明瞭な結晶構造を有する微粒子として存在を示す粒界は観察されず、ナノメーターレベルで金属材料と絶縁層13の一部とが一体化した複雑なヘテロ構造(不均質・不斉構造)を有していて、金属材料からなる均質な金属薄膜、超微粒子、微粒子等には成長していない。
複合層の平均厚さは、5〜300nmが好ましく、8〜300nmがより好ましい。複合層の厚さは、絶縁層の表面に金属等の原子が侵入した平均の深さであり、金属等の蒸着質量、絶縁層の材料、物理的蒸着の条件等に依存し、およそ単独層の厚さの1.5〜3.0倍ほどとなる。複合層の平均厚さを5nm以上とすることにより、充分なノイズ抑制効果を発揮させることができる。一方、複合層の平均厚さが300nmを超えると、結晶格子16が凝集し、金属材料からなる均質な金属薄膜が形成され、バルクの金属材料の特性に戻ってしまい、金属反射が強まり、ノイズ抑制効果も小さくなり、実効的ではない。ここで、複合層の平均厚さは、図13に示すようなノイズ抑制層の膜厚方向断面の高分解能透過型電子顕微鏡像をもとにして、5箇所のノイズ抑制層(中央の色の濃い部分)の厚さを電子顕微鏡像上で測り、平均することにより求める。
このような複合層は、理由は定かではないが、単独層と同様な理由によりノイズ抑制効果を発揮するものと考えられる。
(ノイズ抑制層の形成方法)
ノイズ抑制層は、物理的蒸着法(PVD法)により形成される。
絶縁層がセラミックス等の比較的硬い材料の場合は、ノイズ抑制層は単独層となりやすく、絶縁層が樹脂等の比較的軟らかい材料の場合は、ノイズ抑制層は複合層となりやすい。また、絶縁層表面がクラスターサイズに比べ大きなうねり、粗さを有する場合、多孔質である場合、絶縁層の高分子鎖間の結合力が弱い場合には、低いエネルギーで絶縁層上に単独層を形成しても、複合層の状態になっているように見受けられる場合がある。
PVD法:
PVD法は、真空にした容器の中で金属材料(ターゲット)を何らかの方法で気化させ、気化した金属材料を近傍に置いた絶縁層上に堆積させる方法である。PVD法は、金属材料の気化方法の違いで、蒸発系とスパッタリング系とに分けられる。蒸発系としては、EB蒸着法、イオンプレーティング法等が挙げられる。スパッタリング系としては、高周波スパッタリング法、マグネトロンスパッタリング法、対向ターゲット型マグネトロンスパッタリング法、イオン注入法等が挙げられる。
EB蒸着法は、蒸発粒子のエネルギーが1eVと小さいので、絶縁層のダメージが少ない。また、ノイズ抑制層がポーラスになりやすくノイズ抑制層の強度が不足する傾向があるが、ノイズ抑制層の固有抵抗は高くなる。
イオンプレーティング法によれば、アルゴンガスおよび蒸発粒子のイオンは加速されて絶縁層に衝突するため、EB蒸着法よりエネルギーが大きく、粒子エネルギーは1KeVほどになり、付着力の強いノイズ抑制層を得ることはできる。しかし、ドロップレットと呼んでいるミクロサイズの粒子の付着を避けることができず、放電が停止してしまうおそれがある。
マグネトロンスパッタリング法は、ターゲットの利用効率が低いものの、磁界の影響で強いプラズマが発生するため成長速度が速く、粒子エネルギーは数十eVと高いことが特徴となる。高周波スパッタリングでは、導電性の低いターゲットを使用できる。
マグネトロンスパッタリング法のうち、対向ターゲット型マグネトロンスパッタリング法は、対向するターゲット間でプラズマを発生させ、磁界によりプラズマを封じ込め、対向するターゲット間の外に絶縁層を置き、プラズマダメージを受けることなく絶縁層上に金属材料を堆積させる方法である。そのため、絶縁層上の金属材料を再スパッタリングすることがない、成長速度がさらに速い、スパッタリングされた金属原子が衝突緩和することがない、といった特徴を有し、ターゲット組成物と同じ組成を有する緻密なクラスターを形成することができる。
本発明においては、絶縁層上に金属材料の均質な金属薄膜を形成させることなく、容易に独立したクラスターを形成させるためには、以下の理由から、イオンプレーティング法、マグネトロンスパッタリング法、対向ターゲット型マグネトロンスパッタリング法、イオン注入法が好ましい。
有機高分子における共有結合エネルギーは約4eVであり、具体的にいえば、C−C、C−H、Si−O、Si−Cの結合エネルギーはそれぞれ3.6eV、4.3eV、4.6eV、3.3eVである。これに対して、イオンプレーティング法、マグネトロンスパッタリング法、対向ターゲット型マグネトロンスパッタリング法、イオン注入法では、蒸発粒子は高いエネルギーを持っているため、絶縁層が有機高分子からなる場合は、有機高分子の一部の化学結合を切断し、衝突することが考えられる。したがって、有機高分子からなる絶縁層のせん断弾性率が充分小さいと、金属材料を蒸着させた際、有機高分子が振動、運動し、金属等の原子と有機高分子との局部的なミキシング作用が生じて、金属等の原子は絶縁層表面から5〜300nm程度まで進入し、均質的な金属材料からなる金属薄膜ではなく、ナノメーターレベルのヘテロ構造を有した複合層が形成される。
金属材料(ターゲット)としては、上述の金属材料を用いればよい。
なお、絶縁層に金属材料を蒸着させる際には、金属材料はプラズマ化またはイオン化された金属原子として蒸着されるので、蒸着された金属材料の組成は、ターゲットとして用いた金属材料の組成と必ずしも同一であるとは限らない。
PVD法における金属の蒸着速度は、金属材料の種類によって異なるため、これら条件は金属材料の種類ごとにあらかじめ確認することが好ましい。また、クラスターを金属薄膜に成長させないために、クラスターをゆっくり形成することが好ましい。場合によっては、一旦形成操作をやめ、成長の度合いを確認して再度形成操作を行ってもよい。
金属材料の蒸着質量は、膜厚換算で5〜100nmが好ましい。5nm以上とすることでノイズ抑制のための充分な質量を確保することができ、100nm以下とすることで、クラスター状態を維持し、ノイズ抑制効果を得ることが可能となる。
金属材料の蒸着質量が少なくなると、ノイズ抑制効果が低減するため、ノイズ抑制層を絶縁層を介して複数層積層することにより、金属材料の蒸着質量を増やしてもよい。合計の蒸着質量は要求されるノイズ抑制効果のレベルにもよるが、おおよそ膜厚換算値で10〜500nmが好ましい。
金属材料の蒸着質量が多くなると、クラスター状態が得られにくくなり、具体的には20nm程度以上では、通常のスパッタリング法では単なる金属薄膜に成長しやすい傾向がある。そこで、スパッタリング法による金属材料の蒸着時に、通常のアルゴンガスに加え、窒素ガス、酸素ガス、硫化水素ガス、シランガス等の反応性ガスを導入することで、クラスターを安定化させることが好ましい。特に、窒素ガスを使用することで、金属材料が堆積する際の巨大結晶化が阻害され、極めて安定化されたクラスターとすることができる。
また、絶縁層が、セラミックス等の、硬く、かつ金属材料との親和性が低い材料の場合は、クラスターと、これとは別の材料とを同時に絶縁層上に存在させることにより、クラスターが安定して分散し、これらが凝集して結晶化し、微粒子、金属薄膜等に成長することを確実に抑えることができる。具体的には、クラスターをPVD法で形成する場合は、反応性ガスを流入し、クラスター表面等に無機物または有機物を一部反応させる方法(絶縁化蒸着法)を採用できる。ガスとしては、メタンガス、アセチレンガス、シランガス、フルオロカーボンガス、パラキシリレン等が挙げられる。絶縁化蒸着法で形成されるノイズ抑制層は、複合層となる。
(ロス電力比)
ノイズ抑制層のノイズ抑制効果の確認方法としては、Sパラメータの反射減衰量S11および透過減衰量S21を測定する方法が挙げられる。該方法は、IEC(International Electrotechnical Commission)のWorking Group 10、Technical Committee 51にて規格化が検討されている。
図14は、検討されている反射減衰量S11および透過減衰量S21の測定に用いられる装置を示す概略構成図である。テストフィクスチャー21に設けられた、規定の特性インピーダンス(50Ω等)を持つマイクロストリップ線路22上に、絶縁層上にノイズ抑制層が形成されたサンプル23(50mm×50mm)を密着して置き、サンプル23を装着する前後のSパラメータの変化(反射減衰量S11および透過減衰量S21)を、マイクロストリップ線路22に電気的に接続されたネットワークアナライザー24で測定する。校正をあらかじめテストフィクチャー21だけで行い、サンプル23を装着したときのSパラメータを読み取ることでノイズ抑制効果を測定できる。
本発明では、この方法を採用し、「工業材料」(2002年11月号、日刊工業新聞社)に記載されているロス電力比を下記式をもって求める。ロス電力比は、0〜1の値をとり、下記式で表される。
ロス電力比(Ploss/Pin)=1−(│Γ│2+│Τ│2
ここで、S11=20log│Γ│、S21=20log│Τ│、Γは反射係数であり、Τは透過係数である。
準マイクロ波帯で、ノイズ抑制効果を充分に発揮するためには、1GHzでのロス電力比が0.4以上であることが好ましい。これより小さいと充分なノイズ抑制効果があるとは言えない。さらにはロス電力比が0.5以上であることが好ましい。ロス電力比が0.5以上であれば充分なノイズ抑制効果がある。現状の技術では1GHzにおいて、0.9を超えるロス電力比のものを得ることは達成できていない。
ノイズ抑制層のロス電力比を0.4〜0.9にするためには、絶縁層上に、平均粒径が2〜100nmの常磁性のクラスターを密に分散させた構造とすることを基本に、クラスターの形成の条件、絶縁層の表面物性等をコントロールすればよい。
ノイズ抑制層は、導体をカバーする面積が大きくなるにつれて、ノイズ抑制効果が大きくなる特性を有する。例えば、図15に示すように、図14におけるサンプル23のL方向の寸法を長くすると、1GHzにおけるロス電力比が大きくなる。また、図16に示すように、図14におけるサンプル23のW方向の寸法を長くすると、1GHzにおけるロス電力比が大きくなる。
ノイズ抑制層を形成するための充分な面積が確保できない場合、ノイズ抑制層を積層することによって、面積を稼ぐことができ、小さい面積で大きな効果をもたらすことができる。積層されたノイズ抑制層は、例えば、図17に示すように、絶縁層13上に形成したノイズ抑制層12上に、印刷、コーティング、物理的蒸着、化学的蒸着等により絶縁材料からなる隔離層18を形成し、さらにその上にノイズ抑制層12を形成することにより得ることができる。隔離層18の絶縁材料としては、上述の絶縁層の材料と同様のものを用いることができる。隔離層18には、必要に応じて開口部19を形成してもよい。このとき、2つのノイズ抑制層12は、開口部19を通して一体化される。
このように、複数のノイズ抑制層12を間隔をあけて配置すると、容量成分が増し、またスタブ構造も発生するため、より一層のノイズ抑制効果が発現する。
(伝送減衰率)
伝送減衰率は、導体を伝わる伝導ノイズがノイズ抑制層により減衰する、単位長さ当たりの減衰量を示す。伝送減衰率は、反射減衰量S11および透過減衰量S21から下記式により求めることができる。伝送減衰率は、IECのWorking Group 10、Technical Committee 51で規格化が検討されている。
伝送減衰率(Rtp)=−10×log{10S21/10/(1−10S11/10)} [dB]
準マイクロ波帯で、ノイズ抑制効果を充分に発揮するためには、1GHzでの伝送減衰率が10dB以上であることが好ましい。これより小さいと充分なノイズ抑制効果があるとは言えない。さらには、準マイクロ波帯の広範囲で伝送減衰率が20dB以上で安定することが好ましい。伝送減衰率が20dB以上であれば充分なノイズ抑制効果が期待できる。従来の技術では1GHzにおいて、10dBを超える伝送減衰率のものを得ることは達成できていない。
ノイズ抑制層の伝送減衰率を1GHzで10dB以上とし、準マイクロ波帯の広範囲で伝送減衰率を20dB以上で安定化させるためには、絶縁層上に、平均粒径が2〜100nmの常磁性のクラスターを密に分散させた構造とすることを基本に、クラスターの形成の条件、絶縁層の表面物性等をコントロールすればよい。
(絶縁層)
絶縁層は、表面抵抗が106 Ω/cm2 以上の誘電体からなる層である。
絶縁層の材料は、誘電体であれば、無機材料であってもよく、有機材料であってもよい。
無機材料としては、酸化アルミニウム、酸化ケイ素、窒化ケイ素等のセラミックス、発泡セラミックスが挙げられる。なお、絶縁層が、セラミックス等の硬い材料の場合、金属等の原子が絶縁層に入り込みにくく、クラスターが凝集し、均質な金属薄膜を形成しやすい状態にあるが、金属材料の蒸着質量を低く抑えることにより、独立したクラスターが形成され、かつクラスター同士の間隔が広くなるため、凝集しにくい状態となる。
有機材料としては、ポリオレフィン、ポリアミド、ポリエステル、ポリエーテル、ポリケトン、ポリイミド、ポリウレタン、ポリシロキサン、フェノール系樹脂、エポキシ系樹脂、アクリル系樹脂、ポリアクリレート、塩化ビニル系樹脂、塩素化ポリエチレン等の樹脂;天然ゴム、イソプレンゴム、ブタジエンゴム、スチレンブタジエンゴム等のジエン系ゴム;ブチル系ゴム、エチレンプロピレンゴム、ウレタンゴム、シリコーンゴム等の非ジエン系ゴム等が挙げられる。有機材料は、熱可塑性であっても、熱硬化性であってもよく、その未硬化物であってよい。また、上記の樹脂、ゴム等の変性物、混合物、共重合体であってもよい。
絶縁層が有機材料からなる場合は、有機高分子鎖によりクラスターの凝集が抑えられ、クラスターが近接した状態でその分散性を維持できる。その結果、クラスターの集合体の構造を維持しやすく、ノイズ抑制効果の大きいノイズ抑制層を得ることができる。
絶縁層としては、クラスターとの密着性の点、およびクラスターの凝集、成長を阻害し、クラスターの分散を安定化させる点から、金属との共有結合が可能となる酸素、窒素、硫黄等の元素を含む基を表面に有するもの、表面に紫外線、プラズマ等を照射して表面を活性化したものが好ましい。 酸素、窒素、硫黄等の元素を含む基としては、水酸基、カルボキシル基、エステル基、アミノ基、アミド基、チオール基、スルホン基、カルボニル基、エポキシ基、イソシアネート基、アルコキシ基等の親水性基が挙げられる。
絶縁層としては、親水性ポリマー成分がシリンダー部分となり、その他の部分は疎水性ポリマー成分からなる、垂直配向した六方最密充填のシリンダーアレイ型相分離構造を有する分離構造膜(特開2004−124088号公報)、金属に対する親和性が基材より低い表面修飾膜を基材上に形成し、電子線等を用いたリソグラフィ法によって金属に対する親和性の高い基材を所望のパターンで露出させた支持体(特開2004−111818号公報)、ビーム径が数nmと小さい電子線描画装置で形成した金型を用い、ナノインプリントにより形成された微小の凹凸パターンを有する支持体等、金属クラスターが形成されやすい部分と金属クラスターが形成されにくい部分とを有する支持体(以下、選択性支持体と記す。)を用いてもよい。
選択性支持体を用いることにより、クラスターを所望のパターンにて配列でき、クラスターのサイズ、密度、クラスター間距離を制御できる。その結果、効率よくノイズ抑制効果を発揮できる。このとき、クラスターの配列ピッチは5〜60nmが好ましく、クラスターの平均粒径は4〜55nmが好ましい。
絶縁層としては、クラスターの凝集、成長を阻害し、クラスターの分散性を維持する点で、PVD法によってクラスターを形成する際に、せん断弾性率が低いものが好ましい。具体的には、せん断弾性率が1×1010Pa以下のものが好ましい。所望のせん断弾性率にするために、必要に応じて、例えば100〜300℃に絶縁層を加熱してもよい。この際、絶縁層の分解、蒸発、低粘度化等が起きない温度とすることが必要である。常温(25℃)でPVDを行う場合には、絶縁層としては、ゴム硬度が約80°(JIS−A)以下の弾性体が好ましい。
せん断弾性率の測定方法としては、以下のような方法が知られている。
(1)JIS K7113に規定されている引張応力と歪との関係から引張り弾性率を求め、これをもとに下記式からせん断弾性率を求める。
せん断弾性率=引張り弾性率/(2×(1+ポアソン比))
ここで2×(1+ポアソン比)の値は、剛直な高分子からゴム状の弾性体まで、おおよそ2.6〜3.0である。
(2)温度特性を把握できる粘弾性率測定装置を用い、試験モードをせん断モードにしてせん断弾性率を測定する。
(3)粘弾性率測定装置を用い、試験モードを引張りモードにして貯蔵弾性率G’および損失弾性率G”を測定し、下記式から複素弾性率G*を求め、複素弾性率を引張り弾性率として、下記式からせん断弾性率を求める。
G*=√((G')2+(G”)2
本発明におけるせん断弾性率は、粘弾性率測定装置として、レオメトリック・サイエンティフィック社製ソリッドアナライザーRSA−IIを用い、せん断モードにて、測定周波数1Hzの条件で測定した値とする。
また、絶縁層としては、熱的、機械的ストレスが加わっても、クラスターの凝集、すなわち均質化が抑えられるように、クラスターの形成後には、せん断弾性率が1×104 Paより高いものが好ましい。クラスターの形成後にせん断弾性率を高くすることにより樹脂の運動が抑えられ、ナノメートルレベルのクラスターが凝集して結晶化し、微粒子、金属薄膜に成長することを確実に抑えることができる。さらに好ましくは、ノイズ抑制構造体が使用される温度範囲で、1×107 Pa以上のものが好ましい。
所望のせん断弾性率にするために、クラスターの形成後に絶縁層を焼成固化または化学架橋することが好ましい。この点においては、クラスターの形成前には低せん断弾性率であり、形成後に架橋してせん断弾性率を上げることができる有機材料を用いることが特に好ましく、熱硬化性樹脂、エネルギー線(紫外線、電子線など)硬化性樹脂が好適である。
絶縁層が有機高分子の場合は、金属等の原子が入り込み、独立したクラスターを形成しやすい分子間空隙の広さを示す指標として、ガス透過率を用いることができる。本来であれば、金属等の原子の大きさと同等のアルゴンガス、クリプトンガスの透過率によって有機高分子の分子間空隙を確認することが好ましいが、これらガスはガス透過率の測定には一般的でないため、例えば炭酸ガスの透過率データで代用することができる。常温における炭酸ガス透過率の大きな有機高分子としては、炭酸ガス透過率が1×10-9[cm3 (STP)cm/(cm2 ×s×cmHg)]以上のポリフェニレンオキサイド、ポリメチルペンテン、ナイロン11、ハイインパクトポリスチレン等のゴム成分と他の成分との混合物または共重合物、1×10-8[cm3 (STP)cm/(cm2 ×s×cmHg)]以上のポリブタジエン、ポリイソプレン、スチレンブタジエンゴム、シリコーンゴム等が挙げられる。中でも、せん断弾性率の点から、シリコーンゴム等のゴム類が特に好ましい。
クラスターの酸化を防止する観点からは、酸素透過性の低い有機材料が好ましい。このような有機材料としては、酸素透過率が1×10-10 [cm3 (STP)cm/(cm2 ×s×cmHg)]以下のポリエチレン、ポリトリフルオロクロロエチレン、ポリメチルメタクリレート、1×10-12 [cm3 (STP)cm/(cm2 ×s×cmHg)]以下のポリエチレンテレフタレート、ポリアクリロニトリル等が挙げられる。
ここで、酸素透過率は、JIS K7126に準拠して測定され、求められる気体透過係数である。
さらに、絶縁層中にシランカップリング剤、チタネートカップリング剤、ノニオン系界面活性剤、極性樹脂オリゴマー等を配合しておき、クラスターと反応させ、クラスターを安定化させてもよい。このような添加剤を配合することにより、均質な金属薄膜の形成を抑制できるほか、クラスターの酸化防止がはかれ、好都合である。このほか、絶縁層には、補強性フィラー、難燃剤、老化防止剤、酸化防止剤、着色剤、チクソトロピー性向上剤、可塑剤、滑剤、耐熱向上剤等を適宜添加して構わない。
絶縁層としては、ノイズ抑制構造体を多層プリント回路基板に実装する場合には、耐熱性を有する点から、ポリイミド、ガラスエポキシプリプレグ、ガラスエポキシ基板が好ましい。また、第1の導体とノイズ抑制層との間の絶縁層は、後述の多層プリント回路基板の製造方法において、エッチングによる除去が容易である点から、ポリイミドが好ましい。
ポリイミドは、ジアミンとテトラカルボン酸二無水物との反応生成物である。
ポリイミドとしては、エッチング加工性の点から、原料のジアミンとして、1,3−ビス(3−アミノフェノキシ)ベンゼン、4,4−ビス(3−アミノフェノキシ)ビフェニル、3,3’−ジアミノベンゾフェノン、o−フェニレンジアミン、p−フェニレンジアミン、m−フェニレンジアミン、および4,4’−ジアミノジフェニルエーテルからなる群から選ばれる少なくとも1種のジアミンを用いたものが好ましい。
テトラカルボン酸二無水物としては、3,3’,4,4’−ベンゾフェノンテトラカルボン酸二無水物、ピロメリット酸二無水物、3,3’,4,4’−ビフェニルテトラカルボン酸二無水物が好ましい。
ポリイミドとしては、耐熱性の点から、直接芳香環にイミド基が連結したものが好ましい。
図18は、1GHzでのロス電力比が、マイクロストリップ線路からノイズ抑制層までの距離によってどのような影響を受けるかを確認するためのグラフである。具体的には、図14に示すマイクロストリップ線路22とサンプル23との間にポリイミドフィルムを介在させ、ポリイミドフィルムの厚さを変化させて1GHzでのSパラメータを計測し、ロス電力比を求め、ポリイミドフィルムの厚さに対するロス電力比をプロットしたグラフである。
ノイズ抑制層のノイズ抑制効果は、図18に示すように、抑制の対象とする導体からの距離が近いほど大きい。よって、ノイズ抑制効果の点、および、多層プリント回路基板の厚さを薄する点から、第1の導体とノイズ抑制層との間の絶縁層の厚さは、50μm以下が好ましく、25μm以下がより好ましい。また、ノイズ抑制層と第1の導体との絶縁性を維持するために、絶縁層の厚さは、3μm以上が好ましい。
また、第1の導体とノイズ抑制層との間の絶縁層がポリイミドからなる層の場合、絶縁層の厚さは、エッチング加工性の点から、25μm以下が好ましい。
第2の導体とノイズ抑制層との間の絶縁層の厚さは、多層プリント回路基板の厚さを薄する点から、500μm以下が好ましい。また、ノイズ抑制層と第2の導体との絶縁性を維持するために、絶縁層の厚さは、3μm以上が好ましい。
以上説明した本発明のノイズ抑制構造体にあっては、ノイズ抑制層が金属材料を絶縁層上に物理的に蒸着させて形成された厚さ5〜300nmの層であるため、ノイズ抑制層において金属材料のクラスターが、非常に近接した状態で、かつ個々が独立して存在することになり、優れたノイズ抑制効果が発揮される。
また、本発明におけるノイズ抑制層は、5〜300nmの薄さでも充分にノイズ抑制効果を発揮できるため、ノイズ抑制構造体の薄肉化が可能である。
本発明のノイズ抑制構造体によるノイズ抑制効果の発現のメカニズムは明らかではないが、ノイズ抑制層が第2の導体と電磁結合することによって、容量性抵抗体となり、該ノイズ抑制層に電磁結合する第1の導体中に流れる高周波電流をこの容量性抵抗体によって熱エネルギーに変換するものと考えられる。
本発明のノイズ抑制構造体を電子部品中に組み込むことによって、伝導ノイズの原因となる、電子部品の導体中を流れる高周波電流を抑制でき、放射ノイズも未然に抑制できる。電子部品とは、信号伝送、電源、グランド等に用いられる導体を具備するものであり、電子部品としては、例えば、半導体素子;該半導体素子等の電子素子が実装されたシステムインパッケージ(SIP)、プリント回路基板等が挙げられる。特に、半導体素子を実装した多層プリント回路基板においては、信号伝送層に流れる波形の品質(SI、Signal Integrity)を維持することが求められている一方、低消費電力化に伴い、電源電圧の低下が求められており、伝送信号のSN比が悪くなってきている。このため電源を安定化すること(PI、Power Integrity)が必要となり、高周波電流の抑制が求められている。
<多層プリント回路基板>
本発明の多層プリント回路基板は、本発明のノイズ抑制構造体を具備するものである。ノイズ抑制構造体における導体は、多層プリント回路基板においては、信号伝送層、電源層またはグランド層である。ノイズ抑制効果を充分に発揮させるためには、第1の導体および第2の導体のいずれか一方が電源層であり、他方がグランド層であることが好ましい。また、ノイズ抑制層による信号への悪影響を抑えるために、信号伝送層とノイズ抑制層との間には、電源層またはグランド層が存在することが好ましい。
図19は、本発明の多層プリント回路基板の一例を示す概略断面図である。該多層プリント回路基板30は、上から順に、信号伝送層31、絶縁層13、グランド層32、絶縁層13、ノイズ抑制層12、絶縁層13、電源層33、絶縁層13、信号伝送層31を有して構成される。上側の信号伝送層31とグランド層32は、ビアホール34を介して接続され、下側の信号伝送層31と電源層33は、ビアホール35を介して接続される。また、ビアホール35は、ノイズ抑制層12と電気的に接続している。
図19は、第1の導体が電源層であり、第2の導体がグランド層である例である。
図20は、本発明の多層プリント回路基板の他の例を示す概略断面図である。該多層プリント回路基板30は、上から順に、信号伝送層31、絶縁層13、グランド層32、絶縁層13、ノイズ抑制層12、絶縁層13、電源層33、絶縁層13、信号伝送層31を有して構成される。上側の信号伝送層31とグランド層32は、ビアホール34を介して接続され、下側の信号伝送層31と電源層33は、ビアホール35を介して接続される。また、ビアホール34は、ノイズ抑制層12と電気的に接続している。
図20は、第1の導体がグランド層であり、第2の導体が電源層である例である。
図21は、本発明の多層プリント回路基板の他の例を示す概略断面図である。該多層プリント回路基板30は、上から順に、信号伝送層31、絶縁層13、グランド層32、絶縁層13、ノイズ抑制層12、絶縁層13、ノイズ抑制層12、絶縁層13、電源層33、絶縁層13、信号伝送層31を有して構成される。上側の信号伝送層31とグランド層32は、ビアホール34を介して接続され、下側の信号伝送層31と電源層33は、ビアホール35を介して接続される。また、ビアホール34は、ノイズ抑制層12と電気的に接続している。
図21は、ノイズ抑制層が2層ある例であり、グランド層および電源層が、第1の導体でもあり、第2の導体でもある例である。
本発明の多層プリント回路基板においては、ビアホール(スルーホール)とノイズ抑制層とが電気的に接続していることが好ましい。ビアホールとノイズ抑制層とが電気的に接続することにより、ビアホールで発生する伝導ノイズを抑制できる。なお、ビアホールとノイズ抑制層とが電気的に接続した場合、ノイズ抑制層と電源層またはグランド層とが電気的に接続しているとも解釈できるが、本発明においては、ノイズ抑制層と電源層またはグランド層とが直接に接していない限り、ノイズ抑制層と電源層またはグランド層とが電気的に接続しているとはいわない。
多層プリント回路基板においては、電源層およびグランド層を構成する銅箔が多層プリント回路基板のほぼ全面にわたって拡がっていて、半導体素子への給電を行っている。半導体素子内の多数のトランジスタが同時に駆動すると、不要な高周波電流が電源層やグランド層に流れ込み、電位変動が発生する。該電位変動が原因となって、電源層やグランド層において同時スイッチングノイズが発生する。さらに、電源層およびグランド層が、周端部が開放した平行平板構造をとるため、電位変動が原因となって電源層とグランド層との間に共振が発生し、該周端部から放射ノイズが放射される。よって、電源層とグランド層との間にノイズ抑制層を配置することにより、高周波電流が抑えられ、電源層の電位が安定化し、結果、同時スイッチングノイズ等の伝導ノイズ、および共振による放射ノイズが抑えられる。
<多層プリント回路基板の製造方法>
本発明の多層プリント回路基板は、例えば、銅箔等の金属箔;プリプレグまたは接着シート;プリプレグまたは接着シートに金属箔が設けられた配線部材(1);プリプレグの一方の表面に金属箔が設けられ、他方の面にノイズ抑制層が形成された配線部材(2)等を順次積層し、プリプレグ等の樹脂を硬化させて製造される。
多層プリント回路基板にビアホール(スルーホール)を形成する場合、ビアホールに接続しないノイズ抑制層および電源層またはグランド層については、ビアホールを形成する部分を除去する必要がある。
ビアホールを形成する部分の電源層またはグランド層を除去には、酸性のエッチング液による通常のウエットエッチング法を用いればよい。
ビアホールを形成する部分のノイズ抑制層を除去する方法としては、例えば、(i)前記配線部材(2)の段階で、ノイズ抑制層をレーザー等により除去するドライエッチング法、(ii)図1または図3に示すノイズ抑制構造体の段階で、第1の導体の一部を酸性のエッチング液によるウエットエッチング法によって除去した後、第1の導体をマスクとして、第1の導体とノイズ抑制層との間の絶縁層およびノイズ抑制層をドライエッチングまたはウエットエッチングによって除去する方法、等が挙げられる。
ノイズ抑制層を除去する方法としては、ノイズ抑制層と、電源層またはグランド層との間で、ビアホールを形成する部分の位置合わせが不要である点から、(ii)の方法が好ましく、特殊な装置が不要であり、かつ容易である点から、(ii)の方法におけるエッチングのすべてをウエットエッチング法で行うことがより好ましい。第1の導体とノイズ抑制層との間の絶縁層をポリイミドからなる層とすることにより、第1の導体をマスクとして、絶縁層およびノイズ抑制層を、アルカリ性のエッチング液によるウエットエッチング法にて同時に除去できる。
ポリイミドからなる絶縁層を有する配線部材(1)の作製方法としては、例えば、ポリイミドフィルム上に銅等の金属を蒸着させ金属薄膜を形成する方法;銅箔等の金属箔上にポリイミドを溶剤に溶解させた溶液を塗布し、乾燥させる方法;ポリイミドフィルと金属箔とをポリイミド系接着剤で貼り合わせる方法等が挙げられる。
以下、実施例を示す。
(単独層の平均厚さ)
セイコーインスツルメント社製、走査プローブ顕微鏡(ナノピクス2000)を用いて測定した。
(単独層のクラスターの平均粒径)
日本電子(株)製、走査電子顕微鏡JSM−6700Fを用いて単独層の表面を観察し、測定した。
(複合層の平均厚さ)
(株)日立製作所製、透過型電子顕微鏡H9000NARを用いて複合層の断面を観察し、測定した。
(帯磁率の磁場依存性)
カンタムデザイン社製、超伝導量子干渉計PPMSを用いて測定した。
(実施例1)
図19に示す層構成を有する多層プリント回路基板30を以下のようにして製造した。
絶縁層13となる厚さ100μmのガラスエポキシ樹脂のプリプレグの両面に、上側の信号伝送層31およびグランド層32となる厚さ18μmの銅箔を設けた配線部材(1)を用意した。
ついで、配線部材(1)の片面の銅箔に、グランド層32のパターンを通常のウエットエッチング法により形成した。
電源層33となる厚さ12μmの銅箔に、絶縁層13となるエポキシ樹脂を厚さが5μmとなるように塗布し、硬化させた。該絶縁層13上に、対向ターゲット型マグネトロンスパッタリング法により、アルゴンガス流量60sccm、窒素ガス流量20sccm、圧力7.5×10-1Pa、電力2kWの条件で、蒸着質量(膜厚換算)20nmのニッケル金属を物理的に蒸着させて、独立した複数のクラスターとクラスターの存在しない欠陥とを有する単独層(ノイズ抑制層12)を形成し、配線部材(2)を作製した。ノイズ抑制層12の平均厚さは、22nmであり、クラスター平均粒径は、29nmであった。ノイズ抑制層12が常磁性を示すことを、超伝導量子干渉計を用いて帯磁率の磁場依存性を測定することによって確認した。
配線部材(2)のノイズ抑制層12うち、ビアホールを形成する部分のノイズ抑制層を、炭酸ガスレーザー加工機により、ビア径より1mm大きな径で消失させアンチビアの加工を施した。ノイズ抑制層12の電源層33に対向する面積は、電源層33の面積の74%であった。また、ノイズ抑制層12のグランド層32に対向する面積は、グランド層32の面積の78%であった。
ついで、配線部材(1)と配線部材(2)とを、ノイズ抑制層12およびグランド層32が内側となるように、絶縁層13となる厚さ100μmのガラスエポキシ樹脂のプリプレグを介して積層した。
ついで、電源層33のパターンを通常のウエットエッチング法により形成した
ついで、電源層33側に、下側の信号伝送層31となる18μmの銅箔を、絶縁層13となる厚さ100μmのガラスエポキシ樹脂のプリプレグを介して積層した。
ついで、上下信号伝送層31の配線パターンを通常のウエットエッチング法により形成し、ビアホールの穴あけ加工およびメッキ加工によりビアホール34、35等を形成し、145mm×100mmの多層プリント回路基板30を得た。多層プリント回路基板30においては、グランド層32とノイズ抑制層12と電源層33によって、本発明のノイズ抑制構造体を形成している。
上側の信号伝送層31上に、ノイズ発生用FPGA(Field Programmable Gate Array)を実装し、FPGA電源を電源層33と接続し、FPGAグランドをグランド層32に接続した。FPGAは、120MHzのクロック周波数で、6000個のフリップフロップ回路を同時にスイッチングさせる半導体素子である。FPGAの駆動が可能となるように、FPGAの電源ラインとグランドラインの主要部に、40個のバイパスコンデンサを実装した。
(実施例2)
図20に示す層構成を有する多層プリント回路基板30を以下のようにして製造した。
グランド層32となる厚さ18μmの銅箔に、絶縁層13となるエポキシ樹脂を厚さが10μmとなるように塗布し、硬化させた。該エポキシ樹脂上に、マグネトロンスパッタリング法により、アルゴンガス流量50sccm、圧力7.1×10-1Pa、電力1.8kWの条件で、蒸着質量(膜厚換算)8nmのタングステン金属を物理的に蒸着させた。ついで、メタンガス1sccm流量、アルゴンガス流量0.2sccmの条件で、メタンガスのプラズマ重合法によりポリオレフィン薄膜を形成した。この操作を30回繰り返し、独立した複数のクラスターとポリオレフィン薄膜とが混合した複合層(ノイズ抑制層12)を形成し、図22(a)に示す配線部材(2)を作製した。合計の蒸着質量(膜厚換算)は、240nmであり、平均厚さは、300nmであり、クラスター平均粒径は、38nmであった。ノイズ抑制層12が常磁性を示すことを、超伝導量子干渉計を用いて帯磁率の磁場依存性を測定することによって確認した。
図22(b)に示すように、配線部材(2)のノイズ抑制層12側に、電源層33となる厚さ18μmの銅箔を、絶縁層13となる厚さ500μmのガラスエポキシ樹脂のプリプレグを介して積層した。
ついで、図22(c)に示すように、グランド層32のパターンおよび電源層33のパターンを通常のウエットエッチング法により形成した。
ついで、図22(d)に示すように、グランド層32をマスクとして、グランド層32とノイズ抑制層12との間の絶縁層13を、プラズマエッチング装置を用い、酸素ガスを100sccm、4フッ化炭素ガスを50sccmで流しながら、13.56MHzの高周波電力を500Wにて供給し、ドライエッチングによって除去した。
ついで、図22(e)に示すように、グランド層32をマスクとして、ノイズ抑制層12を、常温の15質量%の水酸化ナトリウム水溶液を用いたウエットエッチングにより除去し、ビアホールを形成する部分およびその他の絶縁パターン部分を形成した。ノイズ抑制層12のグランド層32に対向する面積は、グランド層32の面積の78%であった。また、ノイズ抑制層12の電源層33に対向する面積は、電源層33の面積の74%であった。
ついで、図23(f)に示すように、グランド層32および電源層33に上下側の信号伝送層31となる18μmの銅箔を、絶縁層13となる厚さ500μmのガラスエポキシ樹脂のプリプレグを介して積層した。
ついで、図23(g)に示すように、上下信号伝送層31の配線パターンを通常のウエットエッチング法により形成し、図23(h)に示すビアホールの穴あけ加工および図23(i)に示すメッキ加工によりビアホール34、35等を形成し、145mm×100mmの多層プリント回路基板30を得た。多層プリント回路基板30においては、グランド層32とノイズ抑制層12と電源層33によって、本発明のノイズ抑制構造体を形成している。実施例1と同様にしてFPGAおよびバイパスコンデンサを実装した。
(実施例3)
図21に示す層構成を有する多層プリント回路基板30を以下のようにして製造した。
グランド層32または電源層33となる厚さ18μmの2枚の銅箔のそれぞれに、ポリイミド溶液を厚さが15μmとなるように塗布し、硬化させ、絶縁層13とした。ポリイミドからなる絶縁層13は、ベンゾフェノンテトラカルボン酸二無水物とジアミノジフェニルエーテルとの反応生成物からなるワニスを乾燥させて形成される層である。
ついで、絶縁層13上に、マグネトロンスパッタリング法により、アルゴンガス流量50sccm、窒素ガス流量20sccm、圧力7.1×10-1Pa、電力1.2kWの条件で、蒸着質量(膜厚換算)5nmのニッケル金属を物理的に蒸着させて、独立した複数のクラスターとクラスターの存在しない部分を有する単独層(ノイズ抑制層12)を形成し、図24(a)に示す配線部材(2)を作製した。ノイズ抑制層12の平均厚さは5nmであり、クラスター平均粒径は、5nmであった。ノイズ抑制層12が常磁性を示すことを、超伝導量子干渉計を用いて帯磁率の磁場依存性を測定することによって確認した。
図24(b)に示すように、2枚の配線部材(2)を、ノイズ抑制層12が内側となるように、絶縁層13となる厚さ75μmのガラスエポキシ樹脂のプリプレグを介して積層した。
ついで、図24(c)に示すように、グランド層32のパターンおよび電源層33のパターンを通常のウエットエッチング法により形成した。
ついで、図24(d)に示すように、グランド層32をマスクとして、グランド層32とノイズ抑制層12との間の絶縁層13を、また、電源層33をマスクとして、電源層33とノイズ抑制層12との間の絶縁層13を、水酸化カリウム(14質量%)およびモノエタノールアミン(70質量%)の混合水溶液(40℃)を用いたウエットエッチングにより除去した。これに続いて、図24(e)に示すように、ノイズ抑制層12を、同水溶液を用いた同条件のウエットエッチングにより除去し、ビアホールを形成する部分およびその他の絶縁パターン部分を形成した。それぞれのノイズ抑制層12の電源層33およびグランド層32に対向する面積は、それぞれ42%、57%であった。
ついで、図25(f)に示すように、グランド層32および電源層33に上下側の信号伝送層31となる18μmの銅箔を、絶縁層13となる厚さ75μmのガラスエポキシ樹脂のプリプレグを介して積層した。
ついで、図25(g)に示すように、上下信号伝送層31の配線パターンを通常のウエットエッチング法により形成し、図25(h)に示すビアホールの穴あけ加工および図25(i)に示すメッキ加工によりビアホール34、35等を形成し、145mm×100mmの多層プリント回路基板30を得た。多層プリント回路基板30においては、グランド層32とノイズ抑制層12と電源層33によって、本発明のノイズ抑制構造体を形成している。実施例1と同様にしてFPGAおよびバイパスコンデンサを実装した。
(実施例4)
蒸着質量(膜厚換算)を27nmに変更した以外は実施例1と同様にして絶縁層13上にニッケル金属を物理的に蒸着させて、独立した複数のクラスターとクラスターの存在しない部分を有する単独層(ノイズ抑制層12)を形成し、配線部材(2)を作製した。ノイズ抑制層12の平均厚さは30nmであり、クラスター平均粒径は、25nmであった。
また、ノイズ抑制層12の電源層33に対向する面積を、電源層33の面積の10%となるように、また、ノイズ抑制層12のグランド層32に対向する面積を、グランド層32の面積の10%となるように変更した以外は、実施例1と同様にして図19に示す層構成を有する多層プリント回路基板30を製造した。さらに、実施例1と同様にしてFPGAおよびバイパスコンデンサを実装した。
(比較例1〜4)
ノイズ抑制層12を設けず、それに伴うノイズ抑制層12周辺のアンチビア等の絶縁パターンを形成しない以外は、実施例1〜4と同様にして、比較用の多層プリント回路基板を製造した。さらに、実施例1と同様にしてFPGAおよびバイパスコンデンサを実装した。
(比較例5)
ノイズ抑制層12の平均厚さを1nmとした以外は、実施例3と同様にして比較用の多層プリント回路基板を製造した。さらに、実施例1と同様にしてFPGAおよびバイパスコンデンサを実装した。
(比較例6)
タングステン金属の物理的蒸着およびメタンガスのプラズマ重合の繰り返し数を50回とし、ノイズ抑制層12の平均厚さを500nmとした以外は、実施例2と同様にして比較用の多層プリント回路基板を製造した。さらに、実施例1と同様にしてFPGAおよびバイパスコンデンサを実装した。
実施例1〜4、比較例1〜6を表1にまとめた。
Figure 0005567243
参考
図20に示す層構成を有する多層プリント回路基板30を以下のようにして作製した。
グランド層32となる厚さ18μmの銅箔に、ポリイミド溶液を厚さが3μmとなるように塗布し、硬化させ、絶縁層13とした。ポリイミドからなる絶縁層13は、ベンゾフェノンテトラカルボン酸二無水物とジアミノジフェニルエーテルとの反応生成物からなるワニスを乾燥させて形成される層である。
ついで、絶縁層13上に、イオン注入法により、アルゴンガス流量50sccm、圧力5.2×10-1Pa、電力2.2kWの条件で、蒸着質量(膜厚換算)25nmの鉄金属を物理的に蒸着させて、独立した複数のクラスターとポリイミドとが混合した複合層(ノイズ抑制層12)を形成し、図22(a)に示す配線部材(2)を作製した。ノイズ抑制層12の平均厚さは260nmであった。ノイズ抑制層12が常磁性を示すことを、超伝導量子干渉計を用いて帯磁率の磁場依存性を測定することによって確認した。
図22(a)に示すように、配線部材(2)のノイズ抑制層12側に、電源層33となる厚さ18μmの銅箔を、絶縁層13となる厚さ200μmのガラスエポキシ樹脂のプリプレグを介して積層した。
ついで、図22(c)に示すように、グランド層32のパターンおよび電源層33のパターンを通常のウエットエッチング法により形成した。
ついで、図22(d)に示すように、グランド層32をマスクとして、グランド層32とノイズ抑制層12との間の絶縁層13を、水酸化カリウム(14質量%)およびモノエタノールアミン(70質量%)の混合水溶液(40℃)を用いたウエットエッチング法より除去した。これに続いて、図22(e)に示すように、ノイズ抑制層12を、同水溶液を用いた同条件のウエットエッチングにより除去し、ビアホールを形成する部分およびその他の絶縁パターン部分を形成した。それぞれのノイズ抑制層12の電源層33およびグランド層32に対向する面積は、それぞれ35%、44%であった。
ついで、図23(f)に示すように、グランド層32および電源層33に上下側の信号伝送層31となる18μmの銅箔を、絶縁層13となる厚さ200μmのガラスエポキシ樹脂のプリプレグを介して積層した。
ついで、図23(g)に示すように、上下信号伝送層31の配線パターンを通常のウエットエッチング法により形成し、図23(h)に示すビアホールの穴あけ加工および図23(i)に示すメッキ加工によりビアホール34、35等を形成し、85mm×100mmの多層プリント回路基板30を得た。多層プリント回路基板30においては、グランド層32とノイズ抑制層12と電源層33によって、本発明のノイズ抑制構造体を形成している。実施例1と同様にしてFPGAおよびバイパスコンデンサを実装した。
参考
ポリイミドからなる絶縁層13の厚さを25μmとした以外は、参考と同様にして多層プリント回路基板30を製造した。さらに、実施例1と同様にしてFPGAおよびバイパスコンデンサを実装した。
参考
ポリイミドからなる絶縁層13の厚さを1μmとした以外は、参考と同様にして多層プリント回路基板30を製造した。さらに、実施例1と同様にしてFPGAおよびバイパスコンデンサを実装した。
参考
ポリイミドからなる絶縁層13の厚さを50μmとした以外は、参考と同様にして多層プリント回路基板30を製造した。さらに、実施例1と同様にしてFPGAおよびバイパスコンデンサを実装した。
参考を表2にまとめた。
Figure 0005567243
(評価1)
高周波プローブ(アジレント製、85024A)によって、電源層33における同時スイッチングノイズのレベルを、500MHzから1900MHzにわたって計測し、スペクトラムデータを得た。実施例1のスペクトラムデータを図26に、比較例1のスペクトラムデータを図27に示す。FPGAのクロック周波数の高調波である600、720、840、960、1080、1200、1320、1440、1560、1680、1800MHzにスパイクノイズが現れた。実施例1〜4、比較例1〜6においては、上記周波数における電圧レベルを比較した。
実施例1は比較例1に比べ、ノイズが平均12.6dBほど抑制され、960MHzでは23.3dBの抑制を示した。
実施例2は比較例2に比べ、ノイズが平均10.8dBほど抑制され、960MHzでは21.2dBの抑制を示した。
実施例3は比較例3に比べ、ノイズが平均13.4dBほど抑制され、960MHzでは20.6dBの抑制を示した。
実施例4は比較例4に比べ、ノイズが平均9.7dBほど抑制され、960MHzでは13.4dBの抑制を示した。
比較例5は比較例3に比べ、ノイズが平均0.1dBほどしか抑制されず、ノイズ抑制の効果は認められなかった。
比較例6は比較例2に比べ、ノイズが平均2.1dBほどしか抑制されず、ノイズ抑制の効果は認められなかった。
(評価2)
6面電波暗室内にて、多層プリント回路基板から放射されるノイズの水平偏波および垂直偏波の強度レベルを測定した。30MHzから1000MHzは3m法(ログペリオディックアンテナ)により、1000MHzから2000MHzは1.5m法(ホーンアンテナ)により測定し、電源層33における同時スイッチングノイズに起因する放射ノイズのスペクトラムデータを得た。
参考の水平偏波のスペクトラムデータを図28、図29、参考の水平偏波のスペクトラムデータを図30、図31に示す。また、参考の垂直偏波のスペクトラムデータを図32、図33、参考の垂直偏波のスペクトラムデータを図34、図35に示す。
FPGAのクロック周波数の高調波である480、1080、1320、1440、1920MHzにスパイクノイズが主に現れた。参考においては上記周波数におけるノイズレベルを比較した。
参考参考に比べ、ノイズが平均4〜7dBほど抑制された。なお、参考ではノイズ抑制層を介した短絡が確認された。
参考参考に比べ、ノイズが平均3〜4dBほど抑制された。なお、参考では、参考に比べ、ポリイミドからなる絶縁層およびノイズ抑制層の除去に2.3倍の時間を要した。
本発明のノイズ抑制構造体によれば、電子機器等の高性能化、小型化、軽量化を維持しつつ、電子機器等に対して高質なEMC対策を施すことが可能である。
本発明のノイズ抑制構造体の一例を示す概略断面図である。 本発明のノイズ抑制構造体の他の例を示す概略断面図である。 本発明のノイズ抑制構造体の他の例を示す概略断面図である。 ノイズ抑制層について帯磁率の磁場依存性を測定した結果を示すグラフである。 単独層を上面から見た高分解能走査電子顕微鏡像である。 図5の単独層の模式図である。 他の単独層を上面から見た高分解能走査電子顕微鏡像である。 図7の単独層の模式図である。 図5の単独層の断面の高分解能透過型電子顕微鏡像である。 図5の単独層の電子線回折像である。 複合層の断面の高分解能透過型電子顕微鏡像である。 図11の複合層の模式図である。 複合層の厚さの測定方法を説明するための高分解能透過型電子顕微鏡像である。 ノイズ抑制効果の測定装置の一例を示す概略構成図である。 図14におけるサンプルのL方向の寸法に対する、1GHzにおけるノイズ抑制層のロス電力比の変化を示すグラフである。 図14におけるサンプルのW方向の寸法に対する、1GHzにおけるノイズ抑制層のロス電力比の変化を示すグラフである。 ノイズ抑制層の他の例を示す概略断面図である。 マイクロストリップ線路からノイズ抑制層までの距離に対する、1GHzにおけるノイズ抑制層のロス電力比の変化を示すグラフである。 本発明の多層プリント回路基板の一例を示す概略断面図である。 本発明の多層プリント回路基板の他の例を示す概略断面図である。 本発明の多層プリント回路基板の他の例を示す概略断面図である。 本発明の多層プリント回路基板の製造方法における各工程を説明する概略断面図である。 本発明の多層プリント回路基板の製造方法における各工程を説明する概略断面図である。 本発明の多層プリント回路基板の製造方法における各工程を説明する概略断面図である。 本発明の多層プリント回路基板の製造方法における各工程を説明する概略断面図である。 実施例の多層プリント回路基板の電源層における同時スイッチングノイズのレベルを示すスペクトラムデータである。 比較例6の多層プリント回路基板の電源層における同時スイッチングノイズのレベルを示すスペクトラムデータである。 参考における水平偏波のノイズの強度レベルを示すスペクトラムデータである。 参考における水平偏波のノイズの強度レベルを示すスペクトラムデータである。 参考における水平偏波のノイズの強度レベルを示すスペクトラムデータである。 参考における水平偏波のノイズの強度レベルを示すスペクトラムデータである。 参考における垂直偏波のノイズの強度レベルを示すスペクトラムデータである。 参考における垂直偏波のノイズの強度レベルを示すスペクトラムデータである。 参考における垂直偏波のノイズの強度レベルを示すスペクトラムデータである。 参考における垂直偏波のノイズの強度レベルを示すスペクトラムデータである。
符号の説明
10 ノイズ抑制構造体
11 第1の導体
12 ノイズ抑制層
13 絶縁層
14 第2の導体
15 クラスター
30 多層プリント回路基板
31 信号伝送層
32 グランド層
33 電源層
34 ビアホール
35 ビアホール

Claims (10)

  1. 第1の導体と、
    該第1の導体と絶縁層を介して電磁結合するノイズ抑制層と、
    該ノイズ抑制層に絶縁層を介して対向する第2の導体とを有し、
    ノイズ抑制層が、反応性ガスを含む雰囲気下で金属材料を絶縁層上に物理的に蒸着させて形成された厚さ5〜300nmの層である、ノイズ抑制構造体を具備し、
    第1の導体および第2の導体のいずれか一方が電源層であり、他方がグランド層であり、
    さらに信号伝送層を有し、
    信号伝送層とノイズ抑制層との間には、電源層またはグランド層が存在する、多層プリント回路基板。
  2. ノイズ抑制層と第1の導体とが対向するように配置され、かつノイズ抑制層の、第1の導体と対向する側の表面積が、第1の導体の、ノイズ抑制層と対向する側の表面積の10%以上であり、
    ノイズ抑制層の、第2の導体と対向する側の表面積が、第2の導体の、ノイズ抑制層と対向する側の表面積の10%以上である、請求項1記載の多層プリント回路基板。
  3. ノイズ抑制層が、独立した複数のクラスターと、クラスターの存在しない欠陥とからなる層である、請求項1または2に記載の多層プリント回路基板。
  4. ノイズ抑制層が、独立した複数のクラスターと絶縁層の一部とが混ざり合った層である、請求項1または2に記載の多層プリント回路基板。
  5. 金属材料が、ニッケルまたはニッケル合金である、請求項1〜4のいずれかに記載の多層プリント回路基板。
  6. 反応性ガスが、窒素ガスである、請求項1〜5のいずれかに記載の多層プリント回路基板。
  7. 第1の導体とノイズ抑制層との間の絶縁層が、ポリイミドからなる層である、請求項1〜6のいずれかに記載の多層プリント回路基板。
  8. 第1の導体とノイズ抑制層との間の絶縁層の厚さが、3〜25μmである、請求項1〜7のいずれかに記載の多層プリント回路基板。
  9. さらにスルーホールまたはビアホールを有し、
    スルーホールまたはビアホールとノイズ抑制層とが電気的に接続している、請求項1〜のいずれかに記載の多層プリント回路基板。
  10. 請求項1〜のいずれかに記載の多層プリント回路基板の第1の導体の一部をエッチングによって除去する工程と、
    第1の導体をマスクとして、第1の導体とノイズ抑制層との間の絶縁層およびノイズ抑制層を残し、これ以外をエッチングによって除去する工程と
    を有する、多層プリント回路基板の製造方法。
JP2006065661A 2006-03-10 2006-03-10 多層プリント回路基板およびその製造方法 Expired - Fee Related JP5567243B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006065661A JP5567243B2 (ja) 2006-03-10 2006-03-10 多層プリント回路基板およびその製造方法
PCT/JP2007/054418 WO2007105555A1 (ja) 2006-03-10 2007-03-07 ノイズ抑制構造体、多層プリント回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006065661A JP5567243B2 (ja) 2006-03-10 2006-03-10 多層プリント回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007243007A JP2007243007A (ja) 2007-09-20
JP5567243B2 true JP5567243B2 (ja) 2014-08-06

Family

ID=38509387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006065661A Expired - Fee Related JP5567243B2 (ja) 2006-03-10 2006-03-10 多層プリント回路基板およびその製造方法

Country Status (2)

Country Link
JP (1) JP5567243B2 (ja)
WO (1) WO2007105555A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093343A1 (ja) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
JP5082060B2 (ja) * 2008-05-22 2012-11-28 学校法人明星学苑 低特性インピーダンス電源・グランドペア線路構造
JP5407389B2 (ja) * 2009-02-09 2014-02-05 富士通株式会社 プリント配線板
JP5582539B2 (ja) * 2011-02-25 2014-09-03 清二 加川 近傍界ノイズ抑制シート
JP5931851B2 (ja) 2011-04-28 2016-06-08 レノボ・イノベーションズ・リミテッド(香港) ノイズ抑制構造を有する回路基板
US9560760B2 (en) * 2013-05-28 2017-01-31 Intel Corporation Reduction of resonance in connectors
JP6334877B2 (ja) * 2013-09-26 2018-05-30 新日鉄住金化学株式会社 電磁波ノイズ抑制体及び回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3055488B2 (ja) * 1997-03-03 2000-06-26 日本電気株式会社 多層プリント基板及びその製造方法
JPH1197810A (ja) * 1997-09-17 1999-04-09 Toshiba Corp 回路基板
JP2003100543A (ja) * 2001-09-27 2003-04-04 Matsushita Electric Ind Co Ltd 磁性膜の形成方法
JP2003168862A (ja) * 2001-12-03 2003-06-13 Fujikura Ltd 銅張積層板、フレキシブルプリント回路及びこれらの製造方法
JP4381871B2 (ja) * 2004-04-09 2009-12-09 信越ポリマー株式会社 電磁波ノイズ抑制体、その製造方法、および電磁波ノイズ抑制機能付きプリント配線板
JP2005327853A (ja) * 2004-05-13 2005-11-24 Shin Etsu Polymer Co Ltd 電磁波ノイズ抑制体およびその製造方法
JP2006297628A (ja) * 2005-04-15 2006-11-02 Shin Etsu Polymer Co Ltd プリント配線基板用樹脂付き金属箔およびプリント配線基板

Also Published As

Publication number Publication date
JP2007243007A (ja) 2007-09-20
WO2007105555A1 (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
KR101836324B1 (ko) 자기 유전기판, 회로 재료 및 이들을 갖는 어셈블리
JP6921751B2 (ja) 磁気誘電性基材、当該磁気誘電性基材を有する回路材料およびアセンブリ
JP5567243B2 (ja) 多層プリント回路基板およびその製造方法
US8134084B2 (en) Noise-suppressing wiring-member and printed wiring board
US20160099498A1 (en) Magneto-dielectric substrate, circuit material, and assembly having the same
JP4417377B2 (ja) 電磁波ノイズ抑制体、電磁波ノイズ抑制機能付構造体、およびそれらの製造方法
JP4836581B2 (ja) GHz帯域電子部品用樹脂組成物及びGHz帯域電子部品
JP4916803B2 (ja) 多層プリント回路基板
JP2007039567A (ja) 高周波電子部品用複合成形体及び高周波電子部品用複合成形体製造用組成物
JP4611758B2 (ja) 伝導ノイズ抑制体および伝導ノイズ抑制体付電子部品
JP2005327853A (ja) 電磁波ノイズ抑制体およびその製造方法
JP4515342B2 (ja) 多層回路基板
JP4611700B2 (ja) 電磁波ノイズ抑制シートおよびその使用方法
JP4611699B2 (ja) 伝導ノイズ抑制体および伝導ノイズ対策方法
TW201628263A (zh) 磁─介電基材
JP4381871B2 (ja) 電磁波ノイズ抑制体、その製造方法、および電磁波ノイズ抑制機能付きプリント配線板
JP4611697B2 (ja) 電磁波ノイズ抑制体およびその使用方法
TWI849648B (zh) 電磁干擾抑制材料
JP4611698B2 (ja) Emc対策部材およびemc対策方法
JP2005251918A (ja) 電磁波ノイズ抑制体
JP2005122915A (ja) 電気コネクタ
JP2005216928A (ja) 電磁波ノイズ抑制体、その製造方法、および電磁波ノイズ抑制機能付構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140619

R150 Certificate of patent or registration of utility model

Ref document number: 5567243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees