[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5551730B2 - Manufacturing method of semiconductor thin film - Google Patents

Manufacturing method of semiconductor thin film Download PDF

Info

Publication number
JP5551730B2
JP5551730B2 JP2012073077A JP2012073077A JP5551730B2 JP 5551730 B2 JP5551730 B2 JP 5551730B2 JP 2012073077 A JP2012073077 A JP 2012073077A JP 2012073077 A JP2012073077 A JP 2012073077A JP 5551730 B2 JP5551730 B2 JP 5551730B2
Authority
JP
Japan
Prior art keywords
substrate
layer
thin film
semiconductor
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012073077A
Other languages
Japanese (ja)
Other versions
JP2013207019A (en
Inventor
正伸 廣木
則之 渡邉
就彦 前田
春喜 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2012073077A priority Critical patent/JP5551730B2/en
Publication of JP2013207019A publication Critical patent/JP2013207019A/en
Application granted granted Critical
Publication of JP5551730B2 publication Critical patent/JP5551730B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

本発明は、窒化物半導体を有機金属気相成長法で成長して薄膜を形成する半導体薄膜の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor thin film in which a nitride semiconductor is grown by metal organic vapor phase epitaxy to form a thin film.

窒化物半導体は、0.8〜6.2 eVと幅広いバンドギャップを有するものとされ、赤外から深紫外までの幅広い波長域での発光デバイスおよび受光デバイスなどへの応用が可能とされている。加えて、窒化物半導体は、高い絶縁破壊電圧、高い飽和電子速度を有しているため高耐圧・高出力の電子デバイスへの応用が可能である。このように、窒化物半導体の幅広いバンドギャップを活用することで、様々な分野での応用が期待されている。   Nitride semiconductors have a wide band gap of 0.8 to 6.2 eV, and can be applied to light emitting devices and light receiving devices in a wide wavelength range from infrared to deep ultraviolet. . In addition, since nitride semiconductors have a high breakdown voltage and a high saturation electron velocity, they can be applied to high breakdown voltage / high output electronic devices. In this way, application in various fields is expected by utilizing the wide band gap of nitride semiconductors.

幅広いバンドギャップの窒化物半導体を用いた素子の作製のためには、形成する窒化物半導体薄膜における組成制御が求められる。例えば、ワイドギャップ窒化物半導体薄膜の作製には、Al組成を高くする製造技術が求められる。一方、ナローギャップ窒化物半導体薄膜の作製には、In組成を高くする製造技術が求められる。   In order to fabricate a device using a nitride semiconductor having a wide band gap, composition control in the nitride semiconductor thin film to be formed is required. For example, a production technique for increasing the Al composition is required for producing a wide gap nitride semiconductor thin film. On the other hand, a production technique for increasing the In composition is required for producing a narrow gap nitride semiconductor thin film.

また、Gaを含まないAlInN薄膜あるいは4元混晶AlGaInN薄膜は、ヘテロ接合において、格子不整合とバンドギャップオフセットのバランスを変化させることが可能となり、バンドエンジニアリングの自由度を向上させることが可能となる。このため、Al,Ga,Inの組成を制御する極めて高い製造技術が、窒化物半導体を用いた素子を製造する上で非常に重要となる。   In addition, an AlInN thin film or a quaternary mixed crystal AlGaInN thin film that does not contain Ga can change the balance between lattice mismatch and band gap offset in a heterojunction, and can improve the degree of freedom of band engineering. Become. For this reason, an extremely high manufacturing technique for controlling the composition of Al, Ga, and In is very important in manufacturing an element using a nitride semiconductor.

例えば、AlInNは、In組成0.17とすることで、GaN薄膜に格子整合した状態で、GaNとは伝導帯オフセット,分極電荷量差,屈折率差が極めて大きい状態となる。AlInN/GaNヘテロ構造では、これらのヘテロ界面に、高い濃度の2次元電子ガスが誘起されるため、高速,高出力電界効果トランジスタ応用が期待されている(非特許文献1参照)。AlInN/GaNヘテロ構造を用いることで、200GHz以上の高周波の電界効果トランジスタの作製が報告されている。また、GaNとAlInNの超格子は、高い屈折率差と厚膜化が可能であるため、DBR(Distributed Bragg Reflector)レーザーのミラーとして応用が期待されている。   For example, AlInN having an In composition of 0.17 is in a state in which a conduction band offset, a polarization charge amount difference, and a refractive index difference are extremely large compared to GaN in a state in which lattice matching is achieved with a GaN thin film. In the AlInN / GaN heterostructure, a high-concentration two-dimensional electron gas is induced at these heterointerfaces, so that high-speed, high-power field effect transistor applications are expected (see Non-Patent Document 1). Production of a high-frequency field effect transistor of 200 GHz or higher has been reported by using an AlInN / GaN heterostructure. In addition, since the superlattice of GaN and AlInN can have a high refractive index difference and a thick film, it is expected to be applied as a mirror of a DBR (Distributed Bragg Reflector) laser.

また、InNもしくは高In組成のInGaNは、高電子移動度,高飽和速度であることから高速電子デバイスへの適用が期待される(非特許文献2参照)。また、InNもしくは高In組成のInGaNは、吸収波長体が赤外域に及ぶことから、太陽電池への応用も期待されている。   Further, InN or InGaN having a high In composition has high electron mobility and high saturation speed, and is expected to be applied to high-speed electronic devices (see Non-Patent Document 2). Further, InN or InGaN having a high In composition is expected to be applied to solar cells because the absorption wavelength body extends to the infrared region.

以上のように、窒化物半導体薄膜の作製における組成制御技術が向上すれば、幅広い範囲での応用が可能となる。とりわけ、従来は、GaNを中心とした半導体製造技術の開発が進められてきたが、今後はAlInN,InNあるいは高In組成InGaN等のGaを含まない、もしくは低Ga組成の窒化物半導体薄膜の製造技術向上の必要性が高まってくると考えられる。   As described above, if the composition control technique in the production of the nitride semiconductor thin film is improved, it can be applied in a wide range. In particular, the development of semiconductor manufacturing technology centered on GaN has been promoted in the past, but in the future, the manufacture of nitride semiconductor thin films containing no Ga or low Ga composition such as AlInN, InN or high In composition InGaN will be carried out. The need for technical improvement is expected to increase.

これらの窒化物半導体薄膜の作製には、有機金属気相成長法(MOCVD)法あるいは分子線エピタキシー(MBE)法が用いられている。特に、MOCVD法は大面積基板への窒化物作製技術が確立されつつあり、かつ運用コストがMBE法と比べて低いという利点があることから、窒化物半導体薄膜の製造に主に用いられる方法となっている。MOCVD法においては、金属の有機化合物が原料として用いられており、窒化物半導体層を作製するためには、III族金属(Al、Ga、In)の有機金属化合物が、原料として用いられる。例えば、Inの原料としては、トリメチルインジウム(TMIn)あるいはトリエチルインジウム(TEIn)が用いられている。   For the production of these nitride semiconductor thin films, metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE) is used. In particular, the MOCVD method has an advantage that a nitride manufacturing technique for a large-area substrate is being established, and has an operation cost lower than that of the MBE method. Therefore, the MOCVD method is mainly used for manufacturing a nitride semiconductor thin film. It has become. In the MOCVD method, a metal organic compound is used as a raw material, and a group III metal (Al, Ga, In) organometallic compound is used as a raw material in order to produce a nitride semiconductor layer. For example, trimethylindium (TMIn) or triethylindium (TEIn) is used as the In raw material.

Jan Kuzmik, "Power Electronics on InAlN/(In)GaN: Prospect for a Record Performance", IEEE ELECTRON DEVICE LETTERS, vol.22, no.11, pp.510-512, 2001.Jan Kuzmik, "Power Electronics on InAlN / (In) GaN: Prospect for a Record Performance", IEEE ELECTRON DEVICE LETTERS, vol.22, no.11, pp.510-512, 2001. S. O'Leary et al. , "Electron transport in wurtzite indium nitride", J. Appl. Phys. , vol.83, pp.826-829, 1998.S. O'Leary et al., "Electron transport in wurtzite indium nitride", J. Appl. Phys., Vol.83, pp.826-829, 1998.

しかしながら、MOCVD装置により、Ga組成が低いもしくは含まない状態で、Inを含む窒化物半導体層を作製すると、所望とする値以上にGaが半導体層に混入し、所望とする組成に制御できないことが報告されている。Inを含む窒化物半導体層を成長させる場合、TMInあるいはTEInなどのInの原料を、MOCVDの反応炉(成膜室)に供給することになる。このとき、導入した上記原料のガスが、反応炉の側壁あるいは上面に付着しているGaを含む付着物と接触すると、原料ガスにおけるInがGaに置換され、Gaが基板まで運搬され成長層に取り込まれてしまうことが、上記の問題の原因となる。   However, if a nitride semiconductor layer containing In is produced with a MOCVD apparatus in a state where the Ga composition is low or not contained, Ga may be mixed into the semiconductor layer beyond a desired value, and the desired composition cannot be controlled. It has been reported. When growing a nitride semiconductor layer containing In, an In raw material such as TMIn or TEIn is supplied to a MOCVD reactor (film formation chamber). At this time, when the introduced raw material gas comes into contact with the deposit containing Ga adhering to the side wall or the upper surface of the reactor, In in the raw material gas is replaced with Ga, and Ga is transported to the substrate to be grown into the growth layer. Incorporation causes the above problem.

とりわけ、縦型MOCVD装置では、この問題が顕著である。縦型MOCVD装置では基板の成長面に対向する面から原料ガス(有機金属およびアンモニア)を供給し、基板に吹きつける。基板は加熱されており、吹きつけられた原料ガスが分解して基板表面に原料が供給されて結晶成長が進行する。   In particular, this problem is remarkable in the vertical MOCVD apparatus. In the vertical MOCVD apparatus, a source gas (organic metal and ammonia) is supplied from the surface facing the growth surface of the substrate and sprayed onto the substrate. The substrate is heated, the sprayed source gas is decomposed, the source material is supplied to the substrate surface, and crystal growth proceeds.

窒化物半導体層の作製においては、特にアンモニアの分解効率が低いこと、および、GaNあるいはAlGaNなどのワイドギャップな窒化物半導体では成長表面での原子の拡散長が短いことが知られている。このために、これらの窒化物半導体層の成長では、1000℃以上と高温での基板加熱が必要である。   In the production of a nitride semiconductor layer, it is known that ammonia decomposition efficiency is particularly low, and that a wide diffusion gap semiconductor such as GaN or AlGaN has a short diffusion length of atoms on the growth surface. For this reason, the growth of these nitride semiconductor layers requires substrate heating at a high temperature of 1000 ° C. or higher.

ところが、上述したように基板が高温であると、熱対流が生じて原料ガスが成膜室の側壁あるいは基板の対向面に到達し、到達した箇所で分解し、原料金属あるいは多結晶の窒化物半導体となって付着する。縦型MOCVDでは、Ga金属あるいは多結晶GaNが原料ガスの吹きつけ口付近に付着するため、TMInを供給した場合にこれらの付着物との接触が避けられない。このため、前述したGaの混入が顕著となってしまうという問題がある。   However, as described above, when the substrate is at a high temperature, thermal convection occurs, and the source gas reaches the side wall of the film forming chamber or the opposite surface of the substrate, and decomposes at the reached location, and the source metal or polycrystalline nitride It adheres as a semiconductor. In vertical MOCVD, Ga metal or polycrystalline GaN adheres to the vicinity of the source gas blowing port, so contact with these deposits is inevitable when TMIn is supplied. For this reason, there exists a problem that mixing of Ga mentioned above will become remarkable.

本発明は、以上のような問題点を解消するためになされたものであり、意図しないGaの混入が抑制された状態で、所望とする組成比にInを含む窒化物半導体の層が形成できるようにすることを目的とする。   The present invention has been made to solve the above-described problems, and a nitride semiconductor layer containing In at a desired composition ratio can be formed in a state where unintentional mixing of Ga is suppressed. The purpose is to do so.

本発明に係る半導体薄膜の製造方法は、窒化物半導体を構成する元素の化合物を原料とする気相成長法により窒化物半導体の成長を行う成膜装置の内部に付着しているGaを含む付着物を除去するクリーニングを行う工程と、クリーニングを行った後の成膜装置内に基板を搬入する工程と、基板の上にInを含む窒化物半導体からなる第1半導体層を形成する工程とを少なくとも備える。   The method for producing a semiconductor thin film according to the present invention includes Ga attached to the inside of a film forming apparatus for growing a nitride semiconductor by a vapor phase growth method using a compound of an element constituting the nitride semiconductor as a raw material. A step of performing cleaning to remove the kimono, a step of carrying the substrate into the film forming apparatus after the cleaning, and a step of forming a first semiconductor layer made of a nitride semiconductor containing In on the substrate. At least.

上記半導体薄膜の製造方法において、第1半導体層を形成する前に基板の上にInを含まない窒化物半導体からなる第2半導体層を形成する工程を備えるようにしてもよい。また、第1半導体層を形成した後で、引き続き第1半導体層の上にInを含む窒化物半導体からなる半導体層とInを含まない窒化物半導体からなる半導体層とを交互に形成する工程を備えるようにしてもよい。   The method for manufacturing a semiconductor thin film may include a step of forming a second semiconductor layer made of a nitride semiconductor not containing In on the substrate before forming the first semiconductor layer. In addition, after forming the first semiconductor layer, a step of alternately forming a semiconductor layer made of a nitride semiconductor containing In and a semiconductor layer made of a nitride semiconductor containing no In on the first semiconductor layer. You may make it prepare.

上記半導体薄膜の製造方法において、Gaを含む窒化物半導体からなる半導体層の形成では、供給するGaの総供給量を、成膜装置内の基板が載置される領域の平面方向の面積に対して1μmol/cm2以下とする。 In the method for manufacturing a semiconductor thin film, in the formation of a semiconductor layer made of a nitride semiconductor containing Ga, the total supply amount of Ga to be supplied is set to the area in the plane direction of the region on which the substrate in the film forming apparatus is placed. and 1 μ mol / cm 2 or less Te.

上記半導体薄膜の製造方法において、基板の上には、予め窒化物半導体からなる下地半導体層が形成されていてもよい。また、下地半導体層は、GaN,AlN,InGN,AlGaN,およびAlInNの単層もしくは複数層から構成されてればよい。また、Inを含む窒化物半導体は、AlInN,InGaN,AlGaInNのいずれかであればよい。また、Inを含まない窒化物半導体層は、GaN,AlN,AlGaNのいずれかであればよい。 In the semiconductor thin film manufacturing method, a base semiconductor layer made of a nitride semiconductor may be formed on the substrate in advance. In addition, the base semiconductor layer may be composed of a single layer or a plurality of layers of GaN, AlN, InG a N, AlGaN, and AlInN. The nitride semiconductor containing In may be any one of AlInN, InGaN, and AlGaInN. The nitride semiconductor layer not containing In may be any one of GaN, AlN, and AlGaN.

以上説明したことにより、本発明によれば、意図しないGaの混入が抑制された状態で、所望とする組成比にInを含む窒化物半導体の層が形成できるようになるという優れた効果が得られる。   As described above, according to the present invention, it is possible to obtain an excellent effect that a nitride semiconductor layer containing In at a desired composition ratio can be formed in a state where unintentional mixing of Ga is suppressed. It is done.

図1は、本発明の実施の形態1における半導体薄膜の製造方法を説明するためのフローチャートである。FIG. 1 is a flowchart for explaining a method of manufacturing a semiconductor thin film according to the first embodiment of the present invention. 図2は、有機金属気相成長装置の構成例を示す構成図である。FIG. 2 is a configuration diagram showing a configuration example of the metal organic vapor phase growth apparatus. 図3は、本発明の実施の形態1における製造方法で製造した半導体薄膜の構成を示す構成図である。FIG. 3 is a configuration diagram showing the configuration of the semiconductor thin film manufactured by the manufacturing method according to Embodiment 1 of the present invention. 図4は、本発明の実施の形態2における半導体薄膜の製造方法を説明するためのフローチャートである。FIG. 4 is a flowchart for explaining a method of manufacturing a semiconductor thin film in the second embodiment of the present invention. 図5は、本発明の実施の形態2における製造方法で製造した半導体薄膜の構成を示す構成図である。FIG. 5 is a configuration diagram showing a configuration of a semiconductor thin film manufactured by the manufacturing method according to Embodiment 2 of the present invention. 図6は、先に形成してあるGaを含む層の形成時におけるGa原料の供給量と、後に形成するInを含む層へのGa混入量との関係とを示す特性図である。FIG. 6 is a characteristic diagram showing the relationship between the amount of Ga raw material supplied during the formation of the Ga-containing layer formed earlier and the amount of Ga mixed into the In-containing layer formed later. 図7は、図3を用いて説明した半導体薄膜の積層構造を用いて作製した電界効果トランジスタ、および図5を用いて説明した半導体薄膜の積層構造を用いて作製した電界効果トランジスタの、ゲートストレス前後での伝達特性を示す特性図である。7 shows gate stresses of a field effect transistor manufactured using the semiconductor thin film stack structure described with reference to FIG. 3 and a field effect transistor manufactured using the semiconductor thin film stack structure described with reference to FIG. It is a characteristic view which shows the transmission characteristic before and behind. 図8は、実施の形態1におけるAlInN/GaN系ヘテロ構造のX線回折像および実施の形態2におけるAlInN/GaN系ヘテロ構造のX線回折像を示す特性図である。FIG. 8 is a characteristic diagram showing an X-ray diffraction image of the AlInN / GaN-based heterostructure in the first embodiment and an X-ray diffraction image of the AlInN / GaN-based heterostructure in the second embodiment. 図9は、実施の形態2の半導体薄膜、およびクリーニングの工程をすることなく作製した半導体薄膜をSIMS法で測定したIII族(Al,Ga,In)の組成の深さプロファイルを示す特性図である。FIG. 9 is a characteristic diagram showing a group III (Al, Ga, In) composition depth profile obtained by measuring the semiconductor thin film of the second embodiment and the semiconductor thin film manufactured without performing the cleaning process by the SIMS method. is there. 図10は、本発明の実施の形態3における半導体薄膜の製造方法を説明するためのフローチャートである。FIG. 10 is a flowchart for explaining a method of manufacturing a semiconductor thin film in the third embodiment of the present invention. 図11は、本発明の実施の形態3における製造方法で製造した半導体薄膜の構成を示す構成図である。FIG. 11 is a configuration diagram showing a configuration of a semiconductor thin film manufactured by the manufacturing method according to Embodiment 3 of the present invention. 図12は、本発明の実施の形態4における半導体薄膜の製造方法を説明するためのフローチャートである。FIG. 12 is a flowchart for explaining a method of manufacturing a semiconductor thin film in the fourth embodiment of the present invention. 図13は、本発明の実施の形態4における製造方法で製造した半導体薄膜の構成を示す構成図である。FIG. 13 is a configuration diagram showing a configuration of a semiconductor thin film manufactured by the manufacturing method according to Embodiment 4 of the present invention. 図14は、本発明の実施の形態5における半導体薄膜の製造方法を説明するためのフローチャートである。FIG. 14 is a flowchart for explaining a method of manufacturing a semiconductor thin film in the fifth embodiment of the present invention. 図15は、本発明の実施の形態5における製造方法で製造した半導体薄膜の構成を示す構成図である。FIG. 15 is a configuration diagram showing a configuration of a semiconductor thin film manufactured by the manufacturing method according to Embodiment 5 of the present invention.

以下、本発明の実施の形態について図を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

[実施の形態1]
はじめに、本発明の実施の形態1における半導体薄膜の製造方法について、図1を用いて説明する。図1は、本発明の実施の形態における半導体薄膜の製造方法を説明するためのフローチャートである。
[Embodiment 1]
First, the manufacturing method of the semiconductor thin film in Embodiment 1 of this invention is demonstrated using FIG. FIG. 1 is a flowchart for explaining a method of manufacturing a semiconductor thin film according to an embodiment of the present invention.

この半導体薄膜の製造方法は、まず、工程S101で、窒化物半導体を構成する元素の化合物を原料とする気相成長法により窒化物半導体の成長を行う成膜装置の内部に付着しているGaを含む付着物を除去するクリーニングを行う。成膜装置は、例えば、有機金属気相成長装置である。また、Gaを含む付着物は、Ga金属,多結晶のGaNなどである。これらの除去を行うクリーニングには、ウェットエッチングおよびドライエッチングなどの様々な手法を用いることができる。   In this method of manufacturing a semiconductor thin film, first, in step S101, Ga deposited on the inside of a film forming apparatus for growing a nitride semiconductor by a vapor phase growth method using a compound of an element constituting the nitride semiconductor as a raw material. Cleaning to remove deposits containing The film forming apparatus is, for example, a metal organic vapor phase growth apparatus. Further, the deposit containing Ga is Ga metal, polycrystalline GaN, or the like. Various methods such as wet etching and dry etching can be used for cleaning for removing these.

例えば、成膜装置において成長が行われる成膜室や内部の配置されている各部品を取り外し、これらを酸が含まれる溶液に浸漬することで、各部品に付着しているGaを含む付着物を除去すればよい。また、成膜室を分解することなく、成膜室内の基板加熱用のヒーターを動作させ、塩酸などのエッチング効果を有するガスを成膜室内に導入することで、内部に付着しているGaを含む付着物を除去してもよい。   For example, deposits containing Ga attached to each component are removed by removing each component placed in the deposition chamber where the growth is performed in the deposition apparatus and immersing them in a solution containing acid Can be removed. Further, without disassembling the film formation chamber, the heater for heating the substrate in the film formation chamber is operated, and a gas having an etching effect such as hydrochloric acid is introduced into the film formation chamber, so that the Ga adhering to the inside can be reduced. You may remove the deposit | attachment which contains.

次に、工程S102で、クリーニングを行った後の成膜装置(成膜室)内に基板を搬入する。基板は、例えば、サファイアなどのAl23の結晶基板である。基板は、SiC,Siなどから構成されていてもよい。また、基板の上には、予めGaNからなるバッファ層などが形成されていてもよい。 Next, in step S102, the substrate is carried into a film forming apparatus (film forming chamber) after cleaning. The substrate is, for example, an Al 2 O 3 crystal substrate such as sapphire. The substrate may be made of SiC, Si, or the like. A buffer layer made of GaN or the like may be formed on the substrate in advance.

次に、工程S103で、成膜装置の中に搬入した基板の上に、Inを含む窒化物半導体からなる第1半導体層を成長する。例えば、基板を1000℃程度に加熱し、この状態で、基板の上にTMInおよびトリメチルアルミニウム(TMAl)のガスを供給することで、InAl層を形成すればよい。この後、工程S104で、基板を成膜装置より搬出する。   Next, in step S103, a first semiconductor layer made of a nitride semiconductor containing In is grown on the substrate carried into the film forming apparatus. For example, the substrate may be heated to about 1000 ° C., and in this state, an InAl layer may be formed by supplying TMIn and trimethylaluminum (TMAl) gas onto the substrate. Thereafter, in step S104, the substrate is unloaded from the film forming apparatus.

ここで、上述した窒化物半導体層の製造に用いる成膜装置について図2を用いて簡単に説明する。図2は、成膜装置として有機金属気相成長装置の構成例を示す構成図である。図2では、装置断面を模式的に示している。   Here, a film forming apparatus used for manufacturing the above-described nitride semiconductor layer will be briefly described with reference to FIG. FIG. 2 is a configuration diagram showing a configuration example of a metal organic vapor phase growth apparatus as a film forming apparatus. FIG. 2 schematically shows a cross section of the apparatus.

有機金属気相成長装置は、成膜室201,基板載置台202,ヒーター203,シャワーヘッド204,原料ガス導入部205,排気部206を備える。成膜室201は、密閉可能な容器であり、図示しない基板搬出搬入部を備え、基板載置台202の上に、基板Wを搬入し、また搬出することを可能にしている。基板載置台202の上には、シャワーヘッド204が配置され、基板Wの上に原料ガスを供給可能としている。原料ガスは、原料ガス導入部205より導入され、基板Wの表面に対向するシャワーヘッド204の対向面207に設けられた複数の吐出口208より突出し、基板Wの上に供給される。原料ガス導入部205には、図示しない原料供給部が接続され、必要な原料ガスが供給可能とされている。   The metal organic chemical vapor deposition apparatus includes a film forming chamber 201, a substrate mounting table 202, a heater 203, a shower head 204, a source gas introduction unit 205, and an exhaust unit 206. The film forming chamber 201 is a hermetically sealed container, and includes a substrate carry-in / carry-in unit (not shown), and allows the substrate W to be carried in and out of the substrate mounting table 202. A shower head 204 is disposed on the substrate mounting table 202 so that a source gas can be supplied onto the substrate W. The source gas is introduced from the source gas introduction unit 205, protrudes from a plurality of discharge ports 208 provided on the facing surface 207 of the shower head 204 facing the surface of the substrate W, and is supplied onto the substrate W. A raw material supply unit (not shown) is connected to the raw material gas introduction unit 205 so that necessary raw material gas can be supplied.

また、基板載置台202の上に載置される基板Wは、ヒーター203により加熱可能とされている。ヒーター203の動作により加熱された基板Wの表面に、シャワーヘッド204より供給された原料ガスが到達すると、到達した原料ガスは、熱により分解され、金属成分が基板Wの表面に残り、有機成分が気化する。この結果、有機金属からなる原料ガスを構成している金属が、基板Wの上に堆積することになる。なお、成膜室201の排気部206には、図示しない排気機構が接続し、成膜室201内部に残留するガスを成膜室201の外部に排気可能としている。   Further, the substrate W placed on the substrate platform 202 can be heated by the heater 203. When the source gas supplied from the shower head 204 reaches the surface of the substrate W heated by the operation of the heater 203, the reached source gas is decomposed by heat, and the metal component remains on the surface of the substrate W. Vaporizes. As a result, the metal constituting the source gas made of an organic metal is deposited on the substrate W. Note that an exhaust mechanism (not shown) is connected to the exhaust unit 206 of the film formation chamber 201 so that the gas remaining in the film formation chamber 201 can be exhausted to the outside of the film formation chamber 201.

上述した構成の有機金属気相成長装置において、窒化物半導体薄膜を形成する場合は、基板温度は700〜1100℃と高温になる。このため、成膜室201の内部には、熱の対流が生じ、供給された原料ガスの一部は基板Wおよび基板載置台202に到達せずに巻き上がり、基板Wに対向する対向面207の成膜室201内部の側壁209に原料金属や多結晶窒化物として付着する。トリメチルガリウム(TMGa)などのGa原料を供給した場合は、Ga金属および他結晶GaNなどのGaを含む付着物が、対向面207や側壁209に付着する。   In the metal organic vapor phase epitaxy apparatus having the above-described configuration, when forming a nitride semiconductor thin film, the substrate temperature is as high as 700 to 1100 ° C. For this reason, convection of heat is generated inside the film formation chamber 201, and a part of the supplied source gas rolls up without reaching the substrate W and the substrate mounting table 202, and faces the substrate 207. It adheres to the side wall 209 inside the film forming chamber 201 as a raw material metal or polycrystalline nitride. When a Ga raw material such as trimethylgallium (TMGa) is supplied, deposits containing Ga such as Ga metal and other crystal GaN adhere to the facing surface 207 and the side wall 209.

上述したように、Gaを含む付着物が付着している状態で、Inを含む窒化物半導体の作製のために、TMInなどの有機In原料を供給すると、吐出口208を吐出した後で対向面207に付着しているGaを含む付着物と接触し、InとGaとの置換反応が生じる。この結果、基板Wの上には、置換したGaが原料として到達し、成長層に取り込まれることになる。このため、Inを含む窒化物半導体の組成制御が困難になる。特に、Gaを含まず、Inを含む窒化物半導体層の製造は極めて困難である。この問題は、上述したいわゆる縦型の装置に限るものではなく、横型の装置においても同様に発生する。また、AsH3,PH3のような水素化物を原料に用いるハイドライド気相成長装置においても同様である。 As described above, when an organic In raw material such as TMIn is supplied for the production of a nitride semiconductor containing In in a state where a deposit containing Ga is attached, the facing surface is discharged after the discharge port 208 is discharged. Contact with deposits containing Ga adhering to 207 causes a substitution reaction between In and Ga. As a result, the substituted Ga reaches the substrate W as a raw material and is taken into the growth layer. For this reason, it becomes difficult to control the composition of the nitride semiconductor containing In. In particular, it is extremely difficult to manufacture a nitride semiconductor layer that does not contain Ga and contains In. This problem is not limited to the so-called vertical apparatus described above, and similarly occurs in a horizontal apparatus. The same applies to a hydride vapor phase growth apparatus using a hydride such as AsH 3 or PH 3 as a raw material.

上述した問題に対し、実施の形態1によれば、シャワーヘッド204の対向面207や吐出口208の出口部、また、側壁209などの装置を構成する各部品に付着しているGaを含む付着物を、クリーニングして除去しておくようにした。このため、Inを含む窒化物半導体の作製のために、TMInなどの有機In原料を供給しても、供給した有機In原料にGaが接触することがなく、基板Wの表面にGaが原料として到達することがない。   With respect to the above-described problem, according to the first embodiment, an attachment including Ga adhering to each component constituting the device such as the facing surface 207 of the shower head 204, the outlet of the discharge port 208, and the side wall 209 is included. The kimono was cleaned and removed. For this reason, even if an organic In raw material such as TMIn is supplied for producing a nitride semiconductor containing In, Ga does not contact the supplied organic In raw material, and Ga is used as a raw material on the surface of the substrate W. Never reach.

実施の形態1により製造される半導体薄膜の1例について、図3を用いて説明する。図3は、本発明の実施の形態1における製造方法で製造した半導体薄膜の構成を示す構成図である。図3では、薄膜の積層構造の断面を模式的に示している。まず、予め、サファイアからなる基板301の上にGaNを成長してバッファ層302を形成し、加えて、バッファ層302の上にAlNを成長して中間層303を形成しておく。中間層303は、例えば、層厚1nm程度である。この基板301を、クリーニングによりGaを含む付着物を除去してある成膜室に搬入する。   An example of the semiconductor thin film manufactured according to Embodiment 1 will be described with reference to FIG. FIG. 3 is a configuration diagram showing the configuration of the semiconductor thin film manufactured by the manufacturing method according to Embodiment 1 of the present invention. In FIG. 3, the cross section of the laminated structure of a thin film is typically shown. First, a buffer layer 302 is formed by growing GaN on a substrate 301 made of sapphire, and in addition, an intermediate layer 303 is formed by growing AlN on the buffer layer 302. The intermediate layer 303 has a layer thickness of about 1 nm, for example. This substrate 301 is carried into a film formation chamber from which deposits containing Ga have been removed by cleaning.

次に、基板301を所定温度に加熱し、加えて、基板301の上にTMAl,TMIn,およびアンモニアを供給し、中間層303の上に、AlInNからなる層厚10nmの障壁層304を形成する。これらのことにより、バッファ層302および中間層303が形成されている基板301の上に、所望とする組成比にInを含む状態で、AlInNからなる障壁層304が形成できる。なお、上述した各層の構成は、これらの化合物半導体層を用いて作製しようとする電界効果トランジスタの構造に基づくものである。従って、上記構成に限るものではなく、作製しようとする素子に適合させ、各層は層厚を含め適宜に構成すればよい。   Next, the substrate 301 is heated to a predetermined temperature. In addition, TMAl, TMIn, and ammonia are supplied onto the substrate 301, and a barrier layer 304 made of AlInN and having a thickness of 10 nm is formed on the intermediate layer 303. . Thus, the barrier layer 304 made of AlInN can be formed on the substrate 301 on which the buffer layer 302 and the intermediate layer 303 are formed in a state where In is contained in a desired composition ratio. Note that the structure of each layer described above is based on the structure of a field effect transistor to be manufactured using these compound semiconductor layers. Therefore, the present invention is not limited to the above-described configuration, and each layer may be appropriately configured including the layer thickness in accordance with an element to be manufactured.

例えば、中間層303の上に、AlInNからなる単層の障壁層304を形成したが、組成の異なるAlInNの多層構造、あるいは障壁層304の上にInGaN層を作製するなど、Inを含む窒化物半導体層の多層構造を作製する場合においても同様である。また、InN,InGaN,AlGaInNなどのInを含む他の窒化物半導体層を作製する場合においても同様であり、組成制御性を向上させることができる。また、窒化物半導体のみならず、他のInを含む材料の結晶成長においても、効果の多少はあるものの、組成制御性の向上が実現できる。   For example, although a single-layer barrier layer 304 made of AlInN is formed on the intermediate layer 303, a multi-layer structure of AlInN having a different composition, or an InGaN layer including an InGaN layer formed on the barrier layer 304, etc. The same applies to the case of producing a multilayer structure of semiconductor layers. The same applies to the case where other nitride semiconductor layers containing In such as InN, InGaN, and AlGaInN are manufactured, and the composition controllability can be improved. Further, in the crystal growth of not only nitride semiconductors but also other In-containing materials, improvement in composition controllability can be realized although there are some effects.

[実施の形態2]
次に、本発明の実施の形態2における半導体薄膜の製造方法について、図4を用いて説明する。図4は、本発明の実施の形態2における半導体薄膜の製造方法を説明するためのフローチャートである。
[Embodiment 2]
Next, the manufacturing method of the semiconductor thin film in Embodiment 2 of this invention is demonstrated using FIG. FIG. 4 is a flowchart for explaining a method of manufacturing a semiconductor thin film in the second embodiment of the present invention.

この半導体薄膜の製造方法は、まず、工程S401で、窒化物半導体を構成する元素の化合物を原料とする気相成長法により窒化物半導体の成長を行う成膜装置の内部に付着しているGaを含む付着物を除去するクリーニングを行う。成膜装置は、例えば、有機金属気相成長装置である。また、Gaを含む付着物は、Ga金属,多結晶のGaNなどである。このクリーニングの工程は、前述した実施の形態1と同様である。   In this method of manufacturing a semiconductor thin film, first, in step S401, Ga deposited on the inside of a film forming apparatus for growing a nitride semiconductor by a vapor phase growth method using a compound of an element constituting the nitride semiconductor as a raw material. Cleaning to remove deposits containing The film forming apparatus is, for example, a metal organic vapor phase growth apparatus. Further, the deposit containing Ga is Ga metal, polycrystalline GaN, or the like. This cleaning process is the same as in the first embodiment.

次に、工程S402で、クリーニングを行った後の成膜装置(成膜室)内に基板を搬入する。基板は、例えば、サファイアなどのAl23の結晶基板である。基板は、SiC,Siなどから構成されていてもよい。また、基板の上には、予めGaNからなるバッファ層が形成されている。 Next, in step S402, the substrate is carried into a film forming apparatus (film forming chamber) after cleaning. The substrate is, for example, an Al 2 O 3 crystal substrate such as sapphire. The substrate may be made of SiC, Si, or the like. In addition, a buffer layer made of GaN is formed on the substrate in advance.

次に、工程S403で、成膜装置の中に搬入した基板の上に、Inを含まない窒化物半導体からなる第2半導体層を成長する。例えば、所定の温度に加熱した状態で、基板の上にTMGaおよびアンモニアのガスを供給することで、GaN層を形成する。   Next, in step S403, a second semiconductor layer made of a nitride semiconductor not containing In is grown on the substrate carried into the film forming apparatus. For example, the GaN layer is formed by supplying TMGa and ammonia gas onto the substrate while being heated to a predetermined temperature.

次いで、工程S404で、成膜装置の中に搬入されている基板の上記第2半導体層の上に、Inを含む窒化物半導体からなる第1半導体層を成長する。例えば、基板加熱(1000℃程度)を継続した状態で、基板の上にトリメチルアルミニウム(TMAl),TMIn,およびアンモニアのガスを供給することで、AlInN層を形成する。この後、ステップS405で、基板を成膜装置より搬出する。   Next, in step S404, a first semiconductor layer made of a nitride semiconductor containing In is grown on the second semiconductor layer of the substrate carried into the film forming apparatus. For example, an AlInN layer is formed by supplying trimethylaluminum (TMAl), TMIn, and ammonia gases onto the substrate while substrate heating (about 1000 ° C.) is continued. Thereafter, in step S405, the substrate is unloaded from the film forming apparatus.

次に、実施の形態2により製造される半導体薄膜の1例について、図5を用いて説明する。図5は、本発明の実施の形態2における製造方法で製造した半導体薄膜の構成を示す構成図である。図5では、薄膜の積層構造の断面を模式的に示している。まず、予め、サファイアからなる基板501の上にGaNを成長してバッファ層502を形成しておく。この基板501を、クリーニングによりGaを含む付着物を除去してある成膜室に搬入する。   Next, an example of the semiconductor thin film manufactured by Embodiment 2 is demonstrated using FIG. FIG. 5 is a configuration diagram showing a configuration of a semiconductor thin film manufactured by the manufacturing method according to Embodiment 2 of the present invention. FIG. 5 schematically shows a cross section of a thin film laminated structure. First, a buffer layer 502 is formed by growing GaN on a substrate 501 made of sapphire in advance. This substrate 501 is carried into a film formation chamber from which deposits containing Ga have been removed by cleaning.

次に、基板501を所定温度に加熱し、加えて、基板501の上にTMGaおよびアンモニアを供給し、バッファ層502の上にGaNからなる層厚30nmのチャネル層503を形成する。引き続いて、アンモニアおよびTMAlを供給し、チャネル層503の上に、AlNからなる層厚1nmの中間層504を形成する。この例では、チャネル層503および中間層504が、前述した第2半導体層に相当する。   Next, the substrate 501 is heated to a predetermined temperature. In addition, TMGa and ammonia are supplied onto the substrate 501 to form a channel layer 503 made of GaN with a layer thickness of 30 nm on the buffer layer 502. Subsequently, ammonia and TMAl are supplied, and an intermediate layer 504 made of AlN and having a layer thickness of 1 nm is formed on the channel layer 503. In this example, the channel layer 503 and the intermediate layer 504 correspond to the second semiconductor layer described above.

引き続いて、基板501の加熱状態を継続し、基板501の上にアンモニア,TMIn,およびTMAlを供給し、中間層504の上に、AlInNからなる層厚10nmの障壁層505を形成する。障壁層505が、第1半導体層に対応する。これらのことにより、バッファ層502が形成されている基板501の上に、所望とする組成比にInを含む状態で、AlInNからなる障壁層505が形成できる。   Subsequently, the heating state of the substrate 501 is continued, ammonia, TMIn, and TMAl are supplied onto the substrate 501, and a barrier layer 505 made of AlInN and having a layer thickness of 10 nm is formed on the intermediate layer 504. The barrier layer 505 corresponds to the first semiconductor layer. Accordingly, the barrier layer 505 made of AlInN can be formed on the substrate 501 on which the buffer layer 502 is formed in a state where In is contained in a desired composition ratio.

上述した各窒化物半導体層の積層構造は、障壁層とのヘテロ界面に生成される2次元電子ガスをチャネルとする素子を構成するために用いる。この場合、最初に形成される半導体層との再成長界面における自然酸化膜の存在や既に形成されている層の熱履歴などが、界面準位の発生や電子移動度の劣化の要因となりやすい。   The laminated structure of each nitride semiconductor layer described above is used to configure a device using a channel of a two-dimensional electron gas generated at a heterointerface with the barrier layer. In this case, the presence of a natural oxide film at the regrowth interface with the semiconductor layer that is initially formed, the thermal history of the layer that has already been formed, and the like tend to cause interface state generation and electron mobility degradation.

これに対し、上述した構成では、クリーニングを行った後の成膜装置で、最初に窒化物半導体層が形成される下地が、GaNであり、Alを含まない層となっており、自然酸化膜の発生が抑制されている。また、最初に成長される窒化物半導体層(チャネル層503)の成長界面が、ヘテロ界面より離れた状態となっている。このため、ヘテロ界面における急峻性が向上し、電子移動度の劣化が抑制できる状態となっている。実際に、予め、中間層までが形成されている基板の上に、障壁層を形成した場合に比較して、電子の移動度が向上する。   On the other hand, in the above-described configuration, in the film forming apparatus after cleaning, the base on which the nitride semiconductor layer is first formed is GaN and does not contain Al, and the natural oxide film Is suppressed. In addition, the growth interface of the nitride semiconductor layer (channel layer 503) grown first is away from the heterointerface. For this reason, the steepness at the hetero interface is improved, and the deterioration of the electron mobility can be suppressed. Actually, the electron mobility is improved as compared with the case where the barrier layer is formed on the substrate on which the intermediate layer is formed in advance.

ただし、上述した構成では、AlInNからなる障壁層505を形成する前に、GaNからなるチャネル層503を形成しており、Gaを含む付着物の形成が発生する可能性がある。例えば、チャネル層503を厚く形成することで大量のGa原料が供給されると、Gaを含む付着物の形成が発生し、AlInNの層にGaが混入することになり、問題となる。このため、Inを含む窒化物半導体層(第1半導体層)を形成する前に、Gaを含む窒化物半導体層を形成する場合には、Ga供給量を限定する必要がある。   However, in the above-described configuration, the channel layer 503 made of GaN is formed before the barrier layer 505 made of AlInN is formed, and there is a possibility that deposits containing Ga may occur. For example, when a large amount of Ga raw material is supplied by forming the channel layer 503 thick, the formation of deposits containing Ga occurs, and Ga is mixed into the AlInN layer, which causes a problem. For this reason, when forming the nitride semiconductor layer containing Ga before forming the nitride semiconductor layer (1st semiconductor layer) containing In, it is necessary to limit the amount of Ga supply.

ここで、先に形成してあるGaを含む層の形成時におけるGa原料の供給量と、後に形成するInを含む層へのGa混入量との関係を調査した結果について図6を用いて説明する。ここでは、窒化物半導体層の形成を行った成膜装置の基板が載置される領域(成膜室)の平面方向の面積に対するGa供給量とGa混入量との関係を調査した。なお、成膜を行う前には、前述同様に、クリーニングを行っておく。   Here, the results of investigating the relationship between the amount of Ga raw material supplied during the formation of the Ga-containing layer formed earlier and the amount of Ga mixed into the layer containing In formed later will be described with reference to FIG. To do. Here, the relationship between the Ga supply amount and the Ga mixing amount with respect to the area in the plane direction of the region (deposition chamber) on which the substrate of the deposition apparatus on which the nitride semiconductor layer was formed is placed was investigated. Note that, before film formation, cleaning is performed as described above.

図6から分かるように、Ga供給量を1μmol/cm2以下に限定すれば、AlInN層への不要なGa混入量をGa組成5%以下に抑制できることが分かる。従って、Gaを含む窒化物半導体からなる半導体層の形成では、供給するGaの総供給量を、成膜装置内の基板が載置される領域の平面方向の面積に対して1μmol/cm2以下とすればよい。 As can be seen from FIG. 6, it can be seen that if the Ga supply amount is limited to 1 μmol / cm 2 or less, an unnecessary Ga mixing amount in the AlInN layer can be suppressed to 5% or less of the Ga composition. Thus, the formation of a semiconductor layer made of nitride semiconductor containing Ga, the total supply amount of Ga supplied, 1 mu mol / cm with respect to the plane direction of the area of the region where the substrate in the film forming apparatus is placed It should be 2 or less.

次に、図3を用いて説明した半導体薄膜の積層構造を用いて作製した電界効果トランジスタ、および図5を用いて説明した半導体薄膜の積層構造を用いて作製した電界効果トランジスタの、ゲートストレス前後での伝達特性について調査した結果について図7を用いて説明する。ゲートストレスを印加すると、電界効果トランジスタのゲート端に高電界が印加されるため、表面あるいは界面にトラップが存在すると、当該トラップが荷電し、ゲートストレスの後でドレイン電流が減少する。ドレイン電流の減少の度合いは、ヘテロ構造内の表面準位、界面準位密度を反映することになる。   Next, before and after gate stress of the field effect transistor manufactured using the stacked structure of the semiconductor thin film described with reference to FIG. 3 and the field effect transistor manufactured using the stacked structure of the semiconductor thin film described with reference to FIG. The results of investigating the transfer characteristics at will be described with reference to FIG. When a gate stress is applied, a high electric field is applied to the gate end of the field effect transistor. Therefore, if a trap exists on the surface or interface, the trap is charged, and the drain current decreases after the gate stress. The degree of decrease in the drain current reflects the surface state and interface state density in the heterostructure.

図7の(a)は、図3を用いて説明した半導体薄膜の積層構造を用いて作製した電界効果トランジスタの結果を示す。また、図7の(b)は、図5を用いて説明した半導体薄膜の積層構造を用いて作製した電界効果トランジスタの結果を示す。(a)では、ゲートストレスの後でドレイン電流が減少している。これに対し、(b)では、ゲートストレスの後でも、ドレイン電流はほとんど変化していない。   FIG. 7A shows a result of a field effect transistor manufactured using the laminated structure of the semiconductor thin film described with reference to FIG. FIG. 7B shows the result of the field effect transistor manufactured using the laminated structure of the semiconductor thin film described with reference to FIG. In (a), the drain current decreases after gate stress. On the other hand, in (b), the drain current hardly changes even after the gate stress.

このことから、クリーニングした後の成膜装置において、上述したようにGa原料の供給量を制限した状態で、Inを含まずにGaを含む窒化物半導体からなる半導体層(第2半導体層)を形成し、この後で、Inを含む窒化物半導体からなる第1半導体層を形成することで、再成長界面における界面準位の発生の抑制に有効であることが分かる。   From this, in the film forming apparatus after cleaning, the semiconductor layer (second semiconductor layer) made of a nitride semiconductor containing Ga without containing In in a state where the supply amount of the Ga raw material is limited as described above. It is found that the formation of the first semiconductor layer made of the nitride semiconductor containing In is effective in suppressing the generation of interface states at the regrowth interface.

なお、上述では、クリーニングした後の成膜装置において、AlN/GaN構造を作製したが、これらは作製しようとする電界効果トランジスタの構造に基づくものであり、これに限るものではない。他のデバイス構造の作製を目的とする場合、この目的に適合させ、GaN,AlN,AlGaN等からなるInを含まない窒化物半導体層構造を作製するようにしても、上述した実施の形態2と同様である。   In the above description, the AlN / GaN structure is manufactured in the film forming apparatus after cleaning. However, these are based on the structure of the field effect transistor to be manufactured, and are not limited thereto. If the purpose is to produce another device structure, the nitride semiconductor layer structure that does not contain In and is made of GaN, AlN, AlGaN, or the like can be produced. It is the same.

次に、上述した各実施の形態における成膜装置の内部に付着しているGaを含む付着物を除去するクリーニングの効果について説明する。以下では、上記クリーニングの工程をすることなく作製した比較例のAlInN/GaN系ヘテロ構造と、実施の形態1および実施の形態2におけるAlInN/GaN系ヘテロ構造とを比較する。   Next, the effect of cleaning for removing deposits containing Ga adhering to the inside of the film forming apparatus in each of the above-described embodiments will be described. Hereinafter, the AlInN / GaN-based heterostructure of the comparative example manufactured without performing the cleaning process is compared with the AlInN / GaN-based heterostructure in the first and second embodiments.

まず、各構造について、X線回折法により分析した結果を図8に示す。図8において、(a)は、実施の形態1におけるAlInN/GaN系ヘテロ構造のX線回折像、(b)は、実施の形態2におけるAlInN/GaN系ヘテロ構造のX線回折像、(c)は、比較例におけるAlInN/GaN系ヘテロ構造のX線回折像である。   First, the result of analyzing each structure by the X-ray diffraction method is shown in FIG. 8A is an X-ray diffraction image of the AlInN / GaN heterostructure in the first embodiment, FIG. 8B is an X-ray diffraction image of the AlInN / GaN heterostructure in the second embodiment, and FIG. ) Is an X-ray diffraction image of an AlInN / GaN heterostructure in a comparative example.

図8の(a)に示す結果では、Gaの混入は生じていない。シミュレーションソフトのフィッティングにより見積もった障壁層のピークは、35.2°に位置しており、In組成約0.17のAlInNが作製されていることが分かる。成膜室のクリーニングなしで作製した比較例では、図8の(c)に示すように、Gaの混入により障壁層がAlGaInNとなっており、回折ピークが(a)と比べ低角度側にシフトしている。さらに、(a)の結果よりもフリンジの間隔が狭い。これは、Gaの混入により成長速度が大きくなったことで、実施の形態1の場合よりも障壁層が厚くなっていることを示している。   In the result shown in FIG. 8A, Ga is not mixed. The peak of the barrier layer estimated by the fitting of the simulation software is located at 35.2 °, and it can be seen that AlInN having an In composition of about 0.17 is produced. In the comparative example manufactured without cleaning the film forming chamber, as shown in FIG. 8C, the barrier layer is AlGaInN due to the mixing of Ga, and the diffraction peak is shifted to a lower angle side as compared with FIG. doing. Further, the fringe interval is narrower than the result of (a). This shows that the barrier layer is thicker than in the case of the first embodiment because the growth rate is increased by mixing Ga.

実施の形態2の場合では、クリーニングした後の成膜装置において、Gaの原料を供給してGaN層を形成する工程を行っているが、図8の(b)に示すように、回折ピークは(a)とほぼ同じである。このことから、実施の形態2の場合においても、Gaの混入が抑制されてIn組成約0.17のAlInNが作製されていることが分かる。   In the case of the second embodiment, in the film forming apparatus after cleaning, a Ga material is supplied to form a GaN layer. As shown in FIG. 8B, the diffraction peak is It is almost the same as (a). From this, it can be seen that even in the case of the second embodiment, mixing of Ga is suppressed and AlInN having an In composition of about 0.17 is produced.

次に、上記クリーニングの工程をすることなく作製した比較例のAlInN/GaN系ヘテロ構造と、実施の形態2におけるAlInN/GaN系ヘテロ構造とについて、2時イオン質量分析(SIMS)により、III族(Al,Ga,In)の組成の深さプロファイルを測定した結果について図9を用いて説明する。図9は、実施の形態2の場合(a)と、比較例(b)におけるSIMS法で測定したIII族(Al,Ga,In)の組成の深さプロファイルを示す特性図である。   Next, with respect to the AlInN / GaN-based heterostructure of the comparative example manufactured without performing the cleaning step and the AlInN / GaN-based heterostructure in the second embodiment, group III was determined by two-time ion mass spectrometry (SIMS). The result of measuring the depth profile of the composition of (Al, Ga, In) will be described with reference to FIG. FIG. 9 is a characteristic diagram showing a depth profile of the group III (Al, Ga, In) composition measured by the SIMS method in the case (a) of the second embodiment and the comparative example (b).

図9の(a)に示すように、実施の形態2の場合、Inを含む窒化物半導体の層である障壁層でのGaの組成は、1%未満であった。一方、比較例におけるInを含む窒化物半導体の層である障壁層でのGaの組成は、30%であった。比較例においては、各層の成長時にGaを供給していないにもかかわらず、多量のGaが混入していることが分かる。これらの結果より、実施の形態1,2によれば、Inを含む窒化物半導体層の成長において、Gaの混入を抑制できる効果を有することが分かる。また、Gaの混入が抑制できるので、所望とする組成比にInを含む窒化物半導体の層が形成できることが分かる。   As shown in FIG. 9A, in the case of the second embodiment, the Ga composition in the barrier layer, which is a nitride semiconductor layer containing In, was less than 1%. On the other hand, the composition of Ga in the barrier layer, which is a nitride semiconductor layer containing In in the comparative example, was 30%. In the comparative example, it can be seen that a large amount of Ga is mixed even though Ga is not supplied during the growth of each layer. From these results, it can be seen that the first and second embodiments have an effect of suppressing Ga mixing in the growth of the nitride semiconductor layer containing In. In addition, it can be seen that since a mixture of Ga can be suppressed, a nitride semiconductor layer containing In at a desired composition ratio can be formed.

[実施の形態3]
次に、本発明の実施の形態3における半導体薄膜の製造方法について、図10を用いて説明する。図10は、本発明の実施の形態3における半導体薄膜の製造方法を説明するためのフローチャートである。
[Embodiment 3]
Next, the manufacturing method of the semiconductor thin film in Embodiment 3 of this invention is demonstrated using FIG. FIG. 10 is a flowchart for explaining a method of manufacturing a semiconductor thin film in the third embodiment of the present invention.

この半導体薄膜の製造方法は、まず、工程S1001で、窒化物半導体を構成する元素の化合物を原料とする気相成長法により窒化物半導体の成長を行う成膜装置の内部に付着しているGaを含む付着物を除去するクリーニングを行う。成膜装置は、例えば、有機金属気相成長装置である。また、Gaを含む付着物は、Ga金属,多結晶のGaNなどである。このクリーニングの工程は、前述した実施の形態1と同様である。   In this method of manufacturing a semiconductor thin film, first, in step S1001, Ga deposited on the inside of a film forming apparatus for growing a nitride semiconductor by a vapor phase growth method using a compound of an element constituting the nitride semiconductor as a raw material. Cleaning to remove deposits containing The film forming apparatus is, for example, a metal organic vapor phase growth apparatus. Further, the deposit containing Ga is Ga metal, polycrystalline GaN, or the like. This cleaning process is the same as in the first embodiment.

次に、工程S1002で、クリーニングを行った後の成膜装置(成膜室)内に基板を搬入する。基板は、例えば、サファイアなどのAl23の結晶基板である。基板は、SiC,Siなどから構成されていてもよい。なお、基板の上には、予めGaNからなるバッファ層が形成されている。 Next, in step S1002, the substrate is carried into a film forming apparatus (film forming chamber) after cleaning. The substrate is, for example, an Al 2 O 3 crystal substrate such as sapphire. The substrate may be made of SiC, Si, or the like. A buffer layer made of GaN is previously formed on the substrate.

次に、工程S1003で、成膜装置の中に搬入した基板の上に、Inを含まない窒化物半導体からなる第2半導体層を成長する。例えば、所定の温度に加熱した状態で、基板の上にTMGaおよびアンモニアのガスを供給することで、GaN層を形成する。   Next, in step S1003, a second semiconductor layer made of a nitride semiconductor not containing In is grown on the substrate carried into the film forming apparatus. For example, the GaN layer is formed by supplying TMGa and ammonia gas onto the substrate while being heated to a predetermined temperature.

引き続いて、工程S1004で、成膜装置の中に搬入されている基板の上記第2半導体層の上に、Inを含む窒化物半導体からなる第1半導体層を成長する。例えば、基板加熱(例えば1000℃)を継続した状態で、基板の上にTMIn,TMGa,およびアンモニアのガスを供給することで、InGaN層を形成する。   Subsequently, in step S1004, a first semiconductor layer made of a nitride semiconductor containing In is grown on the second semiconductor layer of the substrate carried into the film forming apparatus. For example, an InGaN layer is formed by supplying TMIn, TMGa, and ammonia gases onto the substrate while substrate heating (for example, 1000 ° C.) is continued.

引き続いて、工程S1005で、上記第1半導体層の上に、Inを含まない窒化物半導体からなる第3半導体層を成長する。例えば、基板加熱を継続した状態で、TMAl,TMGa,およびアンモニアのガスを供給することで、AlGaN層を形成する。この後、工程S1006で、基板を成膜装置より搬出する。   Subsequently, in step S1005, a third semiconductor layer made of a nitride semiconductor containing no In is grown on the first semiconductor layer. For example, an AlGaN layer is formed by supplying TMAl, TMGa, and ammonia gases while substrate heating is continued. Thereafter, in step S1006, the substrate is unloaded from the film forming apparatus.

次に、実施の形態3により製造される半導体薄膜の1例について、図11を用いて説明する。図11は、本発明の実施の形態3における製造方法で製造した半導体薄膜の構成を示す構成図である。図11では、薄膜の積層構造の断面を模式的に示している。まず、予め、サファイアからなる基板1101の上にGaNを成長してバッファ層1102を形成しておく。この基板1101を、クリーニングによりGaを含む付着物を除去してある成膜室に搬入する。   Next, an example of the semiconductor thin film manufactured by Embodiment 3 is demonstrated using FIG. FIG. 11 is a configuration diagram showing a configuration of a semiconductor thin film manufactured by the manufacturing method according to Embodiment 3 of the present invention. FIG. 11 schematically shows a cross section of a thin film laminated structure. First, a buffer layer 1102 is formed by growing GaN on a sapphire substrate 1101 in advance. This substrate 1101 is carried into a film formation chamber from which deposits containing Ga have been removed by cleaning.

次に、基板1101を所定温度に加熱し、加えて、基板1101の上にTMGaおよびアンモニアを供給し、バッファ層1102の上にGaNからなる層厚30nmの再成長層1103を形成する。再成長層1103が、第2半導体層に対応する。引き続いて、TMIn,TMGa,およびアンモニアを供給し、再成長層1103の上に、InGaNからなる層厚10nmのチャネル層1104を形成する。チャネル層1104が、第1半導体層に対応する。   Next, the substrate 1101 is heated to a predetermined temperature. In addition, TMGa and ammonia are supplied onto the substrate 1101 to form a regrowth layer 1103 made of GaN with a layer thickness of 30 nm on the buffer layer 1102. The regrowth layer 1103 corresponds to the second semiconductor layer. Subsequently, TMIn, TMGa, and ammonia are supplied, and a channel layer 1104 made of InGaN and having a layer thickness of 10 nm is formed on the regrown layer 1103. The channel layer 1104 corresponds to the first semiconductor layer.

引き続いて、基板1101の加熱状態を継続し、基板1101の上にTMAl,TMGa,およびアンモニアを供給し、チャネル層1104の上に、AlGaNからなる層厚20nmの障壁層1105を形成する。障壁層1105が、第3半導体層に対応する。これらのことにより、バッファ層1102が形成されている基板1101の上に、所望とする組成比にInを含む状態で、InGaNからなるチャネル層1104が形成できる。   Subsequently, the heating state of the substrate 1101 is continued, TMAl, TMGa, and ammonia are supplied onto the substrate 1101, and a barrier layer 1105 made of AlGaN and having a layer thickness of 20 nm is formed on the channel layer 1104. The barrier layer 1105 corresponds to the third semiconductor layer. Accordingly, the channel layer 1104 made of InGaN can be formed on the substrate 1101 on which the buffer layer 1102 is formed in a state where In is contained in a desired composition ratio.

上述した構成では、クリーニングを行った後の成膜装置で、最初に窒化物半導体層が形成される下地が、GaNであり、Alを含まない層となっており、自然酸化膜の発生が抑制されている。また、最初に成長される窒化物半導体層(再成長層1103)の成長界面が、ヘテロ界面より離れた状態となっている。このため、ヘテロ界面における急峻性が向上し、電子移動度の劣化が抑制できる状態となっている。   In the above-described configuration, the base on which the nitride semiconductor layer is first formed in the film forming apparatus after cleaning is GaN and does not contain Al, thereby suppressing the generation of a natural oxide film. Has been. In addition, the growth interface of the nitride semiconductor layer (the regrowth layer 1103) grown first is away from the heterointerface. For this reason, the steepness at the hetero interface is improved, and the deterioration of the electron mobility can be suppressed.

ただし、上述した構成では、InGaNからなるチャネル層1104を形成する前に、GaNからなる再成長層1103を形成しており、Gaを含む付着物の形成が発生する可能性がある。例えば、再成長層1103を厚く形成することで大量のGa原料が供給されると、Gaを含む付着物の形成が発生し、InGaNの層に余計にGaが混入することになり、問題となる。このため、Inを含む窒化物半導体層(第1半導体層)を形成する前に、Gaを含む窒化物半導体層を形成する場合には、実施の形態2と同様に、Ga供給量を限定する必要がある。なお、第1半導体層との界面急峻性を要求しない場合においては、再成長層1103の形成は必要ではない。   However, in the above-described configuration, the regrowth layer 1103 made of GaN is formed before the channel layer 1104 made of InGaN is formed, and there is a possibility that the formation of deposits containing Ga occurs. For example, if a large amount of Ga raw material is supplied by forming the regrowth layer 1103 thick, the formation of deposits containing Ga occurs, and extra Ga is mixed into the InGaN layer, which is a problem. . Therefore, when the nitride semiconductor layer containing Ga is formed before the nitride semiconductor layer containing In (first semiconductor layer) is formed, the amount of Ga supply is limited as in the second embodiment. There is a need. In the case where the interface steepness with the first semiconductor layer is not required, the regrowth layer 1103 is not necessary to be formed.

[実施の形態4]
次に、本発明の実施の形態4における半導体薄膜の製造方法について、図12を用いて説明する。図12は、本発明の実施の形態4における半導体薄膜の製造方法を説明するためのフローチャートである。
[Embodiment 4]
Next, the manufacturing method of the semiconductor thin film in Embodiment 4 of this invention is demonstrated using FIG. FIG. 12 is a flowchart for explaining a method of manufacturing a semiconductor thin film in the fourth embodiment of the present invention.

この半導体薄膜の製造方法は、まず、工程S1201で、窒化物半導体を構成する元素の化合物を原料とする気相成長法により窒化物半導体の成長を行う成膜装置の内部に付着しているGaを含む付着物を除去するクリーニングを行う。成膜装置は、例えば、有機金属気相成長装置である。また、Gaを含む付着物は、Ga金属,多結晶のGaNなどである。このクリーニングの工程は、前述した実施の形態1と同様である。   In this method of manufacturing a semiconductor thin film, first, in step S1201, Ga deposited on the inside of a film forming apparatus for growing a nitride semiconductor by a vapor phase growth method using a compound of an element constituting the nitride semiconductor as a raw material. Cleaning to remove deposits containing The film forming apparatus is, for example, a metal organic vapor phase growth apparatus. Further, the deposit containing Ga is Ga metal, polycrystalline GaN, or the like. This cleaning process is the same as in the first embodiment.

次に、工程S1202で、クリーニングを行った後の成膜装置(成膜室)内に基板を搬入する。基板は、例えば、サファイアなどのAl23の結晶基板である。基板は、SiC,Siなどから構成されていてもよい。また、基板の上には、予めGaNからなるバッファ層が形成されている。 Next, in step S1202, the substrate is carried into a film forming apparatus (film forming chamber) after cleaning. The substrate is, for example, an Al 2 O 3 crystal substrate such as sapphire. The substrate may be made of SiC, Si, or the like. In addition, a buffer layer made of GaN is formed on the substrate in advance.

次に、工程S1203で、成膜装置の中に搬入した基板の上に、Inを含まない窒化物半導体からなる第2半導体層を成長する。例えば、所定の温度に加熱した状態で、基板の上にTMGaおよびアンモニアのガスを供給することで、GaN層を形成する。   Next, in step S1203, a second semiconductor layer made of a nitride semiconductor containing no In is grown on the substrate carried into the film forming apparatus. For example, the GaN layer is formed by supplying TMGa and ammonia gas onto the substrate while being heated to a predetermined temperature.

引き続いて、工程S1204で、成膜装置の中に搬入されている基板の上記第2半導体層の上に、Inを含む窒化物半導体からなる第1半導体層を成長する。例えば、基板加熱(例えば1000℃)を継続した状態で、基板の上にTMIn,TMGa,およびアンモニアのガスを供給することで、InGaN層を形成する。   Subsequently, in step S1204, a first semiconductor layer made of a nitride semiconductor containing In is grown on the second semiconductor layer of the substrate carried into the film forming apparatus. For example, an InGaN layer is formed by supplying TMIn, TMGa, and ammonia gases onto the substrate while substrate heating (for example, 1000 ° C.) is continued.

引き続いて、工程S1205で、上記第1半導体層の上に、Inを含まない窒化物半導体からなる第3半導体層とInを含む窒化物半導体からなる第4半導体層とを交互に成長する。例えば、基板加熱を継続した状態で、TMAlおよびアンモニアのガスを供給することでAlN層を形成し、TMAl,TMIn,およびアンモニアのガスを供給することでAlInN層を形成する。この後、工程S1206で、基板を成膜装置より搬出する。   Subsequently, in step S1205, a third semiconductor layer made of a nitride semiconductor containing no In and a fourth semiconductor layer made of a nitride semiconductor containing In are alternately grown on the first semiconductor layer. For example, an AlN layer is formed by supplying TMAl and ammonia gas while substrate heating is continued, and an AlInN layer is formed by supplying TMAl, TMIn, and ammonia gases. Thereafter, in step S1206, the substrate is unloaded from the film forming apparatus.

次に、実施の形態4により製造される半導体薄膜の1例について、図13を用いて説明する。図13は、本発明の実施の形態4における製造方法で製造した半導体薄膜の構成を示す構成図である。図13では、薄膜の積層構造の断面を模式的に示している。まず、予め、サファイアからなる基板1301の上にGaNを成長してバッファ層1302を形成しておく。この基板1301を、クリーニングによりGaを含む付着物を除去してある成膜室に搬入する。   Next, an example of the semiconductor thin film manufactured by Embodiment 4 is demonstrated using FIG. FIG. 13 is a configuration diagram showing a configuration of a semiconductor thin film manufactured by the manufacturing method according to Embodiment 4 of the present invention. FIG. 13 schematically shows a cross section of a thin film laminated structure. First, a buffer layer 1302 is formed by growing GaN on a substrate 1301 made of sapphire in advance. This substrate 1301 is carried into a film formation chamber from which deposits containing Ga have been removed by cleaning.

次に、基板1301を所定温度に加熱し、加えて、基板1301の上にTMGaおよびアンモニアを供給し、バッファ層1302の上にGaNからなる層厚30nmの再成長層1303を形成する。再成長層1303が、第2半導体層に対応する。引き続いて、TMIn,TMGa,およびアンモニアを供給し、再成長層1303の上に、InGaNからなる層厚10nmのチャネル層1304を形成する。チャネル層1304が、第1半導体層に対応する。   Next, the substrate 1301 is heated to a predetermined temperature. In addition, TMGa and ammonia are supplied onto the substrate 1301, and a regrowth layer 1303 made of GaN and having a layer thickness of 30 nm is formed on the buffer layer 1302. The regrowth layer 1303 corresponds to the second semiconductor layer. Subsequently, TMIn, TMGa, and ammonia are supplied, and a channel layer 1304 made of InGaN and having a layer thickness of 10 nm is formed on the regrowth layer 1303. The channel layer 1304 corresponds to the first semiconductor layer.

引き続いて、基板1301の加熱状態を継続し、基板1301の上にTMAlおよびアンモニアのガスを供給し、チャネル層1304の上にAlNからなる中間層1305を形成し、続いて、TMAl,TMIn,およびアンモニアのガスを供給し、AlInNからなる障壁層1306を形成する。中間層1305が第3半導体層に対応し、障壁層1306が、第4半導体層に対応する。これらのことにより、バッファ層1302が形成されている基板1301の上に、所望とする組成比にInを含む状態で、InGaNからなるチャネル層1304が形成できる。ただし、前述した実施の形態2〜3と同様に、Inを含む層への不要なGa混入量をGa組成5%以下に抑制するためには、Gaを含む層作製時のGa原料供給量を1μmol/cm2以下に限定することが重要である。なお、第1半導体層との界面急峻性を要求しない場合においては、再成長層1303の形成は必要ではない。 Subsequently, the heating state of the substrate 1301 is continued, TMAl and ammonia gas are supplied onto the substrate 1301, an intermediate layer 1305 made of AlN is formed on the channel layer 1304, and subsequently, TMAl, TMIn, and Ammonia gas is supplied to form a barrier layer 1306 made of AlInN. The intermediate layer 1305 corresponds to the third semiconductor layer, and the barrier layer 1306 corresponds to the fourth semiconductor layer. Accordingly, the channel layer 1304 made of InGaN can be formed on the substrate 1301 on which the buffer layer 1302 is formed in a state where In is contained in a desired composition ratio. However, as in Embodiments 2 and 3 described above, in order to suppress the amount of unnecessary Ga mixed in the layer containing In to a Ga composition of 5% or less, the amount of Ga raw material supplied during the production of the layer containing Ga is reduced. It is important to limit it to 1 μmol / cm 2 or less. In the case where the interface steepness with the first semiconductor layer is not required, the regrowth layer 1303 is not required to be formed.

[実施の形態5]
次に、本発明の実施の形態5における半導体薄膜の製造方法について、図14を用いて説明する。図14は、本発明の実施の形態5における半導体薄膜の製造方法を説明するためのフローチャートである。
[Embodiment 5]
Next, the manufacturing method of the semiconductor thin film in Embodiment 5 of this invention is demonstrated using FIG. FIG. 14 is a flowchart for explaining a method of manufacturing a semiconductor thin film in the fifth embodiment of the present invention.

この半導体薄膜の製造方法は、まず、工程S1401で、窒化物半導体を構成する元素の化合物を原料とする気相成長法により窒化物半導体の成長を行う成膜装置の内部に付着しているGaを含む付着物を除去するクリーニングを行う。成膜装置は、例えば、有機金属気相成長装置である。また、Gaを含む付着物は、Ga金属,多結晶のGaNなどである。このクリーニングの工程は、前述した実施の形態1と同様である。   In this method of manufacturing a semiconductor thin film, first, in step S1401, Ga deposited on the inside of a film forming apparatus for growing a nitride semiconductor by a vapor phase growth method using a compound of an element constituting the nitride semiconductor as a raw material. Cleaning to remove deposits containing The film forming apparatus is, for example, a metal organic vapor phase growth apparatus. Further, the deposit containing Ga is Ga metal, polycrystalline GaN, or the like. This cleaning process is the same as in the first embodiment.

次に、工程S1402で、クリーニングを行った後の成膜装置(成膜室)内に基板を搬入する。基板は、例えば、サファイアなどのAl23の結晶基板である。基板は、SiC,Siなどから構成されていてもよい。なお、基板の上には、予めGaNからなるバッファ層が形成されている。 Next, in step S1402, the substrate is carried into a film forming apparatus (film forming chamber) after cleaning. The substrate is, for example, an Al 2 O 3 crystal substrate such as sapphire. The substrate may be made of SiC, Si, or the like. A buffer layer made of GaN is previously formed on the substrate.

次に、工程S1403で、成膜装置の中に搬入した基板の上に、Inを含まない窒化物半導体からなる第2半導体層を成長する。例えば、所定の温度に加熱した状態で、基板の上にTMGaおよびアンモニアのガスを供給することで、GaN層を形成する。   Next, in step S1403, a second semiconductor layer made of a nitride semiconductor not containing In is grown on the substrate carried into the film forming apparatus. For example, the GaN layer is formed by supplying TMGa and ammonia gas onto the substrate while being heated to a predetermined temperature.

引き続いて、工程S1404で、成膜装置の中に搬入されている基板の上記第2半導体層の上に、Inを含む窒化物半導体からなる第1半導体層を成長する。例えば、基板加熱(例えば1000℃)を継続した状態で、基板の上にTMIn,TMGa,およびアンモニアのガスを供給することで、InGaN層を形成する。   Subsequently, in step S1404, a first semiconductor layer made of a nitride semiconductor containing In is grown on the second semiconductor layer of the substrate carried into the film forming apparatus. For example, an InGaN layer is formed by supplying TMIn, TMGa, and ammonia gases onto the substrate while substrate heating (for example, 1000 ° C.) is continued.

引き続いて、工程S1405で、上記第1半導体層の上に、Inを含まない窒化物半導体からなる第3半導体層とInを含む窒化物半導体からなる第4半導体層とを交互に成長する。例えば、基板加熱を継続した状態で、TMGaおよびアンモニアのガスを供給することでGaN層を形成し、TMIn,TMGa,およびアンモニアのガスを供給することでInGaN層を形成し、これらを所望の回数、繰り返す。   Subsequently, in step S1405, a third semiconductor layer made of a nitride semiconductor containing no In and a fourth semiconductor layer made of a nitride semiconductor containing In are alternately grown on the first semiconductor layer. For example, in a state where substrate heating is continued, a GaN layer is formed by supplying TMGa and ammonia gas, and an InGaN layer is formed by supplying TMIn, TMGa, and ammonia gas, and these are repeated as many times as desired. ,repeat.

引き続いて、工程S1406で、上述した第3半導体層と第4半導体層とが交互に積層された積層構造の上に、Inを含まない窒化物半導体からなる第5半導体層を成長する。例えば、所定の温度に加熱した状態で、基板の上にTMGaおよびアンモニアのガスを供給することで、GaN層を形成する。この後、工程S1407で、基板を成膜装置より搬出する。   Subsequently, in step S1406, a fifth semiconductor layer made of a nitride semiconductor containing no In is grown on the stacked structure in which the third semiconductor layer and the fourth semiconductor layer are alternately stacked. For example, the GaN layer is formed by supplying TMGa and ammonia gas onto the substrate while being heated to a predetermined temperature. Thereafter, in step S1407, the substrate is unloaded from the film forming apparatus.

次に、実施の形態5により製造される半導体薄膜の1例について、図15を用いて説明する。図15は、本発明の実施の形態5における製造方法で製造した半導体薄膜の構成を示す構成図である。図15では、薄膜の積層構造の断面を模式的に示している。まず、予め、サファイアからなる基板1501の上にGaNを成長してバッファ層1502を形成しておく。この基板1501を、クリーニングによりGaを含む付着物を除去してある成膜室に搬入する。   Next, an example of the semiconductor thin film manufactured by Embodiment 5 is demonstrated using FIG. FIG. 15 is a configuration diagram showing a configuration of a semiconductor thin film manufactured by the manufacturing method according to Embodiment 5 of the present invention. FIG. 15 schematically shows a cross section of a thin film laminated structure. First, a buffer layer 1502 is formed by growing GaN on a sapphire substrate 1501 in advance. This substrate 1501 is carried into a film formation chamber from which deposits containing Ga have been removed by cleaning.

次に、基板1501を所定温度に加熱し、加えて、基板1501の上にTMGaおよびアンモニアを供給し、バッファ層1502の上にGaNからなる層厚30nmの再成長層1503を形成する。再成長層1503が、第2半導体層に対応する。引き続いて、TMIn,TMGa,およびアンモニアを供給し、再成長層1503の上に、InGaNからなる井戸層1504を形成する。井戸層1504が、第1半導体層に対応する。   Next, the substrate 1501 is heated to a predetermined temperature. In addition, TMGa and ammonia are supplied onto the substrate 1501, and a regrowth layer 1503 made of GaN and having a layer thickness of 30 nm is formed on the buffer layer 1502. The regrowth layer 1503 corresponds to the second semiconductor layer. Subsequently, TMIn, TMGa, and ammonia are supplied, and a well layer 1504 made of InGaN is formed on the regrown layer 1503. The well layer 1504 corresponds to the first semiconductor layer.

引き続いて、基板1501の加熱状態を継続し、基板1501の上に対し、TMGaおよびアンモニアのガスの供給と、TMIn,TMGa,およびアンモニアのガスの供給とを交互に繰り返し、GaNからなる障壁層1505aとInGaNからなる井戸層1505bとを交互に積層する。障壁層1505aが、第3半導体層に対応し、井戸層1505bが、第4半導体層に対応する。   Subsequently, the heating state of the substrate 1501 is continued, and the supply of TMGa and ammonia gas and the supply of TMIn, TMGa, and ammonia gas are alternately repeated on the substrate 1501 to form a barrier layer 1505a made of GaN. And well layers 1505b made of InGaN are alternately stacked. The barrier layer 1505a corresponds to the third semiconductor layer, and the well layer 1505b corresponds to the fourth semiconductor layer.

この後、障壁層1505aと井戸層1505bとによる積層構造の上に、基板1501の上にTMGaおよびアンモニアのガスを供給し、GaN層1506を形成する。上述した多重量子井戸構造の積層構造は、発光素子や受光素子などの光デバイスヘの応用が可能である。   Thereafter, TMGa and ammonia gas are supplied onto the substrate 1501 on the stacked structure of the barrier layer 1505a and the well layer 1505b to form the GaN layer 1506. The multi-quantum well structure stacked structure described above can be applied to optical devices such as light-emitting elements and light-receiving elements.

これらのことにより、バッファ層1502が形成されている基板1501の上に、所望とする組成比にInを含む状態で、InGaNからなる井戸層1504,井戸層1505bが形成できる。ただし、前述した実施の形態2〜4と同様に、Inを含む層への不要なGa混入量をGa組成5%以下に抑制するためには、Gaを含む層作製時のGa原料供給量を1μmol/cm2以下に限定することが重要である。なお、第1半導体層との界面急峻性を要求しない場合においては、再成長層1503の形成は必要ではない。 Accordingly, the well layer 1504 and the well layer 1505b made of InGaN can be formed on the substrate 1501 on which the buffer layer 1502 is formed, with In being included in a desired composition ratio. However, as in Embodiments 2 to 4 described above, in order to suppress the amount of unnecessary Ga mixed in the In-containing layer to 5% or less of the Ga composition, the Ga raw material supply amount at the time of producing the Ga-containing layer is reduced. It is important to limit it to 1 μmol / cm 2 or less. In the case where the interface steepness with the first semiconductor layer is not required, formation of the regrowth layer 1503 is not necessary.

以上に説明したように、本発明では、有機金属気相成長法やハイドライド気相成長法などの気相成長法により窒化物半導体の成長を行う成膜装置の内部に付着しているGaを含む付着物を除去するクリーニングを実施してから、上記成膜装置で、Inを含む窒化物半導体からなる第1半導体層を形成するようにした。この結果、本発明によれば、意図しないGaの混入が抑制された状態で、所望とする組成比にInを含む窒化物半導体の層が形成できるようになる。   As described above, the present invention includes Ga attached to the inside of a film forming apparatus for growing a nitride semiconductor by a vapor phase growth method such as a metal organic vapor phase growth method or a hydride vapor phase growth method. After performing the cleaning to remove the deposits, the first semiconductor layer made of the nitride semiconductor containing In is formed by the film forming apparatus. As a result, according to the present invention, a nitride semiconductor layer containing In at a desired composition ratio can be formed in a state where unintentional Ga mixing is suppressed.

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、主にサファイア基板を用いた例を用いて説明したが、これに限るものではなく、GaN基板を用いてもよい。この場合、バッファ層や中間層などを予め形成しておく必要はない。また、基板の上に予め形成しておく下地半導体層は、GaN,AlN,InGN,AlGaN,およびAlInNの単層もしくは複数層から構成したものであればよい。 The present invention is not limited to the embodiment described above, and many modifications and combinations can be implemented by those having ordinary knowledge in the art within the technical idea of the present invention. It is obvious. For example, in the above description, an example in which a sapphire substrate is mainly used has been described, but the present invention is not limited to this, and a GaN substrate may be used. In this case, it is not necessary to previously form a buffer layer, an intermediate layer, or the like. The base semiconductor layer formed in advance on a substrate, GaN, AlN, InG a N, as long as they are composed of a single layer or multiple layers of AlGaN, and AlInN.

201…成膜室、202…基板載置台、203…ヒーター、204…シャワーヘッド、205…原料ガス導入部、206…排気部、207…対向面、208…吐出口、209…側壁、301…基板、302…バッファ層、303…中間層、304…障壁層。   DESCRIPTION OF SYMBOLS 201 ... Film-forming chamber, 202 ... Substrate mounting table, 203 ... Heater, 204 ... Shower head, 205 ... Raw material gas introduction part, 206 ... Exhaust part, 207 ... Opposite surface, 208 ... Discharge port, 209 ... Side wall, 301 ... Substrate , 302 ... buffer layer, 303 ... intermediate layer, 304 ... barrier layer.

Claims (7)

窒化物半導体を構成する元素の化合物を原料とする気相成長法により窒化物半導体の成長を行う成膜装置の内部に付着しているGaを含む付着物を除去するクリーニングを行う工程と、
前記クリーニングを行った後の前記成膜装置内に基板を搬入する工程と、
前記基板の上にInを含む窒化物半導体からなる第1半導体層を形成する工程と
を少なくとも備え
Gaを含む窒化物半導体からなる半導体層の形成では、供給するGaの総供給量を、前記成膜装置内の前記基板が載置される領域の平面方向の面積に対して1μmol/cm 2 以下とす
ことを特徴とする半導体薄膜の製造方法。
Cleaning to remove deposits containing Ga adhering to the inside of a film forming apparatus for growing a nitride semiconductor by a vapor phase growth method using a compound of an element constituting the nitride semiconductor as a raw material;
Carrying the substrate into the film forming apparatus after performing the cleaning;
Forming at least a first semiconductor layer made of a nitride semiconductor containing In on the substrate ,
In the formation of a semiconductor layer made of a nitride semiconductor containing Ga, the total supply amount of Ga to be supplied is 1 μmol / cm 2 or less with respect to the area in the plane direction of the region on which the substrate is placed in the film forming apparatus. the method for manufacturing a semiconductor thin film, characterized in that shall be the.
請求項1記載の半導体薄膜の製造方法において、
前記第1半導体層を形成する前に前記基板の上にInを含まない窒化物半導体からなる第2半導体層を形成する工程を備えることを特徴とする半導体薄膜の製造方法。
In the manufacturing method of the semiconductor thin film of Claim 1,
A method of manufacturing a semiconductor thin film, comprising: forming a second semiconductor layer made of a nitride semiconductor containing no In on the substrate before forming the first semiconductor layer.
請求項1または2記載の半導体薄膜の製造方法において、
前記第1半導体層を形成した後で、引き続き前記第1半導体層の上にInを含む窒化物半導体からなる半導体層とInを含まない窒化物半導体からなる半導体層とを交互に形成する工程を備えることを特徴とする半導体薄膜の製造方法。
In the manufacturing method of the semiconductor thin film of Claim 1 or 2,
After forming the first semiconductor layer, a step of alternately forming a semiconductor layer made of a nitride semiconductor containing In and a semiconductor layer made of a nitride semiconductor not containing In on the first semiconductor layer. A method for producing a semiconductor thin film, comprising:
請求項1〜のいずれか1項に記載の半導体薄膜の製造方法において、
前記基板の上には、予め窒化物半導体からなる下地半導体層が形成されていることを特徴とする半導体薄膜の製造方法。
In the manufacturing method of the semiconductor thin film of any one of Claims 1-3 ,
A method for producing a semiconductor thin film, wherein a base semiconductor layer made of a nitride semiconductor is previously formed on the substrate.
請求項記載の半導体薄膜の製造方法において、
前記下地半導体層は、GaN,AlN,InGN,AlGaN,およびAlInNの単層もしくは複数層から構成されていることを特徴とする半導体薄膜の製造方法。
In the manufacturing method of the semiconductor thin film of Claim 4 ,
The method for producing a semiconductor thin film characterized in that the underlying semiconductor layer is composed of a single layer or a plurality of layers of GaN, AlN, InG a N, AlGaN, and AlInN.
請求項1〜のいずれか1項に記載の半導体薄膜の製造方法において、
Inを含む窒化物半導体は、AlInN,InGaN,AlGaInNのいずれかであることを特徴とする半導体薄膜の製造方法。
In the manufacturing method of the semiconductor thin film of any one of Claims 1-5 ,
A method for producing a semiconductor thin film, wherein the nitride semiconductor containing In is any one of AlInN, InGaN, and AlGaInN.
請求項1〜のいずれか1項に記載の半導体薄膜の製造方法において、
Inを含まない窒化物半導体層は、GaN,AlN,AlGaNのいずれかであることを特徴とする半導体薄膜の製造方法。
In the manufacturing method of the semiconductor thin film of any one of Claims 1-6 ,
The method for producing a semiconductor thin film, wherein the nitride semiconductor layer not containing In is any one of GaN, AlN, and AlGaN.
JP2012073077A 2012-03-28 2012-03-28 Manufacturing method of semiconductor thin film Active JP5551730B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012073077A JP5551730B2 (en) 2012-03-28 2012-03-28 Manufacturing method of semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012073077A JP5551730B2 (en) 2012-03-28 2012-03-28 Manufacturing method of semiconductor thin film

Publications (2)

Publication Number Publication Date
JP2013207019A JP2013207019A (en) 2013-10-07
JP5551730B2 true JP5551730B2 (en) 2014-07-16

Family

ID=49525828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012073077A Active JP5551730B2 (en) 2012-03-28 2012-03-28 Manufacturing method of semiconductor thin film

Country Status (1)

Country Link
JP (1) JP5551730B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6373015B2 (en) * 2014-02-25 2018-08-15 住友化学株式会社 Semiconductor epitaxial wafer and semiconductor device
JP7180984B2 (en) 2018-03-01 2022-11-30 株式会社ニューフレアテクノロジー Vapor growth method
US11935744B2 (en) 2018-12-27 2024-03-19 Sumitomo Electric Industries, Ltd. Method for manufacturing nitride semiconductor device
DE102019111598A1 (en) 2019-05-06 2020-11-12 Aixtron Se Process for depositing a semiconductor layer system containing gallium and indium
CN111962044A (en) * 2020-08-18 2020-11-20 王小兰 GaN film epitaxial growth method for cleaning graphite and spray head on line

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3824301B2 (en) * 2001-09-11 2006-09-20 シャープ株式会社 Vapor growth apparatus and vapor growth method
US8110889B2 (en) * 2009-04-28 2012-02-07 Applied Materials, Inc. MOCVD single chamber split process for LED manufacturing
JP5440114B2 (en) * 2009-11-19 2014-03-12 豊田合成株式会社 Method for producing group III nitride semiconductor
JP5715361B2 (en) * 2010-09-08 2015-05-07 東京エレクトロン株式会社 Cleaning method

Also Published As

Publication number Publication date
JP2013207019A (en) 2013-10-07

Similar Documents

Publication Publication Date Title
CN103094314B (en) Grow the new method of III-nitride on a silicon substrate
JP5573632B2 (en) Group III nitride semiconductor light emitting device
US7646027B2 (en) Group III nitride semiconductor stacked structure
JP5551730B2 (en) Manufacturing method of semiconductor thin film
TW201331987A (en) Composite substrate, manufacturing method thereof and light emitting device having the same
JP6406811B2 (en) III-nitride semiconductor device manufacturing apparatus and method, and semiconductor wafer manufacturing method
JP4996448B2 (en) Method for creating a semiconductor substrate
TW201322487A (en) Method for producing an optoelectronic semiconductor and optoelectronic semiconductor chip
CN109671813A (en) A kind of GaN base light emitting epitaxial wafer and preparation method thereof
TWI435476B (en) Light emitting diodes with n-polarity and associated methods of manufacturing
JP2006237582A (en) Method of growing crystalline gallium nitride-based compound and semiconductor device including gallium nitride-based compound
KR101274211B1 (en) Semiconductor substrate, light emitting device employing the same and method for manufacturing the light emitting device
KR100935974B1 (en) Manufacturing method of Nitride semiconductor light emitting devide
JP2015056483A (en) Method of manufacturing nitride semiconductor mixed crystal, nitride semiconductor multilayer structure manufactured by the method
JP5557180B2 (en) Manufacturing method of semiconductor light emitting device
JP6028970B2 (en) Semiconductor device manufacturing method and etching method
CN107112390B (en) Light-emitting component and its manufacturing method
JP4856666B2 (en) Light emitting diode element and method for manufacturing the same
JP2002367909A (en) Nitride semiconductor film and method of manufacturing the same
KR102044838B1 (en) Light Emitting Devices with boron nitride heat-sink pattern layer and manufacturing method thereof
JP6562350B2 (en) Group III nitride semiconductor device manufacturing apparatus and method, and semiconductor wafer manufacturing method
KR102120682B1 (en) SEMICONDUCTOR LIGHT EMITTING STRUCTURE HAVING ACTIVE REGION COMPRISING InGaN AND METHOD OF ITS FABRICATION
KR101237969B1 (en) Semi-polar or Non-polar Nitride Semiconductor Substrate, Device, and Method for Manufacturing the Same
KR102489736B1 (en) Process for production of thin film comprising multiple quantum well structure, thin film comprising multiple quantum well structure and semiconductor device comprising the same
US8779437B2 (en) Wafer, crystal growth method, and semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140218

A131 Notification of reasons for refusal

Effective date: 20140304

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140522

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Country of ref document: JP

Ref document number: 5551730