[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101237969B1 - Semi-polar or Non-polar Nitride Semiconductor Substrate, Device, and Method for Manufacturing the Same - Google Patents

Semi-polar or Non-polar Nitride Semiconductor Substrate, Device, and Method for Manufacturing the Same Download PDF

Info

Publication number
KR101237969B1
KR101237969B1 KR1020110069232A KR20110069232A KR101237969B1 KR 101237969 B1 KR101237969 B1 KR 101237969B1 KR 1020110069232 A KR1020110069232 A KR 1020110069232A KR 20110069232 A KR20110069232 A KR 20110069232A KR 101237969 B1 KR101237969 B1 KR 101237969B1
Authority
KR
South Korea
Prior art keywords
polar
layer
nonpolar
semipolar
type nitride
Prior art date
Application number
KR1020110069232A
Other languages
Korean (ko)
Other versions
KR20130008721A (en
Inventor
김시영
윤재민
Original Assignee
주식회사 판크리스탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 판크리스탈 filed Critical 주식회사 판크리스탈
Priority to KR1020110069232A priority Critical patent/KR101237969B1/en
Publication of KR20130008721A publication Critical patent/KR20130008721A/en
Application granted granted Critical
Publication of KR101237969B1 publication Critical patent/KR101237969B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

본 발명은 반극성 또는 무극성 방향으로 질화물계층을 수평 성장시킨 질화물 반도체 및 그 제조 방법에 관한 것으로, 반극성 또는 무극성 질화물 반도체 소자는 기판, 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층, 개구부마다 결함(Defect)이 있는 반극성 또는 무극성 n-type 질화물계층, 반극성 또는 무극성 n-type 질화물계층 상부 일 측면에 성장시킨 다중 양자 우물 층, 다중 양자 우물 층 상부에 성장시킨 반극성 또는 무극성 p-type 질화물계층, 반극성 또는 무극성 n-type 질화물계층 상부에 생성되고 다중 양자 우물 층 사이에 생성된 n-전극, 반극성 또는 무극성 p-type 질화물계층 상부 일 측면에 생성된 p-전극을 포함하는 것을 특징으로 한다.
나아가 본 발명에 따른 반극성 또는 무극성 질화물 반도체 웨이퍼는, 기판, 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층, 개구부마다 결함(Defect)이 있는 반극성 또는 무극성 n-type 질화물계층을 포함하는 것을 특징으로 한다.
본 발명에 따른 반극성 또는 무극성 질화물 반도체 소자 제조 방법은 먼저, 기판을 준비하는 단계, 기판 상부에 마스크 층을 증착시킨 후 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 패터닝하여 개구부를 생성시키는 단계, 개구부를 통해 반극성 또는 무극성 n-type 질화물계층을 마스크 층 상면까지 수소기상증착 공정을 이용하여 수직 및 수평 성장시키는 단계, 성장시킨 반극성 또는 무극성 n-type 질화물계층 상부에 다중 양자 우물(Multi Quantum Well, MQW) 층을 성장시키고, 다중 양자 우물 층 상부에 반극성 또는 무극성 p-type 질화물계층을 성장시킨 후 n-type 질화물계 층 상부의 일부 영역이 노출되도록 다중 양자 우물 층 및 반극성 또는 무극성 p-type 질화물계층을 식각시키는 단계, 식각 후 드러난 반극성 또는 무극성 n-type 질화물계층 상부 일측면 및 다중 양자 우물 층 사이에 n-전극을 생성하고, 반극성 또는 무극성 p-type 질화물계층 상부 일 측면에 p-전극을 생성시키는 단계를 포함하는 것을 특징으로 한다.
나아가 본 발명에 따른 반극성 또는 무극성 질화물 반도체 웨이퍼 제조 방법은 기판을 준비하는 단계, 기판 상부에 마스크 층을 증착시킨 후 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 패터닝하여 개구부를 생성시키는 단계, 개구부를 통해 반극성 또는 무극성 n-type 질화물계층을 마스크 층 상면까지 수소기상증착 공정을 이용하여 수직 및 수평 성장시키는 단계를 포함하는 것을 특징으로 한다.The present invention relates to a nitride semiconductor in which a nitride-based layer is horizontally grown in a semipolar or nonpolar direction, and a method of manufacturing the same, wherein the semipolar or nonpolar nitride semiconductor device is formed at intervals of 100 to 3100 μm longer than the length of one side of the substrate and the unit device. Mask layer forming openings, semi-polar or nonpolar n-type nitride layer with defects in each opening, multi-quantum well layer, multi-quantum well layer grown on one side of semi-polar or non-polar n-type nitride layer Semi- or non-polar p-type nitride layer grown on top, n-electrode, semi-polar or non-polar p-type nitride layer formed on top of semi-polar or non-polar n-type nitride layer and between multiple quantum well layers It characterized in that it comprises a p-electrode generated on the side.
Furthermore, the semi-polar or non-polar nitride semiconductor wafer according to the present invention includes a mask layer having openings formed at intervals of 100 to 3100 μm longer than the length of one side of the substrate, the unit element, semi-polar with defects at each opening, or It characterized in that it comprises a non-polar n-type nitride layer.
In the method of manufacturing a semi-polar or non-polar nitride semiconductor device according to the present invention, first, preparing a substrate, depositing a mask layer on the substrate, and then patterning the openings at intervals of 100 to 3100 μm longer than the length of one side of the unit device. Creating, vertically and horizontally growing the semi-polar or non-polar n-type nitride layer through the opening to the top of the mask layer using a hydrogen vapor deposition process, multi-quantum on top of the grown semi-polar or non-polar n-type nitride layer Growing a multi quantum well (MQW) layer, growing a semi-polar or non-polar p-type nitride layer on top of the multi quantum well layer, and then exposing the multi quantum well layer and a portion of the top of the n-type nitride layer; Etching the semipolar or nonpolar p-type nitride layer, one side of the upper portion of the semipolar or nonpolar n-type nitride layer exposed after etching And generating the n- electrode between the multi-quantum well layer, it characterized in that it includes the step of generating the p- electrode to the upper semi-polar or non-polar one side p-type nitride layer.
Furthermore, in the method for manufacturing a semi-polar or non-polar nitride semiconductor wafer according to the present invention, an opening is formed by preparing a substrate, depositing a mask layer on the substrate, and patterning the pattern at intervals of 100 to 3100 μm longer than one side of the unit device. And vertically and horizontally growing the semipolar or nonpolar n-type nitride based layer through the opening to the mask layer by using a hydrogen vapor deposition process.

Description

반극성 또는 무극성 질화물 반도체 소자, 웨이퍼 및 그 제조 방법{Semi-polar or Non-polar Nitride Semiconductor Substrate, Device, and Method for Manufacturing the Same}Semi-polar or non-polar nitride semiconductor device, wafer and method for manufacturing the same {Semi-polar or Non-polar Nitride Semiconductor Substrate, Device, and Method for Manufacturing the Same}

본 발명은 질화물 반도체 소자, 웨이퍼 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 반극성 또는 무극성 면을 가지는 질화물 반도체의 성장을 위해 마스크 층을 증착시키고, 그 상부에 질화물 반도체를 측면 성장시키는 기술로서 다중 양자 우물 층 내에 결함을 최소화하여 소자의 효율을 극대화하기 위한 질화물 반도체의 최적화된 측면 성장 기술로서 반극성 또는 무극성 질화물 반도체 소자, 웨이퍼 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor device, a wafer, and a method of manufacturing the same. More particularly, the present invention relates to a technique for depositing a mask layer for growing a nitride semiconductor having a semipolar or nonpolar plane and laterally growing a nitride semiconductor thereon. BACKGROUND OF THE INVENTION The present invention relates to a semipolar or nonpolar nitride semiconductor device, a wafer, and a manufacturing method thereof, as an optimized lateral growth technology of a nitride semiconductor for maximizing device efficiency by minimizing defects in a multiple quantum well layer.

일반적으로 질화물계 반도체 광소자 또는 전자소자는 극성 면으로 성장되고 있다. 극성 면으로 성장되는 질화물계 반도체 막은 구조적으로 자발 분극 또는 내부 응력에 의한 압전 분극 현상이 발생하게 된다. 이러한 분극 현상에 의한 영향으로 에너지밴드가 휘어지고 양자 우물 내부에서 전하의 분포가 분리되면서 전자와 정공의 재결합 효율이 낮아지게 된다. 따라서, 고 전류에서 광소자의 파장이 변화되며 소자의 특성이 악화 된다. 상기의 분극현상을 줄이기 위하여 반극성 또는 무극성 질화물 반도체의 개발이 활발히 진행중에 있으나, 소자를 위한 결정성장에 있어서의 고품질화에는 아직 많은 문제점이 있다.In general, nitride-based semiconductor optical devices or electronic devices are growing in polarity. Nitride-based semiconductor films grown in polarity are structurally caused by spontaneous polarization or piezoelectric polarization due to internal stress. Due to the polarization effect, the energy band is bent and the charge distribution is separated inside the quantum well, thereby reducing the recombination efficiency of electrons and holes. Therefore, at high currents, the wavelength of the optical device is changed and the characteristics of the device are deteriorated. In order to reduce the polarization phenomenon, development of semi-polar or non-polar nitride semiconductors is actively underway, but there are still many problems in the improvement of quality in crystal growth for devices.

반극성 또는 무극성 질화물 반도체의 품질 향상을 위하여, LEO(Lateral Epitaxial Overgrowth) 기술을 이용하여 반극성 또는 무극성 방향으로 질화물계 막을 성장시키는 기술이 개발되었다(특허문헌1). 그러나, 결정을 성장시키는 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition, MOCVD) 기술은 낮은 성장속도에 의해 개구부의 간격이 짧아지게 되고, 이로 인해 개구부로부터 측면 성장된 면이 최인접 개구부로부터 성장된 면과 만나는 부분에 다시 결함이 생성되는 단점이 있다. 유기금속화학기상증착과 수소기상증착(Hydride Vapor Phase Epitaxy, HVPE) 또는 그 이외의 질화물 반도체의 기존 성장 기술에 의하면 대부분 짧은 개구부 간격에 의해 반복적으로 발생하는 결함영역은 소자 내부에 반드시 수십 개가 존재하게 되고 이로 인해 소자의 효율의 문제가 발생하게 된다.In order to improve the quality of a semipolar or nonpolar nitride semiconductor, a technique for growing a nitride film in a semipolar or nonpolar direction by using the Lateral Epitaxial Overgrowth (LEO) technology has been developed (Patent Document 1). However, in the organic organic chemical vapor deposition (MOCVD) technique for growing crystals, the gap between the openings is shortened due to the low growth rate, so that the surface laterally grown from the openings is grown from the nearest opening. There is a disadvantage that defects are generated again at the part where the face meets. According to the existing growth technology of organometallic chemical vapor deposition and hydrogen vapor deposition (HVPE) or other nitride semiconductors, dozens of defect regions repeatedly generated by short opening intervals must be present in the device. This causes a problem of the efficiency of the device.

특허문헌 1: 한국 공개특허 10-2008-0017056Patent Document 1: Korea Patent Publication 10-2008-0017056

본 발명은 위에서 서술한 문제점을 해결하기 위한 것으로, 수소기상증착 기술을 이용하여 반극성 또는 무극성 질화물계 반도체를 성장시킴으로써, 개구부를 단위 소자의 한쪽 면의 길이보다 긴 100~3100㎛ 간격으로 형성하여 질화물 반도체 소자 제작에 있어 결함이 없는 질화물 반도체 및 그 제조 방법을 제공함을 그 목적으로 한다.The present invention is to solve the above-described problems, by growing a semi-polar or non-polar nitride-based semiconductor using hydrogen vapor deposition technology, the openings are formed at intervals of 100 ~ 3100㎛ longer than the length of one side of the unit element An object of the present invention is to provide a nitride semiconductor and a method of manufacturing the same, which are free from defects in the manufacture of nitride semiconductor devices.

또한, 100~3100㎛ 간격으로 넓게 패터닝 된 마스크 층을 반사체로 활용함으로써 반사 손실을 감소시키고 광 추출 효율이 높은 반극성 또는 무극성 질화물 반도체 소자, 웨이퍼 및 그 제조 방법을 목적으로 한다.In addition, a semi-polar or non-polar nitride semiconductor device, a wafer, and a method of manufacturing the same, which reduce reflection loss and have high light extraction efficiency by utilizing a mask layer widely patterned at intervals of 100 to 3100 μm as a reflector.

나아가, 넓은 간격으로 패터닝되어 측면 성장하기 때문에 성장용 기판과 그 상부에 성장된 질화물 반도체와의 결합력이 매우 약하므로, 소자 제작에 있어 불필요한 성장용 기판을 제거함으로써 수직형 전극 구조를 갖는 소자 제작을 통해 효율이 높은 반극성 또는 무극성 질화물 반도체 소자, 웨이퍼 및 그 제조 방법을 목적으로 한다.In addition, since the bonding force between the growth substrate and the nitride semiconductor grown on the upper side is very weak because the pattern is laterally grown at wide intervals, the device fabrication having a vertical electrode structure is removed by removing the unnecessary growth substrate in the device fabrication. A semipolar or nonpolar nitride semiconductor device, a wafer, and a method of manufacturing the same have high efficiency.

위와 같은 목적을 달성하기 위하여 본 발명에 따른 반극성 또는 무극성 질화물 반도체 소자는, 기판, 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층, 개구부마다 결함(Defect)이 있는 반극성 또는 무극성 n-type 질화물계층, 반극성 또는 무극성 n-type 질화물계층 상부 일 측면에 성장시킨 다중 양자 우물 층, 다중 양자 우물 층 상부에 성장시킨 반극성 또는 무극성 p-type 질화물계층, 반극성 또는 무극성 n-type 질화물계층 상부에 생성되고 다중 양자 우물 층 사이에 생성된 n-전극, 반극성 또는 무극성 p-type 질화물계층 상부 일 측면에 생성된 p-전극을 포함하는 것을 특징으로 한다.In order to achieve the above object, the semi-polar or non-polar nitride semiconductor device according to the present invention is a substrate, a mask layer forming the openings at intervals of 100 to 3100 μm longer than one side of the unit device, each defect (defect) Semipolar or nonpolar n-type nitride layer with), multiple quantum well layer grown on one side of semipolar or nonpolar n-type nitride layer, semipolar or nonpolar p-type nitride layer grown on top of multiple quantum well layer And an n-electrode formed on the semipolar or nonpolar n-type nitride layer and interposed between the multiple quantum well layers, and a p-electrode formed on one side of the semipolar or nonpolar p-type nitride layer. do.

나아가 본 발명에 따른 반극성 또는 무극성 질화물 반도체 웨이퍼는, 기판, 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층, 개구부마다 결함(Defect)이 있는 반극성 또는 무극성 n-type 질화물계층을 포함하는 것을 특징으로 한다.Furthermore, the semipolar or nonpolar nitride semiconductor wafer according to the present invention comprises a substrate, And a mask layer forming openings at intervals of 100 to 3100 μm longer than one side of the unit element, and a semipolar or nonpolar n-type nitride based layer having defects for each opening.

본 발명에 따른 반극성 또는 무극성 질화물 반도체 소자 제조 방법은 먼저, 기판을 준비하는 단계, 기판 상부에 마스크 층을 증착시킨 후 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 패터닝하여 개구부를 생성시키는 단계, 개구부를 통해 반극성 또는 무극성 n-type 질화물계층을 마스크 층 상면까지 수소기상증착 공정을 이용하여 수직 및 수평 성장시키는 단계, 성장시킨 반극성 또는 무극성 n-type 질화물계층 상부에 다중 양자 우물(Multi Quantum Well, MQW) 층을 성장시키고, 다중 양자 우물 층 상부에 반극성 또는 무극성 p-type 질화물계층을 성장시킨 후 n-type 질화물계층 상부의 일부 영역이 노출되도록 다중 양자 우물 층 및 반극성 또는 무극성 p-type 질화물계층을 식각시키는 단계, 식각 후 드러난 반극성 또는 무극성 n-type 질화물계층 상부 일 측면 및 다중 양자 우물 층 사이에 n-전극을 생성하고, 반극성 또는 무극성 p-type 질화물계층 상부 일 측면에 p-전극을 생성시키는 단계를 포함하는 것을 특징으로 한다.In the method of manufacturing a semi-polar or non-polar nitride semiconductor device according to the present invention, first, preparing a substrate, depositing a mask layer on the substrate, and then patterning the openings at intervals of 100 to 3100 μm longer than the length of one side of the unit device. Creating, vertically and horizontally growing the semi-polar or non-polar n-type nitride layer through the opening to the top of the mask layer using a hydrogen vapor deposition process, multi-quantum on top of the grown semi-polar or non-polar n-type nitride layer After growing a multi quantum well (MQW) layer, growing a semipolar or nonpolar p-type nitride layer on top of the multi quantum well layer and then exposing a portion of the multi quantum well layer and half to expose a portion of the top of the n-type nitride layer. Etching the polar or non-polar p-type nitride layer, one side of the upper surface of the semi-polar or non-polar n-type nitride layer exposed after etching And generating the n- electrode between the multi-quantum well layer, it characterized in that it includes the step of generating the p- electrode to the upper semi-polar or non-polar one side p-type nitride layer.

나아가 본 발명에 따른 반극성 또는 무극성 질화물 반도체 웨이퍼 제조 방법은 기판을 준비하는 단계, 기판 상부에 마스크 층을 증착시킨 후 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 패터닝하여 개구부를 생성시키는 단계, 개구부를 통해 반극성 또는 무극성 n-type 질화물계층을 마스크 층 상면까지 수소기상증착 공정을 이용하여 수직 및 수평 성장시키는 단계를 포함하는 것을 특징으로 한다.Furthermore, in the method for manufacturing a semi-polar or non-polar nitride semiconductor wafer according to the present invention, an opening is formed by preparing a substrate, depositing a mask layer on the substrate, and patterning the pattern at intervals of 100 to 3100 μm longer than one side of the unit device. And vertically and horizontally growing the semipolar or nonpolar n-type nitride based layer through the opening to the mask layer by using a hydrogen vapor deposition process.

반극성 또는 무극성 질화물 반도체 소자 및 웨이퍼 제조 방법은 기판과 마스크 층 사이 반극성 또는 무극성 박막을 성장시키는 단계를 더 포함할 수 있고, 단계가 추가됨에 따라 반극성 또는 무극성 질화물 반도체 소자 구조는 두께가 1~100㎛인 박막 층이 추가된다. 또한, 기판을 제거시키는 단계를 더 포함할 수 있다.The semipolar or nonpolar nitride semiconductor device and wafer fabrication method may further comprise the step of growing a semipolar or nonpolar thin film between the substrate and the mask layer, with the addition of the semipolar or nonpolar nitride semiconductor device structure has a thickness of 1 A thin film layer of ˜100 μm is added. In addition, the method may further include removing the substrate.

위에서 서술한 바와 같이, 본 발명은 마스크 층을 패터닝 하여 소자크기에 적합한 간격을 갖는 개구부를 형성하고 개구부를 통해 질화물계층을 결정면에 따라 성장속도가 다른 특성을 활용하여 측면 성장시킴으로써, 질화물계 소자의 다중양자 우물 내부에 결함을 최소화하여 반도체 소자의 효율을 극대화시키는 것이 가능하다.As described above, according to the present invention, the mask layer is patterned to form openings having a suitable spacing for device size, and the nitride layer is laterally grown by utilizing the characteristics of different growth rates depending on the crystal plane through the openings. It is possible to maximize the efficiency of the semiconductor device by minimizing defects inside the multi-quantum well.

나아가, 개구부를 통해 질화물 막을 수직 및 측면 성장시 수소기상증착 공정을 사용함으로써 결정 성장 속도를 향상시키고, 길이 200~3500㎛ 폭 10~100㎛이며 단위 소자의 한쪽 면의 길이 보다 긴 개구부를 100~3100㎛ 간격으로 패터닝하여 질화물계층이 수평 성장하는 중에 측면에서의 접촉하는 간격을 증가시켜 반도체 소자 내부의 다중 양자 우물 층 부분에 결함이 최소화한다.Further, by using a hydrogen vapor deposition process for growing the nitride film vertically and laterally through the openings, the growth rate of the crystals is improved, and the openings 200 to 3500 μm in width and 10 to 100 μm in length and longer than the length of one side of the unit device are 100 to Patterning at 3100 [mu] m intervals increases the spacing on the side during nitride growth of the nitride layer, minimizing defects in the multiple quantum well layer portions within the semiconductor device.

또한, 넓은 간격으로 패터닝된 마스크 층을 반사체로 사용하여 질화물 반도체 소자의 광 추출 효율을 증가시켜 준다.In addition, the mask layer patterned at wide intervals is used as a reflector to increase the light extraction efficiency of the nitride semiconductor device.

넓은 마스크 층에 의한 질화물 반도체와 성장용 기판의 결합력을 현저히 감소시켜 질화물 반도체의 내부 응력을 줄여 보다 고휘도의 소자의 특성을 얻을 수 있을 뿐만 아니라, 질화물 반도체로부터 성장용 기판을 제거할 수 있으므로 수직형 전극을 갖는 질화물 반도체 소자를 제작하여 소자의 신뢰성을 개선 시킬 수 있다는 장점이 있다.Since the bonding force between the nitride semiconductor and the growth substrate is greatly reduced by the wide mask layer, the internal stress of the nitride semiconductor can be reduced to obtain the characteristics of the device having higher brightness, and the growth substrate can be removed from the nitride semiconductor. There is an advantage that the reliability of the device can be improved by manufacturing a nitride semiconductor device having an electrode.

나아가, 질화물 반도체와 성장용 기판의 낮은 결합력으로 인해 자연분리 기법을 적용하여 더욱 쉽게 성장용 기판을 제거함으로써, 고품질의 자립 된 반극성 또는 무극성 질화물 반도체 기판을 제조할 수 있는 장점이 있다.Furthermore, due to the low bonding force between the nitride semiconductor and the growth substrate, the growth substrate may be more easily removed by applying a natural separation technique, thereby providing a high quality freestanding semipolar or nonpolar nitride semiconductor substrate.

도 1은 종래의 일 실시 예에 따른 무극성 질화물 반도체 제조 방법을 설명하는 순서도이다.
도 2는 본 발명의 일 실시 예에 따른 반극성 또는 무극성 질화물 반도체 제조 방법을 설명하는 순서도 및 입체도이다.
도 3은 본 발명의 일 실시 예에 따른 반극성 또는 무극성 질화물 반도체 소자를 설명하는 단면도이다.
도 4은 본 발명의 일 실시 예에 따른 반극성 또는 무극성 질화물 반도체 웨이퍼를 설명하는 단면도이다.
도 5는 본 발명의 일 실시 예에 따른 개구부 방향에 의한 질화물 반도체 성장 방향을 설명하는 현미경 이미지 및 개략도이다.
도 6은 본 발명의 일 실시 예에 따른 반극성 또는 무극성 방향으로 수평 성장시킨 질화물 반도체 SEM 이미지와 질화물 반도체의 결함 및 결정성을 설명하는 데이터이다.
도 7은 본 발명의 일 실시 예에 따른 수직형 전극구조를 갖는 반극성 또는 무극성 질화물 반도체 소자에 관한 구조도이다.1 is a flow chart illustrating a method of manufacturing a non-polar nitride semiconductor according to a conventional embodiment.
2 is a flowchart and a stereoscopic view illustrating a method of manufacturing a semipolar or nonpolar nitride semiconductor according to an embodiment of the present invention.
3 is a cross-sectional view illustrating a semipolar or nonpolar nitride semiconductor device according to an embodiment of the present invention.
4 is a cross-sectional view illustrating a semipolar or nonpolar nitride semiconductor wafer according to an embodiment of the present invention.
5 is a microscope image and a schematic diagram illustrating a nitride semiconductor growth direction by an opening direction according to an embodiment of the present invention.
FIG. 6 is a diagram illustrating nitride semiconductor SEM images grown horizontally in a semipolar or nonpolar direction and defects and crystallinity of nitride semiconductors according to an exemplary embodiment.
7 is a structural diagram of a semipolar or nonpolar nitride semiconductor device having a vertical electrode structure according to an embodiment of the present invention.

이하 첨부된 도면을 참조하여 기술되는 바람직한 실시 예를 통하여 본 발명을 당업자가 용이하게 재현할 수 있도록 상세히 기술하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily reproduce the present invention.

도 1은 종래의 일 실시 예에 따른 무극성 질화물 반도체 제조 방법을 설명하는 단면도이다. 도시된 바와 같이 기판 상부에 무극성 GaN 층을 성장시키는 단계, GaN 층 상부에 마스크 층을 증착시킨 후 간격을 2~30㎛로 패터닝하여 개구부를 생성시키는 단계, 일정간격으로 패터닝된 개구부를 통해 GaN 층을 식각 시키는 단계, 식각된 GaN 층을 반응가스와 반응시켜 성장시키는 단계, 성장된 GaN 층을 마스크 층 상부에 수평 성장시키는 단계를 포함한다.1 is a cross-sectional view illustrating a method of manufacturing a non-polar nitride semiconductor according to a conventional embodiment. Growing a nonpolar GaN layer on the substrate as shown, depositing a mask layer on the GaN layer and patterning the gap to 2 ~ 30㎛ to create an opening, GaN layer through the patterned opening at regular intervals Etching, growing the etched GaN layer by reaction with a reaction gas, and horizontally growing the grown GaN layer on the mask layer.

기판 상부에 무극성 GaN 층을 성장시키는 단계와 성장된 GaN 층을 마스크 층 상부까지 수평 성장시키는 단계는 유기금속화학기상증착 공정을 통해 일어나고, 유기금속화학기상증착 공정의 GaN 층 성장 속도는 1~30㎛/h로 낮은 성장속도에 의해 좁은 간격을 갖는 개구부를 생성한다. 따라서, 도 1의 (f)에서와 같이 반도체 소자의 크기보다 좁게 생성된 개구부에 의해 반도체 소자에는 수평 성장하는 GaN 층이 결합하여 생기는 결함과 개구부를 통해 수직 성장함으로써 발생하는 결함이 같이 존재하게 된다.The growth of the nonpolar GaN layer on the substrate and the horizontal growth of the grown GaN layer to the upper part of the mask layer occur through the organometallic chemical vapor deposition process, and the growth rate of the GaN layer in the organometallic chemical vapor deposition process is 1 to 30. Openings with narrow spacing are created with low growth rates at μm / h. Therefore, as shown in (f) of FIG. 1, the openings formed narrower than the size of the semiconductor device have both defects caused by the horizontal growth of the GaN layer and the defects generated by the vertical growth through the openings. .

도 2의 (a)는 본 발명의 일 실시 예에 따른 반극성 또는 무극성 질화물 반도체 제조 방법을 설명하는 순서도이고, (b)는 개구부를 통해 n-type 질화물계층(303)을 마스크 층(302) 상면까지 수소기상증착 공정을 이용하여 수직 성장 및 수평 성장시키는 단계(s203)를 설명하는 입체도이다. 도시된 바와 같이 기판(301)을 준비하는 단계(s201), 기판(301) 상부에 마스크 층(302)을 증착시킨 후 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 패터닝하여 개구부를 생성시키는 단계(s202), 개구부를 통해 반극성 또는 무극성 n-type 질화물계층(303)을 마스크 층(302) 상면까지 수소기상증착 공정을 이용하여 수직 및 수평 성장시키는 단계(s203), 성장시킨 반극성 또는 무극성 n-type 질화물계층(303) 상부에 다중 양자 우물 층(305)을 성장시키고, 다중 양자 우물 층 상부에 반극성 또는 무극성 p-type 질화물계층을 성장시킨 후 n-type 질화물계 층 상부의 일부 영역이 노출되도록 다중 양자 우물 층 및 반극성 또는 무극성 p-type 질화물계층 일부 영역을 식각시키는 단계(s204), 식각 후 드러난 반극성 또는 무극성 n-type 질화물계층(303) 상부 일 측면 및 다중 양자 우물 층(305) 사이에 n-전극(307)을 생성하고, p-type 질화물계층(306) 상부 일 측면에 p-전극(308)을 생성시키는 단계(s205)를 포함한다.FIG. 2A is a flowchart illustrating a method of manufacturing a semipolar or nonpolar nitride semiconductor according to an embodiment of the present invention, and FIG. 2B illustrates a mask layer 302 of an n-type nitride based layer 303 through an opening. It is a three-dimensional view illustrating the step (s203) of vertical growth and horizontal growth using a hydrogen vapor deposition process to the upper surface. Preparing the substrate 301 as shown in (s201), the mask layer 302 is deposited on the substrate 301, and then patterned at intervals of 100-3100 μm longer than the length of one side of the unit device to form an opening. Generating step (s202), the semi-polar or non-polar n-type nitride based layer 303 through the opening step to grow vertically and horizontally using a hydrogen vapor deposition process to the upper surface of the mask layer 302 (s203), the grown half The multi-quantum well layer 305 is grown on the polar or nonpolar n-type nitride layer 303, and the semi-polar or nonpolar p-type nitride layer is grown on the multi-quantum well layer, and then the n-type nitride layer is grown on the n-type nitride layer 303. Etching the multiple quantum well layer and a portion of the semipolar or nonpolar p-type nitride layer to expose a portion of the region (s204), one side and the upper surface of the semipolar or nonpolar n-type nitride layer 303 exposed after etching; Proton Between the water layer 305 generates the n- electrode 307, and the upper one side p-type nitride layer (306) comprises a step (s205) of generating the p- electrode 308.

수소기상증착 공정으로 반극성 또는 무극성 n-type 질화물계층(303)을 마스크 층(302) 상부에 수평 성장시키는 단계까지 수행하고, 추가 반극성 또는 무극성 n-type 질화물계층(303) 그리고 그 상부의 다중 양자 우물(305)과 반극성 또는 무극성 p-type 질화물계층(306)은 유기금속화학기상증착 공정을 통해 성장시켜도 된다. 이때 수소기상증착 공정에 의해 성장된 반극성 또는 무극성 n-type 질화물계층(303) 위에 유기금속화학기상증착 공정에 의한 반극성 또는 무극성 n-type 질화물계층(303)은 결정품질 개선 또는 표면 개선용으로 사용되며 본 구조에서 포함되거나 또는 포함되지 않아도 된다.The hydrogen vapor deposition process is performed to horizontally grow the semipolar or nonpolar n-type nitride based layer 303 on the mask layer 302, and further the semipolar or nonpolar n-type nitride based layer 303 and the upper part thereof. The multi quantum well 305 and the semipolar or nonpolar p-type nitride based layer 306 may be grown through an organometallic chemical vapor deposition process. At this time, the semipolar or nonpolar n-type nitride based layer 303 by the organometallic chemical vapor deposition process on the semipolar or nonpolar n-type nitride based layer 303 grown by the hydrogen vapor deposition process is used for improving the crystal quality or improving the surface. Used and may or may not be included in this structure.

나아가, 기판(301)을 준비하는 단계(s201) 이후 기판(301) 상부에 반극성 또는 무극성 박막 층(304)을 성장시키는 단계를 더 포함할 수 있고, 기판(301)을 제거하는 단계를 더 포함함으로써 수직형 전극 구조를 갖는 반극성 또는 무극성 질화물 소자를 제조할 수 있다.Furthermore, after the preparing of the substrate 301 (s201), the method may further include growing a semipolar or nonpolar thin film layer 304 on the substrate 301, and further removing the substrate 301. By including it, a semipolar or nonpolar nitride device having a vertical electrode structure can be manufactured.

기판(301)을 제거하는 방법으로는 열적 스트레스에 의한 자연 분리 방법 또는 마스크 층(302)의 습식 식각 방법 중 어느 하나에 의해 제거된다. 성장용 기판(301)과 성장된 질화물 반도체의 사이에 넓은 영역의 마스크 층(302)은 기판(301)과 질화물 반도체와의 결합력을 현저히 감소시키므로, 성장용 기판(301)을 질화물 반도체로부터 분리할 수 있다. 성장용 기판(301)의 제거 공정은 마스크 물질의 습식 식각(Wet-etching)으로도 가능하며, 더욱 빠른 공정을 위해서는 LLO (Laser Lift-Off) 기술도 적용가능하다. 먼저 마스크 물질을 완전히 제거한 이 후, 이러한 반극성 또는 무극성 질화물 반도체의 소자 구조는, 최하부에 n-전극(307) 그리고 반극성 또는 무극성의 n-type 질화물계층(303), 반극성 또는 무극성 n-type 질화물계층(303) 상부에 다중 양자 우물(305), 그리고 다중 양자 우물 상부에 반극성 또는 무극성 p-type 질화물계층(306), 그리고 반극성 또는 무극성 p-type 질화물계층(306) 상부에 p-전극(308)이 위치한다. 따라서, p-전극(308)과 n-전극(307)이 수직배열 형태를 이루며 그 사이의 질화물 반도체는 마스크 층(302)에 의해 수평 성장된 부분인 것을 특징으로 하는 구조를 포함한다. 그러나, 기판(301)의 제거 공정은 소자의 제조 공정에 있어 포함되거나 또는 포함되지 않을 수도 있다.The substrate 301 may be removed by either a natural separation method due to thermal stress or a wet etching method of the mask layer 302. A large area of the mask layer 302 between the growth substrate 301 and the grown nitride semiconductor significantly reduces the bonding force between the substrate 301 and the nitride semiconductor, thus separating the growth substrate 301 from the nitride semiconductor. Can be. The removal process of the growth substrate 301 may be performed by wet etching of the mask material, and a laser lift-off (LLO) technique may be applied for a faster process. After the mask material is completely removed, the device structure of the semipolar or nonpolar nitride semiconductor is formed at the bottom of the n-electrode 307 and the semipolar or nonpolar n-type nitride based layer 303, the semipolar or nonpolar n- a multi-quantum well 305 on top of the type nitride layer 303, a semipolar or nonpolar p-type nitride layer 306 on top of the multi quantum well, and a p on top of the semipolar or nonpolar p-type nitride layer 306 The electrode 308 is located. Accordingly, the p-electrode 308 and the n-electrode 307 form a vertical array, and the nitride semiconductor therebetween includes a structure characterized in that it is a portion grown horizontally by the mask layer 302. However, the removal process of the substrate 301 may or may not be included in the manufacturing process of the device.

반극성 또는 무극성 n-type 질화물계층(303)의 성장을 장시간 지속하여 그 두께가 100 ~ 2000㎛까지 성장하게 되면 기존의 방법에 비해 현저히 결정성이 향상된 반극성 또는 무극성 질화물 반도체의 성장이 가능하다. 성장된 질화물 반도체와 성장용 기판(301)은 중간의 마스크 층(302)에 의해 결합력이 현저히 감소하게 되므로 자연 분리(Self-separation) 기법을 적용한 자립 질화물 반도체 웨이퍼의 제조 방법도 포함된다. 여기서 자연분리 기법이라 함은, 질화물 반도체와 성장용 기판(301)이 큰 응력에 의해 성장한 후 상온으로 온도 하강 중에 성장용 기판(301)이 질화물 반도체로부터 자연적으로 제거되는 것을 말한다. 자연분리는 마스크 내부의 개구부 간격 또는 크기에 의해 제어 가능하다.If the semi-polar or non-polar n-type nitride based layer 303 is grown for a long time and its thickness is increased to 100-2000 μm, it is possible to grow a semi-polar or non-polar nitride semiconductor with significantly improved crystallinity compared to the conventional method. . Since the bonding force of the grown nitride semiconductor and the growth substrate 301 is significantly reduced by the intermediate mask layer 302, a method of manufacturing a self-separating nitride semiconductor wafer using a self-separation technique is also included. Here, the natural separation technique means that the growth substrate 301 is naturally removed from the nitride semiconductor during the temperature drop to room temperature after the growth of the nitride semiconductor and the growth substrate 301 by a large stress. Natural separation is controllable by the size or spacing of the openings inside the mask.

기판(301)을 준비하는 단계(s201)는 반극성 또는 무극성 면의 질화물 반도체를 성장시키기 위한 기판(301)을 준비하는 단계로, 질화물 반도체를 성장시키기 위한 성장용 기판(301)으로는 사파이어와 SiC, Si, γ-LiAlO2 또는 MgAl2O4 기판 중 어느 하나로 이루어진다.Preparing the substrate 301 (s201) is a step of preparing a substrate 301 for growing a nitride semiconductor of the semi-polar or non-polar side, sapphire and the growth substrate 301 for growing the nitride semiconductor SiC, Si, γ-LiAlO 2 Or MgAl 2 O 4 substrate.

기판(301) 상부에 마스크 층(302)을 증착시킨 후 100~3100㎛ 간격으로 패터닝하여 개구부를 생성시키는 단계(s202)는 빠른 성장 속도를 갖는 수소기상증착 공정에 의해 개구부의 간격을 질화물 반도체 단위 소자의 한면의 길이 보다 길거나 또는 100~3100㎛으로 생성할 수 있다. 종래 반극성 또는 무극성 GaN 층은 유기금속화학기상증착 공정을 이용하여 수직 및 수평 성장이 이루어졌으나, 본 발명은 질화물계층을 수직 및 수평 성장시키기 위해 유기금속화학기상증착 공정보다 약 10~100배 성장속도가 빠른 수소기상증착 공정을 이용했다. 수소기상증착 공정의 빠른 성장속도에 의해 마스크 층(302)의 개구부를 종래 2~30㎛보다 넓은 100~3100㎛ 간격으로 패터닝 할 수 있다. 따라서, 마스크 상부에 성장되는 질화물 반도체의 면적은 하나의 소자 면적 이상의 크기를 갖는다.After the deposition of the mask layer 302 on the substrate 301 and patterning the pattern at intervals of 100 to 3100 μm to generate the openings (s202), the gaps between the openings may be formed by a hydrogen vapor deposition process having a high growth rate. It can be produced longer than the length of one side of the device or 100 ~ 3100㎛. The conventional semipolar or nonpolar GaN layer is grown vertically and horizontally using an organometallic chemical vapor deposition process, but the present invention is about 10 to 100 times larger than the organometallic chemical vapor deposition process to vertically and horizontally grow a nitride layer. A fast hydrogen vapor deposition process was used. Due to the rapid growth rate of the hydrogen vapor deposition process, the openings of the mask layer 302 may be patterned at intervals of 100 to 3100 μm wider than those of the conventional 2 to 30 μm. Therefore, the area of the nitride semiconductor grown on the mask has a size larger than one device area.

기판(301) 상부에 생성된 마스크 층(302)을 식각에 의해 제거하지 않을 경우 질화물계 반도체와 기판(301)이 분리되지 않고, 마스크 층(302)을 반사 막으로 활용함으로써 질화물 반도체의 광 추출효율을 높일 수 있다. 일반적인 질화물 반도체의 마스크 층(302) 개구부 간격보다 넓게, 즉 개구부와 개구부 사이의 간격이 소자제작에 최적화될 수 있게 넓게 생성되었기 때문에 마스크 층(302)을 반사 막으로 사용하였을 시 반사 손실을 감소시킬 수 있다.When the mask layer 302 formed on the substrate 301 is not removed by etching, the nitride-based semiconductor and the substrate 301 are not separated, and light extraction of the nitride semiconductor is performed by using the mask layer 302 as a reflective film. The efficiency can be improved. Since the mask layer 302 is formed to be wider than the opening gap of the mask layer 302 of the general nitride semiconductor, that is, the gap between the openings can be optimized for fabrication of the device, it is possible to reduce the reflection loss when the mask layer 302 is used as the reflective film. Can be.

기판(301) 상부에 마스크 층(302)을 증착시킨 후 100~3100㎛ 간격으로 패터닝하여 개구부를 생성시키는 단계(s202) 이전에 포함될 수 있는, 기판(301) 상부에 직접 반극성 또는 무극성 질화물계층을 성장시키는 단계는 800~1100℃ 온도에서 10~30분 동안 H2 또는 N2 분위기 챔버에서 NH3, HCl 가스와 Ga, Al 또는 In 중 어느 하나 이상을 반응시켜 질화물계층을 성장시킨다.After depositing the mask layer 302 on the substrate 301 and patterning at intervals of 100 to 3100 μm to create an opening (s202), a semipolar or nonpolar nitride layer directly on the substrate 301 may be included. In the growing step, the nitride layer is grown by reacting at least one of NH 3 , HCl gas and Ga, Al, or In in an H 2 or N 2 atmosphere chamber at 800 to 1100 ° C. for 10 to 30 minutes.

개구부를 통해 수평 성장된 반극성 또는 무극성 n-type 질화물계층(303)을 마스크 층(302) 상면까지 수소기상증착 공정을 이용하여 수직 성장 및 수평 성장시키는 단계(s203)는 H2 또는 N2 분위기 챔버에서 NH3, HCl 가스와 Ga, Al 또는 In 중 어느 하나 이상을 반응시켜 개구부를 통해 질화물계층을 수직 및 수평 성장이 일어나고, 수직성장과 수평성장은 동시에 일어나게 된다. 유기금속화학기상증착 공정에서도 마찬가지로 수직 성장과 수평 성장이 동시에 일어나지만, 수소기상증착 공정은 상대적으로 높은 성장률과 수평 성장이 수직 성장에 비해 성장 속도가 최대 5배까지 빠르게 진행된다. 수소기상증착 공정상에 있어 반극성 또는 무극성 질화물 반도체의 측면 성장 속도는 30~200㎛/h이다.Vertically growing and horizontally growing the semi-polar or nonpolar n-type nitride based layer 303 horizontally grown through the opening to the upper surface of the mask layer 302 by using a hydrogen vapor deposition process (s203) may be performed in an H 2 or N 2 atmosphere. In the chamber, at least one of NH 3 , HCl gas and Ga, Al, or In reacts with each other to vertically and horizontally grow the nitride layer through the openings, and vertical and horizontal growths occur simultaneously. In the organometallic chemical vapor deposition process, vertical growth and horizontal growth occur at the same time, but the hydrogen vapor deposition process has a relatively high growth rate and horizontal growth speed up to 5 times faster than vertical growth. The lateral growth rate of the semipolar or nonpolar nitride semiconductor in the hydrogen vapor deposition process is 30 to 200 µm / h.

나아가, 수평 성장된 반극성 또는 무극성 n-type 질화물계층(303)은 마스크 층(302) 상부에서 N-face 방향과 Ga-face 방향으로 수평 성장되지만 질화물계층의 성장 속도가 Ga-face 방향이 N-face 방향보다 2~20배 빠르기 때문에 개구부로부터 Ga-face 방향으로 성장된 질화물계층은 결함이 없는 넓은 영역이 된다.Further, the horizontally grown semi-polar or non-polar n-type nitride based layer 303 is grown horizontally in the N-face direction and the Ga-face direction on the mask layer 302, but the growth rate of the nitride based layer is N in the Ga-face direction. Since it is 2 to 20 times faster than the -face direction, the nitride based layer grown from the opening in the Ga-face direction becomes a large area without defects.

도 3은 본 발명의 일 실시 예에 따른 반극성 또는 무극성 질화물 반도체 소자를 설명하는 단면도이다. 도 3의 (a)는 기판(301) 위에 마스크 층(302)을 증착시킨 구조이고, 도 3의 (b)는 기판(301)과 마스크 층(302) 사이 반극성 또는 무극성 박막 층(304)을 성장시킨 구조이다. 도시된 바와 같이 기판(301), 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층(302), 개구부마다 결함(Defect)이 있는 반극성 또는 무극성 n-type 질화물계층(303), 반극성 또는 무극성 n-type 질화물계층(303) 상부 일 측면에 성장시킨 다중 양자 우물 층(305), 다중 양자 우물 층(305) 상부에 성장시킨 반극성 또는 무극성 p-type 질화물계층(306), 반극성 또는 무극성 n-type 질화물계층(303) 상부에 생성되고 상기 다중 양자 우물 층(305) 사이에 생성된 n-전극(307), 반극성 또는 무극성 p-type 질화물계층(306) 상부 일 측면에 생성된 p-전극(308)으로 구성된 질화물 반도체 소자의 단면도이다.3 is a cross-sectional view illustrating a semipolar or nonpolar nitride semiconductor device according to an embodiment of the present invention. 3A illustrates a structure in which a mask layer 302 is deposited on a substrate 301, and FIG. 3B illustrates a semipolar or nonpolar thin film layer 304 between the substrate 301 and the mask layer 302. It is a structure that grew. As shown, the substrate 301, the mask layer 302 forming openings at intervals of 100 to 3100 μm longer than one side of the unit element, and a semipolar or nonpolar n-type having defects in each opening. Nitride-based layer 303, a multipolar quantum well layer 305 grown on one side of the semi-polar or non-polar n-type nitride-based layer 303, semi-polar or nonpolar p-type grown on the multi-quantum well layer 305 N-electrode 307, semi-polar or non-polar p-type nitride layer formed on top of nitride layer 306, semipolar or nonpolar n-type nitride layer 303, and between the multiple quantum well layers 305 306 is a cross-sectional view of a nitride semiconductor device composed of a p-electrode 308 formed on one side of the top.

도 4는 본 발명의 일 실시 예에 따른 반극성 또는 무극성 질화물 반도체 웨이퍼를 설명하는 단면도이다. 도시된 바와 같이, 도 4의 (a)는 기판(301), 100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층(302), 개구부 부분에 결함이 있으나 결함이 최소화된 넓은 영역의 수평 성장된 반극성 또는 무극성 n-type 질화물계층(303)으로 구성된 질화물 반도체의 단면도이고, 도 4의 (b)는 기판(301), 두께가 1~100㎛인 반극성 또는 무극성 박막 층(304), 100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층(302), 개구부 부분에 결함이 있으나 결함이 최소화된 넓은 영역의 수평 성장된 반극성 또는 무극성 n-type 질화물계층(303)으로 구성된 질화물 반도체의 단면도이다. 도 4의 (c)는 기존 LEO 공정에 의한 질화물 반도체 웨이퍼를 설명하는 단면도이다. 기존의 좁은 간격을 갖는 LEO 공정에 의한 질화물 반도체의 성장은 개구부의 결함영역과 최인접 개구부로부터 성장되어 만나는 두 개의 결정면에서의 결함이 발생할 확률이 높다.4 is a cross-sectional view illustrating a semipolar or nonpolar nitride semiconductor wafer according to an embodiment of the present invention. As shown in FIG. 4 (a), the substrate 301, the mask layer 302 forming the openings at intervals of 100 to 3100 μm, and the horizontal growth of a wide area having defects in the openings but having minimum defects A cross-sectional view of a nitride semiconductor composed of a semipolar or nonpolar n-type nitride based layer 303, and FIG. 4B shows a substrate 301, a semipolar or nonpolar thin film layer 304 having a thickness of 1 to 100 µm, and 100. A cross-sectional view of a nitride semiconductor composed of a mask layer 302 forming openings at intervals of ˜3100 μm, and a horizontally grown semi-polar or non-polar n-type nitride based layer 303 having a defect in the opening portion but with a minimum of defects. to be. 4C is a cross-sectional view illustrating a nitride semiconductor wafer by a conventional LEO process. The growth of the nitride semiconductor by the conventional narrow gap LEO process has a high probability of generating defects in two crystal planes which are grown from the defect region of the opening and the closest opening.

100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층(302)은 SiO2, Si3N4, TiO2, SiN, Al2O3, Ta2O3 중 어느 하나 이상의 복합물질 또는 다층의 적층구조로 형성된다. 또한, 마스크 층(302) 물질은 Ag, Al 또는 Pt 중 하나의 물질로 형성될 수 있는데, 이때 Ag, Al과 Pt는 금속 재료로 일반적인 질화물 반도체 마스크 층(302)보다 넓게 패터닝함으로써 반사 막으로 사용하는 마스크 층(302)의 반사율을 증가시키기 위한 고 반사도를 갖는 물질이다. 따라서, Ag, Al 또는 Pt 금속 재료로 마스크 층(302)을 증착시킬 경우 SiO2, Si3N4, TiO2, SiN, Al2O3 또는 Ta2O3 중 어느 하나의 복합 물질로 형성할 때보다 광 추출 효율을 증가시킬 수 있다. 또한 SiO2, Si3N4, TiO2, SiN, Al2O3 , Ta2O3 등과 Ag, Al, Pt의 복합물질 또는 두 가지 물질 이상의 적층 구조로도 활용될 수 있다.The mask layer 302 forming the openings at intervals of 100 to 3100 μm has a multilayer structure of at least one of a composite material or a multilayer of SiO 2 , Si 3 N 4 , TiO 2 , SiN, Al 2 O 3 , and Ta 2 O 3 . Is formed. In addition, the mask layer 302 material may be formed of one of Ag, Al, or Pt, in which Ag, Al, and Pt are used as a reflective film by patterning the metal material wider than a conventional nitride semiconductor mask layer 302. It is a material having a high reflectivity for increasing the reflectance of the mask layer 302. Therefore, when the mask layer 302 is deposited from Ag, Al, or Pt metal material, it may be formed of a composite material of any one of SiO 2 , Si 3 N 4 , TiO 2 , SiN, Al 2 O 3, or Ta 2 O 3 . The light extraction efficiency can be increased more than ever. In addition, SiO 2 , Si 3 N 4 , TiO 2 , SiN, Al 2 O 3 , Ta 2 O 3 and the like, Ag, Al, Pt may be utilized as a composite material or a laminated structure of two or more materials.

나아가, 마스크 층(302)을 패터닝함으로써 생성되는 개구부는 여러 모양으로 생성될 수 있으나, 본 발명에서는 길이 200~3500㎛이고 폭은 10~100㎛이고, 개구부간의 간격은 100~3100㎛인 마스크 층(302) 상부에 생성되는 질화물계층이 가장 빠른 결정 성장 방향과 수직 방향으로 긴 형태의 직사각형 모양으로 형성되는 것이 바람직하다.Furthermore, although the openings generated by patterning the mask layer 302 may be generated in various shapes, in the present invention, a mask layer having a length of 200 to 3500 μm, a width of 10 to 100 μm, and an interval between the openings is 100 to 3100 μm. (302) It is preferable that the nitride-based layer formed on top is formed in a rectangular shape long in the direction perpendicular to the fastest crystal growth direction.

개구부마다 결함이 있는 수평 성장된 반극성 또는 무극성 n-type 질화물계층(303)은 수소기상증착 공정을 이용하여 질화물계층을 수직 및 수평 성장시킨다. 이때 수평으로 성장된 반극성 또는 무극성 n-type 질화물계층(303)의 두께는 5~500㎛이다.The horizontally grown semipolar or nonpolar n-type nitride based layer 303 having defects in each opening vertically and horizontally grows the nitride based layer using a hydrogen vapor deposition process. The thickness of the semi-polar or non-polar n-type nitride based layer 303 grown horizontally is 5 ~ 500㎛.

나아가, 마스크 층(302) 상면까지 수직 성장시킨 질화물계층을 마스크 층(302) 상부에서 수평 성장시킬 시 질화물계층은 N-face 방향보다 Ga-face 방향으로 2~20배 빠른 속도로 성장하게 되는데, 이때 수평 성장하는 질화물계층에는 Ga-face 방향으로 성장된 질화물계층과 최인접 개구부로부터 N-face 방향으로 성장된 질화물계층이 결합하여 결함을 발생시킨다. 일반적인 LEO 공정의 경우 개구부의 간격이 짧음으로 질화물 반도체 소자 내에 결함이 존재하지만, 본 발명의 경우 개구부의 간격이 질화물 반도체 소자의 간격보다 크거나 같음으로 질화물 반도체 소자 내에 결함을 최소화한다.Furthermore, when the nitride layer grown vertically to the upper surface of the mask layer 302 is horizontally grown on the mask layer 302, the nitride layer grows at a speed of 2 to 20 times faster in the Ga-face direction than in the N-face direction. At this time, the nitride-based layer grown in the Ga-face direction and the nitride-based layer grown in the N-face direction from the closest opening are bonded to the nitride-based layer growing horizontally to generate a defect. In a typical LEO process, defects exist in the nitride semiconductor device due to a short gap between the openings. However, in the present invention, defects in the nitride semiconductor device are minimized because the gap between the openings is greater than or equal to that of the nitride semiconductor device.

개구부 부분에 결함이 있으나 결함이 최소화된 넓은 영역의 수평 성장된 반극성 또는 무극성 n-type 질화물계층(303)은 GaN, AlN, InN, AlGaN, InGaN 중 어느 하나의 물질 또는 두 가지 이상의 복합물질과 다층 구조를 포함하고 있다.A wide-area horizontally grown semipolar or nonpolar n-type nitride based layer 303 having defects in the openings but with minimal defects may be formed of any one of GaN, AlN, InN, AlGaN, InGaN, or two or more composite materials. It contains a multilayer structure.

도 4의 (c)는 마스크 층(302) 패터닝 간격이 좁음으로 질화물 반도체 소자 내부에 개구부로부터 수직 성장시킨 GaN 층에 포함된 결함과 최인접 개구부로부터 수평 성장된 GaN 층이 접촉하여 생성된 결함을 포함하여, 도 4의 (a)와 (b)보다 결함을 포함하는 영역이 많아 소자 제작에 적합하지 못하다.4C illustrates a defect generated by contacting a defect included in a GaN layer vertically grown from an opening in a nitride semiconductor device with a narrow patterning interval of the mask layer 302, and a GaN layer grown horizontally from the closest opening. In addition, there are many areas containing defects than (a) and (b) of FIG. 4 and are not suitable for device fabrication.

본 실시 예에서 설명한 도 4의 (a) 또는 (b) 구조는, 측면 성장을 최대화하여 소자 제작에 있어 가장 결함이 취약한 다중 양자 우물 층(305)을 결함으로부터 보호하여 소자의 효율을 극대화할 수 있는 큰 장점이 있다. 따라서, 본 발명에 의해 수소기상증착 공정으로 측면성장이 최대화된 반극성 또는 무극성 n-type 질화물 반도체의 응용은 다양하다. 특히, 수소기상증착 공정에 의해 측면성장이 최대화된 반극성 또는 무극성 n-type 질화물 반도체를 기판으로 사용하여, 현재 대부분 질화물 반도체 소자 제작에 있어 가장 유용한 유기금속화학기상증착 방법으로 상부에 다중 양자 우물(305)과 반극성 또는 무극성 p-type 질화물계층(306)의 성장을 통해 보다 효율이 높은 소자를 구현할 수 있다. 이때 수소기상증착 공정으로 측면 성장되는 반극성 또는 무극성 질화물 반도체의 두께는 성장용 기판(301) 위에 10~500㎛가 적당하다.The structure (a) or (b) of FIG. 4 described in the present embodiment maximizes the lateral growth to protect the quantum well layer 305, which is the most susceptible to defects, to maximize the efficiency of the device. It has a big advantage. Therefore, the application of the semipolar or nonpolar n-type nitride semiconductor in which the lateral growth is maximized by the hydrogen vapor deposition process according to the present invention is various. In particular, using a semi-polar or non-polar n-type nitride semiconductor, which has maximized lateral growth by hydrogen vapor deposition, as a substrate, it is the most useful organometallic chemical vapor deposition method for the manufacture of nitride semiconductor devices. The more efficient device can be realized through the growth of 305 and the semi-polar or non-polar p-type nitride based layer 306. In this case, the thickness of the semipolar or nonpolar nitride semiconductor that is laterally grown by the hydrogen vapor deposition process is preferably 10 to 500 μm on the growth substrate 301.

나아가, 성장용 기판(301)과 성장된 질화물 반도체 사이에 존재하는 넓은 영역의 마스크 층(302)은 성장용 기판(301)과 질화물 반도체와의 결합력을 제어할 수 있는 방법을 제시한다. 이러한 결합력을 제어하면 질화물 반도체로부터 성장용 기판(301)을 쉽게 분리할 수 있다는 장점이 있다. 이러한 분리는 특히 수직형 전극 구조를 갖는 질화물 반도체 소자 또는 자립 반극성 또는 무극성 질화물 반도체 웨이퍼를 제조할 수 있는 방법을 제공한다.Furthermore, the mask layer 302 of a wide area existing between the growth substrate 301 and the grown nitride semiconductor suggests a method of controlling the bonding force between the growth substrate 301 and the nitride semiconductor. By controlling such bonding force, there is an advantage in that the growth substrate 301 can be easily separated from the nitride semiconductor. This separation provides in particular a method by which a nitride semiconductor device having a vertical electrode structure or a freestanding semipolar or nonpolar nitride semiconductor wafer can be manufactured.

도 5는 본 발명의 일 실시 예에 따른 개구부 방향에 의한 질화물 반도체 성장 방향을 설명하는 현미경 이미지 및 개략도이다. 도시된 바와 같이, 도 5의 (a)는 개구부의 방향에 따른 질화물 반도체 소자의 SEM 이미지이다. 왼쪽부터 순서대로 GaN <0001> 방향, GaN <0001> 방향에서 45°회전된 방향이고 GaN <1010> 방향이다. 도 5의 (b)는 개구부의 방향에 따른 GaN 성장 방향 개략도이다. 왼쪽은 개구부의 방향이 GaN <0001> 방향과 수평일 때 개구부 상부에 성장된 GaN의 성장 방향 개략도이고, 오른쪽은 개구부 방향이 GaN <0001> 방향과 수직일 때 개구부 상부에 성장된 GaN의 성장 방향 개략도이다.5 is a microscope image and a schematic diagram illustrating a nitride semiconductor growth direction by an opening direction according to an embodiment of the present invention. As shown, (a) of FIG. 5 is an SEM image of the nitride semiconductor element along the direction of the opening. GaN < 0001 > direction rotated by 45 DEG from GaN < 0001 > direction and GaN < 1010 > 5B is a schematic diagram of GaN growth direction along the direction of the opening. On the left is a schematic diagram of the growth direction of GaN grown on the opening when the direction of the opening is parallel to the GaN <0001> direction, and on the right is the growth direction of GaN grown on the opening when the opening direction is perpendicular to the GaN <0001> direction. Schematic diagram.

개구부의 방향이 GaN <0001> 방향과 평행하게 길게 생성되었을 경우 GaN 결정은 삼각형 모양으로 성장됨으로 소자 제작에는 적합하지 않다.When the direction of the opening is formed long in parallel with the GaN <0001> direction, the GaN crystal grows in a triangular shape, which is not suitable for device fabrication.

개구부의 방향이 GaN <0001> 방향에서 45°회전된 방향으로 생성되었을 경우, GaN <0001> 방향보다 향상된 표면 상태를 보이고 있으나 측면으로 성장 속도는 미흡하다.When the direction of the opening is generated in a direction rotated by 45 ° from the GaN <0001> direction, the surface state is improved than the GaN <0001> direction, but the growth rate is insufficient on the side.

개구부의 방향이 GaN <1010> 방향으로 GaN <0001> 방향과 수직으로 길게 개구부가 형성된 경우, 개구부가 GaN <0001> 방향과 수직으로 형성됨으로써 개구부를 통해 개구부 상부에 수평 성장되는 GaN은 수평 성장속도가 가장 빠른 Ga-face 방향으로 성장하게 되고 표면 상태도 소자 제작에 적합한 형태를 보이고 있다. 하나의 개구부로부터 150~300㎛의 폭으로 성장된 결과를 볼 수 있다. 이 경우 개구부의 방향이 GaN <0001>과 GaN <0001> 방향에서 45°회전된 방향에 비해 결함의 농도가 낮고 소자 제작에 적합한 크기를 갖는 결함이 적은 GaN을 형성할 수 있다.When the opening is formed to be perpendicular to the GaN <0001> direction in the direction of the GaN <1010>, the opening is formed perpendicular to the GaN <0001> direction so that the GaN horizontally grown on the opening through the opening has a horizontal growth rate. Grows in the fastest Ga-face direction and the surface state is suitable for device fabrication. You can see the result of growing from 150 to 300㎛ width from one opening. In this case, compared to the direction in which the openings are rotated by 45 ° in the GaN <0001> and GaN <0001> directions, GaN having less defect density and having a size suitable for device fabrication can be formed.

도 6은 본 발명의 일 실시 예에 따른 반극성 또는 무극성 방향으로 수평 성장시킨 질화물 반도체 SEM 이미지와 질화물 반도체의 결함 및 결정성을 설명하는 데이터이다.FIG. 6 is a diagram illustrating nitride semiconductor SEM images grown horizontally in a semipolar or nonpolar direction and defects and crystallinity of nitride semiconductors according to an exemplary embodiment.

도시된 바와 같이 (a)는 수평 성장된 GaN 층의 SEM 이미지이고, (b)는 개구부를 중심으로 N-face 방향과 Ga-face 방향의 결함과 결정성을 측정한 데이터이다. C 위치가 개구부이고 A와 B가 Ga-face 방향, D와 E가 N-face 방향이다.As shown, (a) is a SEM image of a horizontally grown GaN layer, and (b) is data of defects and crystallinity in the N-face direction and the Ga-face direction around the opening. The C position is an opening, A and B are in the Ga-face direction, and D and E are in the N-face direction.

도 6의 (b)에서 IPDE(Intensity of Partial Dislocation Related Emission)는 상온에서 3.28eV의 발광 위치로 결함이 많을수록 발광의 세기가 커져 IPDE 값도 증가하게 된다. 또한, IFEE(Intensity of Free Excition Emission)는 상온에서 3.43eV의 발광 위치로 결정성이 좋을수록 발광 세기가 커져 IFEE 값도 증가하게 된다.In FIG. 6B, the intensity of partial dislocation related emission (I PDE ) is a light emission position of 3.28 eV at room temperature, and as the number of defects increases, the intensity of light emission increases to increase the I PDE value. In addition, I have FEE (Intensity of Free Excition Emission) is better the crystallinity of a light emission position of 3.43eV at room temperature, the emission intensity is increased even large I FEE value.

개구부 C와 개구부로부터 가까이에 위치한 N-face 방향에 존재하는 D점은 IPDE/IFEE 값이 크므로 IPDE의 값이 IFEE 값보다 크다는 것을 알 수 있고, 이로 인해 개구부를 통해 수직 성장한 GaN 층은 결함을 많이 포함하고 있다는 것을 알 수 있다. 또한, 개구부로부터 Ga-face 방향에 존재하는 A와 B점은 IPDE/IFEE 값이 작으므로 IFEE 값이 크다는 것을 알 수 있고, 이로 인해 개구부로부터 Ga-face 방향으로 성장한 GaN 층은 결함이 적고 결정성이 좋다고 판단할 수 있다.The point D in the direction of the opening C and the N-face located close to the opening has a large value of I PDE / I FEE , indicating that the value of I PDE is larger than the value of I FEE , which causes GaN to grow vertically through the opening. It can be seen that the layer contains many defects. In addition, the points A and B present in the Ga-face direction from the openings have a small I PDE / I FEE value, indicating that the I FEE value is large. It can be judged that it is small and has good crystallinity.

도 7은 본 발명의 일 실시 예에 따른 본 발명을 통해 수직형 전극 구조를 갖는 반극성 또는 무극성 질화물 소자의 제조 방법에 관한 것이다. 도 2에 설명한 바와 같이 성장시킨 반극성 또는 무극성 n-type 질화물계층(303) 상부에 다중 양자 우물(Multi Quantum Well, MQW) 층(305)을 성장시키고, 상기 다중 양자 우물 층(305) 상부에 반극성 또는 무극성 p-type 질화물계층(306)을 성장시킨 후 반극성 또는 무극성 p-type 질화물계층(306) 상부에 p-전극(308)을 형성하고, 성장용 기판(301)의 제거 및 마스크 층(302)의 제거를 통해 반극성 또는 무극성 n-type 질화물계층(303)의 하부에 n-전극(307) 구조를 만들면, p-전극(308)과 n-전극(307)은 수직구조가 되고 소자의 신뢰성을 향상시키는 구조로 제작될 수 있다. 이때 성장용 기판(301)의 제거는 마스크 층(302)의 습식 식각 또는 속도가 더 빠른 LLO(Laser Lift-Off) 방법으로 개구부에 접촉되어 있는 성장용 기판(301)을 제거하면 된다. 만약 마스크 층(302) 하부에 반극성 또는 무극성 박막이 존재하는 경우에 있어서는 습식 식각의 방법을 활용하면 된다. 제조된 소자와 소자의 분리영역을 마스크 층(302)의 결함이 많은 영역인 개구부 영역으로 하게 되면 보다 결함이 없는 소자의 제작도 가능하다.7 relates to a method of manufacturing a semi-polar or non-polar nitride device having a vertical electrode structure through the present invention according to an embodiment of the present invention. As shown in FIG. 2, a multi quantum well (MQW) layer 305 is grown on the semi-polar or non-polar n-type nitride based layer 303 grown as described above, and on the multi quantum well layer 305. After the semi-polar or non-polar p-type nitride based layer 306 is grown, the p-electrode 308 is formed on the semi-polar or non-polar p-type nitride based layer 306, and the removal and mask of the growth substrate 301 is performed. If the n-electrode 307 structure is formed under the semipolar or nonpolar n-type nitride based layer 303 through the removal of the layer 302, the p-electrode 308 and the n-electrode 307 have a vertical structure. And improve the reliability of the device. In this case, the growth substrate 301 may be removed by wet etching the mask layer 302 or by using a faster laser lift-off (LLO) method. If a semipolar or nonpolar thin film is present under the mask layer 302, a wet etching method may be used. If the separated region of the manufactured device and the device is an opening region, which is a region where defects of the mask layer 302 are many, it is possible to manufacture a device without defects.

따라서 본 구조는 성장용 기판(301)과 마스크 층(302)의 제거 후, p-전극(308)과 n-전극(307)이 수직배열 형태를 이루며 그 사이의 질화물 반도체 다중 양자 우물 층(305) 전체 부분은 마스크 층(302)에 의해 수평 성장된 부분인 것을 특징으로 하는 구조를 포함한다.Thus, after the growth substrate 301 and the mask layer 302 are removed, the structure of the present invention is that the p-electrode 308 and the n-electrode 307 form a vertical array with a nitride semiconductor multi-quantum well layer 305 therebetween. The entire portion includes a structure characterized in that the portion is horizontally grown by the mask layer 302.

더 나아가, 본 발명에 의하면 반극성 또는 무극성 자립 질화물 반도체 웨이퍼을 제조할 수 있는 방법을 제시한다. 본 발명에 의한 수소기상증착 수직 및 수평성장을 통한 반극성 또는 무극성 n-type 질화물계층(303)의 성장에 있어, 그 성장 시간을 확장하여 두껍게 100~3100㎛로 정도로 반극성 또는 무극성 n-type 질화물계층(303)을 성장시키고, 개구부의 간격 및 크기를 제어하여 성장용 기판(301)과 성장된 질화물 반도체의 결합력을 제어하게 되면 성장용 기판(301)을 제거하고 자립 질화물 반도체 웨이퍼를 제조할 수 있다. 이때 성장용 기판(301)의 제거는 질화물 반도체와 성장용 기판(301)의 내부 응력에 의해 성장 후 온도를 상온으로 하강하는 과정에서 자연스럽게 성장용 기판(301)은 제거가 가능하다. 또는 마스크 층(302)을 습식 식각 하는 방법에 의해서도 성장용 기판(301)은 제거 가능하다. 따라서, 보다 넓은 영역의 마스크 층(302)에 의해 또는 간격이 넓은 개구부에 의해 반극성 또는 무극성 질화물 반도체와 성장용 기판(301)의 결합력을 제어하는 것이 자립 질화물 반도체 웨이퍼의 제조 방법의 핵심이라 할 수 있다. 기존의 방법에 비해 측면 성장이 넓게 되어 결함이 현저히 적은 자립형 반극성 또는 무극성 웨이퍼를 제조할 수 있다는 큰 장점이 있다.Furthermore, the present invention provides a method for producing a semipolar or nonpolar freestanding nitride semiconductor wafer. In the growth of the semi-polar or non-polar n-type nitride layer 303 through the vertical and horizontal growth of hydrogen vapor deposition according to the present invention, the growth time is extended to a thickness of about 100 to 3100 μm, semi-polar or non-polar n-type When the nitride-based layer 303 is grown and the gap and size of the openings are controlled to control the bonding force between the growth substrate 301 and the grown nitride semiconductor, the growth substrate 301 may be removed to manufacture a free-standing nitride semiconductor wafer. Can be. In this case, the growth substrate 301 may be naturally removed in the process of lowering the temperature after the growth to room temperature by the internal stress of the nitride semiconductor and the growth substrate 301. Alternatively, the growth substrate 301 may be removed by wet etching the mask layer 302. Therefore, controlling the bonding force of the semipolar or nonpolar nitride semiconductor and the growth substrate 301 by the mask layer 302 of a wider area or the opening of the wider area is the core of the method of manufacturing a self-supporting nitride semiconductor wafer. Can be. Compared with the conventional method, the side growth is wider, and thus, there is a big advantage that a self-supporting semipolar or nonpolar wafer can be manufactured with significantly less defects.

본 발명은 첨부된 도면에 의해 참조 되는 바람직한 실시 예를 중심으로 기술되었지만, 이러한 개재로부터 후술하는 특허청구범위에 의해 포괄되는 범위 내에서 본 발명의 범주를 벗어남이 없이 다양한 변형이 가능하다는 것은 명백하다.While the invention has been described with reference to the preferred embodiments, which are referenced by the accompanying drawings, it is apparent that various modifications are possible without departing from the scope of the invention within the scope covered by the claims that follow from this disclosure. .

101: 기판
102: GaN 층
103: 마스크 층
104: 수직 및 수평 성장시킨 GaN 층
301: 기판
302: 마스크 층
303: n-type 질화물계층
304: 박막 층
305: 다중 양자 우물 층
306: p-type 질화물계층
307: n-전극
308: p-전극101: substrate
102: GaN layer
103: mask layer
104: Vertically and Horizontally Grown GaN Layers
301: substrate
302: mask layer
303: n-type nitride layer
304: thin film layer
305: multiple quantum well layer
306: p-type nitride layer
307: n-electrode
308: p-electrode

Claims (23)

기판을 준비하는 단계;
상기 기판 상부에 마스크 층을 증착시킨 후 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 패터닝하여 개구부를 생성시키는 단계;
상기 개구부를 통해 반극성 또는 무극성 n-type 질화물계층을 상기 마스크 층 상면까지 수소기상증착 공정을 이용하여 수직 및 수평 성장시키는 단계;
상기 성장시킨 반극성 또는 무극성 n-type 질화물계층 상부에 다중 양자 우물(Multi Quantum Well, MQW) 층을 성장시키고, 상기 다중 양자 우물 층 상부에 반극성 또는 무극성 p-type 질화물계층을 성장시킨 후, 상기 개구부 상측으로 상기 n-type 질화물계 층 상부의 일부 영역이 노출되도록 상기 다중 양자 우물 층 및 상기 반극성 또는 무극성 p-type 질화물계층을 식각시키는 단계; 및
상기 식각 후 드러난 상기 반극성 또는 무극성 n-type 질화물계층 상부 일 측면 및 상기 다중 양자 우물 층 사이에 n-전극을 생성하고, 상기 반극성 또는 무극성 p-type 질화물계층 상부 일 측면에 p-전극을 생성시키는 단계;
를 포함하는 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자 제조 방법.Preparing a substrate;
Depositing a mask layer on the substrate and patterning the mask layer at intervals of 100 to 3100 μm longer than a length of one side of a unit device to generate an opening;
Vertically and horizontally growing a semipolar or nonpolar n-type nitride based layer through the opening to a top surface of the mask layer by using a hydrogen vapor deposition process;
After growing a multi quantum well (MQW) layer on the grown semi-polar or non-polar n-type nitride layer, and growing a semi-polar or non-polar p-type nitride layer on the multi quantum well layer, Etching the multi-quantum well layer and the semipolar or nonpolar p-type nitride based layer to expose a portion of the upper portion of the n-type nitride based layer above the opening; And
An n-electrode is formed between one side of the semipolar or nonpolar n-type nitride based layer and the multiple quantum well layer exposed after the etching, and a p-electrode is formed on one side of the upper of the semipolar or nonpolar p-type nitride based layer. Generating;
Semi-polar or non-polar nitride semiconductor device manufacturing method comprising a. 기판을 준비하는 단계;
상기 기판 상부에 반극성 또는 무극성 박막을 성장시키는 단계;
상기 박막 층 상부에 마스크 층을 증착시킨 후 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 패터닝하여 개구부를 생성시키는 단계;
상기 개구부를 통해 반극성 또는 무극성 n-type 질화물계층을 상기 마스크 층 상면까지 수소기상증착 공정을 이용하여 수직 및 수평 성장시키는 단계;
상기 성장시킨 반극성 또는 무극성 n-type 질화물계층 상부에 다중 양자 우물(Multi Quantum Well, MQW) 층을 성장시키고, 상기 다중 양자 우물 층 상부에 반극성 또는 무극성 p-type 질화물계층을 성장시킨 후, 상기 개구부 상측으로 상기 n-type 질화물계 층 상부의 일부 영역이 노출되도록 상기 다중 양자 우물 층 및 상기 반극성 또는 무극성 p-type 질화물계층을 식각시키는 단계; 및
상기 식각 후 드러난 상기 반극성 또는 무극성 n-type 질화물계층 상부 일 측면 및 상기 다중 양자 우물 층 사이에 n-전극을 생성하고, 상기 반극성 또는 무극성 p-type 질화물계층 상부 일 측면에 p-전극을 생성시키는 단계;
를 포함하는 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자 제조 방법.Preparing a substrate;
Growing a semipolar or nonpolar thin film on the substrate;
Depositing a mask layer on the thin film layer and patterning the mask layer at intervals of 100 to 3100 μm longer than one side of a unit device to generate an opening;
Vertically and horizontally growing a semipolar or nonpolar n-type nitride based layer through the opening to a top surface of the mask layer by using a hydrogen vapor deposition process;
After growing a multi quantum well (MQW) layer on the grown semi-polar or non-polar n-type nitride layer, and growing a semi-polar or non-polar p-type nitride layer on the multi quantum well layer, Etching the multi-quantum well layer and the semipolar or nonpolar p-type nitride based layer to expose a portion of the upper portion of the n-type nitride based layer above the opening; And
An n-electrode is formed between one side of the semipolar or nonpolar n-type nitride based layer and the multiple quantum well layer exposed after the etching, and a p-electrode is formed on one side of the upper of the semipolar or nonpolar p-type nitride based layer. Generating;
Semi-polar or non-polar nitride semiconductor device manufacturing method comprising a. 제 2 항에 있어서, 상기 기판 상부에 반극성 또는 무극성 박막을 성장시키는 단계는,
800~1100℃ 온도에서 10~30분 동안 H2 또는 N2 분위기 챔버에서 NH3, HCl 가스와 Ga, Al 또는 In 중 어느 하나 이상을 반응시켜 성장시키는 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자 제조 방법.The method of claim 2, wherein the growing of the semi-polar or non-polar thin film on the substrate,
Semipolar or nonpolar nitride semiconductor device characterized by growing by reacting any one or more of NH 3 , HCl gas and Ga, Al or In in H 2 or N 2 atmosphere chamber at 800 ~ 1100 ℃ temperature 10 ~ 30 minutes Manufacturing method. 제 1항 내지 제 2항 중 어느 한 항에 있어서, 상기 개구부를 통해 반극성 또는 무극성 n-type 질화물계층을 상기 마스크 층 상면까지 수소기상증착 공정을 이용하여 수직 및 수평 성장시키는 단계는,
H2 또는 N2 분위기 챔버에서 NH3, HCl 가스와 Ga, Al 또는 In 중 어느 하나 이상을 반응시킨 질화물계 물질을 상기 개구부를 통해 수직 성장시킨 후 성장속도가 가장 빠른 결정면 방향으로 수평 성장시키는 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자 제조 방법.The method of claim 1, wherein the semi- or non-polar n-type nitride based layer is vertically and horizontally grown using a hydrogen vapor deposition process through the opening to the upper surface of the mask layer.
In a H 2 or N 2 atmosphere chamber, a nitride-based material reacted with at least one of NH 3 , HCl gas and Ga, Al, or In is vertically grown through the opening, and then horizontally grown in the direction of the crystal plane with the fastest growth rate. A method for producing a semipolar or nonpolar nitride semiconductor device, characterized in that. 제 1항 내지 제 2항 중 어느 한 항에 있어서, 상기 개구부를 통해 반극성 또는 무극성 n-type 질화물계층을 상기 마스크 층 상면까지 수소기상증착 공정을 이용하여 수직 및 수평 성장시키는 단계는,
상기 수소기상증착 공정의 성장 속도는 30~200㎛/h이고, 측면의 Ga-face 방향으로 성장시키는 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자 제조 방법.The method of claim 1, wherein the semi- or non-polar n-type nitride based layer is vertically and horizontally grown using a hydrogen vapor deposition process through the opening to the upper surface of the mask layer.
The growth rate of the hydrogen vapor deposition process is 30 ~ 200㎛ / h, the semi-polar or non-polar nitride semiconductor device manufacturing method characterized in that the growth in the Ga-face direction of the side. 제 1항 내지 제 2항 중 어느 한 항에 있어서, 상기 개구부를 통해 반극성 또는 무극성 n-type 질화물계층을 상기 마스크 층 상면까지 수소기상증착 공정을 이용하여 수직 및 수평 성장시키는 단계는,
상기 마스크 상부에 성장되는 질화물 반도체의 면적이 하나의 소자 면적 이상이 되는 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자 제조 방법.The method of claim 1, wherein the semi- or non-polar n-type nitride based layer is vertically and horizontally grown using a hydrogen vapor deposition process through the opening to the upper surface of the mask layer.
A method of manufacturing a semi-polar or non-polar nitride semiconductor device, characterized in that the area of the nitride semiconductor grown on the mask is at least one device area. 제 1항 내지 제 2항 중 어느 한 항에 있어서, 상기 반극성 또는 무극성 질화물 반도체 소자 제조 방법에 있어서,
상기 기판을 제거하는 단계;
를 더 포함하는 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자 제조 방법.The method of manufacturing the semipolar or nonpolar nitride semiconductor device according to any one of claims 1 to 2,
Removing the substrate;
Semi-polar or non-polar nitride semiconductor device manufacturing method further comprising. 기판을 준비하는 단계;
상기 기판 상부에 마스크 층을 증착시킨 후 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 패터닝하여 개구부를 생성시키는 단계; 및
상기 개구부를 통해 반극성 또는 무극성 n-type 질화물계층을 상기 마스크 층 상면까지 수소기상증착 공정을 이용하여 수직 및 수평 성장시키는 단계;
를 포함하는 반극성 또는 무극성 질화물 반도체 웨이퍼 제조 방법.Preparing a substrate;
Depositing a mask layer on the substrate and patterning the mask layer at intervals of 100 to 3100 μm longer than a length of one side of a unit device to generate an opening; And
Vertically and horizontally growing a semipolar or nonpolar n-type nitride based layer through the opening to a top surface of the mask layer by using a hydrogen vapor deposition process;
Semi-polar or non-polar nitride semiconductor wafer manufacturing method comprising a. 제 8항에 있어서, 상기 반극성 또는 무극성 질화물 반도체 웨이퍼 제조 방법은,
상기 기판 상부에 반극성 또는 무극성 박막을 성장시키는 단계; 및
상기 기판을 제거하는 단계;
를 더 포함하는 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 웨이퍼 제조 방법.The method of claim 8, wherein the semipolar or nonpolar nitride semiconductor wafer is manufactured by:
Growing a semipolar or nonpolar thin film on the substrate; And
Removing the substrate;
Semi-polar or non-polar nitride semiconductor wafer manufacturing method further comprising. 제 9항에 있어서, 상기 기판을 제거하는 단계는,
열적 스트레스(Thermal stress)에 의한 자연분리방법 또는 마스크 층의 습식 식각(Wet-etching) 방법인 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 웨이퍼 제조 방법.The method of claim 9, wherein removing the substrate comprises:
A method of manufacturing a semi-polar or non-polar nitride semiconductor wafer, characterized in that it is a natural separation method by thermal stress or a wet etching method of the mask layer. 기판;
단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층;
상기 개구부마다 결함(Defect)이 있는 반극성 또는 무극성 n-type 질화물계층;
상기 반극성 또는 무극성 n-type 질화물계층 상부 일 측면에 성장시킨 다중 양자 우물 층;
상기 다중 양자 우물 층 상부에 성장시킨 반극성 또는 무극성 p-type 질화물계층;
상기 반극성 또는 무극성 n-type 질화물계층 상부에 생성되고 상기 다중 양자 우물 층 사이의 개구부 상측에 생성된 n-전극; 및
상기 반극성 또는 무극성 p-type 질화물계층 상부 일 측면에 생성된 p-전극;
을 포함하는 반극성 또는 무극성 질화물 반도체 소자.Board;
A mask layer forming openings at intervals of 100 to 3100 μm longer than the length of one side of the unit element;
A semipolar or nonpolar n-type nitride based layer having a defect in each of the openings;
A multi-quantum well layer grown on one side of the semipolar or nonpolar n-type nitride based layer;
A semipolar or nonpolar p-type nitride based layer grown on the multi-quantum well layer;
An n-electrode formed on the semipolar or nonpolar n-type nitride based layer and above the opening between the multiple quantum well layers; And
A p-electrode formed on one side of the semipolar or nonpolar p-type nitride based layer;
Semi-polar or non-polar nitride semiconductor device comprising a. 기판;
상기 기판 상부에 성장되고 두께가 1~100㎛인 박막 층;
단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층;
상기 개구부마다 결함(Defect)이 있는 반극성 또는 무극성 n-type 질화물계층;
상기 반극성 또는 무극성 n-type 질화물계층 상부 일 측면에 성장시킨 다중 양자 우물 층;
상기 다중 양자 우물 층 상부에 성장시킨 반극성 또는 무극성 p-type 질화물계층;
상기 반극성 또는 무극성 n-type 질화물계층 상부에 생성되고 상기 다중 양자 우물 층 사이의 개구부 상측에 생성된 n-전극; 및
상기 반극성 또는 무극성 p-type 질화물계층 상부 일 측면에 생성된 p-전극;
을 포함하는 반극성 또는 무극성 질화물 반도체 소자.Board;
A thin film layer grown on the substrate and having a thickness of 1 to 100 μm;
A mask layer forming openings at intervals of 100 to 3100 μm longer than the length of one side of the unit element;
A semipolar or nonpolar n-type nitride based layer having a defect in each of the openings;
A multi-quantum well layer grown on one side of the semipolar or nonpolar n-type nitride based layer;
A semipolar or nonpolar p-type nitride based layer grown on the multi-quantum well layer;
An n-electrode formed on the semipolar or nonpolar n-type nitride based layer and above the opening between the multiple quantum well layers; And
A p-electrode formed on one side of the semipolar or nonpolar p-type nitride based layer;
Semi-polar or non-polar nitride semiconductor device comprising a. 100~3100㎛ 간격으로 형성된 개구부마다 결함(Defect)이 있는 반극성 또는 무극성 n-type 질화물계층;
상기 반극성 또는 무극성 n-type 질화물계층 상부 일 측면에 성장시킨 다중 양자 우물 층;
상기 다중 양자 우물 층 상부에 성장시킨 반극성 또는 무극성 p-type 질화물계층;
상기 반극성 또는 무극성 n-type 질화물계층 하부 일측면의 상기 개구부 상측에 생성되는 n-전극; 및
상기 반극성 또는 무극성 p-type 질화물계층 상부 일 측면의 상기 개구부 사이의 상측에 생성된 p-전극;
을 포함하는 반극성 또는 무극성 질화물 반도체 소자.A semipolar or nonpolar n-type nitride based layer having a defect for each opening formed at an interval of 100 to 3100 μm;
A multi-quantum well layer grown on one side of the semipolar or nonpolar n-type nitride based layer;
A semipolar or nonpolar p-type nitride based layer grown on the multi-quantum well layer;
An n-electrode formed above the opening of one lower surface of the semipolar or nonpolar n-type nitride based layer; And
A p-electrode formed between the openings on one side of the upper portion of the semipolar or nonpolar p-type nitride layer;
Semi-polar or non-polar nitride semiconductor device comprising a. 두께가 1~100㎛인 박막 층;
단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층;
상기 개구부마다 결함(Defect)이 있는 반극성 또는 무극성 n-type 질화물계 층;
상기 반극성 또는 무극성 n-type 질화물계층 상부 일 측면에 성장시킨 다중 양자 우물 층;
상기 다중 양자 우물 층 상부에 성장시킨 반극성 또는 무극성 p-type 질화물계층;
상기 반극성 또는 무극성 n-type 질화물계층 하부 일측면에 생성되는 n-전극; 및
상기 반극성 또는 무극성 p-type 질화물계층 상부 일 측면에 생성된 p-전극;
을 포함하는 반극성 또는 무극성 질화물 반도체 소자.A thin film layer having a thickness of 1 to 100 μm;
A mask layer forming openings at intervals of 100 to 3100 μm longer than the length of one side of the unit element;
A semipolar or nonpolar n-type nitride based layer having a defect in each of the openings;
A multi-quantum well layer grown on one side of the semipolar or nonpolar n-type nitride based layer;
A semipolar or nonpolar p-type nitride based layer grown on the multi-quantum well layer;
An n-electrode formed on one side of the lower portion of the semipolar or nonpolar n-type nitride layer; And
A p-electrode formed on one side of the semipolar or nonpolar p-type nitride based layer;
Semi-polar or non-polar nitride semiconductor device comprising a. 제 11항 내지 제 12항 중 어느 한 항에 있어서, 상기 기판은,
사파이어기판, Si 또는 SiC 기판 중 어느 하나를 포함하는 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자.The substrate according to any one of claims 11 to 12, wherein
A semi-polar or non-polar nitride semiconductor device comprising any one of sapphire substrate, Si or SiC substrate. 제 11항 내지 제 12항 중 어느 한 항에 있어서, 상기 기판은,
{100}면을 가지는 γ-LiAlO2 또는 MgAl2O4 기판 중 어느 하나를 포함하는 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자.The substrate according to any one of claims 11 to 12, wherein
A semipolar or nonpolar nitride semiconductor device comprising any one of a γ-LiAlO 2 or MgAl 2 O 4 substrate having a {100} plane. 제 11항 내지 제 14항 중 어느 한 항에 있어서, 상기 마스크 층은,
SiO2, Si3N4, TiO2, SiN, Al2O3 또는 Ta2O3 중 어느 하나의 복합물질과 복합적인 적층 구조를 가지는 물질로 형성된 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자.The method according to any one of claims 11 to 14, wherein the mask layer,
A semi-polar or non-polar nitride semiconductor device, characterized in that formed of a material having a complex laminated structure with any one of SiO 2 , Si 3 N 4 , TiO 2 , SiN, Al 2 O 3, or Ta 2 O 3 . 제 11항 내지 제 14항 중 어느 한 항에 있어서, 상기 마스크 층은,
Ag, Al 또는 Pt 중 어느 하나의 금속 재료로 형성된 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자.The method according to any one of claims 11 to 14, wherein the mask layer,
A semi-polar or non-polar nitride semiconductor device, characterized in that formed of a metal material of any one of Ag, Al, or Pt. 제 11항 내지 제 14항 중 어느 한 항에 있어서, 상기 마스크 층의 개구부는,
길이가 200~3500㎛이고 폭은 10~100㎛이고, 간격이 단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛인 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자.The opening of the mask layer according to any one of claims 11 to 14,
A semipolar or nonpolar nitride semiconductor device, characterized in that the length is 200-3500 µm, the width is 10-100 µm, and the interval is 100-3100 µm longer than the length of one side of the unit element. 제 11항 내지 제 14항 중 어느 한 항에 있어서, 상기 반극성 또는 무극성 n-type 질화물계층은,
수평으로 성장된 반극성 또는 무극성 n-type 질화물계층의 두께가 5~500㎛인 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자.The method according to any one of claims 11 to 14, wherein the semipolar or nonpolar n-type nitride layer,
A semi-polar or non-polar nitride semiconductor device, characterized in that the thickness of the semi-polar or non-polar n-type nitride based layer grown horizontally is 5 ~ 500㎛. 제 11항 내지 제 14항 중 어느 한 항에 있어서, 상기 반극성 또는 무극성 n-type 질화물계층 또는 상기 반극성 또는 무극성 p-type 질화물계층은,
GaN, AlN, InN, AlGaN, InGaN 중 어느 하나 이상을 포함하는 것을 특징으로 하는 반극성 또는 무극성 질화물 반도체 소자.The method according to any one of claims 11 to 14, wherein the semipolar or nonpolar n-type nitride layer or the semipolar or nonpolar p-type nitride layer is
A semipolar or nonpolar nitride semiconductor device comprising any one or more of GaN, AlN, InN, AlGaN, InGaN. 기판;
단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층; 및
상기 개구부마다 결함(Defect)이 있는 반극성 또는 무극성 n-type 질화물계층;
을 포함하는 반극성 또는 무극성 질화물 반도체 웨이퍼.Board;
A mask layer forming openings at intervals of 100 to 3100 μm longer than the length of one side of the unit element; And
A semipolar or nonpolar n-type nitride based layer having a defect in each of the openings;
Semi-polar or non-polar nitride semiconductor wafer comprising a. 기판;
상기 기판 상부에 성장되고 두께가 1~100㎛인 박막 층;
단위 소자의 한쪽 면의 길이 보다 긴 100~3100㎛ 간격으로 개구부를 형성하고 있는 마스크 층; 및
상기 개구부마다 결함(Defect)이 있는 반극성 또는 무극성 n-type 질화물계층;
을 포함하는 반극성 또는 무극성 질화물 반도체 웨이퍼.Board;
A thin film layer grown on the substrate and having a thickness of 1 to 100 μm;
A mask layer forming openings at intervals of 100 to 3100 μm longer than the length of one side of the unit element; And
A semipolar or nonpolar n-type nitride based layer having a defect in each of the openings;
Semi-polar or non-polar nitride semiconductor wafer comprising a.
KR1020110069232A 2011-07-13 2011-07-13 Semi-polar or Non-polar Nitride Semiconductor Substrate, Device, and Method for Manufacturing the Same KR101237969B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110069232A KR101237969B1 (en) 2011-07-13 2011-07-13 Semi-polar or Non-polar Nitride Semiconductor Substrate, Device, and Method for Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110069232A KR101237969B1 (en) 2011-07-13 2011-07-13 Semi-polar or Non-polar Nitride Semiconductor Substrate, Device, and Method for Manufacturing the Same

Publications (2)

Publication Number Publication Date
KR20130008721A KR20130008721A (en) 2013-01-23
KR101237969B1 true KR101237969B1 (en) 2013-02-28

Family

ID=47838627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110069232A KR101237969B1 (en) 2011-07-13 2011-07-13 Semi-polar or Non-polar Nitride Semiconductor Substrate, Device, and Method for Manufacturing the Same

Country Status (1)

Country Link
KR (1) KR101237969B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024025165A1 (en) * 2022-07-27 2024-02-01 한국광기술원 Semi-polar/non-polar substrate using two-dimensional material, multi-wavelength optical element, and manufacturing method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258337A (en) 2006-03-22 2007-10-04 Rohm Co Ltd Semiconductor light-emitting element
KR20080017056A (en) * 2005-05-31 2008-02-25 더 리전츠 오브 더 유니버시티 오브 캘리포니아 Defect reduction of non-polar and semi-polar iii-nitrides with sidewall lateral epitaxial overgrowth(sleo)
KR20100079466A (en) * 2008-12-31 2010-07-08 광주과학기술원 Method for fabricating of light emitting diode
WO2011056890A1 (en) 2009-11-06 2011-05-12 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} m-plane gallium nitride with hydride vapor phase epitaxy (hvpe)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080017056A (en) * 2005-05-31 2008-02-25 더 리전츠 오브 더 유니버시티 오브 캘리포니아 Defect reduction of non-polar and semi-polar iii-nitrides with sidewall lateral epitaxial overgrowth(sleo)
JP2007258337A (en) 2006-03-22 2007-10-04 Rohm Co Ltd Semiconductor light-emitting element
KR20100079466A (en) * 2008-12-31 2010-07-08 광주과학기술원 Method for fabricating of light emitting diode
WO2011056890A1 (en) 2009-11-06 2011-05-12 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} m-plane gallium nitride with hydride vapor phase epitaxy (hvpe)

Also Published As

Publication number Publication date
KR20130008721A (en) 2013-01-23

Similar Documents

Publication Publication Date Title
JP5010908B2 (en) Method for selective masking of III-N layer, method for manufacturing freestanding III-N layer or device, and product obtained by the method
US8664687B2 (en) Nitride semiconductor light-emitting device and process for producing the same
US9263255B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
EP2316139B1 (en) Light emitting device and method of manufacturing the same
US20120187444A1 (en) Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
JP2011084469A (en) METHOD AND INGOT FOR MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE
US20240079856A1 (en) Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
WO2008096168A1 (en) Production of semiconductor devices
JPH11145516A (en) Manufacture of gallium nitride compound semiconductor
JP2006036561A (en) Method for growing semiconductor crystal, optical semiconductor element, and substrate for crystal growth
JPH11135832A (en) Gallium nitride group compound semiconductor and manufacture therefor
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
KR20120118778A (en) Gan film structure, method of fabricating the same and semiconductor device including the same
JP4996448B2 (en) Method for creating a semiconductor substrate
JP5065625B2 (en) Manufacturing method of GaN single crystal substrate
JP2018513557A (en) UV light emitting element
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
KR100616543B1 (en) Method of growing a nitride single crystal on silicon wafer, nitride semiconductor light emitting diode manufactured using the same and the manufacturing method
KR101354491B1 (en) Method for preparing high efficiency Light Emitting Diode thereof
JP3884969B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2003124576A (en) Nitride semiconductor substrate and its growing method
CN107534073B (en) UV light emitting device
JP2009123836A (en) Nitride semiconductor light-emitting element
JP2011009382A (en) Semiconductor light emitting element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee