[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5573632B2 - Group III nitride semiconductor light emitting device - Google Patents

Group III nitride semiconductor light emitting device Download PDF

Info

Publication number
JP5573632B2
JP5573632B2 JP2010262571A JP2010262571A JP5573632B2 JP 5573632 B2 JP5573632 B2 JP 5573632B2 JP 2010262571 A JP2010262571 A JP 2010262571A JP 2010262571 A JP2010262571 A JP 2010262571A JP 5573632 B2 JP5573632 B2 JP 5573632B2
Authority
JP
Japan
Prior art keywords
plane
sapphire substrate
group iii
iii nitride
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010262571A
Other languages
Japanese (ja)
Other versions
JP2012114277A (en
Inventor
浩司 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010262571A priority Critical patent/JP5573632B2/en
Priority to TW100141455A priority patent/TWI458128B/en
Priority to CN201110375547.6A priority patent/CN102479900B/en
Priority to US13/304,050 priority patent/US8367445B2/en
Publication of JP2012114277A publication Critical patent/JP2012114277A/en
Application granted granted Critical
Publication of JP5573632B2 publication Critical patent/JP5573632B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02642Mask materials other than SiO2 or SiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、c面以外の面を主面とするIII 族窒化物半導体発光素子の製造方法において、結晶性を悪化させることなく光取り出し効率を向上させることである。   The present invention is to improve light extraction efficiency without deteriorating crystallinity in a method for manufacturing a group III nitride semiconductor light-emitting device having a surface other than the c-plane as a main surface.

サファイア基板に凹凸加工し、凹凸側面からGaNを結晶成長させることで、主面がm面やa面などの非極性面や、(11−22)面などの半極性面のGaN結晶を得る方法が知られている(特許文献1)。このような無極性面や半極性面を主面とするIII 族窒化物半導体発光素子は、内部電界が小さいため電子とホールの再結合率が高まり、内部量子効率を向上させることが期待できるので、現在盛んに開発が進められている。サファイア基板に設ける凹凸形状は、凹部ないし凸部を周期的に配列したドット状よりも、ストライプ形状とするのがよい。GaN結晶の面方位のばらつきを小さくし、結晶性を向上させるためである。   A method for obtaining a GaN crystal having a nonpolar surface such as an m-plane or a-plane or a semipolar plane such as a (11-22) plane by subjecting the sapphire substrate to irregularities and growing GaN crystals from the irregular sides. Is known (Patent Document 1). Such a group III nitride semiconductor light emitting device having a nonpolar surface or semipolar surface as a main surface has a small internal electric field, so the recombination rate between electrons and holes can be increased, and the internal quantum efficiency can be expected to be improved. Currently, development is actively underway. The concavo-convex shape provided on the sapphire substrate is preferably a stripe shape rather than a dot shape in which concave portions or convex portions are periodically arranged. This is for reducing the variation in the plane orientation of the GaN crystal and improving the crystallinity.

特開2009−203151JP2009-203151A

しかし、サファイア基板に設ける凹凸形状をストライプ形状とした場合、ストライプ方向に沿った方向には凹凸がないため、サファイア基板面上においてストライプ方向に伝搬する光は散乱を受けることがなく、外部へ光を取り出すことができない。   However, when the uneven shape provided on the sapphire substrate is a stripe shape, there is no unevenness in the direction along the stripe direction. Can not be taken out.

サファイア基板に設ける凹凸形状を周期的にドット状の凹部ないし凸部が配列されたドット形状とすれば、ストライプ形状とした場合よりも光取り出し効率を向上させることができるが、上述のように結晶の面方位のばらつきが大きくなり、結晶性を悪化させてしまう。   If the concavo-convex shape provided on the sapphire substrate is a dot shape in which dot-shaped concave portions or convex portions are arranged periodically, the light extraction efficiency can be improved as compared with the case of the stripe shape. The variation in the plane orientation of the film becomes large, and the crystallinity is deteriorated.

そこで本発明の目的は、ストライプ状の凹凸加工を施した基板上に非極性面または半極性面を主面とするIII 族窒化物半導体からなる積層構造を形成したIII 族窒化物半導体発光素子の製造方法において、III 族窒化物半導体の結晶性を悪化させずに光取り出し効率の向上を図ることである。   Accordingly, an object of the present invention is to provide a group III nitride semiconductor light-emitting device in which a laminated structure composed of a group III nitride semiconductor having a nonpolar surface or a semipolar surface as a main surface is formed on a striped uneven substrate. In the manufacturing method, the light extraction efficiency is improved without deteriorating the crystallinity of the group III nitride semiconductor.

第1の発明は、サファイア基板表面にストライプ形状を形成し、ストライプ形状による凹凸側面からIII 族窒化物半導体を結晶成長させることにより、サファイア基板上に非極性面または半極性面を主面とするIII 族窒化物半導体からなる積層構造を形成するIII 族窒化物半導体発光素子の製造方法において、サファイア基板の表面に、サファイア基板の主面に平行な方向である第1方向に平行にストライプ状に配列された複数の第1の溝によって構成されたストライプ形状を形成する第1工程と、サファイア基板表面の第1のストライプ形状に沿って全面に絶縁膜を形成する第2工程と、絶縁膜上に、第1方向に角度を成す第2方向をストライプ方向とするストライプ状にレジストマスクを形成する第3工程と、レジストマスクに覆われていない領域の絶縁膜をドライエッチングし、続いてそれにより露出したサファイア基板を、そのエッチング底面が平坦となるまでドライエッチングして、第2のストライプ形状を形成する第4工程と、レジストマスクを除去し、第4工程により露出したサファイア基板の主面に垂直な露出面から、MOCVD法によってIII 族窒化物半導体を露出面に垂直な方向に結晶成長させ、主面を非極性面または半極性面とするIII 族窒化物半導体からなる半導体層を形成する第5工程と、を有することを特徴とするIII 族窒化物半導体発光素子の製造方法である。   In the first invention, a stripe shape is formed on the surface of the sapphire substrate, and a group III nitride semiconductor is crystal-grown from the concavo-convex side surface due to the stripe shape, whereby a nonpolar plane or a semipolar plane is the main surface on the sapphire substrate. In a method for manufacturing a group III nitride semiconductor light-emitting device that forms a stacked structure of group III nitride semiconductors, stripes are formed on the surface of a sapphire substrate in parallel with a first direction that is parallel to the main surface of the sapphire substrate. A first step of forming a stripe shape constituted by a plurality of arranged first grooves; a second step of forming an insulating film on the entire surface along the first stripe shape on the surface of the sapphire substrate; And a third step of forming a resist mask in a stripe shape in which the second direction that forms an angle with the first direction is a stripe direction, and is not covered with the resist mask. The insulating film in the region is dry-etched, and then the sapphire substrate exposed thereby is dry-etched until the bottom surface of the etching becomes flat, thereby forming a second stripe shape and removing the resist mask. Then, from the exposed surface perpendicular to the main surface of the sapphire substrate exposed in the fourth step, a group III nitride semiconductor is crystal-grown in a direction perpendicular to the exposed surface by MOCVD, and the main surface is formed as a nonpolar surface or a semipolar surface. And a fifth step of forming a semiconductor layer made of a group III nitride semiconductor. A method for manufacturing a group III nitride semiconductor light-emitting device.

ここでIII 族窒化物半導体とは、一般式Alx Gay Inz N(x+y+z=1、0≦x、y、z≦1)で表される半導体であり、Al、Ga、Inの一部を他の第13族元素であるBやTlで置換したもの、Nの一部を他の第15族元素であるP、As、Sb、Biで置換したものをも含むものとする。より一般的には、Gaを少なくとも含むGaN、InGaN、AlGaN、AlGaInNを示す。n型不純物としてはSi、p型不純物としてはMgが通常用いられる。 Here, the group III nitride semiconductor is a semiconductor represented by the general formula Al x Ga y In z N (x + y + z = 1, 0 ≦ x, y, z ≦ 1), and a part of Al, Ga, and In Are substituted with other group 13 elements B and Tl, and part of N is substituted with other group 15 elements P, As, Sb, Bi. More generally, GaN, InGaN, AlGaN, or AlGaInN containing at least Ga is shown. Usually, Si is used as an n-type impurity and Mg is used as a p-type impurity.

また、非極性面または半極性面とは、c面の場合の内部電界に対して10%以下の内部電界を有する面とする。たとえば、c面に対して90°を成すm面、a面、(11−24)面などの非極性面や、c面に対して約60°を成す(11−22)面、(20−21)面、(10−11)面、(10−12)面などの半極性面である。   The nonpolar plane or the semipolar plane is a plane having an internal electric field of 10% or less with respect to the internal electric field in the case of the c plane. For example, non-polar surfaces such as m-plane, a-plane and (11-24) plane forming 90 ° with respect to c-plane, (11-22) plane forming about 60 ° with respect to c-plane, (20- 21) planes, (10-11) planes, (10-12) planes and other semipolar planes.

第4工程において、エッチング底面が平坦となるまでとは、完全に平坦となることのみを言うのではなく、後の第5工程においてサファイア基板の主面に垂直な露出面からの結晶成長が支配的となる程度に平坦であればよい。なお、サファイア基板の凸部をドライエッチングすると、エッチングの進行と共に凸部の角が丸くなり、凸部の高さ低くなってなだらかになっていく。第4工程はこれを利用してエッチング底面を平坦とするものである。 In the fourth step, until the bottom surface of the etching becomes flat does not mean that the etching is completely flat, but in the subsequent fifth step, crystal growth from the exposed surface perpendicular to the main surface of the sapphire substrate dominates. It may be flat as long as desired. Note that when the convex portion of the sapphire substrate is dry-etched, the corner of the convex portion is rounded as the etching progresses, and the height of the convex portion is gradually lowered. The fourth step uses this to flatten the bottom surface of the etching.

絶縁膜の材料には、SiO2 、Si3 4 、ZnO、TiO2 、ZrO2 、などを用いることができる。絶縁膜の厚さは、第4工程における絶縁膜のドライエッチングの容易さなどから5〜100Åが望ましい。 As a material for the insulating film, SiO 2 , Si 3 N 4 , ZnO, TiO 2 , ZrO 2 , or the like can be used. The thickness of the insulating film is desirably 5 to 100 mm because of the ease of dry etching of the insulating film in the fourth step.

第1方向と第2方向との成す角度は、光取り出し効率向上のために30〜150°とすることが望ましく、90°とすることが最も望ましい。また、同じく光取り出し効率向上のために、第1の溝側面がサファイア基板主面に対して成す角度は、40〜80°とすることが望ましい。   The angle formed between the first direction and the second direction is preferably 30 to 150 °, and most preferably 90 °, in order to improve light extraction efficiency. Similarly, in order to improve the light extraction efficiency, it is desirable that the angle formed by the first groove side surface with respect to the main surface of the sapphire substrate is 40 to 80 °.

第2の発明は、第1の発明において、第1方向と第2方向は直交することを特徴とするIII 族窒化物半導体発光素子の製造方法である。   A second invention is a method for producing a group III nitride semiconductor light emitting device according to the first invention, wherein the first direction and the second direction are perpendicular to each other.

第3の発明は、第1の発明から第2の発明において、非極性面は、m面、a面、(11−24)面、半極性面は、(11−22)面、(20−21)面、(10−11)面、(10−12)面であることを特徴とするIII 族窒化物半導体発光素子の製造方法である。   In a third aspect based on the first aspect to the second aspect, the nonpolar plane is the m plane, the a plane, the (11-24) plane, the semipolar plane is the (11-22) plane, (20- 21) a group, a (10-11) plane, and a (10-12) plane.

第4の発明は、第1の発明から第3の発明において、サファイア基板はa面を主面とし、第1方向は、サファイア基板のc軸方向である、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第5の発明は、第1の発明から第3の発明において、第4工程により露出したサファイア基板の主面に垂直な露出面はサファイアのc面であり、このc面から、III 族窒化物半導体を、サファイア基板の主面に平行に、III 族窒化物半導体のc軸方向に結晶成長させることを特徴とする。
A fourth invention is a group III nitride according to the first to third inventions, wherein the sapphire substrate has an a-plane as a main surface, and the first direction is the c-axis direction of the sapphire substrate. It is a manufacturing method of a semiconductor light emitting element.
According to a fifth aspect of the present invention, in the first to third aspects, the exposed surface perpendicular to the main surface of the sapphire substrate exposed by the fourth step is a c-plane of sapphire. The semiconductor is characterized by crystal growth in the c-axis direction of the group III nitride semiconductor parallel to the main surface of the sapphire substrate.

本発明のIII 族窒化物半導体発光素子の製造方法によれば、非極性面または半極性面を主面とするIII 族窒化物半導体の結晶性を悪化させることなく、光取り出し効率を向上させることができる。   According to the method for manufacturing a group III nitride semiconductor light emitting device of the present invention, it is possible to improve the light extraction efficiency without deteriorating the crystallinity of the group III nitride semiconductor mainly having a nonpolar plane or a semipolar plane. Can do.

実施例1のIII 族窒化物半導体発光素子の構成を示した図。FIG. 3 is a diagram showing a configuration of a group III nitride semiconductor light-emitting device of Example 1. サファイア基板10表面の凹凸形状を示した図。The figure which showed the uneven | corrugated shape of the sapphire substrate 10 surface. サファイア基板10表面への凹凸形状の形成工程を示した図。The figure which showed the formation process of the uneven | corrugated shape to the sapphire substrate 10 surface. 実施例1のIII 族窒化物半導体発光素子の製造工程を示した図。FIG. 3 is a view showing a manufacturing process of the group III nitride semiconductor light emitting device of Example 1.

以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。   Hereinafter, specific examples of the present invention will be described with reference to the drawings. However, the present invention is not limited to the examples.

図1は、実施例1のIII 族窒化物半導体発光素子の構成を示した図である。実施例1のIII 族窒化物半導体発光素子は、凹凸形状が形成されたa面を主面とするサファイア基板10と、サファイア基板10の凹凸形状側表面上に、バッファ層(図示しない)を介して、m面を主面とするIII 族窒化物半導体からなる、基底層18、n型層11、発光層12、p型層13が順に積層された構造を有している。これらn型層11、発光層12、p型層13は、本発明における積層構造に相当する。発光層12、p型層13の一部領域は除去されてn型層11が露出している。その露出したn型層11上にはn電極14が形成されている。また、p型層13表面のほぼ全面にはITOからなる透明電極15が形成され、透明電極15上にはp電極16が形成されている。この実施例1のIII 族窒化物半導体発光素子は、フェイスアップ型の素子である。   FIG. 1 is a diagram showing a configuration of a group III nitride semiconductor light emitting device of Example 1. The group III nitride semiconductor light-emitting device of Example 1 includes a sapphire substrate 10 having a surface with a concavo-convex shape as a main surface, and a concavo-convex shape side surface of the sapphire substrate 10 via a buffer layer (not shown). The base layer 18, the n-type layer 11, the light emitting layer 12, and the p-type layer 13, which are made of a group III nitride semiconductor having an m-plane as a main surface, are sequentially stacked. These n-type layer 11, light emitting layer 12, and p-type layer 13 correspond to the laminated structure in the present invention. Partial regions of the light emitting layer 12 and the p-type layer 13 are removed, and the n-type layer 11 is exposed. An n electrode 14 is formed on the exposed n-type layer 11. A transparent electrode 15 made of ITO is formed on almost the entire surface of the p-type layer 13, and a p-electrode 16 is formed on the transparent electrode 15. The group III nitride semiconductor light emitting device of Example 1 is a face-up type device.

n型層11、発光層12、p型層13は、従来より知られる任意の構造でよい。たとえばn型層11は、サファイア基板10側から順に、GaNからなる高濃度にSiがドープされたn型コンタクト層、GaNからなるnクラッド層が順に積層された構造である。また、たとえば発光層12は、GaNからなる障壁層とInGaNからなる井戸層が繰り返し積層されたMQW構造である。また、たとえばp型層13は、発光層12側から順に、AlGaNからなるMgがドープされたpクラッド層、GaNからなるMgがドープされたpコンタクト層が積層された構造である。   The n-type layer 11, the light emitting layer 12, and the p-type layer 13 may have any conventionally known structure. For example, the n-type layer 11 has a structure in which an n-type contact layer made of GaN and doped with Si at a high concentration and an n-clad layer made of GaN are sequentially laminated from the sapphire substrate 10 side. For example, the light emitting layer 12 has an MQW structure in which a barrier layer made of GaN and a well layer made of InGaN are repeatedly stacked. For example, the p-type layer 13 has a structure in which a p-cladding layer doped with Mg made of AlGaN and a p-contact layer doped with Mg made of GaN are stacked in order from the light emitting layer 12 side.

図2(a)は、サファイア基板10表面に施された凹凸形状を示した斜視図であり、図2(b)は上面から見た図である。図2のように、凹凸形状は、サファイア基板10表面上に第1のストライプ形状100が形成され、さらに第1のストライプ形状100に直交するように第2のストライプ形状101が形成された形状である。   FIG. 2A is a perspective view showing the concavo-convex shape applied to the surface of the sapphire substrate 10, and FIG. As shown in FIG. 2, the uneven shape is a shape in which a first stripe shape 100 is formed on the surface of the sapphire substrate 10 and a second stripe shape 101 is formed so as to be orthogonal to the first stripe shape 100. is there.

第1のストライプ形状100は、所定の方向(図2中のx軸方向、本発明の第1方向に相当)に平行に複数の第1の溝100aが等間隔で配列されている。x軸方向はサファイア基板10のc軸方向である。第1の溝100aの側面100aaにはサファイア基板10のm面が露出し、底面100abにはa面が露出している。第1の溝100aの幅L1は0.1〜20μm、第1の溝100aの間隔L2は0.1〜20μmとすることが望ましい。光取り出し効率をより向上させることができるためである。幅L1を0.1〜5μm、間隔L2を0.1〜5μmとするとさらに望ましい。第1の溝100aの側面100aaのサファイア基板10主面に対する角度θ1は、40〜80°とすることが望ましい。同じく光取り出し効率をより向上させることができるためである。より望ましくは50〜70°である。溝100aの深さD1は、0.1〜5μmとすることが望ましい。同じく光取り出し効率をより向上させることができるためである。より望ましくは0.1〜5μmである。   In the first stripe shape 100, a plurality of first grooves 100a are arranged at equal intervals in parallel to a predetermined direction (the x-axis direction in FIG. 2, which corresponds to the first direction of the present invention). The x-axis direction is the c-axis direction of the sapphire substrate 10. The m surface of the sapphire substrate 10 is exposed on the side surface 100aa of the first groove 100a, and the a surface is exposed on the bottom surface 100ab. The width L1 of the first groove 100a is preferably 0.1 to 20 μm, and the distance L2 between the first grooves 100a is preferably 0.1 to 20 μm. This is because the light extraction efficiency can be further improved. More preferably, the width L1 is 0.1 to 5 μm and the interval L2 is 0.1 to 5 μm. An angle θ1 of the side surface 100aa of the first groove 100a with respect to the main surface of the sapphire substrate 10 is preferably 40 to 80 °. Similarly, the light extraction efficiency can be further improved. More desirably, the angle is 50 to 70 °. The depth D1 of the groove 100a is desirably 0.1 to 5 μm. Similarly, the light extraction efficiency can be further improved. More desirably, the thickness is 0.1 to 5 μm.

第2のストライプ形状101は、x軸方向に直交する方向(図2中のy軸方向、本発明の第2方向に相当)に平行に複数の第2の溝101aが等間隔で配列されている。y軸方向はサファイア基板10のm軸方向である。第2の溝101aの底面101abは平坦であり、第1のストライプ形状100に沿った凹凸はない。第2の溝101aのzx平面での断面は矩形であり、第2の溝101aの側面101aaにはサファイア基板10のc面が露出し、底面101abにはa面が露出している。第2の溝101aの幅L3は0.1〜20μm、第2の溝101aの間隔L4は0.1〜20μmとすることが望ましい。光取り出し効率をより向上させることができるためである。幅L3を0.1〜5μm、間隔L4を0.1〜5μmとするとさらに望ましい。第2の溝101aの深さD2(サファイア基板10の最上面から第2の溝101aの底面101abまでの深さ)は、第2の溝101aの底面101abが平坦となる深さであれば任意であるが、第2の溝101aの深さD2と第1の溝100aの深さD1との差による光取り出し効率の向上のために、D2はD1の0.1〜2倍とすることが望ましい。   The second stripe shape 101 has a plurality of second grooves 101a arranged at equal intervals in parallel to a direction orthogonal to the x-axis direction (y-axis direction in FIG. 2, corresponding to the second direction of the present invention). Yes. The y-axis direction is the m-axis direction of the sapphire substrate 10. The bottom surface 101ab of the second groove 101a is flat, and there is no unevenness along the first stripe shape 100. The cross section of the second groove 101a in the zx plane is rectangular, the c-plane of the sapphire substrate 10 is exposed on the side surface 101aa of the second groove 101a, and the a-plane is exposed on the bottom surface 101ab. The width L3 of the second groove 101a is preferably 0.1 to 20 μm, and the distance L4 between the second grooves 101a is preferably 0.1 to 20 μm. This is because the light extraction efficiency can be further improved. More preferably, the width L3 is 0.1 to 5 μm and the interval L4 is 0.1 to 5 μm. The depth D2 of the second groove 101a (the depth from the top surface of the sapphire substrate 10 to the bottom surface 101ab of the second groove 101a) is arbitrary as long as the bottom surface 101ab of the second groove 101a is flat. However, in order to improve the light extraction efficiency due to the difference between the depth D2 of the second groove 101a and the depth D1 of the first groove 100a, D2 may be 0.1 to 2 times D1. desirable.

サファイア基板10表面上であって、第2のストライプ形状101の溝101a側面101aaおよび底面101ab以外の領域は、SiO2 からなる絶縁膜17によって覆われている。絶縁膜17の厚さは5〜100Åである。絶縁膜17には、SiO2 以外にもSi3 4 、ZnO、TiO2 、ZrO2 、などを用いることができる。 A region on the surface of the sapphire substrate 10 other than the groove 101a side surface 101aa and the bottom surface 101ab of the second stripe shape 101 is covered with an insulating film 17 made of SiO 2 . The thickness of the insulating film 17 is 5 to 100 mm. In addition to SiO 2 , Si 3 N 4 , ZnO, TiO 2 , ZrO 2 , etc. can be used for the insulating film 17.

実施例1のIII 族窒化物半導体発光素子は、サファイア基板10上に設けた第1のストライプ形状100が、図2に示すように、その第1のストライプ形状のストライプ方向であるx軸方向に直交するy軸方向をストライプ方向とする第2のストライプ形状101によって分断されており、x軸方向に伝搬する光を反射させて取り出すことができる。そのため、従来の第1のストライプ形状100のみを設けたIII 族窒化物半導体発光素子に比べて、光取り出し効率が向上されている。また、実施例1のIII 族窒化物半導体発光素子は、m面を主面とするため内部量子効率が向上している。   In the group III nitride semiconductor light emitting device of Example 1, the first stripe shape 100 provided on the sapphire substrate 10 is arranged in the x-axis direction, which is the stripe direction of the first stripe shape, as shown in FIG. It is divided by the second stripe shape 101 having the orthogonal y-axis direction as the stripe direction, and light propagating in the x-axis direction can be reflected and extracted. Therefore, the light extraction efficiency is improved as compared with the conventional group III nitride semiconductor light emitting device provided with only the first stripe shape 100. Further, the group III nitride semiconductor light-emitting device of Example 1 has an internal quantum efficiency improved because the m-plane is the main surface.

次に、実施例1のIII 族窒化物半導体発光素子の製造方法について、図3、4を参照に説明する。   Next, a method for manufacturing the group III nitride semiconductor light-emitting device of Example 1 will be described with reference to FIGS.

まず、サファイア基板10への凹凸加工について説明する。まず、図3(a)のように、a面を主面とするサファイア基板10表面に、フォトリソグラフィとドライエッチングによって、x軸方向に平行な第1の溝100aが所定の間隔で周期的に配列された第1のストライプ形状100を形成する。第1の溝100aの側面100aaにはサファイアのm面が露出し、底面100abにはサファイアのa面が露出する。   First, the uneven | corrugated process to the sapphire substrate 10 is demonstrated. First, as shown in FIG. 3A, first grooves 100a parallel to the x-axis direction are periodically formed at predetermined intervals on the surface of the sapphire substrate 10 having the a-plane as a main surface by photolithography and dry etching. The arranged first stripe shape 100 is formed. The m-plane of sapphire is exposed on the side surface 100aa of the first groove 100a, and the a-plane of sapphire is exposed on the bottom surface 100ab.

次に、図3(b)のように、第1のストライプ形状100の凹凸に沿ってサファイア基板10表面の全面に、蒸着によってSiO2 からなる絶縁膜17を形成する。絶縁膜17は、蒸着の他に、スパッタ、CVD法などによって形成してもよい。 Next, as shown in FIG. 3B, an insulating film 17 made of SiO 2 is formed on the entire surface of the sapphire substrate 10 along the irregularities of the first stripe shape 100 by vapor deposition. The insulating film 17 may be formed by sputtering, CVD, or the like in addition to vapor deposition.

次に、図3(c)のように、フォトリソグラフィによって、サファイア基板10表面の第1のストライプ形状100の上に、その第1のストライプ形状の凹凸に沿って、x軸方向に直交するy軸方向に平行な所定の間隔で周期的に配列されたストライプ形状のフォトマスク103を形成する。   Next, as shown in FIG. 3C, the first stripe shape 100 on the surface of the sapphire substrate 10 is formed on the surface of the sapphire substrate 10 by photolithography along the unevenness of the first stripe shape, and y orthogonal to the x-axis direction. Striped photomasks 103 are formed periodically arranged at predetermined intervals parallel to the axial direction.

次に、図3(d)のように、フォトマスク103に覆われていない絶縁膜17をドライエッチングし、続いて絶縁膜17の除去により露出したサファイア基板10表面をドライエッチングする。ここで、サファイア基板10の凸状の部分は、ドライエッチングの進行と共に凸部の角が取れ、次第に凸部の高さが低くなってなだらかになっていく。そのため、エッチング時間を十分に取れば、エッチング底面を平坦とすることができる。また、第1の溝100aの深さD1よりも深くエッチングすることができる。その結果、y軸方向に平行で底面が平坦な第2の溝101aが、所定の間隔で周期的に配列された第2のストライプ形状101が形成される。この第2の溝101a側面101aaには、サファイア基板10のc面が露出し、第2の溝101aの底面101abには、サファイア基板10のa面が露出する。   Next, as shown in FIG. 3D, the insulating film 17 not covered with the photomask 103 is dry-etched, and then the surface of the sapphire substrate 10 exposed by removing the insulating film 17 is dry-etched. Here, the convex portion of the sapphire substrate 10 has a convex corner as the dry etching progresses, and the height of the convex portion gradually decreases. For this reason, the etching bottom surface can be made flat if sufficient etching time is taken. Further, the etching can be performed deeper than the depth D1 of the first groove 100a. As a result, a second stripe shape 101 is formed in which second grooves 101a that are parallel to the y-axis direction and have a flat bottom surface are periodically arranged at predetermined intervals. The c-plane of the sapphire substrate 10 is exposed at the side surface 101aa of the second groove 101a, and the a-plane of the sapphire substrate 10 is exposed at the bottom surface 101ab of the second groove 101a.

次に、フォトマスク103を除去する。以上によって、図2に示す凹凸形状が施されたサファイア基板10を形成することができる。   Next, the photomask 103 is removed. As described above, the sapphire substrate 10 having the uneven shape shown in FIG. 2 can be formed.

次に、上記によって得られた凹凸形状が施されたサファイア基板10を用いて、m面を主面とする実施例1のIII 族窒化物半導体発光素子を製造する工程について説明する。   Next, the process of manufacturing the group III nitride semiconductor light-emitting device of Example 1 having the m-plane as the main surface using the sapphire substrate 10 with the uneven shape obtained as described above will be described.

まず、エッチングによるサファイア基板10のダメージを回復させるために通常行うサーマルクリーニングを行わずに、マグネトロンスパッタによってAlNからなるバッファ層(図示しない)を形成する。バッファ層の形成は、Alの薄膜を形成した後、アンモニアなどの窒素源を供給して窒化することによって形成してもよい。他にもマグネトロンスパッタ以外のスパッタ法や、MOCVD法などによってバッファ層を形成してもよい。また、バッファ層にはAlN以外にもGaN、AlGaN、AlInN、AlGaInNなどを用いてもよい。ただし、サファイアとの格子整合性などの点から、バッファ層材料のAl組成比は高いことが望ましく、AlNが最も望ましい。   First, a buffer layer (not shown) made of AlN is formed by magnetron sputtering without performing thermal cleaning that is usually performed to recover damage to the sapphire substrate 10 due to etching. The buffer layer may be formed by forming a thin Al film and then nitriding by supplying a nitrogen source such as ammonia. In addition, the buffer layer may be formed by sputtering other than magnetron sputtering, MOCVD, or the like. In addition to AlN, GaN, AlGaN, AlInN, AlGaInN, or the like may be used for the buffer layer. However, from the viewpoint of lattice matching with sapphire, the Al composition ratio of the buffer layer material is desirably high, and AlN is most desirable.

次に、バッファ層を形成したサファイア基板10をMOCVD装置に搬入し、水素とアンモニアを含む雰囲気中で、次工程の結晶成長温度まで昇温する。   Next, the sapphire substrate 10 on which the buffer layer is formed is carried into an MOCVD apparatus, and the temperature is raised to the crystal growth temperature in the next step in an atmosphere containing hydrogen and ammonia.

そして、そのバッファ層を介して、第2の溝101aの側面101aaから、MOCVD法によってGaN結晶104を成長させる。GaN結晶104は、サファイア基板10のc軸方向と、GaN結晶のc軸方向が一致するように成長する。ここで、MOCVD法において用いる原料ガスは、窒素源として、アンモニア(NH3 )、Ga源として、トリメチルガリウム(Ga(CH3 3 )、キャリアガスとしてH2 またはN2 である。 Then, the GaN crystal 104 is grown from the side surface 101aa of the second groove 101a through the buffer layer by MOCVD. The GaN crystal 104 grows so that the c-axis direction of the sapphire substrate 10 matches the c-axis direction of the GaN crystal. Here, the source gas used in the MOCVD method is ammonia (NH 3 ) as a nitrogen source, trimethyl gallium (Ga (CH 3 ) 3 ) as a Ga source, and H 2 or N 2 as a carrier gas.

サファイア基板10表面のうち、第2の溝101aの側面101aaおよび底面101ab以外は絶縁膜17に覆われているため、それらの面からはGaN結晶は成長しない。そこで、GaN結晶104が底面101abからは成長しないようにし、かつ、第2の溝101aの側面101aaから成長するGaN結晶の成長方向としてc軸方向の成長が支配的となるように、AlNからなるバッファ層の厚さと、GaN結晶104の成長温度を調整する。たとえば、AlNバッファ層の厚さを、GaNをサファイア基板の主面に垂直な方向をGaNのc軸方向として、そのc軸方向へ平坦にエピタキシャル成長させる際にサファイア基板とGaNとの間に設けるAlNのバッファ層の最小厚さよりも薄くし、GaN結晶104の成長温度は、通常GaNをサファイア基板の主面に垂直な方向をc軸方向としてエピタキシャル成長させる際の成長温度よりも低い温度とすればよい。このような最小厚さのAlNのバッファ層は、通常スパッタ時間を40秒として形成しており、これは厚さにして150〜200Åである。また、通常GaNをサファイア基板の主面に垂直な方向をc軸方向としてエピタキシャル成長させる際の成長温度は、1100℃よりも高い温度である。よって、AlNのバッファ層の厚さを150Å以下、GaNの成長温度を1100℃以下とすることで、GaN結晶104が底面101abからは成長しないようにし、かつ、第2の溝101aの側面101aaから成長するGaN結晶の成長方向としてc軸方向の成長が支配的となるようにすることができる。   Since the surface of the sapphire substrate 10 other than the side surface 101aa and the bottom surface 101ab of the second groove 101a is covered with the insulating film 17, no GaN crystal grows from those surfaces. Therefore, the GaN crystal 104 is made of AlN so that the GaN crystal 104 does not grow from the bottom surface 101ab, and the growth in the c-axis direction is dominant as the growth direction of the GaN crystal grown from the side surface 101aa of the second groove 101a. The thickness of the buffer layer and the growth temperature of the GaN crystal 104 are adjusted. For example, the thickness of the AlN buffer layer is the AlN provided between the sapphire substrate and GaN when the GaN is epitaxially grown flat in the c-axis direction with the direction perpendicular to the main surface of the sapphire substrate being the c-axis direction of GaN. The growth temperature of the GaN crystal 104 may be lower than the growth temperature when epitaxially growing GaN with the direction perpendicular to the main surface of the sapphire substrate as the c-axis direction. . The buffer layer of AlN having such a minimum thickness is usually formed with a sputtering time of 40 seconds, which is 150 to 200 mm in thickness. Further, the growth temperature when epitaxially growing GaN usually with the direction perpendicular to the main surface of the sapphire substrate as the c-axis direction is higher than 1100 ° C. Therefore, by setting the thickness of the AlN buffer layer to 150 mm or less and the growth temperature of GaN to 1100 ° C. or less, the GaN crystal 104 is prevented from growing from the bottom surface 101ab, and from the side surface 101aa of the second groove 101a. The growth in the c-axis direction can be dominant as the growth direction of the growing GaN crystal.

このようにしてGaN結晶104を結晶成長させると、GaN結晶104はc軸方向(−c方向)、すなわちサファイア基板10に対して水平に第2の溝101aの内側方向へ早く成長していき、サファイア基板10に垂直な方向へも少しずつ成長していく(図4(a))。そしてさらに成長が進むと、第2の溝101aはGaN結晶104によって埋められ、サファイア基板10に水平な方向(−c方向と+c方向の双方)への成長によってサファイア基板10表面も次第にGaNに覆われていき、最後にはサファイア基板10上に平坦なGaN結晶(基底層18)が形成される(図4(b))。この基底層18のGaN結晶の主面は、m面となる。これは、サファイア基板10の主面がa面であり、第2の溝101aの側面101aaがc面であるためであり、GaNとサファイアとの格子定数の違いなどに起因するものである。   When the GaN crystal 104 is grown in this manner, the GaN crystal 104 grows faster in the c-axis direction (−c direction), that is, in the second groove 101a in the direction parallel to the sapphire substrate 10, It grows little by little in the direction perpendicular to the sapphire substrate 10 (FIG. 4A). As the growth proceeds further, the second groove 101a is filled with the GaN crystal 104, and the surface of the sapphire substrate 10 is gradually covered with GaN by the growth in the direction parallel to the sapphire substrate 10 (both in the −c direction and the + c direction). Finally, a flat GaN crystal (base layer 18) is formed on the sapphire substrate 10 (FIG. 4B). The principal surface of the GaN crystal of the base layer 18 is an m-plane. This is because the main surface of the sapphire substrate 10 is the a-plane and the side surface 101aa of the second groove 101a is the c-plane, which is caused by a difference in lattice constant between GaN and sapphire.

上記のようにして形成した基底層18は、サファイアのc面である第2の溝101a側面101aaからのみ成長したGaN結晶で構成される。そのため、基底層18はGaN結晶の面方位のばらつきが小さく、GaNの結晶性を良好とすることができる。   The base layer 18 formed as described above is composed of a GaN crystal grown only from the side surface 101aa of the second groove 101a that is the c-plane of sapphire. Therefore, the base layer 18 has a small variation in the plane orientation of the GaN crystal, and can improve the crystallinity of the GaN.

次に、基底層18上に、MOCVD法によってn型層11、発光層12、p型層13を順に積層する(図4(c))。MOCVD法において用いる原料ガスは、窒素源およびGa源は基底層18形成時と同様であり、In源として、トリメチルインジウム(In(CH3 3 )、Al源として、トリメチルアルミニウム(Al(CH3 3 )、n型ドーピングガスとして、シラン(SiH4 )、p型ドーピングガスとしてシクロペンタジエニルマグネシウム(Mg(C5 5 2 )、キャリアガスとしてH2 またはN2 である。 Next, the n-type layer 11, the light emitting layer 12, and the p-type layer 13 are sequentially laminated on the base layer 18 by MOCVD (FIG. 4C). The source gas used in the MOCVD method is the same as that for forming the base layer 18 for the nitrogen source and the Ga source. Trimethylindium (In (CH 3 ) 3 ) is used as the In source, and trimethylaluminum (Al (CH 3 ) is used as the Al source. 3 ), the n-type doping gas is silane (SiH 4 ), the p-type doping gas is cyclopentadienyl magnesium (Mg (C 5 H 5 ) 2 ), and the carrier gas is H 2 or N 2 .

次に、ドライエッチングによってp型層13、発光層12の一部領域を除去してn型層11表面を露出させ、p型層13表面のほぼ全面に透明電極15を形成し、露出させたn型層11表面上にn電極14、透明電極15上にp電極16を形成する。以上によって図1に示した実施例1のIII 族窒化物半導体発光素子が製造される。 Next, a part of the p-type layer 13 and the light-emitting layer 12 was removed by dry etching to expose the surface of the n-type layer 11, and a transparent electrode 15 was formed and exposed on almost the entire surface of the p-type layer 13. An n-electrode 14 is formed on the surface of the n- type layer 11, and a p-electrode 16 is formed on the transparent electrode 15. Thus, the group III nitride semiconductor light emitting device of Example 1 shown in FIG. 1 is manufactured.

以上に示したように、凹凸形状が施されたサファイア基板10を用い、凹凸側面からGaNを成長させることでm面を主面とするIII 族窒化物半導体発光素子を製造する際に、図3のようにして形成したサファイア基板10を用いている。このサファイア基板10では、第1のストライプ形状100が第2のストライプ形状101によって分断されており、任意のx軸方向において段差が生じている。そのため、x軸方向に伝搬する光を反射させて外部に光を取り出すことができる。また、絶縁膜17によって覆われることにより、サファイア基板10表面において露出しているのは、第2の溝101aの側面101aaと底面101abのみである。側面101aaはすべてサファイアのc面であるから、側面101aaからGaNを結晶成長させて基底層18を形成した場合、結晶の面方位が揃うので、基底層18の結晶品質を高めることができる。   As described above, when a group III nitride semiconductor light-emitting device having an m-plane as a main surface is grown by growing GaN from the concavo-convex side surface using the sapphire substrate 10 having the concavo-convex shape, FIG. The sapphire substrate 10 formed as described above is used. In the sapphire substrate 10, the first stripe shape 100 is divided by the second stripe shape 101, and a step is generated in an arbitrary x-axis direction. Therefore, light propagating in the x-axis direction can be reflected and light can be extracted outside. Moreover, only the side surface 101aa and the bottom surface 101ab of the second groove 101a are exposed on the surface of the sapphire substrate 10 by being covered with the insulating film 17. Since the side surfaces 101aa are all c-planes of sapphire, when the base layer 18 is formed by crystal growth of GaN from the side surfaces 101aa, the crystal plane orientation is aligned, so that the crystal quality of the base layer 18 can be improved.

なお、実施例1のIII 族窒化物半導体発光素子の製造方法は、m面を主面とするIII 族窒化物半導体で構成するものであったが、本発明はそれに限るものではなく、任意の面を主面とするIII 族窒化物半導体発光素子の製造に適用することができる。特に本発明は、a面や(11−22)面など、c面の場合の内部電界に対して10%以下の内部電界を有する面を主面とするIII 族窒化物半導体発光素子の製造に好適である。   In addition, although the manufacturing method of the group III nitride semiconductor light-emitting device of Example 1 was comprised with the group III nitride semiconductor which has m surface as a main surface, this invention is not limited to it, Arbitrary The present invention can be applied to the production of a group III nitride semiconductor light emitting device having a main surface as a surface. In particular, the present invention is suitable for the manufacture of a group III nitride semiconductor light-emitting device whose main surface is a surface having an internal electric field of 10% or less with respect to the internal electric field in the case of c-plane, such as a-plane or (11-22) plane. Is preferred.

また、第1のストライプ形状100のストライプ方向(第1方向)と、第2のストライプ形状101のストライプ方向(第2方向)は、実施例1では直交するようにしたが、得たいIII 族窒化物半導体の主面の面方位に応じて、すなわち、サファイア基板の主面の面方位と第2の溝101aの側面101aaの面方位に応じて、任意に設定することができる。ただし、光取り出し効率向上のため30〜150°とすることが望ましい。 Further, the first stripe direction of the stripe-shaped 100 (first direction), the stripe direction of the second stripe shape 101 (the second direction) has been to be orthogonal in Example 1, to give desired Group III nitride It can be arbitrarily set according to the surface orientation of the main surface of the physical semiconductor, that is, according to the surface orientation of the main surface of the sapphire substrate and the surface orientation of the side surface 101aa of the second groove 101a. However, it is desirable to set to 30 to 150 ° for improving light extraction efficiency.

また、実施例1のIII 族窒化物半導体発光素子はフェイスアップ型であったが、本発明はこれに限るものではなく、フリップチップ型にも適用することができる。   The group III nitride semiconductor light-emitting device of Example 1 is a face-up type, but the present invention is not limited to this and can also be applied to a flip-chip type.

本発明のIII 族窒化物半導体発光素子は、照明装置などに利用することができる。   The group III nitride semiconductor light-emitting device of the present invention can be used for lighting devices and the like.

10:サファイア基板
11:n型層
12:発光層
13:p型層
14:n電極
15:透明電極
16:p電極
17:絶縁膜
18:基底層
100:第1のストライプ形状
101:第2のストライプ形状
100a:第1の溝
101a:第2の溝
10: Sapphire substrate 11: n-type layer 12: light-emitting layer 13: p-type layer 14: n-electrode 15: transparent electrode 16: p-electrode 17: insulating film 18: base layer 100: first stripe shape 101: second Stripe shape 100a: first groove 101a: second groove

Claims (5)

サファイア基板表面にストライプ形状を形成し、前記ストライプ形状による凹凸側面からIII 族窒化物半導体を結晶成長させることにより、前記サファイア基板上に非極性面または半極性面を主面とするIII 族窒化物半導体からなる積層構造を形成するIII 族窒化物半導体発光素子の製造方法において、
前記サファイア基板の表面に、前記サファイア基板の主面に平行な方向である第1方向に平行にストライプ状に配列された複数の第1の溝によって構成された前記ストライプ形状を形成する第1工程と、
前記サファイア基板表面の前記第1のストライプ形状に沿って全面に絶縁膜を形成する第2工程と、
前記絶縁膜上に、前記第1方向に角度を成す第2方向をストライプ方向とするストライプ状にレジストマスクを形成する第3工程と、
前記レジストマスクに覆われていない領域の前記絶縁膜をドライエッチングし、続いてそれにより露出した前記サファイア基板を、そのエッチング底面が平坦となるまでドライエッチングして、第2のストライプ形状を形成する第4工程と、
前記レジストマスクを除去し、前記第4工程により露出した前記サファイア基板の主面に垂直な露出面から、MOCVD法によってIII 族窒化物半導体を露出面に垂直な方向に結晶成長させ、主面を非極性面または半極性面とするIII 族窒化物半導体からなる半導体層を形成する第5工程と、
を有することを特徴とするIII 族窒化物半導体発光素子の製造方法。
A group III nitride having a nonpolar plane or a semipolar plane as a main surface on the sapphire substrate by forming a stripe shape on the surface of the sapphire substrate and growing a group III nitride semiconductor from the uneven side surface of the stripe shape. In a method for manufacturing a group III nitride semiconductor light emitting device that forms a laminated structure made of semiconductors,
A first step of forming, on the surface of the sapphire substrate, the stripe shape constituted by a plurality of first grooves arranged in stripes parallel to a first direction that is parallel to the main surface of the sapphire substrate. When,
A second step of forming an insulating film on the entire surface along the first stripe shape on the surface of the sapphire substrate;
A third step of forming a resist mask on the insulating film in a stripe shape in which a second direction that forms an angle with the first direction is a stripe direction;
The insulating film in a region not covered with the resist mask is dry-etched, and then the sapphire substrate exposed thereby is dry-etched until the bottom surface of the etching becomes flat to form a second stripe shape. A fourth step;
The resist mask is removed, and from the exposed surface perpendicular to the main surface of the sapphire substrate exposed in the fourth step, a group III nitride semiconductor is crystal-grown in a direction perpendicular to the exposed surface by MOCVD, and the main surface is formed. A fifth step of forming a semiconductor layer made of a group III nitride semiconductor having a nonpolar plane or a semipolar plane;
A method for producing a Group III nitride semiconductor light-emitting device, comprising:
前記第1方向と前記第2方向は直交することを特徴とする請求項1に記載のIII 族窒化物半導体発光素子の製造方法。   The method for manufacturing a group III nitride semiconductor light emitting device according to claim 1, wherein the first direction and the second direction are orthogonal to each other. 前記非極性面は、m面、a面、または(11−24)面、前記半極性面は、(11−22)面、(20−21)面、(10−11)面、(10−12)面であることを特徴とする請求項1または請求項2に記載のIII 族窒化物半導体発光素子の製造方法。   The nonpolar plane is an m-plane, a-plane, or (11-24) plane, and the semipolar plane is (11-22) plane, (20-21) plane, (10-11) plane, (10- 12) The method for producing a group III nitride semiconductor light-emitting device according to claim 1 or 2, wherein the surface is a surface. 前記サファイア基板はa面を主面とし、前記第1方向は、前記サファイア基板のc軸方向である、ことを特徴とする請求項1ないし請求項3のいずれか1項に記載のIII 族窒化物半導体発光素子の製造方法。   4. The group III nitriding according to claim 1, wherein the sapphire substrate has an a-plane as a main surface, and the first direction is a c-axis direction of the sapphire substrate. For manufacturing a semiconductor light emitting device. 前記第4工程により露出した前記サファイア基板の主面に垂直な露出面はサファイアのc面であり、このc面から、前記III 族窒化物半導体を、前記サファイア基板の前記主面に平行に、III 族窒化物半導体のc軸方向に結晶成長させることを特徴とする請求項1乃至請求項4の何れか1項に記載のIII 族窒化物半導体発光素子の製造方法。The exposed surface perpendicular to the main surface of the sapphire substrate exposed in the fourth step is a c-plane of sapphire, and from this c-plane, the group III nitride semiconductor is parallel to the main surface of the sapphire substrate, The method for producing a group III nitride semiconductor light-emitting device according to any one of claims 1 to 4, wherein crystal growth is performed in the c-axis direction of the group III nitride semiconductor.
JP2010262571A 2010-11-25 2010-11-25 Group III nitride semiconductor light emitting device Active JP5573632B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010262571A JP5573632B2 (en) 2010-11-25 2010-11-25 Group III nitride semiconductor light emitting device
TW100141455A TWI458128B (en) 2010-11-25 2011-11-14 Method for producing a group iii nitride semiconductor light-emitting device
CN201110375547.6A CN102479900B (en) 2010-11-25 2011-11-23 Group III nitride semiconductor light-emitting device
US13/304,050 US8367445B2 (en) 2010-11-25 2011-11-23 Group III nitride semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010262571A JP5573632B2 (en) 2010-11-25 2010-11-25 Group III nitride semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2012114277A JP2012114277A (en) 2012-06-14
JP5573632B2 true JP5573632B2 (en) 2014-08-20

Family

ID=46092451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010262571A Active JP5573632B2 (en) 2010-11-25 2010-11-25 Group III nitride semiconductor light emitting device

Country Status (4)

Country Link
US (1) US8367445B2 (en)
JP (1) JP5573632B2 (en)
CN (1) CN102479900B (en)
TW (1) TWI458128B (en)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5811009B2 (en) * 2012-03-30 2015-11-11 豊田合成株式会社 Group III nitride semiconductor manufacturing method and group III nitride semiconductor
CN103811614B (en) * 2012-11-14 2020-03-03 韩国光技术院 Light emitting element with hetero-material structure and manufacturing method thereof
KR101504731B1 (en) * 2012-11-30 2015-03-23 주식회사 소프트에피 Iii-nitride semiconductor stacked structure
JP6176032B2 (en) * 2013-01-30 2017-08-09 日亜化学工業株式会社 Semiconductor light emitting device
JP6020357B2 (en) * 2013-05-31 2016-11-02 豊田合成株式会社 Group III nitride semiconductor manufacturing method and group III nitride semiconductor
CN103337574B (en) * 2013-07-02 2016-07-06 青岛杰生电气有限公司 A kind of semiconductive ultraviolet light source device
JP5957771B2 (en) * 2013-10-11 2016-07-27 パナソニックIpマネジメント株式会社 Nitride semiconductor multilayer structure, semiconductor light emitting device, and method for manufacturing nitride semiconductor multilayer structure
JP6211999B2 (en) 2014-06-25 2017-10-11 株式会社東芝 Nitride semiconductor layer, nitride semiconductor device, and method of manufacturing nitride semiconductor layer
CN105449058A (en) * 2014-09-02 2016-03-30 展晶科技(深圳)有限公司 Epitaxial substrate, method of manufacturing epitaxial substrate and light emitting diode
JP6135751B2 (en) * 2015-02-18 2017-05-31 日亜化学工業株式会社 Light emitting element
FR3037711A1 (en) * 2015-06-18 2016-12-23 Commissariat Energie Atomique PROCESS FOR OBTAINING ON A CRYSTALLINE SUBSTRATE A SEMI-POLAR NITRIDE LAYER OBTAINED WITH AT LEAST ONE OF THE FOLLOWING MATERIALS: GALLIUM (GA), INDIUM (IN) AND ALUMINUM (AL)
KR102382440B1 (en) 2015-06-22 2022-04-05 삼성전자주식회사 Semiconductor Light Emitting Device
JP6306677B1 (en) 2016-12-19 2018-04-04 古河機械金属株式会社 Group III nitride semiconductor substrate and method for manufacturing group III nitride semiconductor substrate
CN106920872A (en) * 2017-03-15 2017-07-04 海迪科(南通)光电科技有限公司 A kind of new polarized luminescence diode
JP6841198B2 (en) * 2017-09-28 2021-03-10 豊田合成株式会社 Manufacturing method of light emitting element
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
US10804429B2 (en) 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
JP7261684B2 (en) * 2019-07-30 2023-04-20 住友化学株式会社 Structure manufacturing method
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
US11211527B2 (en) * 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055503B2 (en) * 2001-07-24 2008-03-05 日亜化学工業株式会社 Semiconductor light emitting device
JP2003197961A (en) * 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor light emitting element
WO2005015648A1 (en) * 2003-08-12 2005-02-17 Epivalley Co., Ltd. Method of forming grating on substrate and iii-nitride semiconductor light emitting device using the substrate
KR20060131327A (en) * 2005-06-16 2006-12-20 엘지전자 주식회사 Method of manufacturing light emitting diode
KR100659373B1 (en) * 2006-02-09 2006-12-19 서울옵토디바이스주식회사 Patterned substrate for light emitting diode and light emitting diode employing the same
KR100780233B1 (en) * 2006-05-15 2007-11-27 삼성전기주식회사 Light emitting device with multi-pattern
KR101262226B1 (en) * 2006-10-31 2013-05-15 삼성전자주식회사 Manufacturing method of semiconductor light emitting element
JP5353113B2 (en) * 2008-01-29 2013-11-27 豊田合成株式会社 Method for producing group III nitride compound semiconductor
JP5392855B2 (en) * 2008-08-25 2014-01-22 国立大学法人山口大学 Semiconductor substrate and manufacturing method thereof
JP2012114204A (en) * 2010-11-24 2012-06-14 Toyoda Gosei Co Ltd Group iii nitride semiconductor light-emitting element and method of manufacturing the same

Also Published As

Publication number Publication date
CN102479900B (en) 2015-03-11
JP2012114277A (en) 2012-06-14
TWI458128B (en) 2014-10-21
US20120135557A1 (en) 2012-05-31
TW201230395A (en) 2012-07-16
US8367445B2 (en) 2013-02-05
CN102479900A (en) 2012-05-30

Similar Documents

Publication Publication Date Title
JP5573632B2 (en) Group III nitride semiconductor light emitting device
JP3587081B2 (en) Method of manufacturing group III nitride semiconductor and group III nitride semiconductor light emitting device
JP4928874B2 (en) Nitride-based semiconductor light-emitting device manufacturing method and nitride-based semiconductor light-emitting device
JPWO2013132812A1 (en) Nitride semiconductor light emitting device, light source and method of manufacturing the same
WO2014038106A1 (en) Epitaxial wafer, method for producing same and ultraviolet light emitting device
JP5533791B2 (en) Group III nitride semiconductor light emitting device manufacturing method
JP2001267691A (en) Semiconductor element and manufacturing method
JP6020357B2 (en) Group III nitride semiconductor manufacturing method and group III nitride semiconductor
JP2008235706A (en) Nitride semiconductor substrate
JP4406999B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP2011046544A5 (en)
TW201320330A (en) Manufacturing method of nitride semiconductor structure
TW201310701A (en) Method for producing a group III nitride semiconductor light-emitting device
JP5865271B2 (en) Crystal laminated structure and light emitting device
JP4051892B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP2009141085A (en) Nitride semiconductor device
JP4523097B2 (en) Group III nitride compound semiconductor laser diode
JP4016566B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP2001308458A (en) Semiconductor light emitting element and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP5723341B2 (en) Manufacturing method of semiconductor device
JP4363415B2 (en) Crystal film, crystal substrate and semiconductor device
JP6281469B2 (en) Method for manufacturing light emitting device
JP2003081697A (en) Nitride-based iii-v compound semiconductor substrate, production method of the same, production method of semiconductor light-emitting element and production method of semiconductor device
JP4055763B2 (en) Gallium nitride compound semiconductor and semiconductor substrate
JP2005020026A (en) Gallium nitride based compound semiconductor and semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5573632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150