[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5551366B2 - 半導体，半導体装置及び相補型トランジスタ回路装置 - Google Patents

半導体，半導体装置及び相補型トランジスタ回路装置 Download PDF

Info

Publication number
JP5551366B2
JP5551366B2 JP2008558109A JP2008558109A JP5551366B2 JP 5551366 B2 JP5551366 B2 JP 5551366B2 JP 2008558109 A JP2008558109 A JP 2008558109A JP 2008558109 A JP2008558109 A JP 2008558109A JP 5551366 B2 JP5551366 B2 JP 5551366B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
oxide
electrode
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008558109A
Other languages
English (en)
Other versions
JPWO2008099863A1 (ja
Inventor
公規 矢野
一 中野谷
千波矢 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu University NUC
Idemitsu Kosan Co Ltd
Original Assignee
Kyushu University NUC
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu University NUC, Idemitsu Kosan Co Ltd filed Critical Kyushu University NUC
Priority to JP2008558109A priority Critical patent/JP5551366B2/ja
Priority claimed from PCT/JP2008/052391 external-priority patent/WO2008099863A1/ja
Publication of JPWO2008099863A1 publication Critical patent/JPWO2008099863A1/ja
Application granted granted Critical
Publication of JP5551366B2 publication Critical patent/JP5551366B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H10K10/29—Diodes comprising organic-inorganic heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、例えば、ＴＦＴなどに用いられる両極性型の特性を備えた半導体、この半導体を用いた半導体装置及びこの半導体装置を用いた相補型トランジスタ回路装置に関する。
近年、ＴＦＴ用の半導体として、有機物を用いた有機半導体が注目を集めている。
一般に、有機半導体に用いられる有機物は、スピンコート法や真空蒸着法などの比較的容易な成膜法によって容易に薄膜を形成できるだけでなく、アモルファス又は多結晶のシリコンを用いた従来のＴＦＴに比較して、製造プロセス温度を低温化できるという利点がある。プロセス温度の低温化は、耐熱性の低いプラスチック基板上への形成が可能となり、ディスプレイの軽量化や低コスト化、さらにはプラスチック基板のフレキシビリティを生かしたことによる用途の多様化など、多くの効果が期待できる。
このような、有機半導体に用いられる有機物としては、ＴＦＴなどに用いられるキャリアの移動度が大きいものが用いられ、例えば、アントラセン、テトラセン、ペンタセンなどのアセン類の単結晶がある。これらで形成された有機半導体のキャリアの移動度は、１（ｃｍ２Ｖ−１ｓ−１）程度であると報告されている。
この有機半導体をＴＦＴに用いる技術は、アモルファス又は多結晶のシリコンを用いた技術に比較して、不純物のドーピングによるチャネルの導電型の制御が難しい。そのため、複数のＴＦＴを基板上に形成した、例えば、相補型トランジスタ回路において、チャネルの導電型を制御するには、有機半導体に用いられる有機物を適宜に選択し、ｎチャネル型の薄膜トランジスタやｐチャネル型の薄膜トランジスタを作り分けている。
しかしながら、このような回路は、ｎチャネル型及びｐチャネル型の薄膜トランジスタが、別々の有機物を使って作り分けられているので、製造工程が複雑になり、製造コストが高くなりやすく、実用化の障害になっているという実情がある。
そこで、有機物を用いて、正孔及び電子の両方の輸送が可能な、いわゆる、両極性（アンビポーラ，アンバイポーラ）型の特性を備えた半導体の研究が行なわれている。このような、両極性型の半導体を用いると、複数のＴＦＴからなる回路は、単極性型の半導体のみを用いたものに比較して、同一の有機物だけで、ｎチャネル型及びｐチャネル型の両方の薄膜トランジスタとして動作させることができるので、ｎチャネル型及びｐチャネル型の薄膜トランジスタをそれぞれ別々にパターニングしなくてもよくなる。これにより、製造工程が簡略化され大幅な製造コスト低減効果を期待できる。
従来、有機物を用いた両極性型の半導体の技術としては、純度の高いペンタセンの単結晶が両極性として機能することが知られている（非特許文献１）。上記したようなその他の有機物の単結晶からなる有機半導体や、純度の低いペンタセンの単結晶からなる有機半導体は単極性であり、ｐ型（正孔輸送）又はｎ型（電子輸送）のどちらかで機能するのに対して、この純度の高いペンタセンの単結晶からなる有機半導体は、ｐ型及びｎ型の両方で機能する。
また、従来、両極性型の半導体の技術としては、例えば、有機半導体の層にシラン化合物などの電圧制御層を積層し両極性型の特性を発現させる技術（特許文献１）、カーボンナノチューブと有機半導体などを組み合わせて、両極性型の特性を発現させる技術（特許文献２）、黒鉛を酸化して得られる薄膜状粒子を用い両極性型の特性を発現させる技術（特許文献３）、ｎ型の特性を有した有機物とｐ型の特性を有した有機物とを組み合わせて、両極性型の特性を発現する技術（特許文献４）、ｎ型の特性を有した有機物とｐ型の特性を有した有機物との混合物により両極性型の特性を発現する技術（特許文献５）、非晶質酸化物を用いたｐ型領域とｎ型領域とを備えた半導体デバイスの技術（特許文献６）がある。
また、従来、両極性型の半導体を用いたＴＦＴなどの半導体装置を、ＣＭＯＳ回路に用いる技術は、特許文献７及び８に記載がある。さらに、特許文献４及び５には、両極性型の半導体を用いたＴＦＴなどの半導体装置を、表示装置・映像装置・インバーターなどに応用する記載がある。
特開２００５−２６８７２号公報 特開２００５−１５０４１０号公報 特開２００４−９５７９０号公報 特開２００５−２０９４５５号公報 特表２００６−５１８９３８号公報 特開２００６−１６５５３２号公報 特開２００１−１７７１０９号公報 特開２００２−２６３３６号公報 Ｊ．Ｈ．Ｓｃｈｏｎ，ｅｔ ａｌ． Ｓｃｉｅｎｃｅ Ｖｏｌ．２８７，１０２２（２０００）
しかしながら、上記非特許文献１の技術においては、単一成分で両極性型の特性をもつ有機物は、ペンタセン以外の報告例がほとんど知られていないので、材料の選択の幅が狭まってしまい、回路設計などが難しくなってしまうおそれがあった。また、ペンタセンにおいても、高度に純度を上げた場合に初めて発現する現象であり、通常のペンタセンはｐ型のみを示すので、製造が難しくなり、半導体装置の製造コストが高くなるおそれがあった。
このため、例えば、特許文献４及び５に記載の技術のように、ｎ型及びｐ型の特性を備えた有機物の両方を用いて半導体を形成し、単一の有機物のみの特性に依存しないようにして両極性型の半導体を形成し、これを相補型トランジスタや発光素子などの半導体装置に用いる技術もある。しかしながら、この特許文献４及び５の技術にあっては、ｎ型及びｐ型の特性を備えた有機物同士を組み合わせているので、半導体及びこの半導体を用いた半導体装置の動作が不安定になりやすいという問題があった。
本発明は上記問題にかんがみてなされたもので、有機半導体を用いて製造コストの低減に寄与できるようにするとともに、両極性型の特性を持たせ、かつ、動作を安定させて汎用性を向上させた半導体，この半導体を用いた半導体装置及びこの半導体装置を用いた相補型トランジスタ回路装置を提供することを目的とする。
上記目的を達成するための本発明の半導体は、有機半導体層と、酸化物半導体層とを備えている。
ここで半導体は、ｎ型及びｐ型の両極性型の特性を備えることが好ましい。
また、前記有機半導体層は、ｐ型の特性を備えた有機物、両極性型の特性を備えた有機物又はｎ型の特性を備えた有機物、若しくは、それらのうちいずれか二種以上からなる積層体又は混合体で形成されることが好ましい。
また、前記酸化物半導体層は、ｎ型非縮退酸化物からなる構成としたことがより好ましい。
このような構成の半導体は、両極性で、しかも、動作が安定したものとなる。また、酸化物半導体層をｎ型の酸化物半導体で形成すると、より一層、動作を安定させることができる。そのため、半導体の汎用性を向上させることができる。
また、前記酸化物半導体層は、電子キャリア濃度が１０１８／ｃｍ３未満とすることが好ましい。
また、前記酸化物半導体層は、Ｉｎ、Ｚｎ、Ｓｎ及びＧａの少なくともいずれかを含む酸化物で形成することが好ましい。特に、前記酸化物半導体層は、ＩｎとＧａとＺｎとを含む非晶質酸化物、ＳｎとＺｎとＧａとを含む非晶質酸化物、ＩｎとＺｎとを含む非晶質酸化物、ＩｎとＳｎとを含む非晶質酸化物、ＩｎとＧａとを含む非晶質酸化物、及び、ＺｎとＳｎとを含む非晶質酸化物のうち、いずれかで形成されることが好ましい。
また、前記酸化物半導体層は、Ｉｎ、Ｚｎ、Ｓｎ、Ｇａのいずれかを含む多結晶酸化物で形成されることが好ましい。
また、前記酸化物半導体層は、Ｉｎ及び正二価元素を含む多結晶酸化物で形成されることが好ましい。
また、前記酸化物半導体層は、仕事関数が４．８（ｅＶ）以上とすることが好ましい。
この場合、前記酸化物半導体層は、ランタノイド類を含む酸化物で形成すると仕事関数が高くなり好ましい。
また、前記酸化物半導体層は、バンドギャップが２．５（ｅＶ）以上であることが好ましい。
また、前記酸化物半導体層を、複数種類の層状酸化物を積み重ねた積層構造とし、該積層構造のうち、最も前記有機半導体層側の層状酸化物の材料に、該層状酸化物の仕事関数が、その他の層状酸化物の仕事関数より大きくなるものを用いることが好ましい。
また、前記有機半導体層及び酸化物半導体層は、互いに接触する構成とすることが好ましい。
上記のような半導体の構成とすると、半導体はより良好な特性を得ることができる。
また、上記目的を達成するための半導体装置は、半導体と、第一の電極と、前記半導体及び前記第一の電極との間に設けられた絶縁体層と、前記半導体に接し前記第一の電極と離間した第二の電極と、前記半導体に接し前記第一及び第二の電極と離間した第三の電極とを備え、前記半導体に、上記の半導体を用いた構成としている。
この半導体装置は、半導体に上記の半導体を用いているので両極性型の動作をする。また、半導体装置の半導体は、有機半導体層と酸化物半導体層とを組み合わせられてなるので、動作が安定させられる。
また、前記有機半導体層及び酸化物半導体層を薄膜に形成した構成とすることが好ましい。
また、ｎ型駆動時の電界効果移動度μ（ｎ）とｐ型駆動時の電界効果移動度μ（ｐ）の比μ（ｎ）／μ（ｐ）が、１０−５≦μ（ｎ）／μ（ｐ）≦１０５の範囲にある構成としている。
このような構成からなる半導体装置は、ｎ型駆動時の電界効果移動度及びｐ型駆動時の電界効果移動度のバランスが最適になり、安定した動作とすることができる。
また、上記目的を達成するための本発明の相補型トランジスタ回路装置は、複数の半導体装置を複数備えた相補型トランジスタ回路装置であって、前記複数の半導体装置の少なくとも一つに、前記の半導体装置を用いた構成としている。
この回路装置は、上記の両極性型の半導体装置を用いているので、ｎ型及びｐ型の半導体装置の作りわけをしなくてもよくなる。そのため、回路装置全体の製造コストを低減することができる。
本発明の半導体によれば、有機半導体層の成膜が容易になるので、製造コストの低減に寄与できる。また、有機半導体層と、酸化物半導体層を組み合わせたので、両極性型の特性を備えるとともに、その動作を安定させることができる。そのため、汎用性を向上させることができる。
また、本発明の半導体装置によれば、上記の半導体を用いたので、動作を安定させることができる。
また、本発明の相補型トランジスタ回路装置によれば、上記の半導体装置を用いたので、ｎ型及びｐ型の半導体装置の作りわけをしなくてもよくなり、回路装置全体の製造コストを低減することができる。
本発明の第一実施形態に係る半導体及び半導体装置を示す図の概略断面図である。 本発明の第一実施形態に係る半導体及び半導体装置の要部拡大断面図である。 本発明の第二実施形態に係る半導体及び半導体装置を示す概略断面図である。 本発明の第三実施形態に係る半導体及び半導体装置を示す概略断面図である。 本発明の第四実施形態に係る半導体及び半導体装置を示す概略断面図である。 本発明の第五実施形態に係る半導体及び半導体装置を示す概略断面図である。 本発明の第六実施形態に係る半導体及び半導体装置を示す概略断面図である。 本発明の第七実施形態に係る半導体及び半導体装置を示す概略断面図である。 本発明の一実施形態に係る相補型トランジスタ回路装置を示す図である。 比較例１にかかる半導体装置を示す図である。 本発明の実施例１に係る半導体装置の特性を示すグラフ図である。 比較例１にかかる半導体装置の特性を示す図である。 本発明の実施例１に係る半導体装置の特性を示すグラフ図である。 比較例１にかかる半導体装置の特性をそれぞれ示す図である。 本発明の実施例３に係る半導体装置において、ｐ型駆動時のドレイン電圧−ドレイン電流特性を示すグラフ図である。 本発明の実施例３に係る半導体装置において、ｐ型駆動時のゲート電圧−ドレイン電流特性を示すグラフ図である。 本発明の実施例３に係る半導体装置において、ｎ型駆動時のゲート電圧−ドレイン電流特性を示すグラフ図である。 本発明の実施例４に係る半導体装置の要部拡大断面図である。 本発明の実施例４に係る半導体装置において、ｐ型駆動時のドレイン電圧−ドレイン電流特性を示すグラフ図である。 本発明の実施例４に係る半導体装置において、ｐ型駆動時のゲート電圧−ドレイン電流特性を示すグラフ図である。 本発明の実施例４に係る半導体装置において、ｎ型駆動時のゲート電圧−ドレイン電流特性を示すグラフ図である。 本発明の実施例４に係る半導体装置の特性を示すグラフ図であって、チャネル長Ｌを変えたときの特性変化の図である。 本発明の実施例５に係る半導体装置において、ｐ型駆動時のドレイン電圧−ドレイン電流特性を示すグラフ図である。 本発明の実施例５に係る半導体装置において、ｐ型駆動時のゲート電圧−ドレイン電流特性を示すグラフ図である。
以下図面に基づいて、本発明の半導体及びこの半導体を用いた半導体装置の実施の形態について説明する。
［第一実施形態］
図１は、本発明の第一実施形態に係る半導体及び半導体を用いた半導体装置の概略断面図を示している。
図１Ａに示すように、本実施形態の半導体装置は、半導体１と、第一の電極２と、半導体１及び第一の電極２間に設けられた絶縁体層３と、絶縁体層３よりも半導体１側に設けられる第二の電極４と、第二の電極４と離間するとともに絶縁体層３よりも半導体１側に設けられる第三の電極５とを備えている。そして、本実施形態の半導体１は、有機半導体層１０と酸化物半導体層１１とによって構成されている。
この半導体装置は、例えば、電界効果トランジスタ（ＦＥＴ），発光素子，受光素子などとして用いられるもので、基板６上に、各層が薄膜の状態で積層されている。
詳しくは、半導体装置は、第一の電極２として用いられる基板６と、基板６上に成膜された絶縁体層３と、絶縁体層３上に成膜された半導体１と、絶縁体層３と半導体１の間に離間して設けられた第二及び第三の電極４，５とを備えている。
本発明を構成する半導体１は、ｎ型及びｐ型の両極性型の特性を備えている。
本実施形態では、半導体１は、有機物からなる有機半導体層１０と、酸化物からなる酸化物半導体層１１とを備え、有機半導体層１０及び酸化物半導体層１１が第二の電極４側から第三の電極５側に至るように形成されている。
また、有機半導体層１０及び酸化物半導体層１１は、互いに接触する構成としている。
ここで、半導体１は、有機半導体層１０の全体がｐ型の特性を備え、酸化物半導体層１１の全体がｎ型の特性を備える組み合わせ、有機半導体層１０の全体がｎ型の特性を備え、酸化物半導体層１１の全体がｐ型の特性を備える組み合わせ、及び、有機半導体層１０の全体が両極性型の特性を備え、酸化物半導体層１１の全体がｐ型又はｎ型の特性を備える組み合わせのうち、いずれかの組み合わせで構成することが好ましい。これらの組み合わせのうち、有機半導体層１０の全体が、ｐ型の特性を備え、酸化物半導体層１１の全体が、ｎ型の特性を備える組み合わせとした半導体１とすることが、ｎ型の酸化物半導体のバンドギャップがｐ型の有機半導体のバンドギャップに対して大きいという理由により、好ましい。
有機半導体層１０は、ｐ型の特性を備えた有機物、両極性型の特性を備えた有機物又はｎ型の特性を備えた有機物、若しくは、それらのうちいずれか二種以上を積層した積層体又は混合体で形成されている。
ここで、混合体とは、有機物が半導体層中に均一に混合されたもの、有機物の集合体が複数有機半導体層１０の層方向に並べられるものなどである。
具体的には、有機半導体層１０は、ペンタセンやオリゴチオフェン等の有機低分子、ポリチオフェン等の有機高分子、フタロシアニン等の金属錯体、Ｃ６０、Ｃ８２、金属内包フラーレン（例えばディスプロシウム（Ｄｙ）を内包したフラーレン（Ｄｙ＠Ｃ８２））等のフラーレン類、及びカーボンナノチューブ類の群から選択される少なくとも一種から形成されている。
上記有機半導体層１０のうち、ｐ型の特性を備えた有機物又は両極性型の特性を備えた有機物、若しくは、それらの積層体又は混合物で構成されている有機半導体層１０が好ましい。
特に、有機半導体層１０のうち、ｐ型の特性を備えた有機物若しくはｐ型の特性を備えた有機物の積層物又は混合物で構成されている有機半導体層１０が、ｐ型の特性を備えた有機物が大気に触れても特性の低下が少ないという理由により、より好ましい。
また、有機半導体層１０を構成するｐ型の特性を備えた有機物としては、Ｐｅｎｔａｃｅｎｅ、Ｔｅｔｒａｃｅｎｅ、Ａｎｔｈｒａｃｅｎｅ、Ｐｈｔｈａｌｏｃｙａｎｉｎｅ、α−Ｓｅｘｉｔｈｉｏｐｈｅｎｅ、α，ω−Ｄｉｈｅｘｙｌ−ｓｅｘｉｔｈｉｏｐｈｅｎｅ、Ｏｌｉｇｏｐｈｅｎｙｌｅｎｅ、Ｏｌｉｇｏｐｈｅｎｙｌｅｎｅｖｉｎｉｌｅｎｅ、Ｄｉｈｅｘｙｌ−Ａｎｔｈｒａｄｉｔｈｉｏｐｈｅｎｅ、Ｂｉｓ（ｄｉｔｈｉｅｎｏｔｈｉｏｐｈｅｎｅ）、Ｐｏｌｙ（３−ｈｅｘｙｌｔｈｉｏｐｈｅｎｅ）、Ｐｏｌｙ（３−ｂｕｔｙｌｔｈｉｏｐｈｅｎｅ）、Ｐｏｌｙ（ｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ）、Ｐｏｌｙ（ｔｈｉｅｎｙｌｅｎｅｖｉｎｉｌｅｎｅ）、Ｐｏｌｙａｃｅｔｙｌｅｎｅ、α，ω−Ｄｉｈｅｘｙｌ−ｑｕｉｎｑｕｅｔｈｉｏｐｈｅｎｅ、ＴＰＤ、α−ＮＰＤ、ｍ−ＭＴＤＡＴＡ、ＴＰＡＣ、ＴＣＴＡ、Ｐｏｌｙ（ｖｉｎｙｌｃａｒｂａｚｏｌｅ）などを例示することができる。
また、有機半導体層１０を構成するｎ型の特性を備えた有機物として、Ｃ６−ＰＴＣ、Ｃ８−ＰＴＣ、Ｃ１２−ＰＴＣ、Ｃ１３−ＰＴＣ、Ｂｕ−ＰＴＣ、Ｆ７Ｂｕ−ＰＴＣ＊、Ｐｈ−ＰＴＣ、Ｆ５Ｐｈ−ＰＴＣ＊、ＰＴＣＢＩ、ＰＴＣＤＩ、ＴＣＮＱ、Ｃ６０フラーレンなどを例示することができる。
また、有機半導体層１０を構成する両極性型の特性を備えた有機物としては、例えば、各々純度の高いＰｅｎｔａｃｅｎｅ、ルブレン、銅フタロシアニン、テトラセンなどを例示することができる。
本実施形態において、有機半導体層１０を形成する成膜方法としては、スプレー法、ディップ法、ＣＶＤ法などの化学的成膜方法のほか、真空蒸着法などの物理的成膜方法も利用することができる。キャリア密度の制御性や、膜質の向上を考慮すると、物理的成膜方法の方が好ましい。
酸化物半導体層１１は、ｎ型の特性を備えた非縮退酸化物からなる。
本実施形態においては、酸化物半導体層１１は、透明酸化物半導体層となっている。
この酸化物半導体層１１は、Ｉｎ、Ｚｎ、Ｓｎ及びＧａの少なくともいずれかを含む非晶質酸化物で構成されることが好ましい。また、酸化物半導体層１１は、ＩｎとＧａとＺｎとを含む非晶質酸化物、ＳｎとＺｎとＧａとを含む非晶質酸化物、ＩｎとＺｎとを含む非晶質酸化物、ＩｎとＳｎとを含む非晶質酸化物、ＩｎとＧａとを含む非晶質酸化物、及び、ＺｎとＳｎとを含む非晶質酸化物のうち、いずれかで形成されることがさらに好ましい。Ｉｎ，Ｓｎ，Ｚｎ，Ｇａは、比較的大きなｓ軌道を持ち、非晶質化しても良好なｎ型半導体の特性を示すので、電子輸送特性が良好で移動度などの半導体特性が高くなることが可能となる。
あるいは、酸化物半導体層１１は、Ｉｎ、Ｚｎ、Ｓｎ、Ｇａのいずれかを含む多結晶酸化物で形成されることが好ましく、Ｉｎ及び正二価元素を含む多結晶酸化物で形成されることがさらに好ましい。Ｉｎ、Ｚｎ、Ｓｎ、Ｇａのいずれかを含む多結晶酸化物は作製時の酸素分圧や作製後の酸化処理でキャリア密度を制御することができる。Ｉｎ，Ｓｎ，Ｚｎ，Ｇａは比較的大きなｓ軌道を持ち良好なｎ型半導体の特性を示し、電子輸送特性が良好で移動度などの半導体特性を高くすることが可能となる。特に、Ｉｎは大きなｓ軌道を持ちさらに多結晶化しても粒界の散乱による電子輸送特性の低下が少ないことが期待できる。また、４５０℃以上の高温で処理しなくとも正二価元素の濃度を変えることで比較的容易にキャリア濃度を所望の濃度に制御できる。
なお、この酸化物半導体層１１は、Ｉｎ、Ｚｎ、Ｓｎ及びＧａの少なくともいずれかを含む非晶質酸化物よりもＩｎ、Ｚｎ、Ｓｎ、Ｇａのいずれかを含む多結晶酸化物、特にＩｎ及びＺｎから形成される多結晶酸化物がより好ましい。これは、電子キャリア密度の制御（低減）と高い電子移動度が両立しやすく信頼性も高いからである。
正二価元素としては、例えば、Ｚｎ，Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｐｄ，Ｐｔ，Ｃｕ，Ａｇ，Ｃｄ，Ｈｇ，Ｓｍ，Ｅｕ，Ｙｂなどが挙げられる。これらのなかでも、Ｚｎ，Ｍｇ，Ｍｎ，Ｃｏ，Ｎｉ，Ｃｕ，Ｃａが好ましい。これらのなかでも、効率的にキャリア濃度を制御できることから、Ｚｎ，Ｍｇ，Ｃｕ，Ｎｉ，Ｃｏ，Ｃａがより好ましく、添加によるキャリア制御の効果からはＣｕ，Ｎｉが特に好ましく、透過率やバンドギャップの広さからはＺｎ，Ｍｇが特に好ましい。これらの正二価元素は、本実施形態の効果を失わせない範囲内で複数組合せて使用してもよい。なお、ここでいう正二価元素とは、イオン状態での価数としてそれぞれ正二価を取りうる元素のことである。
さらに、酸化物半導体層１１には、酸化インジウム、正二価元素の酸化物以外の元素や化合物が含まれていてもよい。ただし、通常は酸化インジウムと正二価元素の酸化物とを合わせて５０質量％以上含ませるものとし、その含有量が５０質量％より小さいと、移動度が低下するなど効果が十分に現れないおそれがある。効果が十分に現れるようにするには、酸化インジウムと正二価元素の酸化物と合わせて６５質量％以上含むことが好ましく、より好ましくは８０質量％以上、さらに好ましくは９０質量％以上であり、９５質量％以上含むことが特に好ましい。また、キャリア制御の効果が十分に現れるようにするには、Ｓｎなどの正四価元素の含有量が３質量％以下であることが好ましく、２質量％以下であることがより好ましく、１質量％以下であることが特に好ましい。正四価元素を含むとキャリア密度を低濃度に制御できないおそれがある。
また、酸化物半導体層１１中に含有されるインジウム［Ｉｎ］と正二価元素［Ｘ］の原子比［Ｘ／（Ｘ＋Ｉｎ）］は、０．０００１〜０．５とすることができる。
原子比［Ｘ／（Ｘ＋Ｉｎ）］が０．０００１より小さく、正二価元素の含有率が少ないと、本実施形態の効果が現れずキャリア数が制御できないおそれがある。
一方、原子比［Ｘ／（Ｘ＋Ｉｎ）］が０．５より大きくなり、正二価元素の含有率が過剰になると、界面あるいは表面が変質しやすく不安定になるおそれや、結晶化温度が高く結晶化が困難になったり，キャリア濃度が高くなったり、ホール移動度が低下したりするおそれがある。また、トランジスタを駆動させた際に閾値電圧が変動したり、駆動が不安定となったりするおそれがある。上記のような不具合をより有効に回避するためには、原子比［Ｘ／（Ｘ＋Ｉｎ）］は、０．０００２〜０．１５であるのが好ましく、より好ましくは０．０００５〜０．１、さらに好ましくは０．０１〜０．０９９であり、０．００５〜０．０９５が特に好ましい。０．０６〜０．０９が最も好ましい。
さらに、酸化物半導体層１１は、その電子キャリア濃度が１０１８／ｃｍ３未満であることが好ましく、１０１７／ｃｍ３未満であることがより好ましく、５×１０１６／ｃｍ３未満であることがさらに好ましく、１０１６／ｃｍ３未満であることが特に好ましい。
また、下限に制限はないが、通常、１０１０／ｃｍ３以上で、１０１２／ｃｍ３以上が好ましい。電子キャリア濃度が１０１８／ｃｍ３以上であると有機半導体との導電性のバランスが得られにくくなり両極性を示さないおそれがある。
なお、本発明において、Ｘ線回折スペクトルにおいて、ハローパターンが観測され、特定の回折線を示さない酸化物を非晶質酸化物といい、特定の回折線を示すものを多結晶酸化物という。
本発明に係る酸化物の電子キャリア濃度は、室温で測定する場合の値である。室温とは、例えば２５℃であり、具体的には０℃から４０℃程度の範囲から適宜選択されるある温度である。なお、本発明に係る酸化物の電子キャリア濃度は、０℃から４０℃の範囲全てにおいて、１０１８／ｃｍ３未満を充足する必要はない。例えば、２５℃において、キャリア電子密度１０１８／ｃｍ３未満が実現されていればよい。また、電子キャリア濃度を更に下げ、１０１７／ｃｍ３以下、より好ましくは１０１６／ｃｍ３以下にすると両極性を示す半導体が歩留まり良く得られる。
また、酸化物半導体層は、ランタノイド類を含む酸化物であることが好ましい。酸化物半導体層にランタノイド類を含ませると、酸化物半導体層の仕事関数を大きくすることができる。
さらに、酸化物半導体層１１は、その仕事関数が４．８（ｅＶ）以上であることが好ましく、５．２（ｅＶ）以上であることがより好ましく、５．６（ｅＶ）以上であることが特に好ましい。
また、酸化物半導体層１１は、そのバンドギャップが２．５（ｅＶ）以上であることが好ましく、２．８（ｅＶ）以上であることがより好ましく、３．１（ｅＶ）以上であることが特に好ましい。バンドギャップが２．５（ｅＶ）より小さいと可視光の吸収が多くなり透明性が低下したり、色が付いたり、光により劣化しやすくなるおそれがある。
さらに、酸化物半導体層１１の屈折率は２．３以下が好ましく、２．１以下がより好ましく、２．０以下が特に好ましい。屈折率が２．３より大きいと有機物半導体層１０と積層した際などにおいて、反射率が高くなるなどのおそれがある。
また、図１Ｂに示すように、酸化物半導体層１１は、複数種類の層状酸化物１１０を積み重ねた積層構造に形成してもよい。この場合、層状酸化物１１０の積層構造のうち、有機半導体層１０側の層状酸化物１１０の材料に、層状酸化物１１０の仕事関数が、その他の層状酸化物１１０の仕事関数より大きくなるものを用いるとよい。
このように、ランタノイド類を含ませるなどして酸化物半導体層１１の仕事関数を大きくしたり、上記の積層構造にしたりする構成とすると、第二又は第三の電極４，５から有機半導体層１０に注入されようとする正孔が、酸化物半導体層１１を容易に突き抜けるようになる。これにより、半導体装置の特性を向上させることができる。
本実施形態において、酸化物半導体層１１を形成する成膜方法としては、スプレー法、ディップ法、ＣＶＤ法などの化学的成膜方法のほか、物理的成膜方法も利用することができる。キャリア密度の制御性や、膜質の向上を考慮すると、物理的成膜方法の方が好ましい。
物理的成膜方法としては、例えば、スパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法などを挙げることができるが、工業的には量産性が高いスパッタ法が好ましい。
スパッタ法としては、例えば、ＤＣスパッタ法、ＲＦスパッタ法、ＡＣスパッタ法、ＥＣＲスパッタ法、対向ターゲットスパッタ法などが挙げられる。これらのなかでも、工業的に量産性が高く、また、ＲＦスパッタ法よりもキャリア濃度を制御しやすいＤＣスパッタ法や、ＡＣスパッタ法が好ましい。また、成膜による界面の劣化を抑えて、漏れ電流を抑制したり、ｏｎ−ｏｆｆ比などの酸化物半導体層１１の特性を向上させたりするには、膜質の制御がしやすいＥＣＲスパッタ法や、対向ターゲットスパッタ法が好ましい。
また、スパッタ時の基板・ターゲット間距離（Ｓ−Ｔ距離）は、通常１５０ｍｍ以下、好ましくは１１０ｍｍ、特に好ましくは８０ｍｍ以下である。Ｓ−Ｔ距離が短いとスパッタ時に基板がプラズマに曝されることにより、膜質の向上を向上させることが可能となる。また、１５０ｍｍより長いと、成膜速度が遅くなり工業化に適さなくなるおそれがある。
スパッタ法を用いる場合、酸素を含有する焼結ターゲットを用いても、金属、あるいは合金ターゲットを用いて酸素などのガスを導入しながら、反応性スパッタを行なってもよい。
再現性、大面積での均一性、及びＴＦＴにした際の特性から酸素を含有する焼結ターゲットを用いることが好ましい。
焼結ターゲットを製造するにあたり、焼結は還元雰囲気で行うことが好ましい。さらに、焼結ターゲットのバルク抵抗は０．００１〜１０００ｍΩｃｍであることが好ましく、０．０１〜１００ｍΩｃｍであることがより好ましい。焼結ターゲットの焼結密度は、通常７０％、好ましくは８５％以上、より好ましくは９５％以上、特に好ましくは９９％以上である。
スパッタ法を用いる場合、到達圧力は、通常５×１０−２Ｐａ以下とする。到達圧力が、５×１０−２Ｐａより大きいと、雰囲気ガス中のＨ２Ｏなどから多量の水素原子が供給されて移動度が低下するおそれがある。これは、水素原子が結合することで酸化インジウムの結晶構造に変化が生じたためと考えられる。
このような不具合をより有効に回避するためには、到達圧力は、好ましくは５×１０−３Ｐａ以下、より好ましくは５×１０−４Ｐａ以下、さらに好ましくは１×１０−４Ｐａ以下であり、５×１０−５Ｐａ以下であるのが特に好ましい。
また、雰囲気ガス中の酸素分圧は、通常４０×１０−３Ｐａ以下とする。雰囲気ガス中の酸素分圧が４０×１０−３Ｐａより大きいと、移動度が低下したり、キャリア濃度が不安定となったりするおそれがある。これは成膜時に雰囲気ガス中の酸素が多すぎると、結晶格子間に取り込まれる酸素が多くなり散乱の原因となったり、容易に膜中から離脱し不安定化したりするためと推定される。
このような不具合をより有効に回避するためには、雰囲気ガス中の酸素分圧は、好ましくは１５×１０−３Ｐａ以下、より好ましくは７×１０−３Ｐａ以下であり、１×１０−３Ｐａ以下であるのが特に好ましい。
また、雰囲気ガス中の水Ｈ２Ｏ、又は水素Ｈ２の濃度は、通常１．２体積パーセント以下とする。１．２体積パーセントより大きいとホール移動度が低下するおそれがある。このような不具合をより有効に回避するためには、雰囲気ガス中の水Ｈ２Ｏ、又は水素Ｈ２の濃度は、好ましくは１．０体積パーセント以下、より好ましくは０．１体積パーセント以下であり、０．０１体積パーセント以下であるのが特に好ましい。
また、このような成膜工程において、酸化物半導体層１１が多結晶からなる場合には、多結晶膜を成膜する方法、又は成膜してから後処理で結晶化させるかあるいは結晶性を向上させる方法のいずれによってもよい。
多結晶膜を成膜する方法では、通常、基板温度２５０〜５５０℃で物理成膜する。基板温度は、好ましくは３００〜５００℃、より好ましくは３２０〜４００℃である。２５０℃以下では、結晶性が低くキャリア密度が高くなるおそれがある。５５０℃以上では、コストが高くなり、また、基板が変形するおそれがある。
成膜してから後処理で結晶化させるかあるいは結晶性を向上させる方法では、通常は、基板温度２５０℃以下で物理成膜する。基板温度が２５０℃より高いと後処理の効果が十分に発揮されず、低キャリア濃度、高移動度に制御することが困難となるおそれがある。このような不具合をより有効に回避するためには、基板温度は、好ましくは２００℃以下、より好ましくは１５０℃以下、さらに好ましくは１００℃以下であり、特に好ましくは５０℃以下である。
結晶質を含む膜を成膜する方法は、プロセスが単純で工業的に好ましいが、高い半導体特性を得るには、成膜してから後処理で結晶化させる方法の方が、結晶性がよく、膜応力も少なく、キャリアを制御しやすいため好ましい。また、後処理で結晶化する前に結晶を含んでいても良いが、いったん非晶質膜を成膜してから、後処理により結晶化させる方が、結晶性の制御が行いやすく、良質な半導体膜が得られるため好ましい。
なお、大面積をスパッタ法で成膜する場合、膜質の均一性を持たせるため、基板を固定したフォルダーを回転させる、マグネットを動かしエロージョン範囲を広げるなどの方法をとることが好ましい。
このような成膜工程を終えた後に、酸化処理工程あるいは結晶化処理を施すことで、透明酸化物半導体層１１中のキャリア濃度を制御することもできる。
なお、成膜時に酸素などのガス成分の濃度を制御して、キャリア濃度を制御する方法もあるが、このような方法では、ホール移動度が低下するおそれがある。これは、キャリア制御のために導入したガス成分が、膜中に取り込まれ散乱因子となっているものと推定される。
また、酸化物半導体層１１は、多結晶膜を用いる場合は非晶質膜として成膜した後に、酸化処理時に結晶化させるのが好ましく、これにより、ホール移動度を高く維持したまま、低いキャリア濃度が実現できる。
また、酸化処理工程あるいは結晶化処理としては、酸素存在下又は酸素の非存在下で、通常８０〜６５０℃、０．５〜１２０００分の条件で熱処理する。酸化処理工程あるいは結晶化処理は、酸素の存在下で行うと、酸素欠損の減少が同時に起こることが期待でき好ましい。
熱処理の温度が８０℃より低いと処理効果が発現しなかったり、時間がかかりすぎたりするおそれがあり、６５０℃より高いとエネルギーコストが高くなったり、タクトタイムが長くなったり、トランジスタとしたときの閾値電圧が大きくなったり、基板が変形したりするおそれがある。このような不具合をより有効に回避するために、処理温度は、好ましくは１２０〜５００℃、より好ましくは１５０〜４５０℃、さらに好ましくは１８０〜３５０℃であり、２００〜３００℃が特に好ましい。２２０〜２９０℃が最も好ましい。
また、熱処理の時間が０．５分より短いと内部まで電熱する時間が不足し処理が不十分となるおそれがあり、１２０００分より長いと処理装置が大きくなり工業的に使用できなかったり、処理中に基板が破損・変形したりするおそれがある。このような不具合をより有効に回避するために、処理時間は、好ましくは１〜６００分、より好ましくは５〜３６０分、さらに好ましくは１５〜２４０分であり、３０〜１２０分が特に好ましい。
また、酸化処理工程あるいは結晶化処理としては、酸素存在下又は酸素の非存在下、ランプアニール装置（ＬＡ；Ｌａｍｐ Ａｎｎｅａｌｅｒ）、急速熱アニール装置（ＲＴＡ；Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｅｒ）、又はレーザーアニール装置により熱処理することができ、酸化処理工程あるいは結晶化処理として、大気プラズマ処理、酸素プラズマ処理、オゾン処理や紫外線などの照射処理を適用することもできる。また、基板を加熱しながら紫外線を当てオゾン処理するなど、これらの方法を組合せて用いても良い。
熱処理をする場合は、熱処理時の膜面の温度が、成膜時の基板温度より１００〜２７０℃高い方が好ましい。この温度差が１００℃より小さいと熱処理効果が無く、２７０℃より高いと基板が変形したり、半導体薄膜界面が変質し半導体特性が低下したりするおそれがある。このような不具合をより有効に回避するには、成膜時の基板温度より熱処理時の膜面の温度が１３０〜２４０℃高いものがより好ましく、１６０〜２１０℃高いものが特に好ましい。
基板６は、無機物材料又は有機物材料で形成されている。
具体的には、無機物材料で形成された基板６としては、例えば、ホウ素（Ｂ）、リン（Ｐ）、アンチモン（Ｓｂ）等が不純物として添加されたｐ型の単結晶シリコン基板，ｎ型の単結晶シリコン基板，ガラス基板，又は，石英基板などが例示される。
また、有機物材料の基板６としては、ポリメチルメタクリレート，ポリエーテルスルフォン及びポリカーボネート等のプラスチィック基板などが例示される。
本実施形態では、基板６は、これを第一の電極２としても用いるので、例えば、シリコン基板で構成されている。
絶縁体層３には、例えば、ＳｉＯ２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮなどの酸化物、及びＳｉＮｘなどの窒化物を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、特に好ましくはＹ２Ｏ３である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
このようなゲート絶縁膜３は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜３は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
また、絶縁体層３には、パリレン、ポリスチレンなどの有機絶縁体を用いることもできる。
第二及び第三の電極４，５は、その材質については、特に限定されることなく、各種の金属や金属酸化物、及び炭素や有機導電材料等を用いることができる。具体的には、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、Ｍｇ−Ａｇ合金、Ｌｉ−Ａｌ合金、カルシウム（Ｃａ）、インジウム−スズ酸化物（ＩＴＯ）、インジウム−亜鉛酸化物、亜鉛−錫酸化物、錫酸化物、亜鉛酸化物、チタン−ニオブ酸化物などが好適とされる。
半導体及び半導体装置は、例えば、次のようにして製造される。
本実施形態では、基板６にＳｉ基板を用い、絶縁体層３は、Ｓｉ基板６を熱酸化して得られたＳｉＯ２熱酸化膜とする。また、酸化物半導体層１１の材料として、ｎ型の特性を備えた酸化物を用い、有機半導体層１０の材料として、ｐ型の特性を備えた有機物を用いる。
まず、基板６に、絶縁体層３を成膜し、この絶縁体層３上に、真空蒸着法で第二及び第三の電極４，５を形成する。次に、酸化物半導体層１１を、スパッタリング装置などを用いて成膜し、有機物半導体層１０を、真空蒸着法で酸化物半導体層１１の上側に成膜する。
この際、有機半導体層１０にｐ型の特性を備えた有機物を用い、酸化物半導体層１１にｎ型の特性を備えた酸化物を用いたので、製造中にｎ型の半導体層である酸化物半導体層１１が大気に触れても特性の低下が少ない。
このような半導体装置は、例えば、電界効果トランジスタ，発光素子，受光素子として用いられる。
半導体装置をｎ型の電界効果トランジスタとして用いる場合には、第一の電極２は、ゲート電極として、第二の電極４及び第三の電極５のうち、いずれか電圧が高い方はドレイン電極として、電圧が低い方はソース電極として用いる。また、半導体装置を、ｐ型の電界効果トランジスタとして用いる場合には、第一の電極２は、ゲート電極として、第二の電極４及び第三の電極５のうち、いずれか電圧が高い方はソース電極として、電圧が低い方はドレイン電極として用いる。
電界効果トランジスタとしての半導体装置は、以下のメカニズムで動作するものと考えられる。
ゲート電極に印加する電圧が正の場合には、酸化物半導体層１１において、絶縁体層３側に酸化物半導体層１１の電子が集合していく。そして、ソース電極からの電子は、酸化物半導体層１１の絶縁体層３側に集合した電子の層（１２）を通る。そのため、ソース電極からドレイン電極に電流が流れる。
ゲート電極に印加する電圧が負の場合には、有機半導体層１０において、有機半導体層１０中の正孔が酸化物半導体層１１側に集合していく。そして、ソース電極からの正孔は、有機半導体層１０の絶縁体層３側に集合した正孔の層（１３）を通る。そのため、ソース電極からドレイン電極に電流が流れる。
本実施形態の半導体は、有機半導体層１０と酸化物半導体層１１とを備えているので、安定した両極性型の特性を備えることができる。また、半導体１に用いた材料は、有機半導体層１０に、ｐ型又は両極性型の特性を備えた有機物を用い、酸化物半導体層１１にｎ型の酸化物を用いているので、電子のキャリアの移動度が安定したものとなる。そのため、半導体装置は、その動作が安定する。
特に、ｎ型の酸化物を用いた酸化物半導体層は、従来のｎ型の有機物を用いた場合に比較して、キャリア移動度が極めて良好である。そのため、半導体装置は、大気中での半導体の特性が、良好になるので、容易に実用化できる。
また、ｎ型の特性を備えた酸化物は、ｎ型の特性を備えた有機物に比べバンドギャップが大きく可視光の吸収が少ないため光による劣化のおそれも少ない。
本実施形態において、半導体の電界効果移動度は、通常１０−４ｃｍ２／Ｖｓ以上とする。電界効果移動度が１０−４ｃｍ２／Ｖｓより小さいと、スイッチング速度が遅くなったり、両極性を示さないおそれがある。このような不具合をより有効に回避するために、電界効果移動度は、好ましくは１０−３ｃｍ２／Ｖｓ以上、より好ましくは１０−２ｃｍ２／Ｖｓ以上、さらに好ましくは１０−１ｃｍ２／Ｖｓ以上であり、特に好ましくは１ｃｍ２／Ｖｓ以上である。
また、ｎ型駆動時の電界効果移動度μ（ｎ）とｐ型駆動時の電界効果移動度μ（ｐ）の比μ（ｎ）／μ（ｐ）は、通常１０−５≦μ（ｎ）／μ（ｐ）≦１０５の範囲、好ましくは１０−３≦μ（ｎ）／μ（ｐ）≦１０４の範囲、より好ましくは１０−２≦μ（ｎ）／μ（ｐ）≦１０３の範囲、特に好ましくは１０−１≦μ（ｎ）／μ（ｐ）≦１０２の範囲である。μ（ｎ）／μ（ｐ）が上記の範囲外だとｎ型とｐ型のバランスが悪く両極性の発現が不明瞭となるおそれがある。ｎ型駆動時の電界効果移動度及びｐ型駆動時の電界効果移動度のバランスが最適になり、安定した動作とすることができる。
また、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌは、通常０．１〜１００、好ましくは１〜２０、特に好ましくは２〜８である。Ｗ／Ｌが１００を越えると漏れ電流が増えたり、ｏｎ−ｏｆｆ比が低下したりするおそれがある。０．１より小さいと電界効果移動度が低下したり、ピンチオフ状態の発現が不明瞭になったりするおそれがある。
さらに、チャネル長Ｌは通常０．１〜１０００μｍ、好ましくは１〜１００μｍ、さらに好ましくは２〜１０μｍである。０．１μｍ以下は工業的に製造が難しくかつショートチャネル効果が起こったり漏れ電流が大きくなるおそれがある。また、１０００μｍ以上では素子が大きくなりすぎて好ましくない。
また、駆動時の各電極間にかかる電圧は、通常１００Ｖ以下、好ましくは５０Ｖ以下、より好ましくは２０Ｖ以下、さらに好ましくは１０Ｖ以下である。１００Ｖより大きいと、消費電力が大きくなり実用性が低下するおそれがある。
また、ここで両極性を示すとは、ゲート電圧を上げるとドレイン電流が増加する領域とゲート電圧を下げるとドレイン電流が増加する領域があるようなドレイン電圧が存在する場合をいう。
［第二実施形態］
図２は、本発明の第二実施形態に係る半導体及び半導体装置の概略断面図を示している。
本実施形態の半導体装置は、上記実施形態と略同様であるが、基板６と第一の電極２とが別体に形成されている点が異なる。
すなわち、本実施形態の半導体及び半導体装置は、基板６上の中央に、基板６とは別体の第一の電極２が設けられている。この第一の電極２は、上記第一実施形態の第二及び第三の電極４，５で用いた材料で形成されている。また、絶縁体層３は、基板６及び第一の電極２上に設けられている。
その他の構成は上記のものと同様である。
本実施形態の半導体装置は、上記第一実施形態と同様に、電界効果トランジスタとして用いられる。作用及び効果は、上記とほぼ同様である。
上記第二実施形態実施形態の半導体装置のように構成すれば、ゲート電極と基板６とを別体にしているので、半導体の回路設計の自由度を増すことができる。
［第三実施形態］
図３は、本発明の第三実施形態に係る半導体及び半導体装置の概略断面図を示している。
本実施形態の半導体装置は、上記実施形態とは異なり、第二及び第三の電極４，５が、絶縁体層３と酸化物半導体層１１の間になく、有機半導体層１０の上側に設けられた構成となっている。
第一の電極２（６）と第二及び第三の電極４、５の間に、絶縁体層３、酸化物半導体層１１、有機半導体層１０がともに位置するため電界が効果的にかけられ半導体装置の特性が出やすい。また、第二及び第三の電極４、５が直接有機半導体層１０に接しているため有機半導体の移動度が低い場合でも両極性が発現しやすい。
［第四実施形態］
図４は、本発明の第四実施形態に係る半導体及び半導体装置の概略断面図を示している。
本実施形態の半導体装置は、上記実施形態とは異なり、第二及び第三の電極４，５が、絶縁体層３と酸化物半導体層１１の間になく、有機半導体層１０と酸化物半導体層１１の間に設けられた構成となっている。
第二及び第三の電極４，５が直接有機半導体層１０、酸化物半導体層１１ともに接しているため両極性が発現しやすい。
［第五実施形態］
図５は、本発明の第五実施形態に係る半導体及び半導体装置の概略断面図を示している。
本実施形態の半導体装置は、上記実施形態と異なり、第三の電極５が、絶縁体層３と酸化物半導体層１１の間になく、有機半導体層１０と酸化物半導体層１１の間に設けられた構成となっている。
第二の電極４と第三の電極５の電流が有機半導体層１０と酸化物半導体層１１と通過して流れるため両極性が発現しやすい。また、第二の電極と第三の電極の一方が直接有機半導体層１０に接しているため有機半導体の移動度が低い場合でも両極性が発現しやすい。
［第六実施形態］
図６は、本発明の第六実施形態に係る半導体及び半導体装置の概略断面図を示している。
本実施形態の半導体装置は、上記第一の実施形態と異なり、第三の電極５が、絶縁体層３と酸化物半導体層１１の間になく、有機半導体層１０の上側に設けられた構成となっている。
第二の電極４と第三の電極５の電流が有機半導体層１０と酸化物半導体層１１と通過して流れるため両極性が発現しやすい。
第三〜第六実施形態の半導体装置の構成によれば、半導体１の有機半導体層１０及び酸化物半導体層１１に対する、第二及び第三の電極４，５の位置を上記のように配置してもよいので、半導体装置を用いた回路の設計の自由度を増すことができる。
［第七実施形態］
図７は、本発明の第七実施形態に係る半導体及び半導体装置の概略断面図を示している。
本実施形態の半導体装置は、上記実施形態と異なり、半導体１の構造が左右が非対称に形成されている点で異なる。
すなわち、酸化物半導体層１０が、半導体１の面内の一部のみ構成している点で異なる。
図７に示すように、絶縁体層３上には、有機半導体層１０及び酸化物半導体層１１からなる半導体１が形成されている。
また、酸化物半導体層１１は、その一部が、有機半導体層１０の一部（１００）で覆われている。
第二の電極４は、有機半導体層１０上に形成されている。
また、第三の電極５は、有機半導体層１０の一部（１００）及び酸化物半導体層１１の上に形成されている。
以上の構成からなる半導体１及び半導体装置によれば、半導体１の構造、酸化物半導体層１１が半導体１の面内の一部のみ構成しているので、キャリア電子が、有機半導体層１０内を一定距離以上通らないと電極に到達することができない。
そのため、例えば、半導体装置における、第二の電極４をドレイン電極、第三の電極５をソース電極として用いたときに、第三の電極５から供給されるキャリア電子が、有機半導体層１０に注入されやすくなる。
また、キャリア電子が、有機半導体層１０に注入されやすくなるだけでなく、両極性発現時のドレイン電流の制御も容易になるので、発光トランジスタ等へ応用した際に、制御性を向上させることが可能となる。
また、第一〜第六実施形態の半導体装置は、例えば、ＮＯＴ型回路などの相補型トランジスタ回路装置に用いられる。相補型トランジスタ回路装置は、複数の半導体装置を備えており、この複数の半導体装置の少なくとも一つに、上記本発明の半導体装置が用いられている。
具体的には、例えば、図８に示すように、相補型トランジスタ回路装置２０は、二つの電界効果トランジスタ２１，２２のうち、少なくともいずれか一方に上記本発明の半導体装置を用いている（本実施形態では、２１）。
この回路装置２０においては、特に、一枚の基板上に２つの電界効果トランジスタ２１，２２を形成するときには、電界効果トランジスタ２１に半導体装置を用いているので、他方の電界効果トランジスタ２２は、ｎ型，ｐ型及び両性型の半導体装置のいずれであってもよくなる。そのため、ｎ型，ｐ型の作りわけをしなくてもよくなり、この装置全体の製造コストを低減することができる。
［実施例］
実施例１
次に、上記第一実施形態の半導体装置の実施例について説明する。
図１Ａに示すように、本実施例に係る半導体装置は、以下のようにして製造された。
まず、基板６として導電性のＳｉ基板を用い、これを熱酸化し、絶縁体層３を形成した。次に、絶縁体層３上に、ポジ型のフォトレジストをスピンコートして塗布し、フォトレジストを、所定温度でプリベークして固化し、基板６中央を露光した。その後、リンス液で基板６中央以外の部分のフォトレジストを除去し、ポストベークして不要なリンス液を気化させた。そして、この基板６に、真空蒸着法で、Ｃｒ及びＡｕを成膜し、溶剤でリフトオフして基板６中央以外の部分に、第二及び第三の二つの電極４，５を形成した。
次に、この第二及び第三の電極４，５が形成された基板６に、酸化物半導体層１１をスパッタリング装置を用いて成膜する。成膜条件は、ターゲットに、ＩＧＺＯ（元素比が、Ｉｎ＝３３．４ａｔ％，Ｇａ＝３３．３ａｔ％，Ｚｎ＝３３．３ａｔ％となる酸化物）を用い、到達真空度：８．２×１０−４Ｐａ，スパッタ真空度：１．９×１０−１Ｐａ，スパッタガス：Ａｒ １０ｓｃｃｍ Ｏ２ １ｓｃｃｍ，スパッタ出力：５０Ｗとし、基板加熱は行わなかった。大気暴露しＵＶオゾン処理を１５分行った後、ペンタセンを、真空蒸着法で酸化物半導体層１１の上側に成膜した。
このようにして作製された半導体装置は、Ｓｉ／ＳｉＯ２膜：３００ｎｍ（基板６（第一の電極２）及び絶縁層），Ｃｒ膜：１ｎｍ，Ａｕ膜：４０ｎｍ（第二及び第三の電極４，５），ＩＧＺＯ膜（アモルファス）：５０ｎｍ（酸化物半導体層１１），ペンタセン膜：５０ｎｍ（有機半導体層１０），チャネル長Ｌ：１００μｍとなった。なお、チャネル幅Ｗは、２ｍｍである。
次に、この半導体装置を、薄膜トランジスタとして動作させた。この場合、半導体装置は、第一の電極２をゲート電極とし、第二の電極４をソース電極とし、第三の電極５をドレイン電極として用いられている。この半導体装置の特性を図１０Ａ及び図１１Ａに示す。
図１０Ａに示すように、例えば、ドレイン電圧が２０Ｖと３０Ｖの時にゲート電圧が増加するとドレイン電流が増加する領域とゲート電圧が減少するとドレイン電流が増加する領域があり、両極性を示した。また、ｎ型駆動時の電界効果移動度は０．０６ｃｍ２／Ｖｓ、ｐ型駆動時の電界効果移動度は０．６ｃｍ２／Ｖｓであった。
実施例２
図３に示すように、本実施例に係る半導体装置は、以下のようにして製造された。
まず、基板６として導電性のＳｉ基板を用い、これを熱酸化して形成された絶縁体層３を設けた。
酸化物半導体層１１をスパッタリング装置を用いて成膜する。成膜条件は、ターゲットに、Ｉｎ２Ｏ３−ＺｎＯ（元素比が、Ｉｎ＝９３ａｔ％，Ｚｎ＝７ａｔ％となる酸化物）を用い、到達真空度：８．２×１０−４Ｐａ，スパッタ真空度：１．９×１０−１Ｐａ，スパッタガス：Ａｒ １０ｓｃｃｍ Ｏ２ １ｓｃｃｍ，スパッタ出力：５０Ｗとし、成膜時の基板過熱は行わなかった。スパッタ製膜後に大気下で３００℃１時間熱処理した。
次に、ＵＶオゾン処理を１５分行った後、ペンタセンを、真空蒸着法で酸化物半導体層１１の上側に成膜した。
そして、有機半導体層１０上に真空蒸着法で、シャドーマスクを使用してＣｒ及びＡｕを成膜し、第二及び第三の二つの電極４，５を形成した。
このようにして作製された半導体装置は、Ｓｉ／ＳｉＯ２膜：３００ｎｍ（基板６（第一の電極２）及び絶縁層），Ｉｎ２Ｏ３−ＺｎＯ膜（多結晶膜）：３０ｎｍ（酸化物半導体層１１），ペンタセン膜：５０ｎｍ（有機半導体層１０），Ｃｒ膜：１ｎｍ，Ａｕ膜：４０ｎｍ（第二及び第三の電極４，５），チャネル長Ｌ：１００μｍ、チャネル幅Ｗは、２ｍｍとなった。
半導体特性は実施例１同様に両極性を示し、ｎ型駆動時の電界効果移動度は５．２ｃｍ２／Ｖｓ、ｐ型駆動時の電界効果移動度は０．６ｃｍ２／Ｖｓであった。
実施例３
Ｉｎ２Ｏ３−ＺｎＯ膜（多結晶膜）の膜厚を１５ｎｍ（酸化物半導体層１１）とした他は実施例２と同様に半導体装置を作製した。結果、図１２Ａ〜図１２Ｃに示すように両極性を示した。
半導体特性は実施例１同様に両極性を示し、ｎ型駆動時の電界効果移動度は６．７ｃｍ２／Ｖｓ、ｐ型駆動時の電界効果移動度は０．１１ｃｍ２／Ｖｓであった。
実施例４
Ｉｎ２Ｏ３−ＺｎＯ膜（多結晶膜）の膜厚を５ｎｍ（酸化物半導体層１１）、チャネル長Ｌを２００μｍとした他は実施例２と同様に半導体装置を作製した。
図１３には、本実施例に係る半導体装置の要部拡大断面図を示している。
結果、図１４Ａ〜図１４Ｃに示すように両極性を示した。
また、図１５は、実施例４の半導体装置において、チャネル長Ｌを変えたときの特性変化を示している。
ｎ型駆動時の電界効果移動度は、チャネル長Ｌ＝２００μｍのとき、１３．８ｃｍ２／Ｖｓであり、チャネル長Ｌ＝５０μｍのとき、１２．３ｃｍ２／Ｖｓであった。
また、ｐ型駆動時の電界効果移動度は、チャネル長Ｌ＝２００μｍのとき、０．２ｃｍ２／Ｖｓ、チャネル長Ｌ＝５０μｍのとき、０．０５ｃｍ２／Ｖｓであった。
実施例５
次に、上記第七実施形態の半導体装置の実施例について説明する。
図７に示すように、本実施例に係る半導体装置は、以下のようにして製造された。
まず、基板として導電性のＳｉ基板を用い、これを熱酸化して形成された絶縁体層を設けた。
次に、酸化物半導体層をスパッタリング装置を用いて成膜する。成膜条件は、ターゲットに、Ｉｎ２Ｏ３−ＺｎＯ膜（元素比が、Ｉｎ＝９３ａｔ％，Ｚｎ＝７ａｔ％となる酸化物）を用い、到達真空度：８．２×１０−４Ｐａ，スパッタ真空度：１．９×１０−１Ｐａ，スパッタガス：Ａｒ １０ｓｃｃｍ Ｏ２ １ｓｃｃｍ，スパッタ出力：５０Ｗとし、成膜時の基板加熱は行わなかった。また、非対称な構成とするためシャドーマスクを用い成膜領域を所望の範囲に限定した。スパッタ製膜後に大気下で３００℃１時間熱処理した。
次に、ＵＶオゾン処理を１５分行った後、有機半導体層（ペンタセン）を、真空蒸着法で酸化物半導体１１層の上側に成膜した。
また、有機半導体層１０もシャドーマスクを用い成膜領域を所望の範囲に限定した。
そして、有機半導体層１０上及び酸化物半導体層１１上に真空蒸着法で、シャドーマスクを使用してＣｒ及びＡｕを成膜し、第二及び第三の二つの電極４，５を形成した。
このようにして作製された半導体装置は、Ｓｉ／ＳｉＯ２膜：３００ｎｍ（基板６（第一の電極２）及び絶縁層），Ｉｎ２Ｏ３−ＺｎＯ膜：５ｎｍ（酸化物半導体層１１），ペンタセン膜：５０ｎｍ（有機半導体層１０），Ｃｒ膜：１ｎｍ，Ａｕ膜：４０ｎｍ（第二及び第三の電極５），チャネル長Ｌ（第二の電極４及び第三の電極５間の距離）：２００μｍ、チャネル幅Ｗは、２ｍｍとなった。
この半導体装置の特性を図１６Ａ及び図１６Ｂに示す。
これらの図に示すように、本実施例に係る半導体装置は、ｐ型駆動したところ、両極性を示し、電界効果移動度は０．１３ｃｍ２／Ｖｓであった。
また、この半導体装置は、両極性を示した後、再度ピンチオフが観測された（ピンチオフ領域（飽和領域）が２回発現した）。
この２回のピンチオフの発現は、半導体装置が非対称構造であることに起因するものと思われる。
すなわち、半導体装置において、ピンチオフが２回発現することにより、両極性が発現するときのドレイン電流の制御を容易に行なうことができるようになり、発光トランジスタ等へ応用した際に制御性を向上させることなどが可能となる。
比較例１
また、実施例の比較対象として、実施例１の半導体装置と略同様であるが、有機半導体層１０を成膜していないものを作製した（図９）。
半導体はｎ型の特性しか示さず、両極性も発現しなかった。
この比較例の半導体装置の特性を、図１０Ｂ及び図１１Ｂに示す。
比較例２
図３の酸化物半導体層１１の代わりに、ｎ型の特性を備えた有機物であるｐｅｒｆｌｕｏｒｏｐｅｎｔａｃｅｎｅを真空蒸着法で成膜し、ＵＶオゾン処理を行わなかった他は実施例２同様に半導体装置を作製した。
このようにして作製された半導体装置は、Ｓｉ／ＳｉＯ２膜：２００ｎｍ（基板６（第一の電極２）及び絶縁層），ｐｅｒｆｌｕｏｒｏｐｅｎｔａｃｅｎｅ：１０ｎｍ（酸化物半導体層１１），ペンタセン膜：３５ｎｍ（有機半導体層１０），Ｃｒ膜：１ｎｍ，Ａｕ膜：４０ｎｍ（第二及び第三の電極５），チャネル長Ｌ（第二の電極４及び第三の電極５間の距離）：７５μｍ、チャネル幅Ｗは、１０００μｍとなった。
半導体特性は両極性を示したが、ｎ型駆動時の電界効果移動度は０．０２ｃｍ２／Ｖｓ、ｐ型駆動時の電界効果移動度は０．５ｃｍ２／Ｖｓであった。
また、実施例２と同様にペンタセン膜を成膜する前に大気に暴露したところ、移動度が大きく低下した。
以上、本発明の半導体、半導体装置及び相補型トランジスタ回路装置について、好ましい実施形態を示して説明したが、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、本発明の半導体装置は、第一〜第六実施形態では、絶縁体層の上に酸化物半導体層を形成し、酸化物半導体層の上に有機半導体層を形成したが、これに限定されるものでなく、絶縁体層の上に有機半導体層を、有機半導体層の上に酸化物半導体層をそれぞれ形成するようにしてよい。
また、第三〜第七実施形態では、基板を、第一の電極として用いているがこれに限定されるものでなく、第二実施形態と同様に基板と第一の電極を別体としてよく、適宜設計変更して差支えない。
また、本発明の半導体装置は、電界効果トランジスタとして用いたが、これに限定されるものでなく、発光素子や受光素子として用いてよい。

Claims (12)

  1. ｐ型の有機半導体層と、この有機半導体層と接触するｎ型の酸化物半導体層とを備え、ｎ型及びｐ型の両極性型の特性を有し、所定の半導体装置に設けられた半導体であって、
    前記所定の半導体装置が、第一の電極と、前記第一の電極上に形成された絶縁体層と、前記絶縁体層上に形成された第二の電極と、前記絶縁体層上に形成され、前記第二の電極と離間した第三の電極と、前記絶縁体層、前記第二の電極及び前記第三の電極上に積層された前記酸化物半導体層と、前記酸化物半導体層上に積層された前記有機半導体層とを備え、あるいは、前記所定の半導体装置が、第一の電極と、前記第一の電極上に形成された絶縁体層と、前記絶縁体層上に形成された前記有機半導体層と、前記有機半導体層上に形成された前記酸化物半導体層と、前記酸化物半導体層上に積層された第二の電極と、前記酸化物半導体層上に積層され、前記第二の電極と離間した第三の電極とを備え、
    前記酸化物半導体層を、複数種類の層状酸化物を積み重ねた積層構造とし、該積層構造のうち、最も前記有機半導体層側の層状酸化物の材料に、該層状酸化物の仕事関数が、その他の層状酸化物の仕事関数より大きくなるものを用いたことを特徴とする半導体。
  2. 前記酸化物半導体層は、電子キャリア濃度が１０１８／ｃｍ３未満であることを特徴とする請求項１に記載の半導体。
  3. 前記酸化物半導体層は、Ｉｎ、Ｚｎ、Ｓｎ及びＧａの少なくともいずれかを含む非晶質酸化物で形成されることを特徴とする請求項１又は２に記載の半導体。
  4. 前記酸化物半導体層は、ＩｎとＧａとＺｎとを含む非晶質酸化物、ＳｎとＺｎとＧａとを含む非晶質酸化物、ＩｎとＺｎとを含む非晶質酸化物、ＩｎとＳｎとを含む非晶質酸化物、ＩｎとＧａとを含む非晶質酸化物、及び、ＺｎとＳｎとを含む非晶質酸化物のうち、いずれかで形成されることを特徴とする請求項３に記載の半導体。
  5. 前記酸化物半導体層は、Ｉｎ、Ｚｎ、Ｓｎ、Ｇａの少なくともいずれかを含む多結晶酸化物で形成されることを特徴とする請求項１又は２に記載の半導体。
  6. 前記酸化物半導体層は、Ｉｎ及び正二価元素を含む多結晶酸化物で形成されることを特徴とする請求項１又は２に記載の半導体。
  7. 前記酸化物半導体層は、仕事関数が４．８（ｅＶ）以上であることを特徴とする請求項１〜６のいずれか一項に記載の半導体。
  8. 前記酸化物半導体層は、バンドギャップが２．５（ｅＶ）以上であることを特徴とする請求項１〜７のいずれか一項に記載の半導体。
  9. 上記請求項１〜８のいずれか一項に記載の半導体を備えたことを特徴とする半導体装置。
  10. 前記有機半導体層及び酸化物半導体層を薄膜に形成したことを特徴とする請求項９に記載の半導体装置。
  11. ｎ型駆動時の電界効果移動度μ（ｎ）とｐ型駆動時の電界効果移動度μ（ｐ）の比μ（ｎ）／μ（ｐ）が、１０−５≦μ（ｎ）／μ（ｐ）≦１０５の範囲にあることを特徴とする請求項９又は１０に記載の半導体装置。
  12. 複数の半導体装置を複数備えた相補型トランジスタ回路装置であって、
    前記複数の半導体装置の少なくとも一つに、請求項９〜１１のいずれか一項に記載の半導体装置を用いたことを特徴とする相補型トランジスタ回路装置。
JP2008558109A 2007-02-16 2008-02-14 半導体，半導体装置及び相補型トランジスタ回路装置 Expired - Fee Related JP5551366B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008558109A JP5551366B2 (ja) 2007-02-16 2008-02-14 半導体，半導体装置及び相補型トランジスタ回路装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007036580 2007-02-16
JP2007036580 2007-02-16
US11/806,995 US8129714B2 (en) 2007-02-16 2007-06-05 Semiconductor, semiconductor device, complementary transistor circuit device
US11/806,995 2007-06-05
JP2008558109A JP5551366B2 (ja) 2007-02-16 2008-02-14 半導体，半導体装置及び相補型トランジスタ回路装置
PCT/JP2008/052391 WO2008099863A1 (ja) 2007-02-16 2008-02-14 半導体，半導体装置及び相補型トランジスタ回路装置

Publications (2)

Publication Number Publication Date
JPWO2008099863A1 JPWO2008099863A1 (ja) 2010-05-27
JP5551366B2 true JP5551366B2 (ja) 2014-07-16

Family

ID=39705859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008558109A Expired - Fee Related JP5551366B2 (ja) 2007-02-16 2008-02-14 半導体，半導体装置及び相補型トランジスタ回路装置

Country Status (3)

Country Link
US (1) US8129714B2 (ja)
JP (1) JP5551366B2 (ja)
TW (1) TWI442613B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
KR20090002787A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 트랜지스터 구조를 이용한 발광소자 및 수광소자
JP4489842B2 (ja) * 2007-07-13 2010-06-23 日鉱金属株式会社 複合酸化物焼結体、アモルファス複合酸化膜の製造方法、アモルファス複合酸化膜、結晶質複合酸化膜の製造方法及び結晶質複合酸化膜
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101457837B1 (ko) 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011037010A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102576518A (zh) 2009-10-16 2012-07-11 株式会社半导体能源研究所 液晶显示设备以及具有其的电子装置
WO2011052383A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
KR101876470B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058885A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
KR20140074404A (ko) * 2009-11-20 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101830195B1 (ko) * 2009-12-18 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그것의 제작 방법
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102903758B (zh) 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
KR101074813B1 (ko) * 2010-01-07 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US8947337B2 (en) * 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011099359A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method
WO2011108374A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI423437B (zh) * 2010-04-07 2014-01-11 Au Optronics Corp 有機發光二極體顯示器之畫素結構及其製作方法
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101835005B1 (ko) * 2011-04-08 2018-03-07 삼성전자주식회사 반도체소자 및 그 제조방법
TW201327817A (zh) * 2011-12-16 2013-07-01 Ind Tech Res Inst 雙載子電晶體元件結構及其製造方法
TW201327781A (zh) * 2011-12-16 2013-07-01 Ind Tech Res Inst 雙載子反相器元件結構及其製造方法
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP6277356B2 (ja) * 2013-11-06 2018-02-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
US10115828B2 (en) * 2015-07-30 2018-10-30 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
KR102617041B1 (ko) 2015-12-28 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 장치, 텔레비전 시스템, 및 전자 기기
WO2021029005A1 (ja) * 2019-08-13 2021-02-18 シャープ株式会社 発光素子及び発光装置
CN111162167B (zh) * 2019-12-23 2023-11-07 南京大学 一种提升并五苯有机场效应晶体管工作性能的方法及结构
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188165A (ja) * 1982-04-28 1983-11-02 Nec Corp 半導体装置
JPH08228034A (ja) * 1994-12-09 1996-09-03 At & T Corp 有機薄膜トランジスタ装置
JPH09199732A (ja) * 1996-01-16 1997-07-31 Lucent Technol Inc トランジスタからなる製品
JP2006502597A (ja) * 2002-05-21 2006-01-19 ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ トランジスタ構造及びその製作方法
JP2006165532A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物を利用した半導体デバイス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6284562B1 (en) 1999-11-17 2001-09-04 Agere Systems Guardian Corp. Thin film transistors
US6429040B1 (en) 2000-04-06 2002-08-06 Agere Systems Guardian Corp. Device comprising a bipolar semi-conducting film
JP2002254002A (ja) 2001-03-02 2002-09-10 Sumitomo Chem Co Ltd 板状塗工物の製造方法及びそれに好適な塗布装置
US20030186059A1 (en) * 2002-02-08 2003-10-02 Masukazu Hirata Structure matter of thin film particles having carbon skeleton, processes for the production of the structure matter and the thin-film particles and uses thereof
US7002176B2 (en) * 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
US20060243965A1 (en) * 2003-01-28 2006-11-02 De Leeuw Dagobert M Electronic device
JP2005026872A (ja) 2003-06-30 2005-01-27 Casio Comput Co Ltd 撮影方法、撮像装置、及びプログラム
JP2005150410A (ja) 2003-11-17 2005-06-09 Japan Science & Technology Agency 薄膜トランジスタ
JP4530334B2 (ja) 2004-01-21 2010-08-25 国立大学法人京都大学 有機半導体装置、ならびにそれを用いた表示装置および撮像装置
JP4661065B2 (ja) * 2004-03-22 2011-03-30 セイコーエプソン株式会社 相補型有機半導体装置
JP4449549B2 (ja) * 2004-04-15 2010-04-14 日本電気株式会社 有橋環式炭化水素ラクトン構造を有する材料を用いた有機薄膜トランジスタとその製造方法
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP4989907B2 (ja) * 2005-03-24 2012-08-01 株式会社半導体エネルギー研究所 半導体装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188165A (ja) * 1982-04-28 1983-11-02 Nec Corp 半導体装置
JPH08228034A (ja) * 1994-12-09 1996-09-03 At & T Corp 有機薄膜トランジスタ装置
JPH09199732A (ja) * 1996-01-16 1997-07-31 Lucent Technol Inc トランジスタからなる製品
JP2006502597A (ja) * 2002-05-21 2006-01-19 ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ トランジスタ構造及びその製作方法
JP2006165532A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物を利用した半導体デバイス

Also Published As

Publication number Publication date
US20080197344A1 (en) 2008-08-21
TW200901528A (en) 2009-01-01
JPWO2008099863A1 (ja) 2010-05-27
US8129714B2 (en) 2012-03-06
TWI442613B (zh) 2014-06-21

Similar Documents

Publication Publication Date Title
JP5551366B2 (ja) 半導体，半導体装置及び相補型トランジスタ回路装置
JP5465825B2 (ja) 半導体装置、半導体装置の製造方法及び表示装置
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
JP5386084B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
TW201017890A (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, illumination device and display device
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
KR101144588B1 (ko) 그라핀 시트를 포함하는 가요성 투명 전도층을 구비하는 유기 전자 소자 및 이의 제조 방법
JP2009260254A (ja) 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法
JP6583812B2 (ja) 多層構成の薄膜トランジスタの製造方法
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
JP2007109918A (ja) トランジスタおよびその製造方法
JP2010027808A (ja) 電界効果型トランジスタ及びその製造方法
JP2007150156A (ja) トランジスタおよびその製造方法
KR102628292B1 (ko) 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터
JP6904444B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
JP2007123699A (ja) 薄膜トランジスタとその製造方法
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
CN107452810B (zh) 一种金属氧化物薄膜晶体管及其制备方法
KR102685952B1 (ko) 스피넬 단일 결정상의 izto 산화물 반도체를 구비하는 박막트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140522

R150 Certificate of patent or registration of utility model

Ref document number: 5551366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees