[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5438910B2 - 貼り合わせ基板の製造方法 - Google Patents

貼り合わせ基板の製造方法 Download PDF

Info

Publication number
JP5438910B2
JP5438910B2 JP2008074513A JP2008074513A JP5438910B2 JP 5438910 B2 JP5438910 B2 JP 5438910B2 JP 2008074513 A JP2008074513 A JP 2008074513A JP 2008074513 A JP2008074513 A JP 2008074513A JP 5438910 B2 JP5438910 B2 JP 5438910B2
Authority
JP
Japan
Prior art keywords
wafer
silicon
handle
silicon wafer
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008074513A
Other languages
English (en)
Other versions
JP2009231506A (ja
Inventor
昌次 秋山
芳宏 久保田
厚雄 伊藤
好一 田中
信 川合
優二 飛坂
博 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2008074513A priority Critical patent/JP5438910B2/ja
Publication of JP2009231506A publication Critical patent/JP2009231506A/ja
Application granted granted Critical
Publication of JP5438910B2 publication Critical patent/JP5438910B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、貼り合わせ基板の製造方法に関するもので、特に、反りの大きなウェーハであっても貼り合わせることができる貼り合わせ基板の製造方法に関する。
近年、パワーデバイス用途として単結晶炭化ケイ素(単結晶SiC)や単結晶ダイアモンドといったワイドバンドギャップ材料が注目されている。これは、高い電荷の移動度の他に、高い熱伝導率といった優れた特性が注目されているためである。
しかし、現実には、現在製造される単結晶SiCや単結晶ダイアモンドは、電子デバイスの作製に耐えられる品質のものは少なく、研究段階でとどまっている。
単結晶SiCでは、近年大口径ウェーハ状のものが得られるようになってきてはいるが、マイクロパイプや積層欠陥といった欠陥密度が高く、苛酷な環境で長時間用いることができるものは未だ本格的に実用化されていない。
一方、単結晶ダイアモンドにおいても、現状では、研究レベルで数mm角のものができている段階で、電子デバイス作製に必要な大きさ・品質を有する結晶は未だ得られていない状態である。
シリコンは基本物性(電荷の移動度、熱伝導率等)ではSiCやダイアモンドに劣るものの、その結晶性の完全性から、パワーデバイス用途に長年実際に用いられてきた。そのため、現実的には、長期間の信頼性を要求されるパワーデバイス用途には、シリコン以外の材料はなかなか使えないというのが現状である。
しかし、シリコンウェーハ上にトランジスタ等の素子などを作製すると、それらからの発熱によってシリコンウェーハの温度が上昇するという問題が発生する。
ハンドルウェーハを構成するシリコンは熱の良導体なので、熱をハンドルウェーハ側に逃がすことができればよいが、シリコンウェーハとハンドルウェーハとの間に介在しているシリコン酸化膜は、電気的絶縁体であるばかりでなく、熱に対しても極端な絶縁体である。従って、シリコン酸化膜を薄くすればシリコンウェーハで発生した熱をハンドルウェーハに逃がすことができるようになるが、その場合は電気絶縁性に問題が生じる。
そこでこの排熱の問題を解決するために、シリコンウェーハを、熱伝導度の高い物質、望ましくはCMOSプロセス中に汚染の心配の少ない物質(例えばSiC等)に貼り付けて、高い放熱性を確保する方法(例えば特許文献1参照)も考えられるが、この構造には製造上の問題点が存在する。
シリコンウェーハは長年の生産技術の蓄積から、貼り合わせに必要なウェーハの反りを十分に抑えることに成功しているが、SiCは難加工材料であることと、シリコンほど周辺技術が熟成されていないことから、貼り合わせに必要なウェーハの反りを達成することが困難である場合が多々ある。一般にウェーハの片方に30μm以上の反りがあると貼り合わせ不良が出始めるが、SiCウェーハは100μm程度の反りがあることもあり、そのまま貼り合わせると大きな歩留り低下が生じる。
特開平10−223870号公報
本発明は、上記問題に鑑みてなされたものであって、シリコン薄膜上の素子等からの排熱の問題を解決でき、また、シリコンウェーハと熱伝導率は高いが反りの大きいウェーハ、例えば炭化ケイ素ウェーハ等とを貼り合わせたとしても貼り合わせ不良が発生することを大きく抑制できる貼り合わせ基板の製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、貼り合わせ基板の製造方法であって、少なくとも、シリコンウェーハと、ハンドルウェーハを準備する工程と、前記シリコンウェーハと前記ハンドルウェーハの少なくとも一方の貼り合わせ面に、表面活性化処理を行う工程と、前記ハンドルウェーハを静電チャックに吸着させる工程と、前記シリコンウェーハと前記ハンドルウェーハとを、該ハンドルウェーハを前記静電チャックに吸着させたまま貼り合わせる工程と、前記貼り合わせたウェーハを前記静電チャックに吸着させたまま熱処理を行う工程と、前記熱処理したウェーハを前記静電チャックより脱着させる工程と、前記脱着させたウェーハの前記シリコンウェーハを薄膜化する工程とを有することを特徴とする貼り合わせ基板の製造方法を提供する。
このように、シリコンウェーハとハンドルウェーハの少なくとも一方の貼り合わせ面に表面活性化処理を行い、ハンドルウェーハを静電チャックに吸着させてそのままの状態で貼り合わせ処理と結合熱処理を行い、その後シリコンウェーハを薄膜化する。
ハンドルウェーハを静電チャックに吸着させることによって、ハンドルウェーハに一時的にではあるが高い平坦性を持たせることができる。また貼り合わせ面に対する表面活性化処理と、結合熱処理を行うことによって、貼り合わせたウェーハの貼り合わせ面の結合強度を強力なものとする。
これらによって、たとえハンドルウェーハの反りが大きな場合であっても、シリコンウェーハと貼り合わせた際の貼り合わせ不良の発生を大きく抑制することができる。
よって、ハンドルウェーハに、例えば熱伝導率は高いが反りの大きな炭化ケイ素等を選択することができる。
また、前記熱処理工程は、熱処理温度を200℃以上とすることが好ましい。
このように、結合熱処理温度を200℃以上とすることで、シリコンウェーハとハンドルウェーハの貼り合わせ強度をより強力なものとすることができ、よって貼り合わせ不良の発生をより抑制することができる。
また、前記ハンドルウェーハを、熱伝導率が180W/mK以上の材料からなるウェーハとすることができる。
このように、上記のような熱伝導率の材料からなるハンドルウェーハとすることで、シリコン薄膜上に形成された素子等が動作することによって発生する熱をハンドルウェーハを経由して外へ放出することがより容易になる。
また、前記ハンドルウェーハを、単結晶炭化ケイ素、多結晶炭化ケイ素、窒化アルミニウムのいずれかからなるウェーハとすることができる。
このように、ハンドルウェーハとして、高い熱伝導率(炭化ケイ素:200W/mK以上、窒化アルミニウム:200W/mK)を有する上記材料を用いることによって、シリコン薄膜上の素子等からの排熱をハンドルウェーハを経由させて外へ放出することがより容易になる。
また、前記シリコンウェーハと前記ハンドルウェーハとを貼り合わせる工程の前に、前記シリコンウェーハに水素イオン又は希ガスイオンあるいはこれらの両方の注入を行ってイオン注入層を形成する工程を行い、前記薄膜化する工程を、前記イオン注入層にて剥離する工程とすることができる。
このように、シリコンウェーハの薄膜化方法に所謂イオン注入法を選択することによって、薄膜化するシリコンウェーハの膜厚を均一で薄いものとすることができ、また剥離面の表面粗さを低いものとすることができ、よって高い平坦性を有した薄膜貼り合わせ基板とすることができる。
また、前記薄膜化する工程を、前記シリコンウェーハを研削および研磨するものとすることができる。
このように、シリコンウェーハを研削および研磨によって薄膜化することによって、簡易な手法によってシリコンウェーハを薄膜化することができ、よって製造コストの低減を図ることができる。
以上説明したように、本発明の貼り合わせ基板の製造方法によれば、たとえハンドルウェーハの反りが大きな場合であっても、シリコンウェーハと貼り合わせた際の貼り合わせ不良の発生を大きく抑制することができる。これによって、例えば、単結晶炭化ケイ素等の高熱伝導度で絶縁性基板とシリコンウェーハを効率よく貼り合わせることができ、高性能デバイスの作製に寄与できる。
以下、本発明についてより具体的に説明する。
前述のように、シリコン薄膜上の素子等からの排熱の問題を解決でき、また、シリコンウェーハと熱伝導率は高いが反りの大きいウェーハ、例えば炭化ケイ素ウェーハ等とを貼り合わせたとしても貼り合わせ不良が発生することを大きく抑制できる貼り合わせ基板の製造方法の開発が待たれていた。
そこで、本発明者らは、鋭意検討を重ねた結果、ハンドルウェーハを静電チャックに吸着させることによって高い平坦性を持たせてその状態で貼り合わせ処理を行うことと、静電チャックに吸着させたまま結合強度を高める処理を行うことによって前述の問題を解決することができることを発見し、本発明を完成させた。
以下、本発明の貼り合わせ基板の製造方法を図1を参照して説明するが、本発明はこれらに限定されるものではない。
図1は本発明の貼り合わせ基板の製造方法の工程の一例を示す工程図である。
(工程a:シリコンウェーハ・ハンドルウェーハの準備、表面活性化処理)
まず、図1(a)に示すように、シリコンウェーハ11とハンドルウェーハ12を準備する。
ここで、準備するハンドルウェーハを、熱伝導率が180W/mK以上の材料からなるものとすることができる。
このように、上記のような熱伝導率のハンドルウェーハとすることで、シリコン薄膜上の素子等からの排熱をハンドルウェーハを経由させて外へ放出することがより容易になる。
また、具体的にハンドルウェーハとして、単結晶炭化ケイ素、多結晶炭化ケイ素、窒化アルミニウムのいずれかの材料を用いることができる。
このように、ハンドルウェーハとして、高い熱伝導率を有する上記の材料を選択することによって、シリコン薄膜上の素子等からの排熱をハンドルウェーハを経由させてデバイス外へ放出することがより容易になる。
また、本発明の製造方法は、反りの大きなウェーハであっても貼り合わせ不良の発生を抑制することができるため、熱伝導率は高いが反りの大きな単結晶炭化ケイ素等をハンドルウェーハとして適宜選択することができる。
次に、準備したシリコンウェーハ11とハンドルウェーハ12の少なくとも一方の貼り合わせ面に対して、表面活性化処理を施す。
この表面活性化処理として、例えばプラズマ処理やオゾン処理が挙げられる。
プラズマで処理をする場合は、真空チャンバ中にRCA洗浄等の洗浄をしたウェーハを載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜30秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、例えば、酸素ガス、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。また、不活性ガスの窒素ガスを用いても良い。
オゾンで処理をする場合は、大気を導入したチャンバ中にRCA洗浄等の洗浄をしたウェーハを載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。
(工程b:静電チャックへの吸着)
次に、図1(b)に示すように、ハンドルウェーハ12を静電チャック13に吸着させる。
ここで、ハンドルウェーハを吸着させる静電チャックに、ウェーハの加熱機構を具備させることが望ましい。静電チャックにウェーハの加熱機構を具備させることによって、後述の熱処理工程において、吸着させたままの貼り合わせたウェーハに対する熱処理を容易に行うことができるようになる。このような加熱機構付き静電チャックは、市販されているものでよい。また、静電チャックのチャック面はできるだけ平坦のものを用いるようにし、貼り合わせに支障がない様、チャックされたハンドルウェーハの反りが、少なくとも30μmより小さくなるようにする。
(工程c:貼り合わせ・熱処理)
次に、図1(c)に示すように、静電チャック13に吸着させたハンドルウェーハ12とシリコンウェーハ11の貼り合わせ面同士を貼り合わせ、貼り合わせたウェーハ14とする。このとき、ハンドルウェーハ12は静電チャック13に吸着させたままである。
次に、静電チャック13に吸着させたままの貼り合わせたウェーハ14に対して熱処理を行う。
ここで、熱処理温度を200℃以上とすることができる。
このように、結合熱処理温度を200℃以上とすることで、シリコンウェーハとハンドルウェーハの貼り合わせ強度をより強力なものとすることができ、よって貼り合わせ不良の発生をより抑制することができる。熱処理温度の上限は特に限定されないが、静電チャックの耐熱性、使用ウェーハの融点や結晶性の劣化が生じない範囲で決定すれば良い。
(工程d:脱着)
次に、図1(d)に示すように、熱処理後の貼り合わせたウェーハ14を静電チャック13より脱着させる。
(工程e:薄膜化)
次に、図1(e)に示すように、脱着させた後の熱処理したウェーハ15のシリコンウェーハ11を薄膜化して、貼り合わせ基板10とする。
ここで、シリコンウェーハとハンドルウェーハを貼り合わせる前にシリコンウェーハに水素イオン又は希ガスイオンあるいはこれらの両方の注入を行い、イオン注入層にて剥離を行うことによってシリコンウェーハを薄膜化することができる。
このように、シリコンウェーハの薄膜化方法にイオン注入法(例えばSOITEC法やSiGen法)を選択することによって、薄膜化するシリコンウェーハの膜厚を均一で薄いものとすることができ、また剥離面の表面粗さを低いものとすることができ、よって高い平坦性を有した薄膜貼り合わせ基板とすることができる。
このSOITEC法とはシリコン・ハンドル両ウェーハを室温で貼り合わせ、その後500℃近傍まで昇温し、イオン注入界面でマイクロキャビティと呼ばれる空孔を形成し熱的に剥離を行い、薄膜を転写する方法である。
またSiGen法は、シリコン・ハンドル両ウェーハを貼り合わせる前処理として、表面プラズマ活性化処理を行い、室温で貼り合わせ、この時点で高い結合強度を達成し、必要に応じて低温(300℃前後)の熱処理を加えた後に、イオン注入界面に機械的衝撃を加え剥離を行い、薄膜を転写する方法である。
また、この薄膜化工程を、シリコンウェーハを研削および研磨する工程とすることもできる。
このように、シリコンウェーハを研削および研磨によって薄膜化することによって、簡易な手法によってシリコンウェーハを薄膜化することができ、よって製造コストの低減を図ることができる。
このように、本発明の貼り合わせ基板の製造方法は、静電チャックにチャックさせることでハンドルウェーハに高い平坦性を持たせた状態でシリコンウェーハとの貼り合わせ処理を行い、かつ貼り合わせたウェーハに対する結合熱処理を行うことを特徴としている。
これによって、シリコンウェーハとハンドルウェーハの反りが大きな場合であっても、貼り合わせた際の貼り合わせ不良の発生を大きく抑制することができる。
従って、例えばシリコンウェーハに比べて熱伝導率は高いが反りの大きな単結晶炭化ケイ素ウェーハ等であっても、シリコンウェーハと貼り合わせることができ、よってデバイス等からの排熱の問題を軽減して、高精度デバイスを作製することができる。
以下、本発明の貼り合わせ基板の製造方法について、実施例によりさらに具体的に説明するが、もちろんこれに限定されるものではない。
(実施例)
以下のように、図1に示したような貼り合わせ基板の製造方法に従って、貼り合わせ基板を複数枚製造した。
まず、シリコンウェーハと、ハンドルウェーハとして単結晶炭化ケイ素ウェーハを準備した。
次に、このシリコンウェーハの一方の表面に水素イオン注入を行って、水素のイオン注入層を形成した。イオン注入条件は、注入エネルギーが35keV、注入線量が9×1016/cm、注入深さは0.3μmである。
次に、プラズマ処理装置にイオン注入したシリコンウェーハを載置し、プラズマ用ガスとして窒素を導入した後、2Torr(270Pa)の減圧条件下で13.56MHzの高周波を直径300mmの平行平板電極間に高周波パワー50Wの条件で印加することで、高周波プラズマ処理をイオン注入した面に10秒行った。このようにして、シリコンウェーハのイオン注入面に表面活性化処理を施した。
次に単結晶炭化ケイ素ウェーハを、加熱機構付きの静電チャックに吸着させた。
そして表面活性化処理を行ったシリコンウェーハと、静電チャックに吸着させたままの単結晶炭化ケイ素ウェーハとを、表面活性化処理を行った面を貼り合わせ面として密着させた後、両ウェーハの裏面を厚さ方向に強く押圧した。
次に、貼り合わせ強度を高めるため、シリコンウェーハと単結晶炭化ケイ素ウェーハとを貼り合わせたウェーハを、静電吸着装置の加熱機構を用いて200℃で熱処理した。
その後、貼り合わせたウェーハを静電チャックより脱着させ、シリコンウェーハの水素イオン注入層に外部衝撃を付与し、水素イオン注入層にて順次離間させ、シリコン薄膜とした。
その後、シリコン薄膜の剥離面に対して、表面処理として、研磨代を0.05μmとした研磨処理を行った。
このようにして、単結晶炭化ケイ素ウェーハ上にシリコン薄膜を有する貼り合わせ基板を製造した。このように複数枚製造した貼り合わせ基板の貼り合わせ不良の発生率を評価したところ、貼り合わせ不良の発生率は5%程度であり、従来に比べ大幅に低下させることができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明の貼り合わせ基板の製造方法の工程の一例を示した工程図である。
符号の説明
10…貼り合わせ基板、 11…シリコンウェーハ、 12…ハンドルウェーハ、 13…静電チャック、 14…貼り合わせたウェーハ、 15…熱処理したウェーハ。

Claims (4)

  1. 貼り合わせ基板の製造方法であって、
    少なくとも、
    シリコンウェーハと、ハンドルウェーハを準備する工程と、
    前記シリコンウェーハと前記ハンドルウェーハの少なくとも一方の貼り合わせ面に、表面活性化処理を行う工程と、
    前記ハンドルウェーハを静電チャックに吸着させる工程と、
    前記シリコンウェーハと前記ハンドルウェーハとを、該ハンドルウェーハを前記静電チャックに吸着させたまま貼り合わせる工程と、
    前記貼り合わせたウェーハを前記静電チャックに吸着させたまま熱処理を行う工程と、
    前記熱処理したウェーハを前記静電チャックより脱着させる工程と、
    前記脱着させたウェーハの前記シリコンウェーハを薄膜化する工程とを有し、
    前記熱処理工程の熱処理温度を200℃以上とし、
    前記ハンドルウェーハを、熱伝導率が180W/mK以上の材料からなるウェーハとすることを特徴とする貼り合わせ基板の製造方法。
  2. 前記ハンドルウェーハを、単結晶炭化ケイ素、多結晶炭化ケイ素、窒化アルミニウムのいずれかからなるウェーハとすることを特徴とする請求項1に記載の貼り合わせ基板の製造方法。
  3. 前記シリコンウェーハと前記ハンドルウェーハとを貼り合わせる工程の前に、前記シリコンウェーハに水素イオン又は希ガスイオンあるいはこれらの両方の注入を行ってイオン注入層を形成する工程を行い、
    前記薄膜化する工程を、前記イオン注入層にて剥離する工程とすることを特徴とする請求項1または請求項に記載の貼り合わせ基板の製造方法。
  4. 前記薄膜化する工程を、前記シリコンウェーハを研削および研磨するものとすることを特徴とする請求項1または請求項に記載の貼り合わせ基板の製造方法。
JP2008074513A 2008-03-21 2008-03-21 貼り合わせ基板の製造方法 Active JP5438910B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008074513A JP5438910B2 (ja) 2008-03-21 2008-03-21 貼り合わせ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008074513A JP5438910B2 (ja) 2008-03-21 2008-03-21 貼り合わせ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009231506A JP2009231506A (ja) 2009-10-08
JP5438910B2 true JP5438910B2 (ja) 2014-03-12

Family

ID=41246586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008074513A Active JP5438910B2 (ja) 2008-03-21 2008-03-21 貼り合わせ基板の製造方法

Country Status (1)

Country Link
JP (1) JP5438910B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553518B2 (en) 2012-05-08 2020-02-04 Shin-Etsu Chemical Co., Ltd. Heat dissipation substrate and method for producing same
JP6049571B2 (ja) * 2013-08-28 2016-12-21 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法
JP6243214B2 (ja) * 2013-12-16 2017-12-06 新日本無線株式会社 バイポーラトランジスタとその製造方法
JP6305751B2 (ja) * 2013-12-16 2018-04-04 新日本無線株式会社 ショットキーダイオードとその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082642A (ja) * 1998-09-04 2000-03-21 Sony Corp 基板の貼り合わせ方法
JP4624812B2 (ja) * 2005-01-20 2011-02-02 信越化学工業株式会社 Soiウエーハの製造方法
CN101248519B (zh) * 2005-02-28 2011-08-24 硅源公司 衬底硬化方法及所得器件

Also Published As

Publication number Publication date
JP2009231506A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
JP3900741B2 (ja) Soiウェーハの製造方法
JP5415129B2 (ja) 貼り合わせ基板の製造方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
KR20070024422A (ko) 적층 기판 제조방법 및 이 방법에 의해 제조된 적층 기판
JP5417399B2 (ja) 複合ウェーハの製造方法
WO2017212812A1 (ja) 貼り合わせsoiウェーハの製造方法
JP5438910B2 (ja) 貼り合わせ基板の製造方法
WO2002050912A1 (fr) Procede de fabrication de plaquettes de silicium sur isolant et plaquette de silicium sur isolant
KR101486779B1 (ko) Soi 기판의 제조 방법 및 soi기판
JP5465830B2 (ja) 貼り合わせ基板の製造方法
WO2018061523A1 (ja) 貼り合わせsoiウェーハの製造方法
JP6208572B2 (ja) SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板
JP2008263084A (ja) 熱分解性窒化硼素複合基板の製造方法
JP6371143B2 (ja) SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板
JP2008514023A (ja) 接合されるべき面の処理を伴う転写方法
JP6371142B2 (ja) SiCウェハの製造方法、SiC半導体の製造方法及び炭化珪素複合基板
JP5292810B2 (ja) Soi基板の製造方法
JP2009253184A (ja) 貼り合わせ基板の製造方法
JP2006140187A (ja) 半導体ウェーハの製造方法
JP4624812B2 (ja) Soiウエーハの製造方法
JP5339785B2 (ja) 貼り合わせウェーハの製造方法
JP2008235776A (ja) 貼り合わせウェーハの製造方法
JP2016508291A (ja) 多層半導体デバイス作製時の低温層転写方法
JP6070487B2 (ja) Soiウェーハの製造方法、soiウェーハ、及び半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130717

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130724

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131216

R150 Certificate of patent or registration of utility model

Ref document number: 5438910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150