[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5422236B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP5422236B2
JP5422236B2 JP2009070490A JP2009070490A JP5422236B2 JP 5422236 B2 JP5422236 B2 JP 5422236B2 JP 2009070490 A JP2009070490 A JP 2009070490A JP 2009070490 A JP2009070490 A JP 2009070490A JP 5422236 B2 JP5422236 B2 JP 5422236B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
main surface
sensor substrate
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009070490A
Other languages
English (en)
Other versions
JP2010225778A (ja
Inventor
和拓 鈴木
梨紗子 上野
浩大 本多
英之 舟木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009070490A priority Critical patent/JP5422236B2/ja
Publication of JP2010225778A publication Critical patent/JP2010225778A/ja
Application granted granted Critical
Publication of JP5422236B2 publication Critical patent/JP5422236B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、撮像装置に関する。
これまで、ＣＭＯＳ撮像素子（ＣＩＳ：CMOS (Complementary Metal Oxide Semiconductor) Image Sensor）等の固体撮像素子において、半導体装置の微細化に伴い、画素の微細化が進められてきている。しかしながら、微細化に伴いいくつかの課題が浮上している。例えば、フォトダイオード（ＰＤ）開口面積の減少、飽和電子数の減少、画素周辺部における斜め入射に起因する感度の低下、などが挙げられる。特に、フォトダイオードの開口面積は微細化の影響を最も受け、長波長光の回折限界に近づきつつある。
かかる問題に対応するため、近年、トランジスタ層の裏面から光を受光する裏面照射型ＣＩＳ（ＢＩＣＩＳ：Back Illuminated CMOS Image Sensor）等の裏面照射型の固体撮像素子が提案されている（例えば、特許文献１）。裏面照射型ＣＩＳでは、マイクロレンズとフォトダイオードとの間に配線層を挟まないため、開口率を大幅に向上させることができる。これにより、前述した、フォトダイオードの開口面積の減少や飽和電子数の減少といった課題の解決が可能となる。また、画素周辺部における斜め入射に起因する感度の低下も軽減することができる。このように、裏面照射型ＣＩＳは、微細化に伴う問題に根本的に対応可能な構造を持つ。
また、裏面照射型ＣＩＳの利点として、配線層デザインの自由化や、増幅トランジスタサイズを大きくデザインできることに伴う低１／ｆノイズ化の実現が挙げられる。さらに、ＣＭＯＳに係る先端的プロセス技術であるＣｕ配線との良好な整合性の確保も挙げられる。すなわち、裏面照射型ＣＩＳは、Ｃｕ拡散を防止するためのＳｉＮ膜において入射光が反射するという問題に無関係な構造を有するため、このようなＣｕ配線との良好な整合性を確保することができる。
ここで、かかる構成を有する固体撮像素子を固体撮像装置として機能させるためには、固体撮像素子を外部回路と結線する必要がある。これに関し、特許文献１では、パッド領域において、半導体層の内部に第１の電極層を形成する工程と、パッド領域において、半導体層の裏面側、すなわち光が入射する側、より第１の電極層に達する開口を形成する工程と、パッド領域において、開口内に導電層を埋め込む工程と、半導体層の裏面側に導電膜を形成する工程と、導電膜をパターニングすることにより、パッド領域及びオプティカルブラック領域に、それぞれ第２の配線層及び遮光膜の少なくとも一部を同時に形成する工程と、撮像領域において、半導体層の裏面側にカラーフィルタまたはオンチップレンズを形成する工程と、を用いて第１の電極層を電気的に外部に導いている。
しかしながら、特許文献１で開示された構成によれば、カラーフィルタ（ＣＦ）やマイクロレンズ（ＭＬ）が形成されたセンサ面と同一表面上に、第１の電極層を露出するための開口を形成する必要がある。このため、センサ面と第１の電極層とが共に半導体層の裏面側にあることから、開口形成工程に起因してセンサ領域が物理的あるいは化学的影響を受け、これにより性能が低下する可能性がある。また、マイクロレンズのような凹凸部が形成された後に外部と結線する場合には、かかる凹凸部の影響により結線に係る配線を構築するためのリソグラフィ工程などへ好ましくない影響を与える可能性がある。
特開２００５−３４７７０７号公報
本発明は、性能が良好に確保される撮像装置を提供する。
本発明の一態様によれば、第１主面と前記第１主面とは反対側にあり第１キャビティが設けられた第２主面とを有し、前記第１主面側に設けられた光を検出する検出部と、前記検出部と電気的に接続された第１の配線と、が設けられたセンサ基板と、前記センサ基板の前記第２主面に接する第３主面を有し、第２の配線が設けられた支持基板と、前記第１キャビティの内部に設けられ、前記第１の配線と前記第２の配線とを接続する接続体と、を備え、前記第１キャビティは、前記センサ基板に向かって拡開した内壁面を有し、前記センサ基板と前記支持基板とは、前記第２主面及び前記第３主面において一体的に接合されてなることを特徴とする撮像装置が提供される。
また、本発明の他の一態様によれば、第１主面と前記第１主面とは反対側の第２主面とを有し、前記第１主面側に設けられた光を検出する検出部と、前記検出部と電気的に接続された第１の配線と、が設けられたセンサ基板と、前記センサ基板の前記第２主面に接し第１キャビティを有する第３主面を有し、第２の配線が設けられた支持基板と、前記第１キャビティの内部に設けられ、前記第１の配線と前記第２の配線とを接続する接続体と、を備え、前記第１キャビティは、前記センサ基板に向かって拡開した内壁面を有し、前記センサ基板と前記支持基板とは、前記第２主面及び前記第３主面において一体的に接合されてなることを特徴とする撮像装置が提供される。
本発明によれば、性能が良好に確保される撮像装置が提供される。
本実施形態に係る撮像装置を例示する模式断面図である。 図１のＡ−Ａ線断面図である。 撮像装置１の他の構成を例示する模式断面図である。 本実施形態と対比される比較例に係る撮像装置１００の製造過程を例示する模式断面図である。 本実施形態に係る撮像装置１の製造過程を例示する模式断面図である。 撮像装置１の他の構成を例示する模式図である。 撮像装置１の製造方法を例示する模式工程断面図である。 撮像装置１の製造方法を例示する模式工程断面図である。 撮像装置１の製造方法を例示する模式工程断面図である。 撮像装置１の製造方法を例示する模式工程断面図である。 センサ基板１０と支持基板２０とを接合する際の自己整合効果を例示する模式断面図である。 封止剤３２を用いた撮像装置１の製造方法を例示する模式工程断面図である。 封止剤３２を用いた撮像装置１の製造方法を例示する模式工程断面図である。
以下、図面を参照し、本発明の実施形態について説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、本実施形態に係る撮像装置を例示する模式断面図である。
図２は、図１のＡ−Ａ線断面図である。
図１に表したように、本実施形態に係る撮像装置１は、マイクロレンズ（撮像レンズ）４０と、マイクロレンズ４０を透過した光を感知して検出する検出手段１１を有するセンサ基板１０と、センサ基板１０と接しセンサ基板１０を機械的・構造的に支持する支持基板２０と、を備える。裏面照射型ＣＩＳ（ＢＩＣＩＳ）では、センサ基板１０を薄膜化する工程やその後の実装工程などにおいてセンサ基板１０をプロセス上強固に支持する必要があり、このために撮像装置１では支持基板２０を設けている。そして、プロセス上の安定性の確保などのため、センサ基板１０と支持基板２０との接合領域は、広い領域で高い平坦性が確保されている。また、センサ基板１０と支持基板２０との間の電気接続を熱圧着で実施するとともに、接続金属の界面への流出を回避するため、後に詳述するようにビア開口部などの配線接続領域に凹部形状のキャビティ領域（接続部３０）を備えている。
以下、光が入射する側、換言すれば矢印Ｌで示す光の進行方向の上流側を「入射側」あるいは「光の上流側」と、また光の進行方向の下流側を「光の下流側」ということがある。
マイクロレンズ４０とセンサ基板１０との間には、赤、緑、青などの光を選択的に透過させるカラーフィルタ４１や、暗電流（光が入射しないときに、熱などにより発生する電流）等のノイズを除去するためのオプティカルブラック４２を設けてもよい。なお、画素４ａのように、オプティカルブラック４２の入射側にはカラーフィルタ４１が設けられてもよく、この場合、画素４ａにおいてはカラーフィルタ４１の機能は発現されず、オプティカルブラック４２の機能のみが発現されるようにすることができる。マイクロレンズ４０、カラーフィルタ４１、及びオプティカルブラック４２には、例えば樹脂を用いることができる。
以下、各構成要素について詳細に説明する。
まず、センサ基板１０について説明する。
図１に表したように、センサ基板１０は、光が入射する面（入射面１０ｂ）と、入射面１０ｂに対向し支持基板２０と接する第１の面１０ａと、を有する。第１の面１０ａは、入射面１０ｂよりも光の下流側に位置する。センサ基板１０の厚さは、例えば５μｍ程度とすることができる。
センサ基板１０において、入射面１０ｂ側には、光を検出する検出手段１１が内設されている。検出手段１１は、光を電気信号に変換する光電変換手段とすることができ、例えば図１に表したようにフォトダイオードとすることができる。フォトダイオード１１は、例えば図１に表したように、一画素において入射側から順に、ｐ型半導体層１１１と、ｎ型半導体層１１２と、を有することができる。ｎ型半導体層１１２は、画素４ｂのように、ｎ型半導体基板１１２ａと、ｎ型半導体基板１１２ａの入射側に設けられ、ｎ型半導体をエピタキシャル成長させて形成したｎ型エピタキシャル層１１２ｂと、を有してもよい。また画素間には、画素間を光学的に分離するため、ｐ型半導体などからなる素子分離領域１１３を有することができる。なお、検出手段１１は、素子分離のためのＳＴＩ（Shallow Trench Isolation）構造１１４を有してもよい。
また、検出手段１１の入射側には、ＳｉＮなどからなる反射防止層１３を設けてもよく、反射防止層１３と検出手段１１との間にはＳｉＯ２などからなる絶縁層１４を設けてもよい。また、図示しないが、検出手段１１の入射側に、赤外線を遮断するフィルター（ＩＲカットフィルター）を設けてもよい。これにより、赤外線の影響による色相の変化が抑制される。
センサ基板１０において、検出手段１１よりも光の下流側（第１の面１０ａ側）には、検出手段１１と電気的に接続する第１の配線１２が内設されている。第１の配線１２はデータ転送部の役割を有し、その材料にはＡｌなどの金属を用いることができる。また、第１の配線１２には、後述する接続部３０に連通する電極１５が接続している。電極１５には、例えばＡｌなどの金属を用いることができる。また、電極１５は、後述する接続体３１との良好な接続を得るために、主面（第１の面１０ａに平行な面）方向に広がったパッド状にすることができる。また、電極１５と接続体３１との間には、両者を良好に接合させるための図示しないバンプ下地金属（ＵＢＭ：Under-bumped metal）を設けてもよい。第１の配線１２及び電極１５の周囲には、層間絶縁層１６が設けられている。層間絶縁層１６には任意の絶縁体を用いることができ、例えばＴＥＯＳ（Tetraethyl orthosilicate）を用いることができる。
また、センサ基板１０において、第１の面１０ａ及びその近傍領域には、支持基板２０との接合を良好に行うための絶縁層１７を設けてもよい。絶縁層１７の材料は、支持基板２０との接合に係る親和性を考慮して適宜選択することができ、支持基板２０にシリコン系の材料を用いる場合には例えばＳｉＯ２などとすることができる。
次に、支持基板２０について説明する。
図１に表したように、支持基板２０は、センサ基板１０と接する第２の面２０ａを有し、センサ基板１０を機械的・構造的に支持している。支持基板２０の厚さは、例えば７００〜８００μｍとすることができる。支持基板２０は、単結晶Ｓｉなどからなる本体部２１を有し、第２の配線２２を内設する。第２の配線２２は、スルービア配線とすることができ、その材料にはＣｕなどの金属を用いることができる（メタルポスト）。本体部２１と第２の配線２２との境界を含め、本体部２１の周囲には、ＳｉＯ２などからなる絶縁層２４が設けられている。第２の配線２２は、後述する接続部３０を介して第１の配線１２と電気的に接続し、データ転送の役割を有する。
次に、接続部３０について説明する。
図１に表したように、撮像装置１は、キャビティ領域としての接続部３０を有する。接続部３０は、センサ基板１０と支持基板２０との間に介在し、センサ基板１０と支持基板２０との接合面５０、すなわち第１の面１０ａ及び第２の面２０ａ、と連通している。図１では、接合面５０に連通しセンサ基板１０と支持基板２０とにより囲まれた領域が、接続部３０となる。接続部３０は、例えば、支持基板２０側に数μｍ〜数十μｍ程度突出し、主面上の径または一辺の長さを数μｍ〜数十μｍ程度とした形状にすることができる。 接続部３０は、センサ基板１０と支持基板２０の少なくともいずれかの主面が後退することにより接合面５０に向けて拡開した内壁面を有する。図１に表した具体例の場合、支持基板２０の主面が後退し、テーパ状の内壁面が形成されている。
接続部３０は、導電性の材料からなる接続体３１を内包している。接続体３１は電極１５を介して第１の配線１２に電気的に接続しているとともに、第２の配線２２にも電気的に接続している。すなわち、接続部３０は、第１の配線１２及び第２の配線２２と電気的に接続する。
図１に表したように、接続体３１は、接続部３０を完全に充填している訳ではない。すなわち、キャビティ領域３０としての接続部３０は、接続体３１により充填された部分（第１の部分）と、接続体３１により充填されていない部分（第２の部分）と、を有する。接続体３１により充填されていない部分を残すことにより、ハンダなどからなる接続体が接合面５０に溢れ出ることを効果的に防止できる。この点については、後に図４などを参照しつつ詳述する。
一方、支持基板２０の面であって第２の面２０ａとは異なる面（例えば、第２の面２０ａの反対側の面）である第３の面２０ｂには、第２の配線２２と電気的に接続する電極（接続端子）２５、及び電極２５に接して設けられたハンダボール２６を設けることができる。かかる構成により、検出手段１１の動作に関与する第１の配線１２は、接続部３０、第２の配線２２、電極２５などを介して外部と電気的に接続することができる。これにより、次に図３を参照しつつ説明するように光の下流側に配線を実装することができ、また素子の多層化が可能となる。
図３は、撮像装置１の他の構成を例示する模式断面図である。
図３に表したように、本実施形態に係る撮像装置１は、支持基板２０側において表面実装可能な構造となっている。すなわち、電極２５及びハンダボール２６や電極７１Ａ、７１Ｂ、７１Ｃ等及び接続部材（ハンダなど）７０を介して、光の下流側、すなわち矢印Ｌの進行方向、に素子７Ａ、７Ｂ、７Ｃ等を設けることができる。これにより、光の下流側に論理回路やメモリ回路などの様々な回路を設けることが可能となる。このように、本実施形態では、素子などを、マイクロレンズ４０などの光学素子や検出手段１１から見て光の下流側に順次設けることができる。これにより、マイクロレンズ４０やカラーフィルタ４１が形成されたセンサ面は、配線加工を行う際に加工に伴う物理的・化学的影響を受けないようにすることができる。このため、光学特性等の性能が良好に確保される。また、光の下流側において配線加工を行うことにより、加工時にマイクロレンズのような凹凸部の影響を受けることがなく、配線を構築するためのリソグラフィ工程などを良好に行うことができる。これにより、電気特性等の性能が良好に確保される。
また、主面上の面積を一定としつつ高密度な撮像装置を作製することができる。すなわち、システムの低サイズ化を実現することができる。なお、本願明細書において「主面」とは、センサ基板１０と支持基板２０との接合面５０、すなわち第１の面１０ａ及び第２の面２０ａ、と平行な面をいう。
次に、接続部３０に含まれる材料について説明する。
撮像装置１の製造過程においてセンサ基板１０と支持基板２０とを接合する際に、第１の配線１２と第２の配線２２とを円滑に電気接続するために、接続体３１には、第１の配線１２及び第２の配線２２の材料の融点よりも低い融点を有する導電性材料（以下、「熱溶融導電材料」という）、例えばハンダ、を用いることができる。これにより、第１の配線１２及び第２の配線２２が溶融せず、且つ熱溶融導電材料からなる接続体３１が溶融するような温度にまで加熱を行うことにより、第１の配線１２及び第２の配線２２に損傷を加えることなくセンサ基板１０側の接続体３１と支持基板２０側の接続体３１とを接合することができる。この結果、製造後の撮像装置１において、接続部３０は熱溶融導電材料を有することがある。また、接続体３１は、センサ基板１０と支持基板２０側とで異なる材料を有することがある。
また、図１に表したように、撮像装置１の製造過程においてセンサ基板１０と支持基板２０とを接合する際に、接続部３０に空隙を生じさせず接続部３０を良好に封止するために、封止剤（充填剤）３２を用いることができる。封止剤３２には、第１の配線１２及び第２の配線２２の材料の融点よりも低い融点を有する絶縁性材料（以下、「熱溶融絶縁材料」という）を用いることができる。これにより、第１の配線１２及び第２の配線２２が溶融せず、且つ熱溶融絶縁材料からなる封止剤３２が溶融するような温度にまで加熱を行うことにより、第１の配線１２及び第２の配線２２に損傷を加えることなく接続部３０を良好に封止することができる。この結果、製造後の撮像装置１において、接続部３０は熱溶融絶縁材料を有することがある。
また、センサ基板１０と支持基板２０との接合には、プラズマ接合などの接合技術を用いることができる。この結果、製造後の撮像装置１において、接続部３０は、プラズマ接合に用いられたアルゴン等の希ガス元素を有することがある（図示せず）。
次に、接続部３０の形状について、図１、図４、及び図５を参照しつつ説明する。
図４は、本実施形態と対比される比較例に係る撮像装置１００の製造過程を例示する模式断面図である。
図５は、本実施形態に係る撮像装置１の製造過程を例示する模式断面図である。
図１に表したように、本実施形態において接続部３０は、接合面５０、より詳細には接合面５０を延長した延長面５１に向かって拡開した形状を有する。図１では、接続部３０は、支持基板２０から延長面５１に向かって拡開した形状を有する。より詳細には、接続部３０は、支持基板２０側において主面における断面積が延長面５１に向かって大きくなるテーパ形状を有する。すなわち、主面に対して垂直な面で切断した接続部３０の断面は、支持基板２０側において、延長面５１を下底とし第２の配線２２と接する面を上底とする略台形形状を有する。
ここで、本願明細書において「延長面５１に向かって拡開した形状」とは、延長面５１における接続部３０の断面積が、接続部３０と接する導電性部材、すなわち第１の配線１２や第２の配線２２と電気的に接続する、電極１５や第２の配線２２など、の断面積よりも大きい形状をいう。
このように、接続部３０が拡開形状を有することの効果について、以下説明する。
図４（ｂ）に表したように、比較例に係る撮像装置１００では、第１の配線１２と第２の配線２２とが電気的に接続する接続領域３００は、接合面５００を延長した延長面５０１に向かって拡開した形状を有さない。この場合、図４（ａ）に表したように熱溶融導電材料の接続体３１を用いてセンサ基板１０と支持基板２０とを近接させて接合させると、接続体３１が存在し得る空間は本実施形態に比べて小さいため、図４（ｂ）に表したように接続体３１が接合面５００に介在する可能性が相対的に高い。このため、センサ基板１０と支持基板２０とは適切に接合されず、撮像装置１の機械的強度が低くなるおそれがある。また、センサ基板１０を薄膜化する工程などにおいて、センサ基板１０と支持基板２０との間に生じた空隙３０１から異物が進入し、各種構成要素に不具合を生じさせる可能性がある。また、漏出した接続体３１が隣接する接続体３１などと接触することにより、短絡（ショート）が生じるおそれがある。さらに、センサ基板１０と支持基板２０とが傾斜して接合される可能性があり、これにより薄膜化されたセンサ基板１０の厚さが一様でなくなる可能性があり、この結果素子の特性にばらつきが生じるおそれがある。
これに対し、図１に表したように本実施形態に係る撮像装置１では、接続部３０が延長面５１に向かって拡開した形状を有するため、センサ基板１０と支持基板２０とを接合させるときに接続体３１が存在し得る空間は大きい。
このため、図５（ａ）に表したように、熱溶融導電材料の接続体３１を用いてセンサ基板１０と支持基板２０とを近接させて接合させると、図５（ｂ）に表したように接続体３１は接続部３０内に良好に納まり、接続体３１が接合面５０に介在する可能性は低くなる。このため、センサ基板１０と支持基板２０とを適切に接合することができるとともに、第１の配線１２と第２の配線２２とを適切に電気接続することができる。従って、機械的強度が適切に確保される。また、センサ基板１０を薄膜化する工程などにおいて、センサ基板１０と支持基板２０との間から異物が進入することを回避することができる。また、隣接する接続体３１同士が接触することを防止できるため、電気特性が適切に確保される。さらに、センサ基板１０と支持基板２０とは略平行に接合されるため、薄膜化されたセンサ基板１０の厚さを一様にすることができる。このため、素子の特性のばらつきを抑制することができる。
以上説明したように、本実施形態によれば、光の下流側に配線を形成することができ、また接続部３０が拡開形状を有することにより、光学特性、電気特性、機械的強度などに優れた撮像装置が提供される。これにより、性能が良好に確保される撮像装置が提供される。また、製品間のばらつきを抑制することができる。
また、光の下流側に各種素子を表面実装することができるため、組立て工程が容易になる。このため、組立てに係るコストの低減を図ることができる。さらに、光の下流側に論理回路やメモリ回路などの様々な回路を設けることが可能となるため、主面上の面積を一定としつつ高密度な撮像装置を作製することができる。すなわち、システムの低サイズ化を実現することができる。
次に、撮像装置１の他の構成について、図６を参照しつつ説明する。
図６は、撮像装置１の他の構成を例示する模式図である。図６（ａ）〜（ｃ）は、撮像装置１の接続部３０近傍を例示する模式断面図であり、図６（ｄ）は、接続部３０を例示する図１におけるＡ−Ａ線断面図である。
図６（ａ）及び（ｂ）に表したように、主面に対して垂直な面で切断した接続部３０の断面は、略矩形形状を有してもよい。図６（ａ）では、支持基板２０側において、第２の配線２２近傍では接続部３０の主面上の断面積は第２の配線２２の主面上の断面積と略同一であるが、延長面５１近傍ではこれよりも大きい。また、図６（ｂ）では、支持基板２０側において、第２の配線２２近傍から延長面５１に至るまで、接続部３０の主面上の断面積は第２の配線２２の主面上の断面積よりも大きい。かかる構成も、本実施形態に含まれる。
なお、接続体３１には電極１５や第２の配線２２との親和性（濡れ性）が高く絶縁層１７や絶縁層２４との親和性が低い材料を用いることができ、これにより例えば図６（ｂ）に表したように、接続部３０の、主面に対して垂直な方向の端面３０ａに接続体３１が選択的に設けられた構造にすることができる。
また、接続部３０は、センサ基板１０側及び支持基板２０側の少なくともいずれかにおいて拡開形状を有することができ、図６（ｃ）に表したようにこれら両方において拡開形状を有してもよい。これにより、接続体３１が存在し得る空間はさらに大きくなり、接続体３１が接合面５０に介在する可能性をさらに低減することができる。
また、主面における接続部３０の断面は任意の形状とすることができ、図２に表したような略矩形形状を有してもよく、図６（ｄ）に表したように略円形形状を有してもよい。
（撮像装置の製造方法）
次に、撮像装置１の製造方法について、図７〜図１１を参照しつつ説明する。
図７〜図１０は、撮像装置１の製造方法を例示する模式工程断面図である。
まず、図７（ａ）に表したように、例えばシリコンからなる基板１１０を用意する。基板１１０は、例えば、ｐ型不純物を導入したｐ型半導体基板１１１と、ｐ型半導体基板１１１の上にｎ型半導体の層をエピタキシャル成長させて形成したｎ型エピタキシャル層１１２ｂ（ｎ−ｅｐｉ層１１２ｂ）と、を有する構成にすることができる。基板１１０の厚さは、例えば７００〜８００μｍとすることができる。
次に、図７（ｂ）に表したように、画素間を光学的に分離するため、ｎ−ｅｐｉ層１１２ｂに任意の間隔で上下方向（光の進行方向）に素子分離領域１１３を形成する。素子分離領域１１３は、例えばｐ型不純物を注入し、拡散して、ｐ型半導体領域とすることができる。ｐ型半導体領域の形成のためのイオン種には、例えばＢ（ホウ素）を用いることができる。その後、素子分離領域１１３によって分離された領域にｎ型半導体基板の領域（ｎ型半導体基板１１２ａ）を形成する。これにより、フォトダイオード１１を形成することができる。素子分離領域１１３によって区分された領域は、単位画素４に相当する。
次に、図７（ｃ）に表したように、フォトダイオード１１が形成された基板の光の下流側に、層間絶縁層１６及び任意の第１の配線１２を形成する。層間絶縁層１６には、例えばＣＶＤ（Chemical Vapor Deposition：化学気相堆積）により堆積されたＴＥＯＳ（Tetraethyl orthosilicate）を用いることができる。第１の配線１２は、例えば、ＣＭＯＳプロセスに整合性のあるＡｌ等の金属薄膜をスパッタリング法等で堆積してパターニングすることにより形成することができる。第１の配線１２が形成された層間絶縁層１６の厚さは、例えば３〜４μｍとすることができる。
次に、図７（ｄ）に表したように、層間絶縁層１６の上面に例えばＳｉＯからなる絶縁層１７を形成する。その後、パッド開口を行う。すなわち、センサ基板１０において光の下流側に、開口１８を形成する。開口１８には、後述するように電極１５が埋め込まれる。また、開口１８は接続部３０の一部を構成する領域となる。電極１５の上端は、電極１５の上に接続体３１を良好に形成するため、主面方向に広がったパッド形状にすることができる。このため、開口１８は、第１の面１０ａ近傍において主面上の面積を相対的に大きくし、層間絶縁層１６側において主面上の面積を相対的に小さくする構成にすることができる。開口１８の形成には、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等を用いることができる。
その後、絶縁層１７の表面を平坦化する。ここで、絶縁層１７と支持基板２０との強固な直接接合を可能にするため、絶縁層１７の表面は高い平坦度を有することが望ましい。このため、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）等を用いることができる。
その後、開口１８に電極１５を埋め込む。電極１５には、例えばＡｌを用いることができる。電極１５は、前述したように第１の面１０ａ側においてパッド形状にすることができる。なお、電極１５のパッド最表面には、必要に応じて接続体３１を良好に形成するためのシード層１５ｂ（バンプ下地金属（ＵＢＭ））を堆積し、パターニングしてもよい。シード層１５ｂには、Ｔｉ／Ｃｕ（電極１５側にＴｉ、接続体３１側にＣｕの積層体）等を用いることができる。
次に、図７（ｅ）に表したように、電極１５またはシード層１５ｂの上に接続体３１を形成する。接続体３１には、ハンダ等の熱溶融導電材料を用いることができる。接続体３１は、例えば、液状の熱溶融導電材料に電極１５またはシード層１５ｂの部分を浸漬することにより形成することができる。金属同士の親和性により、電極１５などの上にのみ選択的に接続体３１を形成することができる。接続体３１の量は、センサ基板１０に設けた接続体３１の体積と支持基板２０に設けた接続体３１の体積との和が、接続部３０の体積と略同一かそれ以下になるように設定することができる。
以上により、センサ基板１０が作製される。これにより、フォトダイオードアレイを備えた固体撮像素子の画素が形成される。
次に、第１の配線１２と電気的に結線するためのスルービア配線を有する支持基板２０の作製工程について説明する。
まず、図８（ａ）に表したように、例えば単結晶Ｓｉからなる基板２１を用意する。基板２１は、支持基板２０の本体部２１の材料となる。基板２１の厚さは、例えば７００〜８００μｍとすることができる。
次に、図８（ｂ）に表したように、基板２１上で、パッド（電極１５）の位置に対応する部位に、開口２７を形成する。開口２７は、接続部３０の一部を構成する領域となる。開口２７の深さは、例えば２０μｍ程度とすることができる。開口２７の形成は、例えば周囲にＳｉＯ２からなるマスク８０（ハードマスク）を設け、ＫＯＨあるいはＴＭＡＨ（Tetra Methyl Ammonium Hydroxide）のようなアルカリ系エッチャントによる異方性エッチングを行うことにより形成することができる。かかるエッチャントによれば、エッチングレートは単結晶Ｓｉの面方位に依存するようにすることができるため、図示されるような角錐台状または円錐台状の開口部が得られる。なお、マスク８０は、開口２７がセンサ基板１０のパッド部（電極１５）に対応した位置となるように、２次元的な位置を考慮して設計する。
次に、図８（ｃ）に表したように、貫通孔２８を形成する。ここで、図８（ｂ）に表したように周囲をマスク８０で保護することで、異方性エッチングで形成した角錐台状または円錐台状の開口２７の底辺部からエッチングを進行させることができる。貫通孔２８の形成は、ＳＦ６等の反応性ガスを用い、等方的にエッチングすることにより形成することができる。また、ＳＦ６及びＣ４Ｆ８によるボッシュプロセスを用いてもよい。
次に、図８（ｄ）に表したように、基板２１の表面（側面を含む）に絶縁層２４を形成する。絶縁層２４は、例えば熱酸化法を用いてＳｉからなる基板２１を酸化することにより形成することができる。ここで、開口２７に連通する第２の面２０ａは、センサ基板１０と接合する面となるため、高い平坦性が確保されるようにする。
次に、図８（ｅ）に表したように、貫通孔２８に第２の配線２２（スルービア配線）となる材料を充填する。配線を構成する材料には、例えばＣｕ等の金属を用いることができる。
次に、図８（ｆ）に表したように、開口２７に接続体３１を形成する。接続体３１には、ハンダ等の熱溶融導電材料を用いることができる。接続体３１は、例えば、液状の熱溶融導電材料に開口２７に露出した第２の配線２２の部分を浸漬することにより形成することができる。金属同士の親和性により、電極１５などの上にのみ選択的に接続体３１を形成することができる。接続体３１の量は、センサ基板１０に設けた接続体３１の体積と支持基板２０に設けた接続体３１の体積との和が、接続部３０の体積と略同一かそれ以下になるように設定することができる。
また、第２の面２０ａに対向する第３の面２０ｂには、第２の配線２２と電気的に接続された電極２５を形成し、パターニングする。電極２５は、最終的な表面実装時に、センサ基板１０内の第１の配線１２と接続する電極として機能する。
なお、接続部３０の垂直断面が図６（ａ）に関して前述した略矩形状を有するようにするためには、図９（ｂ）及び（ｃ）に表したように、貫通孔２８及び開口２７をともに等方性エッチングなどを用いて形成することができる。図９では、まず貫通孔２８を形成し、その後開口２７を形成しているが、逆の順序でもよい。その他の工程については、図８に関して前述したのと同様の要領で行うことができる。
以上により、センサ基板１０を支持し、かつセンサ基板１０と電気的に接続する支持基板２０が作製される。
次に、センサ基板１０と支持基板２０との接合及び固体撮像素子形成のための後工程について説明する。
まず、図９（ａ）に表したように、センサ基板１０と支持基板２０とを対向させ、その後これらを接合する。ここで、接合には、接着剤を用いた方法や、プラズマ照射による表面活性化を利用した直接接合方式などを用いることができる。直接接合方式を用いれば、より強固に接合することができる。
また、接合時には接合雰囲気または加工体（センサ基板１０及び支持基板２０）を加熱することができる。このとき、センサ基板１０に形成された接続体３１（以下、「接続体３１１」とする）、及び支持基板２０に形成された接続体３１（以下、「接続体３１２」とする）は、徐々に融解する。この結果、接続体３１１と接続体３１２とが接合し、両者間が電気的に接続する。ここで、接続体３１１及び接続体３１２が融解して両者が接合する際に、開口２７は角錐台または円錐台の形状を有することから、主面方向に伸びる接続体３１１及び接続体３１２は、開口２７内に留まる。つまり、錐台状の開口２７は剰余の接続体３１を界面側に流出させないためのチャンバとして機能している。この効果により、センサ基板１０及び支持基板２０それぞれにおける、平坦性の保たれた絶縁膜面（第１の面１０ａ及び第２の面２０ａ）が接触し、凹凸のない状態で基板の直接接合を行うことができる。プラズマ活性化による直接接合方式を用いる場合は、例えば真空チャンバ内でＡｒ等のイオンガスで表面活性化を行いながらセンサ基板１０及び支持基板２０を加熱することで、電気的接続と基板の機械的接合とを同時に行うことができる。
接合後は、雰囲気あるいは基板温度を下げ、これにより接続体３１１及び接続体３１２は冷却され、硬化して安定した状態となる。
裏面照射型の固体撮像素子においては、後述するようにセンサ基板１０をμｍオーダで薄層化するプロセスを行うため、センサ基板１０に支持基板２０を貼り合せてセンサ基板１０を支持することが必要となる。ここで、センサ基板１０と支持基板２０との接合状態が良好でないと、センサ基板１０の薄層化プロセスにおいてエッチャントあるいはエッチングガスがセンサ基板１０と支持基板２０との界面に流入するなどして、素子の特性に好ましくない影響を及ぼすおそれがある。また、センサ基板１０と支持基板２０とを傾斜しながら接合すると、薄層化プロセスにおいて均一な基板厚が得られない可能性がある。この結果、ウェハ面内において素子の特性などがばらつくおそれがある。
しかしながら、本実施形態を用いることにより、センサ基板１０と支持基板２０とが互いに平坦度を良好に有した状態で接合されるため、このような問題を回避することができる。
さらに、電気接続にハンダのような金属を用いることで、次に図１１を参照しつつ説明するように自己整合（セルフアライメント）効果が期待できる。
図１１は、センサ基板１０と支持基板２０とを接合する際の自己整合効果を例示する模式断面図である。
センサ基板１０と支持基板２０との接合時においては、予め双方の基板を例えば機械的なマニュピレータ等で高精度の位置合わせをした上で行う。しかしながら、位置にずれが生じる可能性もある。このときに、双方の基板に形成された電極（接続体３１）が接触した際に、液滴状の接続体３１の表面張力により、左右（主面方向、矢印Ｃ及びＤの方向）の液滴量が同じになろうとする力が働く。この力は、図１１の矢印Ｃ及びＤに示すように、センサ基板１０及び支持基板２０を同時に動かし、中心付近にこれら基板が位置するようにする。このような自動的な補正効果、すなわち自己整合（セルフアライメント）効果により、さらに高精度の位置合わせが期待できる。
次に、図１０に戻って説明する。
図１０（ｂ）に表したように、センサ基板１０と支持基板２０とを接合した後において、センサ基板１０のｐ型半導体基板１１１を薄層化する。薄層化には、研削、研磨、エッチングなどを用いることができる。最終的には、ｐ型半導体基板１１１、ｎ−ｅｐｉ層１１２ｂ、及びｎ型半導体基板１１２ａの合計膜厚は、例えば５μｍ程度とすることができる。
次に、薄層化したｐ型半導体基板１１１の上に、反射防止層１３、オプティカルブラック４２、カラーフィルタ４１、マイクロレンズ４０などの一連の光学素子を順次形成する。
次に、図１０（ｃ）に表したように、支持基板２０の電極２５にハンダバンプ２６等を形成し、任意の外部基板９０と表面実装することができる。ここで、表面実装時のリフロー温度は、接続体３１１及び接続体３１２の融点より低い温度とする。
以上により、本実施形態に係る撮像装置１を作製することができる。
次に、封止剤３２を用いて撮像装置１を製造する方法について、図１２及び図１３を参照しつつ説明する。
前述したように、支持基板２０のセンサ基板１０側の電気結線部には、開口チャンバ構造（開口２７）を設けることができる。これにより、金属等からなる接続体３１が熱融解する際に、接続体３１が界面側に流出することを防止することができる。
ここで、接続体３１が界面側に流出しないようにするためには、接続部３０の体積よりも接続体３１の体積が小さくなるように接続体３１の量を設定することができる。これにより、接合後、開口２７を含む接続部３０内に僅かな空洞部が生じる可能性がある。このため、このような空洞の発生を抑制し、接続部３０を良好に封止するために、図１に関して前述した封止剤３２を用いることができる。
図１２及び図１３は、封止剤３２を用いた撮像装置１の製造方法を例示する模式工程断面図である。
まず、図１２（ａ）に表したように、図７（ａ）〜（ｃ）に関して前述した方法によりセンサ基板１０の加工体を作製する。その後、エッチングなどを用いて図示しない開口を形成し、開口にＡｌなどからなる電極１５を埋め込む。電極１５は、前述したように表面側においてパッド形状にすることができる。また、必要に応じてシード層１５ｂを形成する。シード層１５ｂには、Ｔｉ／Ｃｕ（電極１５側にＴｉ、接続体３１側にＣｕの積層体）等を用いることができる。
次に、図１２（ｂ）に表したように、加工体の上面に、封止剤３２の材料の層を塗布法などを用いて一様に形成する。封止剤３２にはポリイミド等の熱溶融絶縁材料を用いることができる。
次に、図１２（ｃ）に表したように、等方性エッチングなどを用いて封止剤３２の材料の層をパターニングして、封止剤３２を形成する。封止剤３２は、主面上において、電極１５あるいはシード層１５ｂの周縁部の上に位置するように形成することができる。また、封止剤３２の体積は、封止剤３２の体積と接続体３１の体積との和が接続部３０の体積と略同一かそれ以下になるように設定することができる。
次に、図１２（ｄ）に表したように、加工体の上面に、ＣＶＤなどを用いて例えばＳｉＯからなる絶縁層１７を形成する。その後、等方性エッチングなどを用いて開口１８を形成する。ここで、絶縁層１７と封止剤３２とで選択比の異なるガス種を用いてエッチングすることにより、図示したように垂直断面が２段型の矩形形状を有するようにすることができる。
次に、図１３（ａ）に表したように、支持基板２０側に接続体３１を形成し、センサ基板１０と支持基板２０とを接合する。接続体３１の体積は、封止剤３２の体積と接続体３１の体積との和が接続部３０の体積と略同一かそれ以下になるように設定することができる。基板の接合方法には、図１０（ａ）に関して前述した方法を用いることができる。ここで、加熱温度を適宜設定することにより、接続体３１が融解するときに、熱伝導により封止剤３２も融解するようにすることができる。そして、図１３（ｂ）に表したように、接合後に冷却を行い、これにより接続体３１及び封止剤３２は硬化する。すなわち、封止剤３２が充填材となり、キャビティ領域（接続部３０）を埋める。
以上により、封止剤３２によりキャビティ領域（接続部３０）が封止された撮像装置１を作製することができる。
以上説明したように、本実施形態に係る撮像装置１は、支持基板２０側にスルービア配線を有し、これにより支持基板２０側（光の下流側）において表面実装が可能な構造となっている。
また、裏面照射型ＣＩＳは、薄層のセンサ基板１０をプロセス上強固に支持する必要があり、このため平坦性の高いセンサ基板１０／支持基板２０の接合領域が広域で確保されることが求められるところ、本実施形態では界面側に拡開した開口２７を含む接続部３０を用いることにより、高いプロセス安定性を確保している。すなわち、接続部３０により、センサ基板１０と支持基板２０との間の電気接続を熱圧着（熱溶融）で実施するときに、接続金属（接続体３１）の界面への漏洩を回避することができる。これにより、センサ基板１０と支持基板２０とを良好に接合することができるとともに、センサ基板１０と支持基板２０とを良好に電気接続することができる。
このように、本実施形態によれば、光学特性、電気特性、機械的強度などに優れた撮像装置が提供される。これにより、性能が良好に確保される撮像装置が提供される。また、製品間のばらつきを抑制することができる。
また、光の下流側でハンダなどのリフローによる表面実装が可能になることで、組立て工程が容易になる。このため、組立てに要するコストを低減することができる。さらに、光の下流側に様々な回路を設けることが可能となるため、主面上の面積を一定としつつ高密度な撮像装置を作製することができる。すなわち、システムサイズの低減を図ることができる。
本実施形態に係る撮像装置１は、携帯電話やデジタルカメラなどに好適に用いることができる。本実施形態により、例えば数μｍ以下の画素サイズを有する撮像装置が提供され得る。なお、これまでＣＭＯＳ撮像装置を例に取り上げて説明したが、本実施形態はＣＣＤ（Charge Coupled Device）撮像装置など他の様式の撮像装置にも適用することができる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。また、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズ、動作などは、例示したものに限定されるわけではなく適宜変更することができる。
例えば、接続部３０を形成する空間（開口２７など）は、センサ基板１０側及び支持基板２０側の両方に設けてもよく、あるいは、いずれか片側にのみ設けてもよい。また、延長面５１に向かって拡開した形状は、これら両側の空間が有してもよく、あるいは、いずれか片側のみが有してもよい。
また、接続体３１については、センサ基板１０側及び支持基板２０側の両方に接続体３１を設けて加工してもよく、あるいは、いずれか片側にのみ接続体３１を設けて加工してもよい。
さらに、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１ 撮像装置
４、４ａ、４ｂ 画素
７Ａ、７Ｂ、７Ｃ 素子
１０ センサ基板
１０ａ 第１の面
１０ｂ 入射面
１１ 検出手段、フォトダイオード
１２ 第１の配線
１３ 反射防止層
１４ 絶縁層
１５ 電極
１５ｂ シード層
１６ 層間絶縁層
１７ 絶縁層
１８ 開口
２０ 支持基板
２０ａ 第２の面
２０ｂ 第３の面
２１ 基板、本体部
２２ 第２の配線
２４ 絶縁層
２５ 電極
２６ ハンダバンプ、ハンダボール
２７ 開口
２８ 貫通孔
３０ 接続部
３０ａ 端面
３１ 接続体
３２ 封止剤
４０ マイクロレンズ
４１ カラーフィルタ
４２ オプティカルブラック
５０ 接合面
５１ 延長面
７０ 接続部材
７１Ａ、７１Ｂ、７１Ｃ 電極
８０ マスク
９０ 外部基板
１００ 撮像装置
１１０ 基板
１１１ ｐ型半導体基板
１１２ ｎ型半導体層
１１２ａ ｎ型半導体基板
１１２ｂ ｎ型エピタキシャル層
１１３ 素子分離領域
１１４ ＳＴＩ構造
３００ 接続領域
３０１ 空隙
３１１ 接続体
３１２ 接続体
５００ 接合面
５０１ 延長面
Ｃ、Ｄ、Ｌ 矢印

Claims (6)

  1. 第１主面と前記第１主面とは反対側にあり第１キャビティが設けられた第２主面とを有し、前記第１主面側に設けられた光を検出する検出部と、前記検出部と電気的に接続された第１の配線と、が設けられたセンサ基板と、
    前記センサ基板の前記第２主面に接する第３主面を有し、第２の配線が設けられた支持基板と、
    前記第１キャビティの内部に設けられ、前記第１の配線と前記第２の配線とを接続する接続体と、
    を備え、
    前記第１キャビティは、前記センサ基板に向かって拡開した内壁面を有し、
    前記センサ基板と前記支持基板とは、前記第２主面及び前記第３主面において一体的に接合されてなることを特徴とする撮像装置。
  2. 前記支持基板は、前記第１キャビティと対向する第２キャビティを有する請求項１記載の撮像装置。
  3. 第１主面と前記第１主面とは反対側の第２主面とを有し、前記第１主面側に設けられた光を検出する検出部と、前記検出部と電気的に接続された第１の配線と、が設けられたセンサ基板と、
    前記センサ基板の前記第２主面に接し第１キャビティを有する第３主面を有し、第２の配線が設けられた支持基板と、
    前記第１キャビティの内部に設けられ、前記第１の配線と前記第２の配線とを接続する接続体と、
    を備え、
    前記第１キャビティは、前記センサ基板に向かって拡開した内壁面を有し、
    前記センサ基板と前記支持基板とは、前記第２主面及び前記第３主面において一体的に接合されてなることを特徴とする撮像装置。
  4. 前記第１キャビティは、絶縁性材料よりなる部分を有することを特徴とする請求項１〜３のいずれか１つに記載の撮像装置。
  5. 前記センサ基板の少なくとも一部は結晶性の材料からなり、前記第１キャビティの前記内壁面は、前記センサ基板に含まれる材料の結晶面に対して平行であることを特徴とする請求項１〜３のいずれか１つに記載の撮像装置。
  6. 前記支持基板の前記第３主面に設けられ、前記第２の配線と接続された接続端子を備えたことを特徴とする請求項１〜５のいずれか１つに記載の撮像装置。
JP2009070490A 2009-03-23 2009-03-23 撮像装置 Expired - Fee Related JP5422236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009070490A JP5422236B2 (ja) 2009-03-23 2009-03-23 撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009070490A JP5422236B2 (ja) 2009-03-23 2009-03-23 撮像装置

Publications (2)

Publication Number Publication Date
JP2010225778A JP2010225778A (ja) 2010-10-07
JP5422236B2 true JP5422236B2 (ja) 2014-02-19

Family

ID=43042670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009070490A Expired - Fee Related JP5422236B2 (ja) 2009-03-23 2009-03-23 撮像装置

Country Status (1)

Country Link
JP (1) JP5422236B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
JP5187705B2 (ja) * 2011-01-07 2013-04-24 独立行政法人科学技術振興機構 異方性エッチング方法、三次元構造体、及び、デバイス
JP6095903B2 (ja) * 2012-06-15 2017-03-15 浜松ホトニクス株式会社 固体撮像装置の製造方法及び固体撮像装置
JP6095904B2 (ja) * 2012-06-15 2017-03-15 浜松ホトニクス株式会社 固体撮像装置の製造方法及び固体撮像装置
WO2020079945A1 (ja) 2018-10-15 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP7551277B2 (ja) 2019-01-31 2024-09-17 キヤノン株式会社 半導体装置、機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350068A (ja) * 1993-06-03 1994-12-22 Hamamatsu Photonics Kk 半導体エネルギー線検出器の製造方法
JP3856414B2 (ja) * 1997-12-25 2006-12-13 日本ビクター株式会社 プリント配線基板の製造方法及びプリント配線基板
CN100487898C (zh) * 2001-11-05 2009-05-13 佐伊科比株式会社 固体图像传感器及其制造方法
JP4915107B2 (ja) * 2006-02-28 2012-04-11 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法
JP5243735B2 (ja) * 2007-06-18 2013-07-24 ローム株式会社 回路基板及び半導体装置

Also Published As

Publication number Publication date
JP2010225778A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
US11901396B2 (en) Back side illuminated image sensor with reduced sidewall-induced leakage
US11735619B2 (en) Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
JP4443865B2 (ja) 固体撮像装置およびその製造方法
JP5930574B2 (ja) ＡｌＣｕプロセスのＣＭＯＳイメージセンサーの大ビアボンディングパッドのアプリケーション
TWI407558B (zh) 半導體裝置及其製造方法
US7820525B2 (en) Method for manufacturing hybrid image sensors
JP4037197B2 (ja) 半導体撮像装置実装構造体の製造方法
JP5422236B2 (ja) 撮像装置
KR100976813B1 (ko) 전자 소자 패키지 및 그 제조 방법
US11563048B2 (en) Semiconductor device and method of manufacturing the same
US20160056196A1 (en) Conduction layer for stacked cis charging prevention
US9293630B2 (en) Semiconductor package and method of forming semiconductor package
JP2008503097A (ja) イメージセンサおよびイメージセンサを製造する方法
US20090032925A1 (en) Packaging with a connection structure
CN105789228B (zh) 半导体结构及其制造方法
JP2004063786A (ja) 固体撮像装置およびその製造方法
TWI550837B (zh) 後面照明式固態影像感測器
JP4271909B2 (ja) 固体撮像装置およびその製造方法
JP4271904B2 (ja) 固体撮像装置の製造方法
KR100572487B1 (ko) 이미지 센서 패키지 및 그 제조방법
TWI573256B (zh) Manufacturing method of solid-state imaging device and solid-state imaging device
TWI569433B (zh) Manufacturing method of solid-state imaging device and solid-state imaging device
JP2004063765A (ja) 固体撮像装置およびその製造方法
KR101045731B1 (ko) 이미지센서 및 그 제조방법
JP2008252127A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

LAPS Cancellation because of no payment of annual fees