JP4449467B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4449467B2 JP4449467B2 JP2004020218A JP2004020218A JP4449467B2 JP 4449467 B2 JP4449467 B2 JP 4449467B2 JP 2004020218 A JP2004020218 A JP 2004020218A JP 2004020218 A JP2004020218 A JP 2004020218A JP 4449467 B2 JP4449467 B2 JP 4449467B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- semiconductor
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 150
- 239000000758 substrate Substances 0.000 claims description 130
- 239000010703 silicon Substances 0.000 claims description 92
- 229910052710 silicon Inorganic materials 0.000 claims description 88
- 239000004020 conductor Substances 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 150000003377 silicon compounds Chemical class 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 168
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 90
- 229910002601 GaN Inorganic materials 0.000 description 44
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 31
- 239000007789 gas Substances 0.000 description 26
- 230000015556 catabolic process Effects 0.000 description 22
- -1 gallium nitride compound Chemical class 0.000 description 16
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 15
- 239000012535 impurity Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052733 gallium Inorganic materials 0.000 description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 10
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- FGUJWQZQKHUJMW-UHFFFAOYSA-N [AlH3].[B] Chemical compound [AlH3].[B] FGUJWQZQKHUJMW-UHFFFAOYSA-N 0.000 description 4
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910016455 AlBN Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明はシリコンまたはシリコン化合物から成る基板上に窒化物半導体領域を有する例えばHEMT、MESFET等の半導体装置に関する。
窒化ガリウム系化合物半導体を用いたメタル・セミコンダクタ電界効果トランジスタ即ちMESFET（Metal Semiconductor Filed Effect Transistor）や高電子移動度トランジスタ即ちHEMT（High Electron Mobility Transistor）は公知である。従来の典型的な窒化ガリウム系化合物半導体を用いた半導体デバイスにおいては、サファイア基板の上にバッファ領域を介して窒化ガリウム系化合物半導体が形成されている。しかしサファイア基板は硬度が高いため、このダイシング等を生産性良く行うことが困難であり、且つ高価である。サファイアの欠点を解決するためにシリコン又はシリコン化合物から成る基板（以下、シリコン基板と言う。）を使用することが特開２００３―５９９４８号公報（以下、特許文献１と言う。）に記載されている。
この種のデバイスにおいて、その動作状態の変化によってシリコン基板裏面の電位が変動すると、デバイスの電気特性が不安定になる。この問題を解決するために、シリコン基板裏面に電極を形成し、この電極をソース電極或いはドレイン電極に電気的に接続して、シリコン基板裏面の電位をソース電位或いはドレイン電位に固定することがある。このような場合、窒化ガリウム系化合物半導体領域の表面とシリコン基板裏面との間にドレイン・ソース間電圧が印加される。
ところで、シリコン基板の線膨張係数は、窒化ガリウム系化合物半導体の線膨張係数と大きく相違する。このため、シリコン基板の上に窒化ガリウム系化合物半導体を肉厚にエピタキシャル成長させるとウエハに反りが生じてしまう。このウエハの反りは、電極形成工程等に悪影響を及ぼすだけでなく、半導体素子を構成する窒化ガリウム系化合物半導体領域にクラック等を発生させ、半導体素子の電気的特性を劣化させる虞がある。このため、シリコン基板の上に形成される窒化ガリウム系化合物半導体領域の厚みは、特許文献１に記載された多層膜バッファ領域を形成した場合でも、３μm程度が限度であった。
MESFETやHEMTにおいて、ゲート・ドレイン間或いはドレイン・ソース間の横方向の耐圧は、ゲート電極とドレイン電極との横方向或いはドレイン電極とソース電極との間の横方向の距離を十分とることによって、窒化ガリウム系化合物半導体領域の表面における高耐圧化を達成できる。しかし、窒化ガリウム系化合物半導体領域の表面とシリコン基板裏面との間の耐圧は、窒化ガリウム系化合物半導体領域の厚みを大きくできないために制限を受ける。
MESFETやHEMTにおいて、ゲート・ドレイン間或いはドレイン・ソース間の横方向の耐圧は、ゲート電極とドレイン電極との横方向或いはドレイン電極とソース電極との間の横方向の距離を十分とることによって、窒化ガリウム系化合物半導体領域の表面における高耐圧化を達成できる。しかし、窒化ガリウム系化合物半導体領域の表面とシリコン基板裏面との間の耐圧は、窒化ガリウム系化合物半導体領域の厚みを大きくできないために制限を受ける。
シリコン基板の抵抗値を高くして、シリコン基板に電圧を分担させて、高耐圧を図ることも考えられるが、シリコン基板の抵抗率は１０００Ω・cm程度である。このため、シリコン基板自体で耐圧を確保することは困難である。また、放熱特性を向上するためには、シリコン基板は薄いことが望ましく、この点からもシリコン基板で耐圧を向上することは困難であった。基板にシリコンカーバイトなどのシリコン化合物を用いた場合も同様である。
特開２００３−５９９４８号公報
本発明が解決しょうとする課題は、シリコン又はシリコン化合物の基板上に半導体素子形成用の窒化物半導体領域を有する半導体装置の高耐圧が困難なことである。
上記課題を解決するための本発明は、
シリコン又はシリコン化合物から成り且つ互いに対向する一方及び他方の主面を有し且つ前記一方及び他方の主面に対して平行に延びるｐｎ接合を含んでいる基板と、
前記基板の一方の主面上に配置された少なくとも１つの窒化物半導体層を含んでいる主半導体領域と、
前記主半導体領域の表面上に互いに離間して配置されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間の電子の流れを制御するために前記主半導体領域の表面上おいて前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と
を備え、前記基板の前記ｐｎ接合は前記ソース電極と前記ドレイン電極との間に電圧が印加されている時に逆バイアス状態になるように形成されていることを特徴とする半導体装置に係わるものである。
シリコン又はシリコン化合物から成り且つ互いに対向する一方及び他方の主面を有し且つ前記一方及び他方の主面に対して平行に延びるｐｎ接合を含んでいる基板と、
前記基板の一方の主面上に配置された少なくとも１つの窒化物半導体層を含んでいる主半導体領域と、
前記主半導体領域の表面上に互いに離間して配置されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間の電子の流れを制御するために前記主半導体領域の表面上おいて前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と
を備え、前記基板の前記ｐｎ接合は前記ソース電極と前記ドレイン電極との間に電圧が印加されている時に逆バイアス状態になるように形成されていることを特徴とする半導体装置に係わるものである。
なお、前記基板と前記主半導体領域との間に窒化物半導体から成るバッファ領域を有していることが望ましい。
また、前記基板の他方の主面の電位を前記ソース電極又は前記ドレイン電極の電位に対して固定するための電位固定手段を有していることが望ましい。
前記電位固定手段は前記基板の他方の主面に形成された導電体層と、前記導電体層を前記ソース電極又は前記ドレイン電極に電気的に接続するための導体とから成ることが望ましい。
また、前記バッファ領域は前記基板との間にｐｎ接合を形成する導電型を有していることが望ましい。
また、前記バッファ領域は複数の半導体層から成り、前記複数の半導体層間にｐｎ接合が形成されていることが望ましい。
また、シリコン又はシリコン化合物から成り且つ第１導電型を有している基板と、前記基板の一方の主面上に配置され且つ前記第１導電型と反対の第２導電型を有し且つ前記基板との間にｐｎ接合を形成している窒化物半導体層を含んでいるバッファ領域と、前記バッファ領域上に配置された少なくとも１つの窒化物半導体層を含んでいる主半導体領域と、前記主半導体領域の表面上に互いに離間して配置されたソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間の電子の流れを制御するために前記主半導体領域の表面上おいて前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、前記基板の他方の主面の電位を前記ソース電極又は前記ドレイン電極の電位に対して固定するための電位固定手段とを備えた半導体装置を構成することができる。なお、前記基板と前記バッファ領域との間の前記ｐｎ接合は前記ソース電極と前記ドレイン電極との間に電圧が印加されている時に逆バイアス状態になるように形成される。
また、前記基板とバッファ領域との間にｐｎ接合を形成する半導体装置において、前記バッファ領域を複数のバッファ層の積層体で形成し、前記複数のバッファ層の内の前記基板に接触しているバッファ層が前記基板と反対の導電型を有していることが望ましい。
また、前記基板の他方の主面の電位を前記ソース電極又は前記ドレイン電極の電位に対して固定するための電位固定手段を有していることが望ましい。
前記電位固定手段は前記基板の他方の主面に形成された導電体層と、前記導電体層を前記ソース電極又は前記ドレイン電極に電気的に接続するための導体とから成ることが望ましい。
また、前記バッファ領域は前記基板との間にｐｎ接合を形成する導電型を有していることが望ましい。
また、前記バッファ領域は複数の半導体層から成り、前記複数の半導体層間にｐｎ接合が形成されていることが望ましい。
また、シリコン又はシリコン化合物から成り且つ第１導電型を有している基板と、前記基板の一方の主面上に配置され且つ前記第１導電型と反対の第２導電型を有し且つ前記基板との間にｐｎ接合を形成している窒化物半導体層を含んでいるバッファ領域と、前記バッファ領域上に配置された少なくとも１つの窒化物半導体層を含んでいる主半導体領域と、前記主半導体領域の表面上に互いに離間して配置されたソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間の電子の流れを制御するために前記主半導体領域の表面上おいて前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、前記基板の他方の主面の電位を前記ソース電極又は前記ドレイン電極の電位に対して固定するための電位固定手段とを備えた半導体装置を構成することができる。なお、前記基板と前記バッファ領域との間の前記ｐｎ接合は前記ソース電極と前記ドレイン電極との間に電圧が印加されている時に逆バイアス状態になるように形成される。
また、前記基板とバッファ領域との間にｐｎ接合を形成する半導体装置において、前記バッファ領域を複数のバッファ層の積層体で形成し、前記複数のバッファ層の内の前記基板に接触しているバッファ層が前記基板と反対の導電型を有していることが望ましい。
本発明によれば、シリコン又はシリコン化合物から成る基板内、又は基板とバッファ領域との間に逆バイアス状態になるpｎ接合が形成されている。従って、主半導体領域の表面と基板の他方の主面との間の耐圧を向上させることができる。
次に、図１〜図７を参照して本発明の実施形態を説明する。
図１に本発明の実施例１に係る半導体装置としてのHEMT、即ち高電子移動度トランジスタが一部を省略して概略的に示されている。
このHEMTは、シリコンから成るサブストレート即ちシリコン基板１と、バッファ領域２と、素子形成用の主半導体領域３と、第１の電極としてのソース電極４と、第２の電極としてのドレイン電極５と、制御電極としてのゲート電極６、と裏面電極７と、金属支持基板８と、導電性接合層９と、接続導体１０とを有している。
シリコン基板１は、導電型決定不純物としてＢ（ボロン）等の３族元素を含むｐ型半導体領域１ｐと導電型決定不純物としてＰ（リン）等の５族元素を含むｎ型半導体領域１ｎとから成り、その表面と裏面との間にｐｎ接合を含んでいる。このｐｎ接合は半導体素子の耐圧向上に寄与する。
ｐ型半導体領域１ｐとｎ型半導体領域１ｎとから成るシリコン基板１は、ｐ型半導体基板上にｎ型半導体をエピタキシャル成長させること、又はｐ型半導体基板にｎ型不純物を拡散させること、又はｎ型半導体基板上にｐ型半導体をエピタキシャル成長させること、又はｎ型半導体基板にｐ型不純物を拡散させることによって形成される。ｐ型半導体領域１ｐのｐ型不純物濃度は例えば１×１０13ｃｍ-3程度であり、ｎ型半導体領域１ｎのｎ型不純物濃度は例えば１×１０14ｃｍ-3程度である。このシリコン基板１のバッファ領域２側の主面は、ミラー指数で示す結晶の面方位において（１１１）ジャスト面であることが望ましい。シリコン基板１の厚みは、バッファ領域２及び主半導体領域３の支持体として機能することができる値に決定され、例えば約３５０μｍである。
シリコン基板１の一方の主面全体を被覆するように配置されたバッファ領域２は、複数の第１の層Ｌ１と複数の第２の層Ｌ２とが交互に積層された複合層から成る。複数の第１の層Ｌ１のそれぞれはＡｌ（アルミニウム）を第１の割合で含む窒化物半導体から成り、第２の層はＡｌを含まない窒化物半導体又は前記第１の割合よりも小さい第２の割合でＡｌを含む窒化物半導体から成る。図１では、図示の都合上、バッファ領域２の一部のみが示されているが、実際には、バッファ領域２は、２０個の第１の層Ｌ１と２０個の第２の層Ｌ２とを有する。なお、第１及び第２の層Ｌ１，Ｌ２の数は、好ましくは２〜２００個、より好ましくは２０〜８０個の範囲に決定される。複数の第１の層Ｌ１の内で最も下の第１の層Ｌ１はシリコン基板１即ちｎ型半導体領域１ｎに接触している。
複数の第１の層Ｌ１のそれぞれは、
化学式 ＡｌxＭyＧａ1-x-yＮ
ここで、前記Ａｌはアルミニウム、
前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記Ｇａはガリウム、
前記Ｎは窒素、
前記ｘ及びｙは、 ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される材料から成ることが望ましい。
即ち、第１の層Ｌ１は、Ａｌ（アルミニウム）を含む窒化物であって、例えばＡｌＮ（窒化アルミニウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）、ＡｌＢＮ（窒化ボロン アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム ボロン アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム インジウム ボロン アルミニウム）から選択された材料から成ることが望ましい。図１及び図２の実施形態では、前記式のｘが１、ｙが０とされた材料に相当するＡｌＮ（窒化アルミニウム）が第１の層に使用されている。第１の層Ｌ１は、比較的高い抵抗率を有する半導体膜であり、第２の層Ｌ２よりもシリコン基板１に近い格子定数及び熱膨張係数を有する。なお、第１の層Ｌ１の格子定数が第２の層Ｌ２の格子定数よりも小さいことが望ましい。第１の層Ｌ１の好ましい厚みは、0.5ｎｍ〜５0ｎｍである。第１の層Ｌ１の厚みが0.5ｎｍ未満の場合にはバッファ領域２の上面に形成される主半導体領域３の平坦性が良好に保てなくなる。第１の層Ｌ１の厚みが５0ｎｍを超えると、第１の層Ｌ１と第２の層Ｌ２との格子不整差、及び第１の層Ｌ１と基板１との熱膨張係数差に起因して第１の層Ｌ１内に発生する引っ張り歪みにより、第１の層Ｌ１内にクラックが発生する虞れがある。
化学式 ＡｌxＭyＧａ1-x-yＮ
ここで、前記Ａｌはアルミニウム、
前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記Ｇａはガリウム、
前記Ｎは窒素、
前記ｘ及びｙは、 ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される材料から成ることが望ましい。
即ち、第１の層Ｌ１は、Ａｌ（アルミニウム）を含む窒化物であって、例えばＡｌＮ（窒化アルミニウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）、ＡｌＢＮ（窒化ボロン アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム ボロン アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム インジウム ボロン アルミニウム）から選択された材料から成ることが望ましい。図１及び図２の実施形態では、前記式のｘが１、ｙが０とされた材料に相当するＡｌＮ（窒化アルミニウム）が第１の層に使用されている。第１の層Ｌ１は、比較的高い抵抗率を有する半導体膜であり、第２の層Ｌ２よりもシリコン基板１に近い格子定数及び熱膨張係数を有する。なお、第１の層Ｌ１の格子定数が第２の層Ｌ２の格子定数よりも小さいことが望ましい。第１の層Ｌ１の好ましい厚みは、0.5ｎｍ〜５0ｎｍである。第１の層Ｌ１の厚みが0.5ｎｍ未満の場合にはバッファ領域２の上面に形成される主半導体領域３の平坦性が良好に保てなくなる。第１の層Ｌ１の厚みが５0ｎｍを超えると、第１の層Ｌ１と第２の層Ｌ２との格子不整差、及び第１の層Ｌ１と基板１との熱膨張係数差に起因して第１の層Ｌ１内に発生する引っ張り歪みにより、第１の層Ｌ１内にクラックが発生する虞れがある。
この第１の層Ｌ１の格子定数はシリコンとGaNとの間の値を有するので、シリコン基板１の結晶方位を良好に引き継ぐことができる。この結果、バッファ領域２の一方の主面に、半導体素子形成用の主半導体領域３を結晶方位を揃えて良好に形成することができる。このため、主半導体領域の平坦性が良くなり、半導体装置の電気的特性も良くなる。もし、シリコン基板１の一方の主面に、ＧａＮ半導体のみによって低温でバッファ層を形成した場合、シリコンとＧａＮとは格子定数の差が大きいため、このバッファ層の上面に平坦性に優れた主半導体領域３を形成することができない。
複数の前記第２の層Ｌ２のそれぞれは、
化学式 ＡｌaＭbＧａ1-a-bＮ
ここで、前記Ａｌはアルミニウム、
前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記Ｇａはガリウム、
前記Ｎは窒素、
前記ａ及びｂは、 ０≦ａ＜１、
０≦ｂ≦１、
ａ＋ｂ≦１
ａ＜ｘ
を満足させる数値、
で示される材料から成ることが望ましい。
即ち、第２の層Ｌ２は、例えば、ＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）、ＡｌＢＮ（窒化ボロン アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム ボロン アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム インジウム ボロン アルミニウム）から選択された材料から成ることが望ましい。第２の層Ｌ２がＡｌを含む場合には、Ａｌ（アルミニウム）の増大により発生する恐れのあるクラックを防ぐためにＡｌ（アルミニウム）の割合を示すａの値を０＜ａ＜０．８を満足する値即ち０よりも大きく且つ０．８よりも小さくすることが望ましい。なお、この実施例１の第２の層Ｌ２は、上記化学式におけるａ＝０及びｂ＝０に相当するＧａＮから成る。
化学式 ＡｌaＭbＧａ1-a-bＮ
ここで、前記Ａｌはアルミニウム、
前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記Ｇａはガリウム、
前記Ｎは窒素、
前記ａ及びｂは、 ０≦ａ＜１、
０≦ｂ≦１、
ａ＋ｂ≦１
ａ＜ｘ
を満足させる数値、
で示される材料から成ることが望ましい。
即ち、第２の層Ｌ２は、例えば、ＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）、ＡｌＢＮ（窒化ボロン アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム ボロン アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム インジウム ボロン アルミニウム）から選択された材料から成ることが望ましい。第２の層Ｌ２がＡｌを含む場合には、Ａｌ（アルミニウム）の増大により発生する恐れのあるクラックを防ぐためにＡｌ（アルミニウム）の割合を示すａの値を０＜ａ＜０．８を満足する値即ち０よりも大きく且つ０．８よりも小さくすることが望ましい。なお、この実施例１の第２の層Ｌ２は、上記化学式におけるａ＝０及びｂ＝０に相当するＧａＮから成る。
第２の層Ｌ２の好ましい厚みは、０．５ｎｍ〜２００ｎｍである。第２の層Ｌ２の厚みが０．５ｎｍ未満の場合には、第１の層Ｌ１、及びバッファ領域２上に成長される主半導体領域３を平坦に成長させることが困難になる。また、第２の層Ｌ２の厚みが２００ｎｍを超えると、第２の層Ｌ２と第１の層Ｌ１との格子不整に起因して第２の層Ｌ２内に発生する圧縮応力が主半導体領域３に悪影響を及ぼす。即ち、主半導体領域３にＨＥＭＴが形成される場合、ＨＥＭＴのチャネル層の電子密度が低下してＨＥＭＴの特性が劣化する。
更に好ましくは、第２の層Ｌ２の厚みを第１の層Ｌ１の厚みより大きくするのがよい。このようにすれば、第１の層Ｌ１と第２の層Ｌ２との格子不整差及び第１の層Ｌ１とシリコン基板１との熱膨張係数差に起因して第１の層Ｌ１に発生する歪の大きさを第１の層Ｌ１にクラックが発生しない程度に抑えること、及びチャネル層の電子濃度高濃度に保つことにおいて有利になる。
更に好ましくは、第２の層Ｌ２の厚みを第１の層Ｌ１の厚みより大きくするのがよい。このようにすれば、第１の層Ｌ１と第２の層Ｌ２との格子不整差及び第１の層Ｌ１とシリコン基板１との熱膨張係数差に起因して第１の層Ｌ１に発生する歪の大きさを第１の層Ｌ１にクラックが発生しない程度に抑えること、及びチャネル層の電子濃度高濃度に保つことにおいて有利になる。
また、第１の層Ｌ１をＡｌxＩｎyＧａ1-x-yＮとし、第２の層Ｌ２をＡｌaＩｎbＧａ1-a-bＮとし、第１及び第２の層Ｌ１，Ｌ２の少なくとも一方にＩｎ（インジウム）を含めることができる。バッファ領域２にインジウムが含まれていれば、シリコン基板１とバッファ領域２との間の応力緩和効果が更に良好に得られ、シリコン基板１とバッファ領域２との間の熱膨張係数の差に起因するバッファ領域２の歪を良好に防止できる。
また、第１の層Ｌ１をＡｌxＢyＧａ1-x-yＮとし、第２の層Ｌ２をＡｌaＢbＧａ1-a-bＮとし、第１及び第２の層の少なくとも一方にＢ（ボロン）を含めることができる。第１の層と第２の層Ｌ１，Ｌ２の内の少なくとも一方の層にＢ（ボロン）が含まれているバッファ領域２は、Ｂ（ボロン）を含まないバッファ層よりもシリコン基板１の熱膨張係数に近い熱膨張係数を有する。このため、Ｂ（ボロン）を含むバッファ領域２によれば、シリコン基板１とバッファ領域２との間の熱膨張係数差に起因するバッファ層の歪を良好に防止できる。
また、第１の層Ｌ１をＡｌxＢyＧａ1-x-yＮとし、第２の層Ｌ２をＡｌaＢbＧａ1-a-bＮとし、第１及び第２の層の少なくとも一方にＢ（ボロン）を含めることができる。第１の層と第２の層Ｌ１，Ｌ２の内の少なくとも一方の層にＢ（ボロン）が含まれているバッファ領域２は、Ｂ（ボロン）を含まないバッファ層よりもシリコン基板１の熱膨張係数に近い熱膨張係数を有する。このため、Ｂ（ボロン）を含むバッファ領域２によれば、シリコン基板１とバッファ領域２との間の熱膨張係数差に起因するバッファ層の歪を良好に防止できる。
バッファ領域２の上に配置されているHEMT素子形成用の主半導体領域３は、電子走行層３１と電子供給層３２とを有している。この実施例では、電子走行層３１が不純物非ドープのGaNから成る。また、電子供給層３２はn型不純物としてSiがドープされているn型Al0.2Ga0.8Nから成る。従って、主半導体領域３の各層３１，３２は窒素とガリウムをベースとした窒化ガリウム系化合物半導体から成る。バッファ領域２の上に配置された電子走行層３１はチャネル層とも呼ぶことができるものである。電子走行層３１の上に配置された電子供給層３２はドナー不純物（ｎ型不純物）から発生した電子を電子走行層３１に供給するものである。なお、電子走行層３１と電子供給層３２との間に周知のスペーサ層を設けることができる。このスペーサ層は電子供給層３２のｎ型不純物としてのシリコンが電子走行層３１に拡散することを抑制する機能を有する。この実施例での主半導体領域３の厚みは約１μｍである。
主半導体領域３の主面１１上に配置されたソース電極４及びドレイン電極５は電子供給層３２にそれぞれオーミック接触し、ゲート電極６は電子供給層３２にシヨットキー接触している。なお、ソース電極４及びドレイン電極５と電子供給層３２との間にｎ型不純物濃度が電子供給層３２よりも高いコンタクト用半導体層を設けることができる。
周知のように電子走行層３１と電子供給層３２との接合界面に２次元電子ガス層が形成され、ここが電子の通路となる。ＨＥＭＴのオン動作時には、ソース電極４、電子供給層３２、２次元電子ガス層を含む電子走行層３１、電子供給層３２、及びドレイン電極５の経路で電子が流れる。この電子の流れ即ち電流の流れはゲート電極６に印加される制御電圧で調整される。
周知のように電子走行層３１と電子供給層３２との接合界面に２次元電子ガス層が形成され、ここが電子の通路となる。ＨＥＭＴのオン動作時には、ソース電極４、電子供給層３２、２次元電子ガス層を含む電子走行層３１、電子供給層３２、及びドレイン電極５の経路で電子が流れる。この電子の流れ即ち電流の流れはゲート電極６に印加される制御電圧で調整される。
シリコン基板１の他方の主面即ち裏面１２に金属から成る裏面電極７が形成されている。裏面電極７はシリコン基板１にオーミック接触している。この裏面電極７は導電性接合層９によって金属支持板８に電気的及び機械的に結合されている。金属支持板８とソース電極４とが接続導体１０によって電気的に接続されている。従って、裏面電極７は導電性接合層９及び金属支持板８及び接続導体１０を介してソース電極４に電気的に接続され、裏面電極７の電位はソース電極４の電位に固定される。このため、裏面電極７、導電性接合層９、金属支持板８及び接続導体１０を電位固定手段と呼ぶことができる。
次に、第１の層Ｌ１がＡＩＮ、第２の層Ｌ２がＧａＮとされたＨＥＭＴの製造方法を説明する。
まず、ｐ型半導体領域１ｐとｎ型半導体領域１ｎとから成るシリコン基板１を用意する。バッファ領域２側のシリコン基板１の一方の主面は、ミラー指数で示す結晶の面方位において（１１１）ジャスト面、即ち正確な（１１１）面である。しかし、シリコン基板１の一方の主面は（１１１）ジャスト面に対して例えば−４°〜+４°、好ましくは−３°〜+３°、より好ましくは−２°〜+２°傾斜した面であっても良い。シリコン基板１の主面の結晶方位を、（１１１）ジャスト面又は（１１１）ジャスト面からのオフ角度が小さい面とすることによって、バッファ領域２及び主半導体領域３をエピタキシャル成長させる際の原子レベルでのステップを無くすこと又は小さくすることができる。
まず、ｐ型半導体領域１ｐとｎ型半導体領域１ｎとから成るシリコン基板１を用意する。バッファ領域２側のシリコン基板１の一方の主面は、ミラー指数で示す結晶の面方位において（１１１）ジャスト面、即ち正確な（１１１）面である。しかし、シリコン基板１の一方の主面は（１１１）ジャスト面に対して例えば−４°〜+４°、好ましくは−３°〜+３°、より好ましくは−２°〜+２°傾斜した面であっても良い。シリコン基板１の主面の結晶方位を、（１１１）ジャスト面又は（１１１）ジャスト面からのオフ角度が小さい面とすることによって、バッファ領域２及び主半導体領域３をエピタキシャル成長させる際の原子レベルでのステップを無くすこと又は小さくすることができる。
次に、シリコン基板１の主面上のバッファ領域２を、周知のＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）即ち有機金属化学気相成長法によってＡｌＮから成る第１の層Ｌ１とＧａＮから成る第２の層Ｌ２とを繰返して積層することによって形成する。即ち、ＨＦ系エッチャントで前処理したシリコン基板１をＭＯＣＶＤ装置の反応室内に配置し、まず、９５０℃で約１０分間のサーマルアニーリングを施して表面の酸化膜を除去する。次に、反応室内にＴＭＡ（トリメチルアルミニウム）ガスとＮＨ3（アンモニア）ガスを約６５秒間供給して、シリコン基板１の一方の主面に厚さ約１０ｎｍのＡｌＮ層から成る第１の層Ｌ１を形成する。この第１の層Ｌ１の形成時に、本実施例ではシリコン基板１の加熱温度を１１２０℃とした後に、ＴＭＡガスの流量即ちＡｌの供給量を約６３μｍｏｌ／ｍｉｎ、ＮＨ3 ガスの流量即ちＮＨ3 の供給量を約０．１４ｍｏｌ／ｍｉｎとした。次に、ＴＭＡガスの供給を止めてシリコン基板１の加熱温度を１１２０℃とした後、反応室内にＴＭＧ（トリメチルガリウム）ガスとＮＨ3 （アンモニア）ガスとを約９０秒間供給して、厚さ約３０ｎｍのｎ型ＧａＮから成る第２の層Ｌ２を形成する。この第２の層Ｌ２の形成時に、本実施例では、ＴＭＧガスの流量即ちＧａの供給量を約６０μｍｏｌ／ｍｉｎ、ＮＨ3 ガスの流量即ちＮＨ3 の供給量を約０．１４ｍｏｌ／ｍｉｎとした。上述のＡｌＮから成る第１の層Ｌ１とＧａＮから成る第２の層Ｌ２の形成を２０回繰り返して２０個のＡｌＮから成る第１の層Ｌ１と２０個のＧａＮから成る第２の層Ｌ２とが積層されたバッファ領域２を得る。勿論ＡｌＮから成る第１の層Ｌ１、ＧａＮから成る第２の層Ｌ２をそれぞれ５０層等の任意の数に変えることもできる。
次に、バッファ領域２の上面に周知のＭＯＣＶＤ法によってＨＥＭＴ素子形成用の主半導体領域３を形成する。
即ち、上面にバッファ領域２が形成されたシリコン基板１をＭＯＣＶＤ装置の反応室内に配置して、反応室内にまずトリメチルガリウムガス即ちＴＭＧガス及びＮＨ3 （アンモニア）ガスを供給して、バッファ領域２の上面に例えば約５００〜１０００ｎｍの厚みの非ドープＧａＮ即ち導電型決定不純物を含まないＧａＮから成る電子走行層３１を形成する。本実施例ではＴＭＧガスの流量即ちＧａの供給量を約６２μmol ／ｍｉｎ、ＮＨ3 ガスの流量即ちＮＨ3 の供給量を約０．２３mol ／ｍｉｎとした。
即ち、上面にバッファ領域２が形成されたシリコン基板１をＭＯＣＶＤ装置の反応室内に配置して、反応室内にまずトリメチルガリウムガス即ちＴＭＧガス及びＮＨ3 （アンモニア）ガスを供給して、バッファ領域２の上面に例えば約５００〜１０００ｎｍの厚みの非ドープＧａＮ即ち導電型決定不純物を含まないＧａＮから成る電子走行層３１を形成する。本実施例ではＴＭＧガスの流量即ちＧａの供給量を約６２μmol ／ｍｉｎ、ＮＨ3 ガスの流量即ちＮＨ3 の供給量を約０．２３mol ／ｍｉｎとした。
次に、反応室内にＴＭＡガスとＴＭＧガスとアンモニアガスとＳｉＨ4（シラン）ガスを供給して電子走行層３１の上面にＡｌ0.2Ｇａ0.8Ｎから成る電子供給層３２を例えば約１０ｎｍの厚みに形成する。本実施例では、この時のＴＭＡガスの流量を約８．４μmol／ｍｉｎ、ＴＭＧガスの流量を約１５μmol ／ｍｉｎ、アンモニアガスの流量を約０．２３mol ／ｍｉｎ、ＳｉＨ4ガスの流量を約２１ｎmol ／ｍｉｎとした。
次に、周知の方法によって例えばＴｉ（チタン）とＡｌ（アルミニウム）とから成るソース電極４及びドレイン電極５を形成する。また、例えばＮｉ（ニッケル）及びＡｕ（金）、又はＰｄ，Ｔｉ及びＡｕから成るゲート電極６を形成する。また、シリコン基板１の裏面１２に裏面電極７を形成する。次に、裏面電極７を導電性接合層９によって支持板８に固着する。また、ワイヤ等の導体１０によって支持板８をソース電極４に接続する。
本実施形態のＨＥＭＴによれば、次の効果が得られる。
（１）シリコン基板１の裏面電極７が導電性接合層９と金属支持板８と接続導体１０とを介してソース電極４に電気的に接続されているので、裏面電極７の電位がソース電極４の電位、例えばグランド電位に固定される。これにより、ＨＥＭＴの動作状態の変化によるシリコン基板１及び裏面電極７の電位の変化を防ぐことができ、ＨＥＭＴの電気的動作が安定する。このように、動作の安定化を図ることによって、ドレイン電極５と裏面電極７との間にソース・ドレイン間の電圧が印加される。しかし、シリコン基板１にｐｎ接合が含まれているので、ドレイン電極５と裏面電極７との間の耐圧が向上しており、ドレイン電極５と裏面電極７との間の破壊が防止されている。即ち、図１では図示を容易にするために、バッファ領域２及び主半導体領域３の厚み方向即ち縦方向の寸法が拡大されて示されているが、実際にはバッファ領域２及び主半導体領域３の厚みはソース電極４とドレイン電極５との間の横方向、即ち平面方向の最短距離に比較して十分に小さい。また、シリコン基板１が単一の導電型から成る場合には、実質的に導体として機能する。従って、主半導体領域３の表面でのソース電極４とドレイン電極５との間の耐圧よりもドレイン電極５と裏面電極７との耐圧が問題となる。従って、主半導体領域３の表面でのソース電極４とドレイン電極５との間の耐圧よりもドレイン電極５と裏面電極７との間の耐圧が問題になる。図１の実施例において、ドレイン電流が流れていないようにゲート電極６が制御されている時即ちＨＥＭＴのオフ時において、ドレイン電極５の電位は裏面電極７の電位よりも高くなる。これにより、シリコン基板１のｐ型半導体領域１ｐとｎ型半導体領域１ｎとの間のｐｎ接合が逆バイアス状態となり、シリコン基板１は高い抵抗値を示す。このため、ドレイン電極５と裏面電極７との間の高耐圧化が達成される。
（２） 図１のHEMTでは、裏面電極７を介して放熱板として機能する金属製支持基板８が形成されている。また、シリコン基板１にｐｎ接合を形成して耐圧向上を図っているので、シリコン基板１を薄く形成でき、主半導体領域３と金属製支持基板８との間の熱抵抗が十分に小さくなっている。このため、主半導体領域３で発生した熱を、金属製支持基板８を通じて外部に良好に放熱させることができる。
（３） 低コストであり且つ加工性も良いシリコン基板１を使用するので、材料コスト及び生産コストの削減が可能である。このため、ＨＥＭＴのコスト低減が可能である。
（４） シリコン基板１の一方の主面に形成された格子定数がシリコンとGaNとの間の値を有する例えばＡｌＮから成る第１の層Ｌ１と例えばＧａＮから成る第２の層Ｌ２とから成るバッファ領域２は、シリコン基板１の結晶方位を良好に引き継ぐことができる。この結果、バッファ領域２の一方の主面に、ＧａＮ系半導体から成る主半導体領域３を結晶方位を揃えて良好に形成することができる。このため、主半導体領域３の平坦性が良くなり、ＨＥＭＴの電気的特性も良くなる。もし、シリコン基板１の一方の主面に、ＧａＮ半導体のみによって低温でバッファ層を形成した場合、シリコンとＧａＮとは格子定数の差が大きいため、このバッファ層の上面に平坦性に優れたＧａＮ系半導体領域を形成することはできない。
（５） ＡｌＮから成る第１の層Ｌ１とＧａＮから成る第２の層Ｌ２との複合層から成るバッファ領域２は、従来のＧａＮやＡｌＮの単一層から構成される低温バッファ層に比較して高温で結晶成長させることができる。従って、窒素源となるアンモニアを良好に分解させることができ、バッファ領域２はアモルファス層とならない。このため、バッファ領域２の上に形成されるエピタキシャル成長層即ち主半導体領域３の結晶欠陥の密度を十分に小さくすることができ、リーク電流の発生を防止することができる。この結果、ピンチオフ特性の良好なＨＥＭＴを提供することができる。
（６） 基板１がサファイアに比較して熱伝導率に優れるシリコンから形成されるので、デバイスの動作中に発生する熱をシリコン基板１を通じて良好に放熱させることができ、デバイスの耐圧、利得等の諸特性が良好になる。
（７） シリコン基板１は窒化物系化合物半導体に比べて熱膨張係数が小さい為、熱不整に起因した引っ張り歪がエピタキシャル層に加わる。このため、電子供給層３２と電子走行層３１との間の界面の引っ張り応力を更に強めることができ、結果的にピエゾ分極効果を高めることができる。このため、電子走行層３１即ちチャネルの電子密度をサファイア基板を使用したＨＥＭＴに比較して高濃度にすることができ、電子走行層３１即ちチャネルのシート抵抗を減少してドレイン電流を増大することが可能となる。
（１）シリコン基板１の裏面電極７が導電性接合層９と金属支持板８と接続導体１０とを介してソース電極４に電気的に接続されているので、裏面電極７の電位がソース電極４の電位、例えばグランド電位に固定される。これにより、ＨＥＭＴの動作状態の変化によるシリコン基板１及び裏面電極７の電位の変化を防ぐことができ、ＨＥＭＴの電気的動作が安定する。このように、動作の安定化を図ることによって、ドレイン電極５と裏面電極７との間にソース・ドレイン間の電圧が印加される。しかし、シリコン基板１にｐｎ接合が含まれているので、ドレイン電極５と裏面電極７との間の耐圧が向上しており、ドレイン電極５と裏面電極７との間の破壊が防止されている。即ち、図１では図示を容易にするために、バッファ領域２及び主半導体領域３の厚み方向即ち縦方向の寸法が拡大されて示されているが、実際にはバッファ領域２及び主半導体領域３の厚みはソース電極４とドレイン電極５との間の横方向、即ち平面方向の最短距離に比較して十分に小さい。また、シリコン基板１が単一の導電型から成る場合には、実質的に導体として機能する。従って、主半導体領域３の表面でのソース電極４とドレイン電極５との間の耐圧よりもドレイン電極５と裏面電極７との耐圧が問題となる。従って、主半導体領域３の表面でのソース電極４とドレイン電極５との間の耐圧よりもドレイン電極５と裏面電極７との間の耐圧が問題になる。図１の実施例において、ドレイン電流が流れていないようにゲート電極６が制御されている時即ちＨＥＭＴのオフ時において、ドレイン電極５の電位は裏面電極７の電位よりも高くなる。これにより、シリコン基板１のｐ型半導体領域１ｐとｎ型半導体領域１ｎとの間のｐｎ接合が逆バイアス状態となり、シリコン基板１は高い抵抗値を示す。このため、ドレイン電極５と裏面電極７との間の高耐圧化が達成される。
（２） 図１のHEMTでは、裏面電極７を介して放熱板として機能する金属製支持基板８が形成されている。また、シリコン基板１にｐｎ接合を形成して耐圧向上を図っているので、シリコン基板１を薄く形成でき、主半導体領域３と金属製支持基板８との間の熱抵抗が十分に小さくなっている。このため、主半導体領域３で発生した熱を、金属製支持基板８を通じて外部に良好に放熱させることができる。
（３） 低コストであり且つ加工性も良いシリコン基板１を使用するので、材料コスト及び生産コストの削減が可能である。このため、ＨＥＭＴのコスト低減が可能である。
（４） シリコン基板１の一方の主面に形成された格子定数がシリコンとGaNとの間の値を有する例えばＡｌＮから成る第１の層Ｌ１と例えばＧａＮから成る第２の層Ｌ２とから成るバッファ領域２は、シリコン基板１の結晶方位を良好に引き継ぐことができる。この結果、バッファ領域２の一方の主面に、ＧａＮ系半導体から成る主半導体領域３を結晶方位を揃えて良好に形成することができる。このため、主半導体領域３の平坦性が良くなり、ＨＥＭＴの電気的特性も良くなる。もし、シリコン基板１の一方の主面に、ＧａＮ半導体のみによって低温でバッファ層を形成した場合、シリコンとＧａＮとは格子定数の差が大きいため、このバッファ層の上面に平坦性に優れたＧａＮ系半導体領域を形成することはできない。
（５） ＡｌＮから成る第１の層Ｌ１とＧａＮから成る第２の層Ｌ２との複合層から成るバッファ領域２は、従来のＧａＮやＡｌＮの単一層から構成される低温バッファ層に比較して高温で結晶成長させることができる。従って、窒素源となるアンモニアを良好に分解させることができ、バッファ領域２はアモルファス層とならない。このため、バッファ領域２の上に形成されるエピタキシャル成長層即ち主半導体領域３の結晶欠陥の密度を十分に小さくすることができ、リーク電流の発生を防止することができる。この結果、ピンチオフ特性の良好なＨＥＭＴを提供することができる。
（６） 基板１がサファイアに比較して熱伝導率に優れるシリコンから形成されるので、デバイスの動作中に発生する熱をシリコン基板１を通じて良好に放熱させることができ、デバイスの耐圧、利得等の諸特性が良好になる。
（７） シリコン基板１は窒化物系化合物半導体に比べて熱膨張係数が小さい為、熱不整に起因した引っ張り歪がエピタキシャル層に加わる。このため、電子供給層３２と電子走行層３１との間の界面の引っ張り応力を更に強めることができ、結果的にピエゾ分極効果を高めることができる。このため、電子走行層３１即ちチャネルの電子密度をサファイア基板を使用したＨＥＭＴに比較して高濃度にすることができ、電子走行層３１即ちチャネルのシート抵抗を減少してドレイン電流を増大することが可能となる。
次に、図３に示す実施例２に係わるＨＥＭＴを説明する。但し、図３及び後述する図４〜図７において、図１及び図２と実質的に同一の部分、及び図３〜図７において相互に同一の部分には同一の符号を付してその説明を省略する。
図３のＨＥＭＴは、図１のシリコン基板１を変形したシリコン基板１ａを設け、且つ接続導体１０によってドレイン電極５と支持板８とを接続した他は、図１と同一に形成したものである。図３のシリコン基板１ａはｎ型半導体領域１ｎとｐ型半導体領域１ｐとを有し、ｎ型半導体領域１ｎが裏面電極７に接続され、ｐ型半導体領域１ｐがバッファ領域２に接触している。従って、ＨＥＭＴの正常動作時において、裏面電極７がドレイン電極５の電位に固定され、ソース電極４の電位よりもドレイン電極５の電位が高い時に、シリコン基板１ａのｎ型半導体領域１ｎとｐ型半導体領域１ｐとの間のｐｎ接合が逆バイアス状態となり、ソース電極４と裏面電極７との間の耐圧が向上する。従って、図３の実施例２によっても図１の実施例１と同一の効果を得ることができる。
図４に示す実施例３のＨＥＭＴは、図１のシリコン基板１とバッファ領域２とを変形したシリコン基板１ｂとバッファ領域２ａとを設け、この他は図１と同一に形成したものである。図４のシリコン基板１ｂはｐ型半導体領域１ｐのみから成る。バッファ領域２ａは、図４で最も下の第１の層Ｌ１´がｎ型ＡｌＮから成る。従って、ｐ型シリコン基板１ｂと第１の層Ｌ１´との間にｐｎ接合が生じ、このｐｎ接合がＨＥＭＴの正常動作時に逆バイアス状態となり、耐圧が向上する。従って、実施例３によっても実施例１と同様な効果を得ることができる。
図４において、シリコン基板１ｂをｎ型シリコン基板に変え、且つバッファ領域２ａの最も下の第１の層Ｌ１をｐ型ＡｌＮ等のｐ型半導体に変え、支持板８を接続導体１０によって図４で鎖線で示すようにドレイン電極５に接続することができる。また、図４において、シリコン基板１ｂがｐ型の時には、バッファ領域２ａの全体をｎ型半導体とすることができる。また、シリコン基板１ｂがｎ型の時にはバッファ領域２ａの全体をｐ型半導体とすることができる。また、図４においてシリコン基板１ｂを図１又は図３のシリコン基板１又は１ａに置き換え、シリコン基板内のｐｎ接合とシリコン基板とバッファ領域２ａとの間のｐｎ接合との両方で耐圧向上を図ることができる。
次に、図５を参照して実施例４のＭＥＳＦＥＴを説明する。
図５のＭＥＳＦＥＴは、図１のＨＥＭＴのための主半導体領域３の代りにｎ型不純物としてＳｉがドープされたＧａＮから成るｎ型半導体層３０を有する主半導体領域３ａを設け、この他は図１と同一に形成したものである。即ち、図５のＭＥＳＦＥＴにおいて、シリコン基板１、バッファ領域２、ソース電極４、ドレイン電極５、ゲート電極６、支持板８、導電性接合層９及び接続導体１０は図１において同一符号で示すものと同様に形成されている。ｎ型半導体層３０はチャネル層又は活性層とも呼ぶことができるものであり、バッファ領域２の上に配置されている。ソース電極４及びゲート電極５はｎ型半導体層３０にオーミック接触し、ゲート電極６はｎ型半導体層３０にショットキバリア接触している。
図５のＭＥＳＦＥＴは、図１のＨＥＭＴのための主半導体領域３の代りにｎ型不純物としてＳｉがドープされたＧａＮから成るｎ型半導体層３０を有する主半導体領域３ａを設け、この他は図１と同一に形成したものである。即ち、図５のＭＥＳＦＥＴにおいて、シリコン基板１、バッファ領域２、ソース電極４、ドレイン電極５、ゲート電極６、支持板８、導電性接合層９及び接続導体１０は図１において同一符号で示すものと同様に形成されている。ｎ型半導体層３０はチャネル層又は活性層とも呼ぶことができるものであり、バッファ領域２の上に配置されている。ソース電極４及びゲート電極５はｎ型半導体層３０にオーミック接触し、ゲート電極６はｎ型半導体層３０にショットキバリア接触している。
図５のＭＥＳＦＥＴのＧａＮから成るｎ型半導体層３０以外の製造方法は、実施例１と同一である。ｎ型半導体層３０を形成する時には、バッファ領域２の形成時に使用した反応室内にＴＭＧガスとＮＨ3ガスとＳｉＨ4（シラン）ガスを約４５０秒間供給して、バッファ領域２の上面に、厚さ約１５０ｎｍのｎ型半導体層３０を形成する。本実施例では、ＴＭＧガスの流量、即ちＧａの供給量を約６０μｍｏｌ／ｍｉｎ，ＮＨ3ガスの流量即ちＮＨ3の供給量を０．２３ｍｏｌ／ｍｉｎ，ＳｉＨ4ガスの流量、即ちＳｉの供給量を２１ｎｍｏｌ／ｍｉｎとした。
図５のＭＥＳＦＥＴは、図１のＨＥＭＴの効果の説明の欄で述べた（１）〜（７）と同一の効果を有する。
図６に示す実施例５のＭＥＳＦＥＴは、図３の実施例２のＨＥＭＴのための主半導体領域３をＭＥＳＦＥＴのための主半導体領域３ａに置き換え、この他は図３と同一に構成したものである。ＭＥＳＦＥＴのための主半導体領域３ａの構成は図５と同一である。この実施例５によっても実施例１〜４と同様な効果が得られる。
図７に示す実施例６のＭＥＳＦＥＴは、図４のＨＥＭＴのための主半導体領域３をＭＥＳＦＥＴのための主半導体領域３ａに置き換え、この他は図４と同一に構成したものである。従って、図７の実施例６によっても実施例１〜５と同様な効果が得られる。
本発明は上述の実施例に限定されるものではなく、例えば次の変形が可能なものである。
（１） 裏面電極７を省き、導電性接合層９のみで支持板８にシリコン基板１〜１ｂを固着することができる。
（２） 裏面電極７とソース電極４又はドレイン電極５との電気的接続を、主半導体領域３又は３ａ、バッファ領域２又は２ａ、シリコン基板１又は１ａ又は１ｂとから成る半導体基体に形成した貫通孔又は溝、又は半導体基体の側面に導体を配置することによって行うことができる。
（３） バッファ領域２又は２ａの第２の層Ｌ２に例えばＭｇ（マグネシウム）等のｐ型不純物を添加してｐ型半導体領域とすることができる。これにより、図１、図３及び図４のｎ型半導体と同様な特性を有するｎライクの電子走行層３１とバッファ領域２又は２ａとの間にｐｎ接合が形成され、また図５、図６及び図７のｎ型半導体層３０とバッファ領域２又は２ａとの間にｐｎ接合が形成される。これにより、ドレイン電極５又はソース電極４と裏面電極７との間の耐圧が更に向上する。
（４） 図１及び図５のバッファ領域２の全体又は一部にｐ型不純物を添加し、バッファ領域２とシリコン基板１との間及びバッファ領域２と電子走行層３１又はｎ型半導体層３０との間の一方又は両方にｐｎ接合を形成することができる。これにより、ドレイン電極５又はソース電極４と裏面電極７との間の耐圧が向上する。
（５） バッファ領域２の第１の層Ｌ１を第１の導電型（例えばｐ型）、第２の層Ｌ２を第２の導電型（例えばｎ型）として第１及び第２の層Ｌ１、Ｌ２間にｐｎ接合を形成することができる。これにより、ドレイン電極５又はソース電極４と裏面電極７との間の耐圧が向上する。
（６） 実施例１〜６では、バッファ領域２又は２ａの第１の層Ｌ１と第２の層Ｌ２との間の接合界面に２次元電子ガス層が形成される。この２次元電子ガスの形成を阻止又は抑制するための層を第１及び第２の層Ｌ１、Ｌ２の間に配置することができる。
（７） バッファ領域２又は２ａを省くことができる。また、バッファ領域を単一の例えばＧａＮ層のような単一の窒化物半導体のみで構成することができる。
（８） シリコン基板１を単結晶シリコン以外の多結晶シリコン又はＳｉＣ等のシリコン化合物とすることができる。
（８） 主半導体領域３、３ａの各層の導電型を実施例と逆にすることができる。
（９） 主半導体領域３、３ａの各層を、ＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＩｎＧａＮ（窒化ガリウム インジウム）、及びＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）から選択された窒化ガリウム系化合物半導体又は窒化インジウム系化合物半導体とすることができる。
（１０） 図１、図３及び図４のＨＥＭＴにおいて、電子走行層３１とバッファ領域２との間に電子供給層３２と同様な機能を有する別の電子供給層を設けることができる。
（１１） 電位固定手段として、ソース電極４又はドレイン電極５と裏面電極とに同一の電位又は一定の電位差を与えるための手段を設けることができる。
（１） 裏面電極７を省き、導電性接合層９のみで支持板８にシリコン基板１〜１ｂを固着することができる。
（２） 裏面電極７とソース電極４又はドレイン電極５との電気的接続を、主半導体領域３又は３ａ、バッファ領域２又は２ａ、シリコン基板１又は１ａ又は１ｂとから成る半導体基体に形成した貫通孔又は溝、又は半導体基体の側面に導体を配置することによって行うことができる。
（３） バッファ領域２又は２ａの第２の層Ｌ２に例えばＭｇ（マグネシウム）等のｐ型不純物を添加してｐ型半導体領域とすることができる。これにより、図１、図３及び図４のｎ型半導体と同様な特性を有するｎライクの電子走行層３１とバッファ領域２又は２ａとの間にｐｎ接合が形成され、また図５、図６及び図７のｎ型半導体層３０とバッファ領域２又は２ａとの間にｐｎ接合が形成される。これにより、ドレイン電極５又はソース電極４と裏面電極７との間の耐圧が更に向上する。
（４） 図１及び図５のバッファ領域２の全体又は一部にｐ型不純物を添加し、バッファ領域２とシリコン基板１との間及びバッファ領域２と電子走行層３１又はｎ型半導体層３０との間の一方又は両方にｐｎ接合を形成することができる。これにより、ドレイン電極５又はソース電極４と裏面電極７との間の耐圧が向上する。
（５） バッファ領域２の第１の層Ｌ１を第１の導電型（例えばｐ型）、第２の層Ｌ２を第２の導電型（例えばｎ型）として第１及び第２の層Ｌ１、Ｌ２間にｐｎ接合を形成することができる。これにより、ドレイン電極５又はソース電極４と裏面電極７との間の耐圧が向上する。
（６） 実施例１〜６では、バッファ領域２又は２ａの第１の層Ｌ１と第２の層Ｌ２との間の接合界面に２次元電子ガス層が形成される。この２次元電子ガスの形成を阻止又は抑制するための層を第１及び第２の層Ｌ１、Ｌ２の間に配置することができる。
（７） バッファ領域２又は２ａを省くことができる。また、バッファ領域を単一の例えばＧａＮ層のような単一の窒化物半導体のみで構成することができる。
（８） シリコン基板１を単結晶シリコン以外の多結晶シリコン又はＳｉＣ等のシリコン化合物とすることができる。
（８） 主半導体領域３、３ａの各層の導電型を実施例と逆にすることができる。
（９） 主半導体領域３、３ａの各層を、ＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＩｎＧａＮ（窒化ガリウム インジウム）、及びＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）から選択された窒化ガリウム系化合物半導体又は窒化インジウム系化合物半導体とすることができる。
（１０） 図１、図３及び図４のＨＥＭＴにおいて、電子走行層３１とバッファ領域２との間に電子供給層３２と同様な機能を有する別の電子供給層を設けることができる。
（１１） 電位固定手段として、ソース電極４又はドレイン電極５と裏面電極とに同一の電位又は一定の電位差を与えるための手段を設けることができる。
１ シリコン基板
２、２ａ バッファ領域
３又は３ａ 主半導体領域
４ ソース電極
５ ドレイン電極
６ ゲート電極
７ 裏面電極
８ 支持板
１０ 接続導体
２、２ａ バッファ領域
３又は３ａ 主半導体領域
４ ソース電極
５ ドレイン電極
６ ゲート電極
７ 裏面電極
８ 支持板
１０ 接続導体
Claims (8)
- シリコン又はシリコン化合物から成り且つ互いに対向する一方及び他方の主面を有し且つ前記一方及び他方の主面に対して平行に延びるｐｎ接合を含んでいる基板と、
前記基板の一方の主面上に配置された少なくとも１つの窒化物半導体層を含んでいる主半導体領域と、
前記主半導体領域の表面上に互いに離間して配置されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間の電子の流れを制御するために前記主半導体領域の表面上おいて前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と
を備え、前記基板の前記ｐｎ接合は前記ソース電極と前記ドレイン電極との間に電圧が印加されている時に逆バイアス状態になるように形成されていることを特徴とする半導体装置。 - 更に、前記基板と前記主半導体領域との間に窒化物半導体から成るバッファ領域を有していることを特徴とする請求項１記載の半導体装置。
- 更に、前記ｐｎ接合が逆バイアス状態になるように前記基板の他方の主面の電位を前記ソース電極又は前記ドレイン電極の電位に対して固定するための電位固定手段を有していることを特徴とする請求項１又は２記載の半導体装置。
- 前記電位固定手段は前記基板の他方の主面に形成された導電体層と、前記導電体層を前記ソース電極又は前記ドレイン電極に電気的に接続するための導体とから成ることを特徴とする請求項３記載の半導体装置。
- 前記バッファ領域は前記基板との間にｐｎ接合を形成する導電型を有していることを特徴とする請求項２記載の半導体装置。
- 前記バッファ領域は、複数の半導体層から成り、前記複数の半導体層間にｐｎ接合が形成されていることを特徴とする請求項２乃至５のいずれかに記載の半導体装置。
- シリコン又はシリコン化合物から成り且つ第１導電型を有している基板と、
前記基板の一方の主面上に配置され且つ前記第１導電型と反対の第２導電型を有し且つ前記基板との間にｐｎ接合を形成している窒化物半導体層を含んでいるバッファ領域と、
前記バッファ領域上に配置された少なくとも１つの窒化物半導体層を含んでいる主半導体領域と、
前記主半導体領域の表面上に互いに離間して配置されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間の電子の流れを制御するために前記主半導体領域の表面上おいて前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、
前記基板の他方の主面の電位を前記ソース電極又は前記ドレイン電極の電位に対して固定するための電位固定手段と
を備え、前記基板と前記バッファ領域との間の前記ｐｎ接合は前記ソース電極と前記ドレイン電極との間に電圧が印加されている時に逆バイアス状態になるように形成されていることを特徴とする半導体装置。 - 前記バッファ領域は、複数のバッファ層の積層体から成り、前記複数のバッファ層の内の前記基板に接触しているバッファ層が前記基板と反対の導電型を有していることを特徴とする請求項７記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004020218A JP4449467B2 (ja) | 2004-01-28 | 2004-01-28 | 半導体装置 |
| EP05704044A EP1710831A4 (en) | 2004-01-28 | 2005-01-24 | SEMICONDUCTOR DEVICE |
| PCT/JP2005/000863 WO2005074019A1 (ja) | 2004-01-28 | 2005-01-24 | 半導体装置 |
| US11/490,328 US7859018B2 (en) | 2004-01-28 | 2006-07-20 | Semiconductor device having nitride semiconductor layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004020218A JP4449467B2 (ja) | 2004-01-28 | 2004-01-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005217049A JP2005217049A (ja) | 2005-08-11 |
| JP4449467B2 true JP4449467B2 (ja) | 2010-04-14 |
Family
ID=34823748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004020218A Expired - Lifetime JP4449467B2 (ja) | 2004-01-28 | 2004-01-28 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7859018B2 (ja) |
| EP (1) | EP1710831A4 (ja) |
| JP (1) | JP4449467B2 (ja) |
| WO (1) | WO2005074019A1 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7354815B2 (en) * | 2003-11-18 | 2008-04-08 | Silicon Genesis Corporation | Method for fabricating semiconductor devices using strained silicon bearing material |
| US7612390B2 (en) | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
| US7170111B2 (en) * | 2004-02-05 | 2007-01-30 | Cree, Inc. | Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same |
| US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
| JP2007095858A (ja) * | 2005-09-28 | 2007-04-12 | Toshiba Ceramics Co Ltd | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス |
| JP2007095873A (ja) * | 2005-09-28 | 2007-04-12 | Sumitomo Chemical Co Ltd | 電界効果トランジスタ用エピタキシャル基板 |
| JP5055773B2 (ja) * | 2006-02-02 | 2012-10-24 | サンケン電気株式会社 | 半導体素子 |
| JP4670055B2 (ja) * | 2006-03-20 | 2011-04-13 | Ｄｏｗａエレクトロニクス株式会社 | 半導体基板及び半導体装置 |
| JP2007273640A (ja) * | 2006-03-30 | 2007-10-18 | Sanken Electric Co Ltd | 半導体装置 |
| JP2008034411A (ja) | 2006-07-26 | 2008-02-14 | Toshiba Corp | 窒化物半導体素子 |
| US7679104B2 (en) * | 2006-11-09 | 2010-03-16 | The Furukawa Electric Co., Ltd. | Vertical type semiconductor device and manufacturing method of the device |
| JP5386987B2 (ja) * | 2007-02-07 | 2014-01-15 | 日本電気株式会社 | 半導体装置 |
| JP5117283B2 (ja) * | 2008-05-29 | 2013-01-16 | 古河電気工業株式会社 | 半導体電子デバイス |
| WO2010001607A1 (ja) * | 2008-07-03 | 2010-01-07 | パナソニック株式会社 | 窒化物半導体装置 |
| US9112009B2 (en) * | 2008-09-16 | 2015-08-18 | International Rectifier Corporation | III-nitride device with back-gate and field plate for improving transconductance |
| JP5634681B2 (ja) * | 2009-03-26 | 2014-12-03 | 住友電工デバイス・イノベーション株式会社 | 半導体素子 |
| JP5386246B2 (ja) * | 2009-06-26 | 2014-01-15 | パナソニック株式会社 | 電力変換装置 |
| WO2011024367A1 (ja) | 2009-08-27 | 2011-03-03 | パナソニック株式会社 | 窒化物半導体装置 |
| KR20120004758A (ko) * | 2010-07-07 | 2012-01-13 | 삼성전기주식회사 | 질화물계 반도체 소자 및 그 제조 방법 |
| KR101108746B1 (ko) * | 2010-07-07 | 2012-02-24 | 삼성전기주식회사 | 질화물계 반도체 소자 및 그 제조 방법 |
| US8513703B2 (en) * | 2010-10-20 | 2013-08-20 | National Semiconductor Corporation | Group III-nitride HEMT with multi-layered substrate having a second layer of one conductivity type touching a top surface of a first layers of different conductivity type and a method for forming the same |
| KR101148694B1 (ko) | 2010-12-09 | 2012-05-25 | 삼성전기주식회사 | 질화물계 반도체 소자 및 그 제조 방법 |
| WO2012114393A1 (ja) | 2011-02-23 | 2012-08-30 | パナソニック株式会社 | 窒化物半導体装置 |
| KR20130014861A (ko) * | 2011-08-01 | 2013-02-12 | 삼성전자주식회사 | 고 전자 이동도 트랜지스터 및 그 제조방법 |
| JP5879805B2 (ja) * | 2011-08-09 | 2016-03-08 | 富士通株式会社 | スイッチング素子及びこれを用いた電源装置 |
| US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| JP5433909B2 (ja) * | 2012-05-22 | 2014-03-05 | 株式会社パウデック | ＧａＮ系半導体素子の製造方法 |
| JP6002508B2 (ja) * | 2012-09-03 | 2016-10-05 | 住友化学株式会社 | 窒化物半導体ウェハ |
| US20140077266A1 (en) * | 2012-09-14 | 2014-03-20 | Power Integrations, Inc. | Heterostructure Transistor with Multiple Gate Dielectric Layers |
| JP6142877B2 (ja) * | 2012-09-25 | 2017-06-07 | 富士電機株式会社 | 半導体積層基板および半導体素子 |
| US9142407B2 (en) | 2013-01-16 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having sets of III-V compound layers and method of forming the same |
| CN103117303B (zh) * | 2013-02-07 | 2016-08-17 | 苏州晶湛半导体有限公司 | 一种氮化物功率器件及其制造方法 |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| JP6553336B2 (ja) * | 2014-07-28 | 2019-07-31 | エア・ウォーター株式会社 | 半導体装置 |
| JP2016134563A (ja) * | 2015-01-21 | 2016-07-25 | 株式会社東芝 | 半導体装置 |
| JP6494361B2 (ja) * | 2015-03-25 | 2019-04-03 | ローム株式会社 | 窒化物半導体デバイス |
| US11289593B2 (en) * | 2015-07-31 | 2022-03-29 | Infineon Technologies Austria Ag | Breakdown resistant HEMT substrate and device |
| JP2017055008A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
| EP3168871B1 (en) * | 2015-11-11 | 2020-01-08 | Nexperia B.V. | Semiconductor device and a method of making a semiconductor device |
| US9685545B2 (en) * | 2015-11-25 | 2017-06-20 | Texas Instruments Incorporated | Isolated III-N semiconductor devices |
| US10720520B2 (en) * | 2017-06-21 | 2020-07-21 | Infineon Technologies Austria Ag | Method of controlling wafer bow in a type III-V semiconductor device |
| CN108231882A (zh) * | 2018-03-02 | 2018-06-29 | 华南理工大学 | 具有背场板结构的hemt器件及其制备方法 |
| KR20220160890A (ko) * | 2021-05-28 | 2022-12-06 | 주식회사 아이브이웍스 | Ⅲ-n계 반도체 구조물 및 그 제조방법 |
| CN113675270B (zh) * | 2021-08-27 | 2023-05-05 | 电子科技大学 | 一种具有逆向导通能力的GaN RC-HEMT |
| CN116525671B (zh) * | 2023-06-09 | 2024-01-30 | 中电科先进材料技术创新有限公司 | 氮化镓半导体器件及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357119A (en) * | 1993-02-19 | 1994-10-18 | Board Of Regents Of The University Of California | Field effect devices having short period superlattice structures using Si and Ge |
| JPH0758212A (ja) * | 1993-08-19 | 1995-03-03 | Sony Corp | Ｃｍｏｓ集積回路 |
| JP3428838B2 (ja) * | 1996-12-11 | 2003-07-22 | 古河電気工業株式会社 | Ｍｉｓ型電界効果トランジスタ |
| US6316793B1 (en) * | 1998-06-12 | 2001-11-13 | Cree, Inc. | Nitride based transistors on semi-insulating silicon carbide substrates |
| JP2000004047A (ja) * | 1998-06-16 | 2000-01-07 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JP3129298B2 (ja) * | 1998-11-11 | 2001-01-29 | 日本電気株式会社 | 電界効果トランジスタ及びその製造方法 |
| JP2001168111A (ja) * | 1999-12-07 | 2001-06-22 | Nippon Telegr & Teleph Corp <Ntt> | ＧａＮ電界効果トランジスタ |
| JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
-
2004
- 2004-01-28 JP JP2004020218A patent/JP4449467B2/ja not_active Expired - Lifetime
-
2005
- 2005-01-24 EP EP05704044A patent/EP1710831A4/en not_active Withdrawn
- 2005-01-24 WO PCT/JP2005/000863 patent/WO2005074019A1/ja active Application Filing
-
2006
- 2006-07-20 US US11/490,328 patent/US7859018B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005074019A1 (ja) | 2005-08-11 |
| US20060261356A1 (en) | 2006-11-23 |
| JP2005217049A (ja) | 2005-08-11 |
| US7859018B2 (en) | 2010-12-28 |
| EP1710831A1 (en) | 2006-10-11 |
| EP1710831A4 (en) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4449467B2 (ja) | 半導体装置 | |
| JP4530171B2 (ja) | 半導体装置 | |
| JP4381380B2 (ja) | 半導体装置及びその製造方法 | |
| JP4525894B2 (ja) | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 | |
| JP4744109B2 (ja) | 半導体装置とその製造方法 | |
| US8264001B2 (en) | Semiconductor wafer having multi-layered buffer region formed from compound semiconductor materials | |
| JP4509031B2 (ja) | 窒化物半導体装置 | |
| JP2003059948A (ja) | 半導体装置及びその製造方法 | |
| JP2008306130A (ja) | 電界効果型半導体装置及びその製造方法 | |
| US8330187B2 (en) | GaN-based field effect transistor | |
| JP2007242853A (ja) | 半導体基体及びこれを使用した半導体装置 | |
| JP2009016655A (ja) | 電界効果半導体装置及びその製造方法 | |
| US20130307024A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2005159207A (ja) | 半導体素子形成用板状基体の製造方法 | |
| JP2009099691A (ja) | 電界効果半導体装置の製造方法 | |
| JP2010171416A (ja) | 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法 | |
| JP4725763B2 (ja) | 半導体素子形成用板状基体の製造方法 | |
| JP2012099539A (ja) | 半導体ウエーハ及び半導体素子 | |
| JP2007123824A (ja) | Ｉｉｉ族窒化物系化合物半導体を用いた電子装置 | |
| JP5746927B2 (ja) | 半導体基板、半導体デバイスおよび半導体基板の製造方法 | |
| JP6519920B2 (ja) | 半導体基板の製造方法、及び半導体装置の製造方法 | |
| JP4682541B2 (ja) | 半導体の結晶成長方法 | |
| JP2007081096A (ja) | 半導体装置 | |
| JP2007088252A5 (ja) | ||
| JP5221577B2 (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4449467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |