[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5319084B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5319084B2
JP5319084B2 JP2007160882A JP2007160882A JP5319084B2 JP 5319084 B2 JP5319084 B2 JP 5319084B2 JP 2007160882 A JP2007160882 A JP 2007160882A JP 2007160882 A JP2007160882 A JP 2007160882A JP 5319084 B2 JP5319084 B2 JP 5319084B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor layer
main surface
layer
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007160882A
Other languages
English (en)
Other versions
JP2009004398A (ja
Inventor
正樹 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007160882A priority Critical patent/JP5319084B2/ja
Priority to US12/141,978 priority patent/US7838907B2/en
Publication of JP2009004398A publication Critical patent/JP2009004398A/ja
Application granted granted Critical
Publication of JP5319084B2 publication Critical patent/JP5319084B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L27/0605—
    • H01L21/8258—
    • H01L27/0629—
    • H01L27/0688—
    • H01L29/7787—
    • H01L29/861—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H01L29/2003—
    • H01L29/41766—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置技術に関し、特に、電力変換装置に用いられる半導体装置に適用して有効な技術に関するものである。
電力変換装置はスイッチング素子と呼ばれる素子をＯＮ−ＯＦＦ制御して入力電力を所望の出力電力に変換する装置であり、各種電子機器の電源用途や、モータなどの駆動用電力を供給する用途など、種々の用途に利用されている。
電力変換装置のスイッチング素子は、半導体トランジスタと、ダイオードとが並列接続されて構成されている。この半導体トランジスタには、例えば、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｔｏｒ）や、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などが用いられる。
パワーＭＯＳＦＥＴやＩＧＢＴを構成する半導体層には一般に単結晶のＳｉ（シリコン）が用いられるが、近年、Ｓｉよりも広いバンドギャップを有するＳｉＣ（シリコンカーバイド）などのワイドバンドギャップ半導体を半導体層に用いるＭＯＳＦＥＴもある。
また、ワイドバンドギャップ半導体を用いたトランジスタとして、ＧａＮ（ガリウムナイトライド）などのIII−Ｖ族化合物半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）と呼ばれるトランジスタがある。
例えば、特開２００６−８６３９８号公報（特許文献１）には、導電層上に、バッファ層と、III-Ｖ族窒化物半導体からなるチャネル層と、III-Ｖ族窒化物半導体からなるショットキー層とが形成され、ショットキー層の上方にそれぞれソース電極、ドレイン電極及びゲート電極とが形成されたＨＥＭＴ構造のトランジスタが開示されている。
特開２００６−８６３９８号公報
本発明者は、半導体装置、特に電力変換装置に用いられる半導体装置について検討を行い、以下の課題を見出した。
電力変換装置は、用途に応じて要求される耐圧性能は異なるが、例えば、ハイブリッド自動車用のモータを駆動する交流電力供給用の電力変換装置には６００Ｖ程度の耐圧性能が要求される。
６００Ｖ程度の耐圧性能を得るため、電力変換装置のスイッチング素子にＩＧＢＴのトランジスタを用いる場合、ＩＧＢＴは同一チップ内に、ダイオードを形成することが出来ないのでＩＧＢＴ素子を備えた半導体チップと、ダイオードを備えた半導体チップを並列接続で実装することとなる。このため、スイッチング素子１個に対して２個の半導体チップが必要となるので電力変換装置のコストが増加する。あるいは、小型化の要求に応えることができないという課題がある。
また、ＩＧＢＴはパワーＭＯＳＦＥＴと比較してスイッチング損失が大きい。また、ビルトインポテンシャルが１Ｖ程度と高いため、電力変換装置を小電力供給用途に流用した場合、オン電圧が高くなるので電力損失が大きいという課題がある。
また、半導体層に単結晶のＳｉを用いたＭＯＳＦＥＴは、同一チップ内にＭＯＳＦＥＴ素子とダイオードを形成することができるが、例えば２００Ｖを超える高耐圧とした場合、オン抵抗が高くなるため電力損失が大きくなる（すなわち、電力変換装置の効率が低下する）という問題がある。
トランジスタに、ＳｉＣやＧａＮなどのワイドバンドギャップ半導体を備えたトランジスタを用いた場合、ワイドバンドギャップ半導体は、Ｓｉと比較して絶縁破壊強度が高いため、Ｓｉの半導体層を備えたトランジスタと比較して、同じ耐圧性能であれば、オン抵抗を低減することができる。
しかし、ＳｉＣのワイドバンドギャップ半導体は、ｐｎ接合のビルトインポテンシャルが３Ｖ程度と高いため、ワイドバンドギャップ半導体領域にｐｎ接合のダイオードを形成することができない。また、ＳｉＣの半導体層を備えるＭＯＳＦＥＴの場合、ＳｉＣの半導体層にショットキーバリアダイオードを形成する方法はあるが、製造方法が複雑、チップ面積が大きくなるなどの理由から電力変換装置のコストが増加してしまう。
このため、ワイドバンドギャップ半導体を備えたトランジスタを用いる場合も、ＩＧＢＴ素子を用いる場合と同様、同一のチップ内にトランジスタとダイオードを内蔵させることはできず、結果として電力変換装置の小型化の要求に対して十分に応えられていないという課題がある。
本願に開示された一つの代表的な発明の目的は、電力変換装置のスイッチング素子を小型化することができる技術を提供することにある。
また、本願に開示された他の代表的な発明の目的は、電力変換装置の電力変換効率を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、同一の半導体チップ内に、ダイオードおよび高電子移動度トランジスタを内蔵する半導体装置であって、前記ダイオードが有する半導体基板の第１主面上に前記高電子移動度トランジスタが有する化合物半導体層を形成し、前記ダイオードのアノード電極は、前記化合物半導体層の主面から前記半導体基板の第１主面の前記アノード領域に達する孔に埋め込まれた導電体を通じて前記アノード領域に電気的に接続するように構成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、電力変換装置のスイッチング素子を小型化することができる。
本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は原則として省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本実施の形態１では、高電子移動度トランジスタを備えた半導体装置を、電力変換装置のスイッチング素子として適用する実施態様について説明する。
＜電力変換装置の回路構成＞
まず、図１を用いて本実施の形態１の電力変換装置の回路構成について説明する。図１は本実施の形態１の電力変換装置の回路図である。
図１において、本実施の形態１の電力変換装置１００は、例えば、直流電源１０１から供給される直流電源を３相交流電源に変換して、負荷であるモータ１０２に供給するＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）−ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）インバータである。
また、電力変換装置１００の電力変換方式はスイッチング方式であり、スイッチング素子３はトランジスタ１とダイオード２とを有している。トランジスタ１とダイオード２とは並列接続されている。図１ではこのスイッチング素子３が、上下アーム分および３相分で合計６素子配置されている例について示している。
なお、電力変換装置１００に用いるスイッチング素子３の素子数は６個に限定される訳ではない。電力変換のタイプ（ＤＣ−ＡＣ、ＡＣ−ＤＣ、あるいはＤＣ−ＤＣなど）や要求される電源電圧に応じて、適宜選択することが可能である。
各スイッチング素子３の入力には、それぞれゲートドライバ４が電気的に接続されており、各スイッチング素子３は、このゲートドライバ４によって駆動する。
ここで、図１に示すスイッチング素子３が備えているトランジスタ１は、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）と呼ばれる高電子移動度トランジスタである。
ＨＥＭＴは、ＭＯＳＦＥＴやＩＧＢＴと比較してオン抵抗が低い。したがって、電力変換装置１００の、スイッチング素子３にＨＥＭＴを用いることにより、電力変換時の電力損失を低減することができる。このため、電力変換装置１００はスイッチング素子にＭＯＳＦＥＴやＩＧＢＴを用いた電力変換装置と比較して、電力変換効率を向上させることが可能となる。
また、ＨＥＭＴのチャネル層に用いられる、ＧａＮ（ガリウムナイトライド）はＳｉと比較して絶縁破壊強度が１０倍程度高い。このため、スイッチング素子３の耐圧性能を向上させることが可能となる。したがって、電力変換装置１００は例えば、ハイブリッド自動車用のモータを駆動する交流電力供給用途など６００Ｖ程度の耐圧が要求される電力変換装置に適用することができる。
＜半導体装置の構造＞
次に、図２を用いて本実施の形態１の半導体装置の構造について説明する。
図２は本実施の形態１の半導体装置を構成する半導体チップの要部断面図である。
図２において、本実施の形態１の半導体チップ３０は半導体基板（第１基板）２０と、半導体基板２０上に形成される化合物半導体層（第２基板）１０とを備えている。また、この半導体基板２０にはダイオードが、化合物半導体層１０にはトランジスタがそれぞれ形成されている。
すなわち、半導体チップ３０は図１で示したスイッチング素子３に相当し、スイッチング素子３が備えるトランジスタ１およびダイオード２を一つの半導体チップ３０内に内蔵している。
この半導体チップ３０のトランジスタは、ダイオードが形成された半導体基板２０の主面（第１主面）２０ａ上に下層から順に積層された、ＡｌＮ（窒化アルミニウム）からなるバッファ層（第１化合物半導体層）１１、アンドープのＧａＮからなるチャネル層（第２化合物半導体層）１２、ＡｌＧａＮ（窒化アルミニウムガリウム）からなる電子供給層（第３化合物半導体層）１３を備えている。
すなわち、このトランジスタは、チャネル層１２にアンドープのIII−Ｖ属化合物半導体であるＧａＮ層を備えた、ＨＥＭＴ素子である。
また、トランジスタは、化合物半導体層１０の主面（第３主面）１０ａ上に、主面１０ａに沿って、順に配置されたドレイン電極１５、ゲート電極１６およびソース電極１７を備えている。ドレイン電極１５、ゲート電極１６およびソース電極１７は互いに接触しておらず、主面１０ａ上に所定の間隔を持って配置されている。
また、ドレイン電極１５、ゲート電極１６およびソース電極１７はそれぞれ半導体チップ３０の外部接続端子となるドレインパッド、ゲートパッド、およびソースパッド（図示は省略）に電気的に接続されている。
ドレイン電極１５およびソース電極１７は、例えばＴｉ（チタン）とその上に形成されたＡｌ（アルミニウム）との積層体で形成される。また、ゲート電極１６は、例えばＮｉ（ニッケル）とその上に形成されたＡｕ（金）との積層体で形成される。
また、化合物半導体層１０の主面１０ａ上には、例えば、ＳｉＮ（窒化シリコン）とＳｉＯ２（二酸化シリコン）の積層体である絶縁層１８が堆積されている。絶縁層１８は、ドレイン電極１５、ゲート電極１６およびソース電極１７を覆うように形成されており、各電極の間も埋めるように形成されている。
一方、ダイオードが形成された半導体基板２０は、主面（第２主面）２０ｂを持つｎ型（第１導電型）のｎ＋層（第１半導体層、カソード領域）２１と、ｎ＋層２１上に形成されるｎ−層（第２半導体層、カソード領域）２２を備えている。ｎ＋層２１およびｎ−層２２は半導体であるＳｉにそれぞれ所定量の不純物（例えばリンなど）が添加された半導体層である。つまり半導体基板２０はＳｉ基板である。
また、半導体基板２０の主面２０ａ側の一部には、ｐ型（第２導電型）のｐ＋領域（アノード領域）２３およびｐ−領域（アノード領域）２４が形成されている。すなわち、半導体基板２０には、ｐｎ接合型のダイオードが形成されている。
ここで、ダイオードとしての電気的特性を示すｐｎ接合は、ｎ−層２２とｐ−領域２４との接合により実現されている。ｎ＋層２１およびｐ＋領域２３は、それぞれカソード電極２７およびアノード電極２６にオーミック接続するためのコンタクト層として機能している。本明細書では、ｎ−層２２とｎ＋層２１を含めてカソード領域とし、ｐ−領域２４とｐ＋領域２３を含めてアノード領域として説明する。
ダイオードのアノード電極２６は、化合物半導体層１０の主面１０ａ上、詳しくは、主面１０ａ上に堆積された絶縁層１８上に形成されている。また、化合物半導体層１０には、主面１０ａから、半導体基板２０のアノード領域まで達するビアホール（孔）２５が形成されている。ビアホール２５は絶縁層１８も貫通している。また、ビアホール２５は半導体基板２０のアノード領域のうち、コンタクト層であるｐ＋領域２３に達するまで形成されている。
また、このビアホール２５にはＡｌなどの導電体が充填されている。また、主面１０ａ上に形成されたアノード電極２６とビアホール２５に充填された導電体とは一体構造となっているため電気的に接続されている。つまり、アノード電極２６は、ビアホール２５に充填された導電体を通じてアノード領域と電気的に接続されている。
ビアホール２５を主面１０ａから、半導体基板２０のアノード領域まで達するように形成することにより、半導体基板２０に形成したアノード領域と、アノード電極２６との電気的接続を、トランジスタの主面１０ａ上で確保することが可能となる。
また、ダイオードのカソード電極２７は半導体基板２０の主面２０ｂ側に形成されている。カソード電極２７は、例えば、Ｔｉ／Ｎｉ／Ａｕの積層体であり、主面２０ｂ全体に形成されている。つまり、このダイオードはいわゆる縦型と呼ばれる厚さ方向に沿ってｐｎ接合を有するダイオードである。
ダイオードを縦型構造とすることにより、カソード電極２７の平面積を広くとることができる。このため、カソード電極２７にかかる電界を分散することができるのでダイオードの耐圧性能を向上させることが可能となる。また、カソード電極２７の平面積を広くとると、ダイオードの外部ノイズに対する耐性を向上させることができる。
本実施の形態１の半導体装置は、Ｓｉで構成されるダイオードの半導体基板２０上に、チャネル層１２にアンドープのＧａＮ層を備えたＨＥＭＴ素子を積層することにより、半導体チップ３０内に、ＨＥＭＴ素子とｐｎ接合型のダイオードの両方を内蔵することができる。
次にアノード電極２６の、その他の構造的特徴について説明する。
図２に示す化合物半導体層１０の主面１０ａ上に形成された絶縁層１８において、ソース電極１７の上部には、コンタクトホール（開口部）１９が設けられている。ダイオードのアノード電極２６を構成する例えばＡｌなどの導電体は、このコンタクトホール１９にも充填されている。すなわち、ダイオードのアノード領域であるｐ＋領域２３は、アノード電極２６を構成する導電体を通じてトランジスタのソース電極１７と電気的に接続されている。
半導体チップ３０を図１に示す電力変換装置１００のスイッチング素子３として用いる場合、トランジスタ１とダイオード２とを並列接続して使用する。本実施の形態１では、半導体チップ３０が備えるトランジスタのソース電極１７と、ダイオードのアノード電極２６とは、半導体チップ３０内で電気的に接続されている。
また、図２において、アノード電極２６は、化合物半導体層１０の主面１０ａの上方において、ソース電極１７側からゲート電極１６とドレイン電極１５の間まで主面１０ａに沿って延在している。詳しくは、アノード電極２６はドレイン電極１５、およびゲート電極１６を覆う絶縁層１８上に延在している。
アノード電極２６をこのように配置すると、フィールドプレートとしても機能させることができるので、トランジスタのゲート−ドレイン間にかかる電界を緩和することができる。このため、トランジスタの耐圧性能を向上させることが可能となる。
＜半導体装置の実装態様＞
次に図３を用いて図２に示す半導体チップ３０を電力変換装置のスイッチング素子として実装した半導体パッケージの構造例について説明する。図３は図１の半導体チップ３０のパッケージ構造例を示す平面図である。
図３において、半導体チップ３０の表面には、ゲートパッド３１、ソースパッド３２、およびドレインパッド３３が形成されている。このゲートパッド３１、ソースパッド３２、およびドレインパッド３３は半導体チップ３０の外部接続端子となっており、それぞれ、図２に示したゲート電極１６、ソース電極１７、およびドレイン電極１５に電気的に接続されている。
また、ゲートパッド３１、ソースパッド３２、およびドレインパッド３３は、パッケージが備えるゲート端子３４、ソース端子３５、およびドレイン端子３６にそれぞれ電気的に接続されている。電気的接続手段は、例えば、導電性部材であるボンディングワイヤ３７、３８、３９を介してそれぞれ電気的に接続されている。
また、図２で説明したダイオードのアノード電極２６は、半導体チップ３０の内部でソース電極１７に電気的に接続されているので、アノード電極２６専用の外部接続端子を形成する必要はなく、ソースパッド３２を介してソース端子３５に電気的に接続されている。
また、図２で説明したダイオードのカソード電極２７は半導体チップ３０の主面２０ｂ側に形成されており、ドレイン端子３６に形成された半導体チップ３０の実装面と対向した状態で、電気的に接続されている。カソード電極２７とドレイン端子３６の電気的接続手段は、たとえば、Ａｇ（銀）ペーストなどの導電性樹脂を用いて接続する方法を適用することができる。
図３に示すように、半導体チップ３０が備えるダイオードのカソード電極２７（図２参照）とトランジスタが備えるドレイン電極１５（図２参照）は、それぞれドレイン端子３６に電気的に接続されているので、カソード電極２７（図２参照）とドレイン電極１５とは電気的に接続されている。
したがって、上記電気的接続構造とすることにより、図１に示すような、トランジスタ１とダイオード２とが並列接続されたスイッチング素子３を構成することができる。
＜半導体装置の製造方法＞
次に、図４〜図９を用いて図２に示す半導体装置の製造方法を説明する。
図４〜図９は図２に示す半導体チップ３０を製造するための主な工程毎の基板の要部断面図である。
（ａ）まず、基板準備工程で、図４に示す、Ｓｉ半導体層であるｎ＋層２１と、ｎ＋層２１上に形成されるｎ−層２２とを備える半導体基板２０（この段階の半導体基板２０はウエハと称する平面略円形の半導体薄板である）を準備する。ｎ−層２２は、例えば、ｎ＋層２１上にエピタキシャル成長法により形成することができる。
（ｂ）次に、アノード領域形成工程で、図５に示す半導体基板２０の主面２０ａ側に形成されたｎ−層２２に、ダイオードのアノード領域となるｐ−領域２４およびｐ＋領域２３を順に形成する。
ｐ−領域２４およびｐ＋領域２３は、ｎ−層２２の全面に形成するのではなく、ｎ−層２２の持つ主面２０ａの一部に選択的に形成される。本工程では、イオン打ち込み法と熱拡散法を併用することによりｐ−領域２４およびｐ＋領域２３を形成することができる。
ここで、ｐ−領域２４およびｐ＋領域２３は、後述する（ｅ）絶縁層、ビアホール形成工程の後でイオン打ち込み法と熱拡散法を併用することにより形成することもできるが、この場合、トランジスタの各種電極が形成された後の工程となるため、高温による熱処理が難しいので、トランジスタを積層する前の本段階で形成することが好ましい。
（ｃ）次に、化合物半導体層形成工程で、図６に示す半導体基板２０の主面２０ａ上に、ＡｌＮからなるバッファ層１１、アンドープのＧａＮからなるチャネル層１２、ＡｌＧａＮからなる電子供給層１３を順次積層して形成する。
本工程では、有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）により、バッファ層１１、チャネル層１２、および電子供給層１３を形成することができる。
（ｄ）次に、トランジスタ電極形成工程で、図７に示す化合物半導体層１０の主面１０ａ上にドレイン電極１５、ゲート電極１６およびソース電極１７をそれぞれ形成する。
ここで、ドレイン電極１５とソース電極１７には、電子供給層１３とオーミック接合がとれるように、例えばＴｉの上にＡｌを積層した積層体で形成する。また、ゲート電極１６は電子供給層１３とショットキー接合がとれるように、例えばＮｉの上にＡｕを積層した積層体で形成する。
（ｅ）次に、絶縁層、ビアホール形成工程で、図８に示す化合物半導体層１０の主面１０ａ上に絶縁層１８を形成した後、ビアホール２５を形成する。本工程では、まず、例えばＳｉＮ／ＳｉＯ２からなる絶縁層１８を堆積する。次いでホトリソグラフィーとドライエッチングによって、ビアホール２５を形成する。
ここで、ビアホール２５は、化合物半導体層１０の主面１０ａにおいて、ダイオードのアノード領域であるｐ＋領域２３が形成された領域の上方からｐ＋領域２３に到達する深さまでエッチングする。したがって、ビアホール２５は、その底面にｐ＋領域２３の上面（主面１０ａ）が露出した状態となる。
また、本工程では、ソース電極１７が形成された領域の上方に堆積された絶縁層１８の一部にコンタクトホール１９を形成する。このコンタクトホール１９はソース電極１７に接した状態で形成される。すなわち、コンタクトホール１９を形成することにより、ソース電極１７の一部が露出する。
（ｆ）次に、配線工程で、ダイオードのアノード電極２６およびカソード電極２７を形成する。本工程では、ビアホール２５にＡｌなどの導電体を埋め込むことによりアノード電極２６を形成する。この時、アノード電極２６を構成する導電体は前記（ｅ）工程で形成したソース電極１７上のコンタクトホール１９にも埋め込まれ、ソース電極１７とアノード電極２６とは電気的に接続される。
また、アノード電極２６を構成する導電体を、絶縁層１８上において、ソース電極１７側から、ゲート電極１６とドレイン電極１５の間まで延在するように形成する。アノード電極２６をフィールドプレートとして機能させるためである。
また、半導体基板２０の主面２０ｂには、ダイオードのカソード電極２７を形成する。カソード電極２７は、ｎ＋層２１とオーミック接合がとれるように例えば、Ｔｉ、Ｎｉ、Ａｕを下層から順に積層することで形成する。
以上の工程により、図２に示す半導体装置を製造することができる。
（実施の形態２）
次に、図１０を用いて本実施の形態２の半導体装置について説明する。図１０は本実施の形態２の半導体装置を構成する半導体チップ４０の要部断面図である。
図１０において、本実施の形態２の半導体チップ４０と前記実施の形態１で説明した半導体チップ３０の相違点は、ダイオードのカソード電極２７が、トランジスタのドレイン電極１５と半導体チップ４０内部で電気的に接続されている点である。
半導体チップ４０には、化合物半導体層１０の主面１０ａから、半導体基板２０のｎ＋層２１まで達するビアホール（孔）４１が形成されている。ビアホール４１は絶縁層１８も貫通している。つまり、ビアホール４１を形成された段階では、ビアホール４１の底面にｎ＋層２１の上面が露出した状態となる。
また、ドレイン電極１５の上部には、ソース電極１７の上部に形成されたコンタクトホール１９と同様に絶縁層１８にコンタクトホール（開口部）４３が形成されている。
このビアホール４１およびコンタクトホール４３には、例えばＡｌなどの導電体４２が埋め込まれている。また、この導電体４２は、ビアホール４１と、コンタクトホール４３とを接続するように絶縁層１８上にも形成されている。このため、ドレイン電極１５と、ｎ＋層２１とは電気的に接続されている。
つまり、半導体チップ４０が有するダイオードのカソード電極２７とトランジスタのドレイン電極１５とは、ビアホールに埋め込まれた導電体４２を通じて電気的に接続されている。
このように、半導体チップ４０は、化合物半導体層１０の主面１０ａから、半導体基板２０のｎ＋層２１まで達するビアホール（孔）４１を形成し、導電体４２を埋め込むことにより、カソード電極２７とドレイン電極１５とを導電体４２を通じて、半導体チップ４０の内部で電気的に接続することができる。
本実施の形態２の半導体チップ４０は、半導体チップ４０の内部でカソード電極２７とドレイン電極１５とを電気的に接続しているので、半導体チップ４０を例えば図３に示すような電力変換装置で用いられるパッケージに実装した場合に、ドレインパッド３３とドレイン端子３６とをボンディングワイヤ３９を用いることなく電気的に接続することが可能となる。
このため、ドレイン端子３６上にボンディングワイヤ３９を接続する領域を確保する必要がなくなるので、ドレイン端子３６の平面積を小さくすることができる。すなわち、電力変換装置のスイッチング素子を小型化することが可能となる。
本実施の形態２によれば、前記実施の形態１で説明した半導体チップ３０よりもさらに電力変換装置のスイッチング素子を小型化することが可能となる。
次に本実施の形態２の半導体チップ４０の製造方法について、前記実施の形態１で説明した半導体チップ３０の製造方法との相違点を説明する。
本実施の形態２の半導体チップ４０の製造方法では、前記実施の形態１で説明した（ｅ）工程で、ホトリソグラフィーとドライエッチングによって、ビアホール２５を形成した後、さらにホトリソグラフィー工程とドライエッチング工程を追加する。
この追加したホトリソグラフィー工程とドライエッチング工程で、図１０に示すビアホール４１を形成する。また、コンタクトホール４３は、前記（ｅ）工程で、絶縁層１８にコンタクトホール１９を形成する段階で併せて形成することができる。
次に、（ｆ）配線工程でアノード電極２６を形成する際に、導電体４２を併せて形成する。
（実施の形態３）
次に、図１１を用いて本実施の形態３の半導体装置について説明する。図１１は本実施の形態３の半導体装置を構成する半導体チップ５０の要部断面図である。
図１１において、本実施の形態３の半導体チップ５０と前記実施の形態２の半導体チップ４０との相違点は、カソード電極２７とドレイン電極１５の電気的接続構造である。
すなわち、本実施の形態３の半導体チップ５０では、第１に、ｎ−層２２の一部に半導体基板２０の主面２０ａからｎ−層２２とｎ＋層２１の接触面まで延在するｎ＋領域（第３半導体領域）５１が形成されている。また、第２にビアホール４１が、ｎ＋層２１に達する深さまで形成されておらず、化合物半導体層１０の主面１０ａからｎ＋領域（第３半導体領域）５１に達するまでの深さで形成されている。
このｎ＋領域５１の不純物濃度はｎ−層２２の不純物濃度よりも高く、ｎ＋層２１と同程度の不純物濃度となっている。このため、本実施の形態３では、図１１に示すようにカソード電極２７とドレイン電極１５とを電気的に接続するためのビアホール４１を不純物濃度の高いｎ＋層２１に到達するまでの深さ（厚さ方向の長さ）とする必要はなく、ｎ＋領域５１に到達するまでの深さとすることができる。
すなわち、前記実施の形態２で説明した半導体チップ４０と比較してビアホール４１を浅くすることができる。このため、図１１に示すようにビアホール４１とビアホール２５の深さを同じに設定することができる。
ビアホール４１とビアホール２５の深さを同じ深さとすることにより、半導体チップ５０の製造工程では、前記実施の形態１で説明した（ｅ）工程で、ホトリソグラフィーとドライエッチングによって、ビアホール２５を形成する際に、同時にビアホール４１を形成することが可能となる。つまり、前記実施の形態２で説明した半導体チップ４０の製造方法のように、ホトリソグラフィー工程とドライエッチング工程とを追加する必要がないので、製造工程を簡略化することができる。
なお、ビアホール４１とビアホール２５は、それぞれ半導体基板２０の主面２０ａに接触しており、かつ、同一の製造工程で形成することができれば良いので、これらの深さは、完全に同じ深さであることを要さない。つまり、加工精度などの影響により、一方のビアホールの深さが他方のビアホールの深さよりも若干深くなることを排除するものではない。
本実施の形態３の半導体チップ５０の製造方法において、ｎ＋領域５１は、前記実施の形態１で説明した（ｂ）工程で形成することが好ましい。
つまり、図５に示す半導体基板２０の主面２０ａ側に形成されたｎ−層２２に、ダイオードのアノード領域となるｐ−領域２４およびｐ＋領域２３を順に形成する工程の前あるいは後に、イオン打ち込み法によって、ｎ−層２２の一部にｎ＋領域５１を形成することができる。
ｎ−層２２が厚い場合、１回のイオン打ち込みでｎ＋領域５１を形成すると、ｎ＋領域５１が主面２０ａからｎ＋層２１に達しない場合がある。この場合は、複数段の高エネルギーイオンを打ち込み法を用いることにより、ｎ＋層５１をｎ＋層２１に接触させることができる。図１１では、複数段の高エネルギーイオンを打ち込み法を用いた例として、３段の高エネルギーイオンを打ち込み法を用いた場合のｎ＋領域５１の状態を示している。
本実施の形態３の製造方法では、前記実施の形態２で説明した製造方法と比較して、ｎ＋領域５１を形成するためのイオン打ち込み工程が追加されている。しかし、イオン打ち込み工程は、ホトリソグラフィー工程やドライエッチング工程と比較して、制御が容易であるため、製造工程全体としての製造効率を低減することが可能となる。
また、図１１に示す半導体チップ５０も半導体チップ５０の内部でカソード電極２７とドレイン電極１５とが電気的に接続されているので、前記実施の形態２で説明した半導体チップ４０と同様の効果が得られることは言うまでもない。
（実施の形態４）
次に、図１２を用いて本実施の形態４の半導体装置について説明する。図１２は本実施の形態４の半導体装置を構成する半導体チップ６０の要部断面図である。
本実施の形態４の半導体チップ６０と前記実施の形態３の半導体チップ５０との相違点は、ダイオードのカソード電極の位置である。
すなわち、前記実施の形態３で説明した図１１に示す半導体チップ５０のダイオードのカソード電極２７が、半導体基板２０の主面２０ｂ側に形成されている。このような構造のダイオードは、縦型構造と呼ばれ、キャリアが半導体基板２０の厚さ方向に沿って移動する。
一方、本実施の形態４の半導体チップ６０は、カソード電極６１が半導体基板２０の主面２０ａ側に形成されている。このようにアノード電極２６とカソード電極６１とが同じ主面２０ａ側に形成された構造のダイオードは、横型構造と呼ばれ、キャリアが半導体基板２０の主面２０ａに沿って移動する。
図１２に示す半導体チップ６０のように、ダイオードを横型構造とすると、半導体基板２０の主面２０ａに沿った方向で耐圧を保持しなければならなくなるため、前記実施の形態１〜３で説明した半導体チップ３０、４０、５０と比較すると、ダイオードの高耐圧化は困難になる。
しかし、ダイオードを横型構造とすると、カソード領域のうち、コンタクト層であるｎ＋領域６２を主面２０ａ側に形成するので、半導体基板２０をｎ−層２２の単層構造とすることができる。半導体基板２０を単層構造とすると、半導体基板２０を製造する際にエピタキシャル成長工程を用いなくて済むので、製造工程を簡略化することができる。
また、ダイオードを横型構造とすると、主面２０ｂ側に電極を形成しなくて済むので、製造工程を簡略化することができる。また、カソード領域のうち、コンタクト層であるｎ＋領域６２は、前記実施の形態３で説明した図１１に示す半導体チップ５０が備えるｎ＋領域５１のように主面２０ａからｎ−層２２の下面まで延在するように形成する必要がないので、ｎ＋領域６２を追加することによる工程の増加負担を軽減することができる。
半導体チップ６０の製造方法においては、ｎ＋領域６２は前記実施の形態１で説明した（ｂ）工程で形成することが好ましい。
つまり、図５に示す半導体基板２０の主面２０ａ側に形成されたｎ−層２２に、ダイオードのアノード領域となるｐ−領域２４およびｐ＋領域２３を順に形成する工程の後に、イオン打ち込み法によって、ｎ−層２２の一部にｎ＋領域６２を形成することができる。
また、カソード電極６１は、前記実施の形態３で説明した図１１に示す導電体４２と同様の製造方法により形成することができる。
（実施の形態５）
次に、図１３を用いて本実施の形態５の半導体装置について説明する。図１３は本実施の形態５の半導体チップ７０の構造を示す断面図である。
本実施の形態５の半導体チップ７０と前記実施の形態１の半導体チップ３０との相違点は、ダイオードがショットキーバリアダイオードとなっている点である。
すなわち、半導体チップ７０のダイオードが備えるアノード領域は、例えばＴｉＷ（チタンタングステン）により形成されるショットキーバリア金属７１で構成されている。
ここで、ｎ＋層２１およびｎ−層２２は半導体であるＳｉにそれぞれ所定量の不純物（例えばリンなど）が添加された半導体層である。このようにＳｉの基板に形成したショットキーダイオードは、高耐圧化（例えば１００Ｖ以上の耐圧）が困難である。
しかし、半導体チップ７０はダイオードをショットキーバリアダイオードとすることにより、前記実施の形態１で説明した図２に示した半導体チップ３０のｐｎ接合型のダイオードのように、アノード領域として、ｐ−領域２４とｐ＋領域２３を形成しなくて済むため、製造工程を簡略化することができる。
また、ショットキーダイオードはｐｎ接合型のダイオードと比較して、Ｖｆ（ｆｏｒｗｏｒｄ Ｖｏｌｔａｇｅ）およびリカバリー電流を抑制することができるので、例えば電源用ＤＣ−ＤＣコンバータなど低耐圧の用途においては、電力変換時の電力損失を低減することができる。
本実施の形態５の半導体チップ７０の製造方法は、前記実施の形態１で説明した（ｂ）工程を省略することができる。
また、（ｅ）工程で、図８に示す化合物半導体層１０の主面１０ａ上に形成した絶縁層１８から、半導体基板２０の主面２０ａに到達するまでの深さでビアホール２５を形成する。その後、ビアホール２５の底部、すなわちｎ−層２２と接する領域に例えばＴｉＷを堆積してショットキーバリア金属７１を形成する。
（実施の形態６）
次に、図１４を用いて本実施の形態６の半導体装置について説明する。図１４は本実施の形態６の半導体装置を構成する半導体チップ８０の要部断面図である。
本実施の形態６の半導体チップ８０と前記実施の形態５の半導体チップ７０との相違点は、ダイオードを備える半導体基板２０がＳｉＣ（シリコンカーバイド）で構成されている点である。
すなわち、半導体チップ８０のダイオードが備えるｎ＋層８１およびｎ−層８２は半導体であるＳｉＣにそれぞれ所定量の不純物が添加された半導体層である。また、半導体チップ８０のダイオードが備えるショットキーバリア金属８３には例えば、Ｍｏ（モリブデン）を用いることができる。
前述したようにＳｉの基板に形成したショットキーダイオードは、高耐圧化（例えば１００Ｖ以上の耐圧）が困難である。しかし、本実施の形態６の半導体チップ８０のように、ＳｉＣで構成される半導体基板２０にショットキーバリアダイオードを形成する場合、例えば６００Ｖを超える高耐圧化をすることができる。
本実施の形態６によれば、半導体基板２０をＳｉＣで構成することにより、前記実施の形態５で説明した半導体チップ７０と比較して、コストは上昇するが、半導体チップ８０に内蔵されるダイオードを高耐圧化することができる。
以上、本発明者によってなされた発明を発明に実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、図１４に示す半導体チップ８０において、図１０あるいは図１１に示すようにカソード電極２７とドレイン電極１５とを導電体４２を介して半導体チップ８０内で電気的に接続する構造としてもよい。
この場合、半導体チップ８０を図３に示すような電力変換装置のパッケージに実装する際に、ドレイン端子３６上にボンディングワイヤ３９を接続する領域を確保する必要がなくなるので、ドレイン端子３６の平面積を小さくすることができることは言うまでもない。
本発明は、半導体装置、特に電力変換装置に用いる半導体装置に適用できる。
本発明の実施の形態１である電力変換装置の回路構造を示す回路図である。 本発明の実施の形態１である半導体装置を構成する半導体チップの要部断面図である。 図１の半導体装置のパッケージ構造例を示す平面図である。 図２の半導体装置を製造するための基板準備工程を示す断面図である。 図２の半導体装置を製造するためのアノード領域形成工程を示す基板の要部断面図である。 図２の半導体装置を製造するための化合物半導体層形成工程を示す基板の要部断面図である。 図２に示す半導体装置を製造するためのトランジスタ電極形成工程を示す基板の要部断面図である。 図２の半導体装置を製造するための絶縁層、ビアホール形成工程を示す基板の要部断面図である。 図２の半導体装置を製造するための配線工程を示す基板の要部断面図である。 本発明の実施の形態２である半導体装置を構成する半導体チップの要部断面図である。 本発明の実施の形態３である半導体装置を構成する半導体チップの要部断面図である。 本発明の実施の形態４である半導体装置を構成する半導体チップの要部断面図である。 本発明の実施の形態５である半導体装置を構成する半導体チップの要部断面図である。 本発明の実施の形態６である半導体装置を構成する半導体チップの要部断面図である。
符号の説明
１ トランジスタ
２ ダイオード
３ スイッチング素子
４ ゲートドライバ
１０ 化合物半導体層（第２基板）
１０ａ 主面（第３主面）
１１ バッファ層（第１化合物半導体層）
１２ チャネル層（第２化合物半導体層）
１３ 電子供給層（第３化合物半導体層）
１５ ドレイン電極
１６ ゲート電極
１７ ソース電極
１８ 絶縁層
１９ コンタクトホール
２０ 半導体基板（第１基板）
２０ａ 主面（第１主面）
２０ｂ 主面（第２主面）
２１ ｎ＋層（第１半導体層、カソード領域）
２２ ｎ−層（第２半導体層、カソード領域）
２３ ｐ＋領域（アノード領域）
２４ ｐ−領域（アノード領域）
２５ ビアホール
２６ アノード電極
２７ カソード電極
３０、４０、５０、６０、７０、８０ 半導体チップ（半導体装置）
３１ ゲートパッド
３２ ソースパッド
３３ ドレインパッド
３４ ゲート端子
３５ ソース端子
３６ ドレイン端子
３７、３８、３９ ボンディングワイヤ
４１ ビアホール
４２ 導電体
４３ コンタクトホール
５１ ｎ＋領域（第３半導体領域）
６１ カソード電極
７１ ショットキーバリア金属
８１ ｎ＋層（第１半導体層、カソード領域）
８２ ｎ−層（第２半導体層、カソード領域）
１００ 電力変換装置
１０１ 直流電源
１０２ モータ

Claims (9)

  1. 同一の半導体チップ内に高電子移動度トランジスタとダイオードとを有し、
    前記半導体チップは、
    厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有する半導体基板と、
    前記半導体基板上に形成された化合物半導体層とを有しており、
    前記高電子移動度トランジスタは、
    前記化合物半導体層と、前記化合物半導体層の主面上に形成されたドレイン電極、ゲート電極およびソース電極とを有しており、
    前記ダイオードは、
    前記半導体基板に形成されたカソード領域と、
    前記カソード領域に接するように前記半導体基板の前記第１主面側に形成されたアノード領域と、
    前記化合物半導体層の主面上に形成されたアノード電極とを有しており、
    前記アノード電極は、前記化合物半導体層の主面から前記半導体基板の前記第１主面の前記アノード領域に達する孔に埋め込まれた導電体を通じて前記アノード領域に電気的に接続されており、
    前記高電子移動度トランジスタの前記ソース電極と、前記ダイオードの前記アノード領域とは電気的に接続されており、
    前記高電子移動度トランジスタの前記ソース電極と、前記ダイオードの前記アノード領域とは前記アノード電極を構成する前記導電体によって電気的に接続されており、
    前記化合物半導体層の主面上には、前記ドレイン電極、前記ゲート電極および前記ソース電極が所定の間隔を持って順に配置され、
    前記アノード電極は、前記化合物半導体層の主面上方において、前記ソース電極側から前記ゲート電極と前記ドレイン電極との間まで前記化合物半導体層の主面に沿って延在するように配置されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ダイオードのカソード電極は、前記高電子移動度トランジスタの前記ドレイン電極と、前記半導体チップ内で電気的に接続されていることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記半導体基板は、
    前記第２主面から順に積層される第１導電型の第１半導体層、および第２半導体層とを備え、
    前記第１半導体層は、第１不純物濃度であり、
    前記第２半導体層は、前記第１不純物濃度よりも低い第２不純物濃度であり、
    前記ダイオードの前記カソード電極は、前記化合物半導体層の主面から前記半導体基板の前記第１半導体層に達する孔に埋め込まれた前記導電体を通じて前記ドレイン電極に電気的に接続されていることを特徴とする半導体装置。
  4. 請求項２に記載の半導体装置において、
    前記半導体基板は、
    前記第２主面から順に積層される第１導電型の第１半導体層、および第２半導体層とを備え、
    前記第１半導体層は、第１不純物濃度であり、
    前記第２半導体層は、前記第１不純物濃度よりも低い第２不純物濃度であり、
    前記第２半導体層には、前記第１主面から前記第１半導体層との接触面まで達するように延在する第３半導体領域を備え、
    前記ダイオードの前記カソード電極は、前記化合物半導体層の主面から前記半導体基板の前記第３半導体領域に達する孔に埋め込まれた前記導電体を通じて前記ドレイン電極に電気的に接続されていることを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記半導体基板は、
    前記第２主面から順に積層される第１導電型の第１半導体層、および第２半導体層とを備え、
    前記第１半導体層は、第１不純物濃度であり、
    前記第２半導体層は、前記第１不純物濃度よりも低い第２不純物濃度であり、
    前記ダイオードは、前記半導体基板の前記第２主面にカソード電極を備えていることを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記半導体基板を構成する半導体材料はシリコンであることを特徴とする半導体装置。
  7. 請求項３に記載の半導体装置において、
    前記ダイオードの前記アノード領域は、前記第１導電型と反対導電型の半導体領域であることを特徴とする半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記半導体基板は、
    前記第２主面から順に積層される第１導電型の第１半導体層、および第２半導体層とを備え、
    前記第１半導体層は、第１不純物濃度であり、
    前記第２半導体層は、前記第１不純物濃度よりも低い第２不純物濃度であり、
    前記ダイオードの前記アノード領域は、ショットキーバリア金属であることを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記半導体基板を構成する半導体材料はシリコンカーバイドであることを特徴とする半導体装置。
JP2007160882A 2007-06-19 2007-06-19 半導体装置 Expired - Fee Related JP5319084B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007160882A JP5319084B2 (ja) 2007-06-19 2007-06-19 半導体装置
US12/141,978 US7838907B2 (en) 2007-06-19 2008-06-19 Semiconductor device and power conversion device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160882A JP5319084B2 (ja) 2007-06-19 2007-06-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2009004398A JP2009004398A (ja) 2009-01-08
JP5319084B2 true JP5319084B2 (ja) 2013-10-16

Family

ID=40135551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160882A Expired - Fee Related JP5319084B2 (ja) 2007-06-19 2007-06-19 半導体装置

Country Status (2)

Country Link
US (1) US7838907B2 (ja)
JP (1) JP5319084B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10158012B1 (en) 2017-06-16 2018-12-18 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017978B2 (en) * 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
JP4478175B2 (ja) 2007-06-26 2010-06-09 株式会社東芝 半導体装置
JP5433214B2 (ja) * 2007-12-07 2014-03-05 パナソニック株式会社 モータ駆動回路
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP5320774B2 (ja) * 2008-03-03 2013-10-23 三菱電機株式会社 半導体装置
JP5524462B2 (ja) * 2008-08-06 2014-06-18 シャープ株式会社 半導体装置
JPWO2010021099A1 (ja) * 2008-08-22 2012-01-26 パナソニック株式会社 電界効果トランジスタ
WO2010091696A1 (de) * 2009-02-13 2010-08-19 Hüttinger Elektronik Gmbh + Co. Kg Modul für eine plasmaversorgungseinrichtung und plasmaversorgungseinrichtung
DE102009018054B4 (de) 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
US20110147796A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor device with metal carrier and manufacturing method
US8981380B2 (en) 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
US9219058B2 (en) 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
JP5056883B2 (ja) 2010-03-26 2012-10-24 サンケン電気株式会社 半導体装置
JP5672756B2 (ja) * 2010-04-16 2015-02-18 サンケン電気株式会社 半導体装置
CN103109369B (zh) 2010-06-24 2016-04-06 富士通株式会社 半导体装置
EP2595181B8 (en) 2010-07-14 2018-07-04 Fujitsu Limited Compound semiconductor device and manufacturing method thereof
JP5872766B2 (ja) * 2010-12-10 2016-03-01 ローム株式会社 半導体装置および半導体パッケージ
JP2014504013A (ja) * 2010-12-15 2014-02-13 エフィシエント パワー コンヴァーション コーポレーション 背面アイソレーションを有する半導体デバイス
CN103392225B (zh) * 2011-02-23 2016-01-20 松下知识产权经营株式会社 氮化物半导体装置
JP5866773B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
CN103430294B (zh) 2011-03-18 2016-11-09 富士通株式会社 化合物半导体装置及其制造方法
US9362905B2 (en) * 2011-03-21 2016-06-07 Infineon Technologies Americas Corp. Composite semiconductor device with turn-on prevention control
ITTO20110603A1 (it) * 2011-07-08 2013-01-09 St Microelectronics Srl Dispositivo elettronico basato su un composto di gallio su un substrato di silicio, e relativo metodo di fabbricazione
US9281388B2 (en) * 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US9087812B2 (en) 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
JP5896667B2 (ja) * 2011-09-26 2016-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US20130087803A1 (en) * 2011-10-06 2013-04-11 Epowersoft, Inc. Monolithically integrated hemt and schottky diode
US9887139B2 (en) 2011-12-28 2018-02-06 Infineon Technologies Austria Ag Integrated heterojunction semiconductor device and method for producing an integrated heterojunction semiconductor device
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
US8872235B2 (en) 2012-02-23 2014-10-28 Infineon Technologies Austria Ag Integrated Schottky diode for HEMTs
US9165839B2 (en) * 2012-03-13 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma protection diode for a HEMT device
JP5659182B2 (ja) 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
JP5696083B2 (ja) * 2012-03-26 2015-04-08 株式会社東芝 窒化物半導体素子及びその製造方法
JP2014036115A (ja) * 2012-08-08 2014-02-24 Renesas Electronics Corp 半導体装置
JP2014056938A (ja) * 2012-09-12 2014-03-27 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP6134119B2 (ja) * 2012-10-05 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
US9093462B2 (en) * 2013-05-06 2015-07-28 Qualcomm Incorporated Electrostatic discharge diode
JP6107435B2 (ja) 2013-06-04 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法
WO2015008444A1 (ja) * 2013-07-16 2015-01-22 パナソニックＩｐマネジメント株式会社 半導体装置
JP6143598B2 (ja) * 2013-08-01 2017-06-07 株式会社東芝 半導体装置
KR101758082B1 (ko) * 2013-12-30 2017-07-17 한국전자통신연구원 질화물 반도체 소자의 제조 방법
US10290566B2 (en) * 2014-09-23 2019-05-14 Infineon Technologies Austria Ag Electronic component
JP6319028B2 (ja) * 2014-10-03 2018-05-09 三菱電機株式会社 半導体装置
US9356017B1 (en) 2015-02-05 2016-05-31 Infineon Technologies Austria Ag Switch circuit and semiconductor device
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US11430882B2 (en) 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US10192980B2 (en) * 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US9881862B1 (en) 2016-09-20 2018-01-30 Infineon Technologies Austria Ag Top side cooling for GaN power device
US10128228B1 (en) 2017-06-22 2018-11-13 Infineon Technologies Americas Corp. Type III-V semiconductor device with integrated diode
WO2020001636A1 (en) * 2018-06-30 2020-01-02 Jin Wei Semiconductor device, semiconductor apparatus and method of manufacturing the same
US11810971B2 (en) * 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
CN112331718B (zh) * 2019-08-05 2022-02-22 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN111312712A (zh) * 2020-02-25 2020-06-19 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
CN111312711A (zh) * 2020-02-25 2020-06-19 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
CN116057688A (zh) * 2020-09-08 2023-05-02 罗姆股份有限公司 半导体装置
WO2022163196A1 (ja) * 2021-02-01 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体モジュールおよび電子機器
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
JPWO2023106087A1 (ja) 2021-12-09 2023-06-15
US20240213239A1 (en) * 2022-12-21 2024-06-27 Analog Devices, Inc. High-electron-mobility transistor device with integrated p-n layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE515158C2 (sv) * 1999-02-10 2001-06-18 Ericsson Telefon Ab L M Halvledaranordning med jordanslutning via en ej genomgående plugg
JP3317347B2 (ja) * 1999-09-02 2002-08-26 日本電気株式会社 ダイオードを備えた半導体装置およびその製造方法
EP1425782A2 (en) * 2001-03-21 2004-06-09 Koninklijke Philips Electronics N.V. Electronic device having dielectric material of high dielectric constant
JP2006086398A (ja) 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7285807B2 (en) * 2005-08-25 2007-10-23 Coldwatt, Inc. Semiconductor device having substrate-driven field-effect transistor and Schottky diode and method of forming the same
JP5052807B2 (ja) * 2006-03-29 2012-10-17 古河電気工業株式会社 半導体装置及び電力変換装置
JP2007273640A (ja) * 2006-03-30 2007-10-18 Sanken Electric Co Ltd 半導体装置
US7820519B2 (en) * 2006-11-03 2010-10-26 Freescale Semiconductor, Inc. Process of forming an electronic device including a conductive structure extending through a buried insulating layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10158012B1 (en) 2017-06-16 2018-12-18 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20080315257A1 (en) 2008-12-25
US7838907B2 (en) 2010-11-23
JP2009004398A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
JP5319084B2 (ja) 半導体装置
US10692861B2 (en) Method of manufacturing a semiconductor device
US20220115342A1 (en) Electronic component and semiconductor device
JP4815885B2 (ja) 半導体装置の制御方法
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
US8941117B2 (en) Monolithically integrated vertical JFET and Schottky diode
US9356017B1 (en) Switch circuit and semiconductor device
JP2009164158A (ja) 半導体装置及びその製造方法
JP2006351691A (ja) 半導体装置
US9324809B2 (en) Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US9231056B2 (en) Semiconductor device and fabrication method therefor, and power supply apparatus
CN110431669B (zh) 半导体装置以及电力变换装置
US20150206768A1 (en) Method and system for co-packaging gallium nitride electronics
US9799734B2 (en) Semiconductor device and manufacturing method for same, as well as power conversion device
CN100495738C (zh) 集成ⅲ族氮化物功率器件
KR20160110011A (ko) 반도체 장치 및 반도체 패키지
US10199347B2 (en) Semiconductor device
US20240063216A1 (en) Semiconductor device and electronic device
JP4876418B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130711

R150 Certificate of patent or registration of utility model

Ref document number: 5319084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees