[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN110431669B - 半导体装置以及电力变换装置 - Google Patents

半导体装置以及电力变换装置 Download PDF

Info

Publication number
CN110431669B
CN110431669B CN201780087733.5A CN201780087733A CN110431669B CN 110431669 B CN110431669 B CN 110431669B CN 201780087733 A CN201780087733 A CN 201780087733A CN 110431669 B CN110431669 B CN 110431669B
Authority
CN
China
Prior art keywords
gate
semiconductor device
protection layer
trench
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780087733.5A
Other languages
English (en)
Other versions
CN110431669A (zh
Inventor
菅原胜俊
福井裕
足立亘平
八田英之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110431669A publication Critical patent/CN110431669A/zh
Application granted granted Critical
Publication of CN110431669B publication Critical patent/CN110431669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

碳化硅半导体装置(100)具备：扩散保护层(9)，设置于栅沟槽(6)的底面的栅绝缘膜(7)的下方；栅布线(18)，设置于位于比栅沟槽(6)更靠外周侧的位置的终端沟槽(16)的底面的绝缘膜上，与栅电极(8)电连接；栅垫(33)，在终端沟槽(16)内与栅布线(18)接合；终端保护层(19)，设置于终端沟槽(16)的底面的绝缘膜的下方；以及源电极(11)，与源区域(5)、扩散保护层(9)及终端保护层(19)电连接，扩散保护层(9)在朝向终端保护层(19)延伸的第1延伸部(9a)与终端保护层(19)隔离。抑制对设置于栅沟槽的底面的栅绝缘膜施加过大的电场。

Description

半导体装置以及电力变换装置
技术领域
本发明涉及沟槽栅型的半导体装置。
背景技术
在功率电子设备中，作为控制向马达等负载的电力供给的开关元件，广泛使用MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)等绝缘栅型半导体装置。在这些绝缘栅型半导体装置中，有在半导体层中埋入栅电极而形成的沟槽栅型的半导体装置。沟槽栅型的半导体装置相比于在半导体层的表面形成栅电极的平面型的半导体装置，能够增大沟道宽度密度，所以能够减小每单位面积的导通电阻。在沟槽栅型的半导体装置中，电场易于在栅沟槽的底部集中，所以有在栅沟槽的底部设置与第1导电类型的漂移层不同的第2导电类型的扩散保护层而缓和向栅沟槽的底部的电场集中，并抑制由于电场而形成于栅沟槽内的栅绝缘膜被破坏的半导体装置。
在以往的半导体装置中，具有：活性区域，由设置于半导体装置的中央部的多个单元构成；以及终端区域，设置于活性区域的周围，在活性区域形成格子状的栅沟槽，在终端区域包围栅沟槽而形成终端沟槽(参照例如专利文献1)。栅沟槽具有从半导体装置的内周侧朝向外周侧延伸的延伸部，在延伸部的顶端与终端沟槽连接。而且，从形成于活性区域的栅沟槽的底部至形成于终端区域的终端沟槽的底部连续地形成扩散保护层。通过该结构，在半导体装置的截止状态下，耗尽层从终端区域的扩散保护层朝向活性区域的漂移层延伸，所以提高形成于活性区域的最外周的栅沟槽的底部的扩散保护层中的雪崩电压来提高半导体装置的耐压。而且，在终端沟槽的底部接合扩散保护层和源电极，在半导体装置成为导通状态时通过源电极的源电位将延伸到漂移层的耗尽层的载流子拉回到扩散保护层，从而抑制开关损耗的增加。
现有技术文献
专利文献
专利文献1：国际公开第2015/015808号
发明内容
然而，在专利文献1记载的以往的半导体装置中，设置于活性区域内的栅沟槽的底部的扩散保护层和设置于终端区域的终端沟槽的底部的扩散保护层连接地形成，所以伴随半导体装置的开关动作而在扩散保护层中流过的位移电流从终端区域流入到活性区域。其结果，在与终端沟槽连接的栅沟槽的延伸部的底部的扩散保护层中，由于扩散保护层的电阻和位移电流产生的电压下降变得过大，对设置于栅沟槽的底面的栅绝缘膜施加的电场变得过大，所以存在有时破坏栅绝缘膜这样的问题。
本发明是为了解决如上述的问题而完成的，其目的在于提供一种防止伴随半导体装置的开关动作而位移电流从终端区域流入到活性区域，抑制对设置于栅沟槽的底面的栅绝缘膜施加过大的电场的半导体装置。
本发明提供一种半导体装置，具备：半导体基板；第1导电类型的漂移层，设置于半导体基板上；第2导电类型的基区域，设置于漂移层上；第1导电类型的源区域，设置于基区域内的上部；栅电极，设置于贯通源区域及基区域到达至漂移层的栅沟槽内；栅绝缘膜，设置于栅沟槽的底面与栅电极之间；第2导电类型的扩散保护层，设置于栅绝缘膜的下方；绝缘膜，设置于位于比栅沟槽更靠半导体基板的外周侧的位置的终端沟槽的底面；栅布线，设置于绝缘膜上，与栅电极电连接；栅垫，在终端沟槽内与栅布线接合；第2导电类型的终端保护层，设置于绝缘膜的下方；以及源电极，与源区域、扩散保护层及终端保护层电连接，扩散保护层具有朝向终端保护层延伸的第1延伸部，第1延伸部与终端保护层隔离。
根据本发明所涉及的半导体装置，关于设置于栅绝缘膜的下方的扩散保护层，朝向设置于终端沟槽的底面的绝缘膜的下方的终端保护层延伸的延伸部与终端保护层隔离，所以能够防止位移电流从终端保护层流入到扩散保护层，从而抑制对栅绝缘膜施加过大的电场。
附图说明
图1是示出本发明的实施方式1中的半导体装置的俯视图。
图2是示出本发明的实施方式1中的半导体装置的一部分结构的部分俯视图以及部分剖面图。
图3是示出本发明的实施方式1中的变形例的半导体装置110的部分俯视图以及部分剖面图。
图4是示出本发明的实施方式1中的半导体装置的制造方法的图。
图5是示出本发明的实施方式1中的半导体装置的制造方法的图。
图6是示出比较例的半导体装置的结构的部分俯视图以及部分剖面图。
图7是示出本发明的实施方式2中的半导体装置的部分俯视图以及部分剖面图。
图8是示出本发明的实施方式3中的半导体装置的部分俯视图以及部分剖面图。
图9是示出本发明的实施方式4中的半导体装置的部分俯视图以及部分剖面图。
图10是示出适用本发明的实施方式5中的电力变换装置的电力变换系统的结构的框图。
(符号说明)
1：碳化硅半导体基板；2：半导体层；3：漂移层；4：基区域；5：源区域；6：栅沟槽；6a：延伸部；7：栅绝缘膜；8：栅电极；9：扩散保护层；9a：延伸部；10a：活性单元；10b：最外周单元；10c：接触单元；11：源电极；11a：接合部；13：层间绝缘膜；16：终端沟槽；16a：延伸部；17：场绝缘膜；18：栅布线；18a：接合部；19：终端保护层；19a：延伸部；20：活性区域；30：终端区域；60：电力变换装置；61：主变换电路；62：驱动电路；63：控制电路；100、110、200、300、400：半导体装置。
具体实施方式
实施方式1.
首先，说明本发明的实施方式1中的半导体装置的结构。图1是示出本发明的实施方式1中的半导体装置的俯视图。在图1中，半导体装置100包括在俯视时设置于半导体装置100的中央部的活性区域20和设置于活性区域20的周围的终端区域30。
此外，在本发明中，活性区域20是指，通过在半导体装置100的导通状态下形成沟道而流过电流的区域，终端区域30是活性区域20的周围的区域。终端区域30在半导体装置100的外周部包围活性区域20而设置。在活性区域20设置有栅沟槽6，在终端区域30设置有终端沟槽16。在图1所示的俯视时，由终端沟槽16包围的内侧的区域是活性区域20，终端沟槽16的内周侧的缘部是活性区域20和终端区域30的边界。在图1中，终端沟槽16连续地包围活性区域20而成为无端的环状，但终端沟槽16也可以在活性区域20的周围断续地设置。
另外，在本发明中，杂质浓度是指，表示各区域中的杂质浓度的峰值。进而，外周侧是指，在图1所示的半导体装置100的俯视时从半导体装置100之内朝向半导体装置100之外的方向，内周侧是指，相对外周侧相反的方向。因此，在图2至图9所示的半导体装置的部分俯视图以及部分剖面图中，从纸面右朝向左的方向是外周侧，从纸面左朝向右的方向是内周侧。另外，终端区域30被设置于比活性区域20更靠半导体装置100的外周侧。
在本发明中，将第1导电类型设为n型、将第2导电类型设为p型而进行说明，但也可以是第1导电类型为p型、第2导电类型为n型的半导体装置。另外，在本发明中，说明半导体装置为MOSFET的情况，但半导体装置也可以是IGBT。另外，在本发明中，说明由碳化硅(SiC)形成包含于半导体层2的漂移层的情况，但漂移层也可以是氮化镓(GaN)、金刚石等带隙比硅大的宽带隙半导体。
在图1中，在半导体装置100的半导体层2中，在活性区域20中形成有栅沟槽6，在终端区域30中包围栅沟槽6且与栅沟槽6隔离地形成有终端沟槽16。如图1所示，栅沟槽6格子状地形成，栅沟槽6具有从半导体层2的内周侧朝向外周侧即终端沟槽侧延伸的多个延伸部6a。延伸部6a的顶端和终端沟槽16隔离。在活性区域20内的由栅沟槽6划分的区域形成有多个单元。如图1所示，多个单元包括活性单元10a、最外周单元10b以及接触单元10c。其中，活性单元10a和最外周单元10b是作为MOSFET发挥功能的单元，接触单元10c是如后所述用于对源电极和形成于栅沟槽6的底部的扩散保护层进行电连接的单元。也可以如图1所示，例如，与接触单元10c邻接地形成所有活性单元10a。另外，也可以最外周单元10b与接触单元10c邻接。
在图1中，示出活性单元10a、最外周单元10b、接触单元10c、即各单元为四边形形状的情况，但各单元的形状也可以是圆形形状、六边形形状等多边形形状。各单元的配置也不限于图1所示的棋盘格子状而也可以是交错格子状。进而，也可以将栅沟槽6形成为具有从半导体装置100的内周侧延伸到外周侧的延伸部的条纹状，各单元的形状也设为条纹状。另外，活性单元10a、最外周单元10b也无需明确地区分，例如，也可以不设置最外周单元10b，将条纹状地形成的活性单元的接近终端区域的区域称为最外周区域。进而，也可以设为不设置接触单元10c，例如，在与栅沟槽6的侧面相接的半导体层的一部分形成与扩散保护层相同的导电类型的区域，而对后述扩散保护层和源电极进行电连接的结构。
图2是示出本发明的实施方式1中的半导体装置的一部分结构的部分俯视图以及部分剖面图。图2的部分俯视图以及部分剖面图是示出由图1的虚线101包围的区域的结构的图。图2(a)是在半导体层2的上表面的位置示出半导体装置100的部分俯视图，图2(b)是在栅沟槽6的底部的扩散保护层9的位置示出半导体装置100的部分俯视图。另外，图2(c)是沿着图2(a)、(b)的虚线A-A的部分剖面图，图2(d)是沿着图2(a)、(b)的虚线B-B的部分剖面图。
如图2(c)、(d)所示，作为MOSFET的半导体装置100具备n型的碳化硅半导体基板1和在碳化硅半导体基板1之上外延生长的半导体层2。在半导体层2中的活性区域形成有：漂移层3，由n型的碳化硅半导体构成；p型的基区域4，设置于漂移层3上；n型的源区域5，选择性地设置于基区域4内的上部；栅沟槽6，贯通源区域5及基区域4而设置，底面位于漂移层3内；以及p型的扩散保护层9，设置于栅沟槽6的底面的下方。另一方面，在半导体层2中的终端区域形成有：终端沟槽16，底面比基区域4深地位于n型的漂移层3；以及p型的终端保护层19，设置于终端沟槽16的底面的下方。此外，在将半导体装置100设为IGBT的情况下，将碳化硅半导体基板1的导电类型设为p型即可。
在此，漂移层3的n型杂质浓度可以是1×1014cm-3～1×1017cm-3，厚度可以是5～200μm。基区域4的p型杂质浓度可以是1×1017cm-3～1×1020cm-3。源区域5的n型杂质浓度可以是基区域4的p型杂质浓度以上且1×1021cm-3以下。扩散保护层9以及终端保护层19的p型杂质浓度可以是1×1017cm-3～1×1019cm-3。扩散保护层9的p型杂质浓度优选与终端保护层19的p型杂质浓度相同或者是终端保护层19的p型杂质浓度以上。
如图2(a)所示，在半导体装置100的活性区域形成有栅沟槽6、活性单元10a、最外周单元10b、接触单元10c。如图2(a)、(c)所示，在栅沟槽6的内侧的侧面以及底面形成有栅绝缘膜7，在栅沟槽6内隔着栅绝缘膜7埋入有由多晶硅构成的栅电极8。埋入于栅沟槽6内的栅电极8隔着栅绝缘膜7，与源区域5、基区域4以及漂移层3相对。如图2(c)所示，栅电极8的底面在半导体层2的深度方向上位于漂移层3。
如图2(a)所示，栅沟槽6在俯视时格子状地形成，具有与最外周单元10b邻接而从碳化硅半导体基板1的内周侧朝向外周侧延伸的延伸部6a。栅沟槽6和终端沟槽16隔离地形成，栅沟槽6的延伸部6a的顶端和终端沟槽16隔离。
如图2(b)所示，扩散保护层9在俯视时呈现与栅沟槽6大致相同的形状、即格子状，与栅沟槽6同样地具有从碳化硅半导体基板1的内周侧朝向外周侧的延伸部9a。终端保护层19也在俯视时呈现与终端沟槽16大致相同的形状。扩散保护层9和终端保护层19隔离地形成，终端保护层19在扩散保护层9的延伸部9a的延伸方向上与延伸部9a隔离地设置。而且，如图2(b)所示，终端保护层19在俯视时位于扩散保护层9的延伸部9a的延伸方向的部位的与延伸部9a的宽度平行的长度比扩散保护层9的延伸部9a的宽度长。
另外，如图2(c)、(d)所示，扩散保护层9设置于在栅沟槽6的底面设置的栅绝缘膜7的下方，更优选与栅绝缘膜7相接地设置。终端保护层19设置于在终端沟槽16的底面设置的栅绝缘膜7的下方，更优选与位于终端沟槽16的底面的栅绝缘膜7相接地设置。在扩散保护层9与终端保护层19之间设置有漂移层3。扩散保护层9以及终端保护层19是p型，漂移层3是n型，所以成为扩散保护层9和终端保护层19在半导体层2的内部不电连接、在扩散保护层9与终端保护层19之间不经由漂移层3流过电流的结构。而且，扩散保护层9和终端保护层19仅经由形成于半导体层2的外侧的源电极11电连接。
如图2(c)所示，关于接触单元10c，单元整体形成于栅沟槽6内。在与接触单元10c形成于内侧的栅沟槽6的底部邻接的漂移层3内也形成有扩散保护层9。在接触单元10c中，在由栅电极8包围的内侧以及栅沟槽6的底部，形成有层间绝缘膜13。在形成于栅沟槽6的底部的层间绝缘膜13，形成有从接触单元10c的层间绝缘膜13所包围的内侧到达至扩散保护层9的接触孔22。在接触单元10c的层间绝缘膜13所包围的内侧，设置有源电极11，源电极11经由接触孔22与扩散保护层9接合。接触单元10c具有将扩散保护层9和源电极11接合的接合部。此外，为了使金属和半导体欧姆接合，可以在源电极11与扩散保护层9之间设置欧姆电极23。
在本发明中，在源电极与半导体之间设置欧姆电极的情况下，有时不区分源电极和欧姆电极而将两者共同称为源电极。同样地，在作为金属电极的栅垫与由半导体等构成的栅布线之间设置欧姆电极的情况下，有时不区分栅垫和欧姆电极而将两者共同称为栅垫。即，在本发明中，源电极、栅垫不限于由单一的金属构成，也可以是在与半导体的接合部设置有适合于与半导体的接合的材料的结构。欧姆电极不限于金属，也可以是金属和半导体的化合物、例如硅化物。另外，欧姆电极也可以是由多层的金属、半导体等导电体构成的结构。
如图2(c)所示，在活性单元10a以及最外周单元10b中，在基区域4内的上部设置有源区域5，源区域5隔着栅绝缘膜7与栅电极8相对。源区域5并非设置于基区域4的上部整体，而在半导体层2的表层部选择性地设置有源区域5。在半导体层2的表面，源区域5以及基区域4与源电极11接合，与源电极11电连接。此外，基区域4也可以使源电极11侧的p型杂质浓度高于漂移层3侧的p型杂质浓度，使基区域4和源电极11的接触电阻降低。
如图2(c)、(d)所示，在半导体层2的表面以及栅沟槽6之上，形成有层间绝缘膜13。如图2(c)所示，在层间绝缘膜13，在俯视时包括活性单元10a以及最外周单元10b的基区域4和源区域5的一部分的区域形成有接触孔24。源电极11经由形成于层间绝缘膜13的接触孔24，与活性单元10a以及最外周单元10b的基区域4和源区域5接合。此外，也可以在源电极11和基区域4以及源区域5的接合部设置欧姆电极25。
如图2(a)所示，在活性区域的最外周侧，栅沟槽6与终端沟槽16隔离地形成，所以在与终端区域相对的栅沟槽6的端部，设置有向终端区域侧突出的多个延伸部6a。另外，如图2(b)所示，位于在栅沟槽6的底面设置的栅绝缘膜7的下方的扩散保护层9也具有向终端区域侧突出的多个延伸部9a。如图2(a)所示，在最外周单元10b中，源区域5未形成至栅沟槽6的向终端区域侧突出的延伸部6a的顶端，栅沟槽6的向终端区域侧突出的延伸部6a的顶端比源区域5的端部更接近终端区域。因此，如图2(b)所示，从内周侧延伸到外周侧的扩散保护层9的延伸部9a的外周侧端部在俯视时也位于比与扩散保护层9的延伸部9a邻接的源区域5更靠碳化硅半导体基板1的外周侧的位置。
活性区域的扩散保护层9形成于栅沟槽6的底部，所以在使扩散保护层9和终端区域的终端保护层19的间隔变得过大时，在截止状态下形成耗尽层不到达的区域而半导体装置100的耐压降低，所以不优选。另一方面，在最外周单元10b的源区域5的端部接近终端沟槽16时，终端沟槽16的栅绝缘膜7变得易于由于电场被破坏。因此，如图2(a)、(b)所示，使在俯视时扩散保护层9的延伸部9a与终端保护层19之间的距离比最外周单元10b的源区域5与终端保护层19之间的距离短即可。由此，能够在抑制截止状态下的耐压降低的同时，抑制设置于终端沟槽16的侧面的栅绝缘膜7由于电场被破坏。
如图2(d)所示，在栅沟槽6的向终端区域侧突出的延伸部6a内隔着栅绝缘膜7设置的栅电极8在栅沟槽6的端部与栅布线18连接。栅布线18经由基区域4之上、即半导体层2之上被导入到终端区域内，经由终端沟槽16内，在终端沟槽16内与栅垫33接合。栅布线18在形成栅电极8的工序中一体地形成，所以由构成栅电极8的多晶硅形成。但是，也可以在不同的工序中分别形成栅电极8和栅布线18，构成栅电极8的材料和构成栅布线18的材料也可以是不同的材料。在栅布线18与半导体层2之间形成有栅绝缘膜7。
如图2(c)、(d)所示，在半导体装置100的终端区域中，形成有终端沟槽16，在终端沟槽16的底部，形成有p型的终端保护层19。终端沟槽16的底面位于漂移层3，终端保护层19形成于与终端沟槽16的底面的栅绝缘膜7邻接的漂移层3内。在图2中，将终端沟槽16和栅沟槽6隔离地形成，但也可以是终端沟槽16和栅沟槽6连续的结构。但是，即使是终端沟槽16和栅沟槽6连续的结构，扩散保护层9和终端保护层19也被在之间夹着漂移层3而隔离地形成。
终端沟槽16也可以形成为与栅沟槽6不同的深度，但形成为与栅沟槽6相同的深度在制造工艺上优选。在终端沟槽16形成为与栅沟槽6不同的深度的情况下，终端保护层19也形成为与扩散保护层9不同的深度。终端保护层19优选形成为与扩散保护层9相同的深度或者比扩散保护层9深的深度。由此，能够抑制电场在设置于最外周单元10b的栅沟槽底部的扩散保护层9的延伸部9a集中，而使半导体装置100的耐压提高。即，终端沟槽16的底面与碳化硅半导体基板1之间的长度优选为栅沟槽6的底面与碳化硅半导体基板1之间的长度以下。另外，终端保护层19和扩散保护层9也可以是不同的厚度，但在是相同的厚度时在制造工艺上优选。进而，终端保护层19和扩散保护层9也可以是不同的p型杂质浓度，但在是相同的p型杂质浓度时在制造工艺上优选。
如图2(d)所示，即使在半导体装置100的终端区域中，半导体层2的表面也被层间绝缘膜13覆盖，但在终端区域的层间绝缘膜13设置到达终端保护层19的接触孔34。从活性区域连续地形成的源电极11经由接触孔34与终端保护层19接合，构成源电极11和终端保护层19的接合部11a。也可以在源电极11与终端保护层19之间设置欧姆电极35。另外，如图2(c)所示，在终端区域的层间绝缘膜13设置有到达栅布线18的接触孔31，栅垫33经由接触孔31与栅布线18接合而构成接合部18a。也可以在栅垫33与栅布线18之间设置欧姆电极32。
如图2(a)所示，源电极11和终端保护层19的接合部11a以包围活性区域的方式设置，但栅垫33和栅布线18的接合部18a位于比源电极11和终端保护层19的接合部11a更靠外周侧的位置，所以接合部11a的一部分被切断。经由该切断部分，从源电极11的接合部11a所包围的区域的内侧向外侧连接栅布线18，栅沟槽6内的栅电极8和栅垫33被电连接。
如图2(c)、(d)所示，活性区域内的扩散保护层9和终端区域的终端保护层19在半导体层2的外侧仅经由源电极11电连接，不会经由半导体层2的内部在扩散保护层9与终端保护层19之间流过电流。在碳化硅半导体基板1的与设置有半导体层2的一侧相反的一侧设置有漏电极12。
如以上所述构成半导体装置100。
另外，本发明所涉及的半导体装置也可以是在比终端区域的终端保护层19更外周侧设置有作为保护环发挥功能的终端电场缓和层的结构。
图3是示出本发明的实施方式1中的变形例的半导体装置110的部分俯视图以及部分剖面图。图3是示出与图1的虚线101所包围的区域相当的与图2同样的区域的图，附加与图2相同的符号的部分表示同一或者对应的结构，省略其说明。图3的半导体装置110与图2所示的半导体装置100相比，在比终端保护层19更外周侧设置有作为保护环发挥功能的p型的终端电场缓和层36的结构相异。
图3(a)是在半导体层2的上表面的位置示出半导体装置110的部分俯视图，图3(b)是在栅沟槽6的底部的扩散保护层9的位置示出半导体装置110的部分俯视图。另外，图3(c)是沿着图3(a)、(b)的虚线A-A的部分剖面图，图3(d)是沿着图3(a)、(b)的虚线B-B的部分剖面图。
如图3所示，终端电场缓和层36在比终端保护层19更外周侧，在与终端保护层19之间隔着漂移层3设置。另外，终端电场缓和层36也可以在之间夹着漂移层3的同时朝向外周侧形成多个。终端电场缓和层36的p型杂质浓度优选与终端保护层19的p型杂质浓度相同或者是终端保护层19的p型杂质浓度以下。在终端保护层19的周围形成多个终端电场缓和层36的情况下，多个终端电场缓和层36可以p型杂质浓度分别不同，也可以宽度、深度不同。终端电场缓和层36与终端保护层19不同，可以不与源电极11电连接。
这样，图3所示的半导体装置110在比终端保护层19更外周侧具有终端电场缓和层36，所以能够通过从终端电场缓和层36延伸的耗尽层抑制雪崩击穿而进一步提高半导体装置110的耐压。
接下来，说明本发明的半导体装置100的制造方法。作为变形例示出的半导体装置110也能够通过同样的方法制造。
图4以及图5是示出本发明的实施方式1中的半导体装置的制造方法的图。图4是示出直至在栅沟槽6的底部形成扩散保护层9、在终端沟槽16的底部形成终端保护层的工序的图，图5是示出从形成扩散保护层9以及终端保护层19至完成半导体装置100的工序的图。
首先，如图4(a)所示，准备具有4H的多型的n型的碳化硅半导体基板1，并在其上通过化学气相沉积(CVD：Chemical Vapor Deposition)法使n型的半导体层2外延生长。此时，n型的半导体层2的n型杂质浓度设为1×1014cm-3～1×1017cm-3，半导体层2的厚度设为5～200μm。
接下来，在外延生长的半导体层2的表面将作为p型杂质的铝(Al)离子注入来形成基区域4。Al的离子注入深度设为不超过半导体层2的厚度的范围，设为0.3～3μm。离子注入的Al的杂质浓度高于外延生长的半导体层2的n型杂质浓度，基区域4的p型杂质浓度设为1×1017cm-3～1×1020cm-3。其结果，半导体层2中的、比Al的离子注入深度深的基区域4以外的区域成为n型的漂移层3。此外，基区域4也可以使p型半导体外延生长来形成，该情况的基区域4的p型杂质浓度以及厚度可以与通过离子注入形成基区域4的情况相同。
接下来，在基区域4的表面，将作为n型杂质的氮(N)选择性地离子注入来形成源区域5。源区域5由与在后面的工序中形成的栅电极8的布局对应的图案形成。N的离子注入深度比基区域4的厚度浅。离子注入的N的杂质浓度是基区域4的p型杂质浓度以上，设为1×1021cm-3以下。
此外，为了形成基区域4而将Al离子注入的工序和为了形成源区域5而将N离子注入的工序也可以替换顺序。另外，也可以在基区域4内的上部整体将N离子注入而形成n型半导体层之后，在作为源区域5留下的部分进行掩蔽，在未掩蔽的源区域5以外的部分再次将Al离子注入而恢复为p型的基区域4。此时，也可以使再次离子注入的Al的杂质浓度高于与漂移层3邻接的部分的基区域4的Al的杂质浓度，而使与源电极的接触电阻降低。
接下来，如图4(b)所示，在半导体层2的表面，形成硅氧化膜41和蚀刻掩模42。硅氧化膜41以厚度1～2μm的厚度沉积而形成，在硅氧化膜41上形成蚀刻掩模42。在蚀刻掩模42通过光刻技术形成使形成栅沟槽6以及终端沟槽16的区域开口的图案。
接下来，以蚀刻掩模42为掩模，通过反应性离子蚀刻(RIE：Reactive IonEtching)处理，对硅氧化膜41进行构图。即，将蚀刻掩模42的图案转印到硅氧化膜41，使硅氧化膜41成为半导体层2的蚀刻掩模。
接下来，如图4(c)所示，以构图的硅氧化膜41为掩模，通过RIE处理，在半导体层2形成贯通源区域5以及基区域4的栅沟槽6和贯通基区域4的终端沟槽16。栅沟槽6以及终端沟槽16的深度是在半导体层2通过离子注入形成的基区域4的深度以上，可以是1.0～6.0μm。
通过形成栅沟槽6以及终端沟槽16，硅氧化膜41被去除，所以在形成栅沟槽6以及终端沟槽16之后，形成以与硅氧化膜41同样的图案开口的注入掩模43，通过Al的离子注入，在栅沟槽6以及终端沟槽16的底部的漂移层3内，形成p型的扩散保护层9以及终端保护层19。优选离子注入的Al的杂质浓度是1×1017cm-3～1×1019cm-3、离子注入的深度是0.1～2.0μm。离子注入的Al的杂质浓度可以根据在半导体装置100的漏电极12与源电极11之间施加与半导体装置100的耐压相同的电压的情况下施加到栅绝缘膜7的电场决定。
此外，通过以在将硅氧化膜41作为掩模而形成栅沟槽6以及终端沟槽16之后也使硅氧化膜41残存的方式调整硅氧化膜41的厚度、蚀刻条件，能够在形成扩散保护层9以及终端保护层19时代替注入掩模43而使用残存的硅氧化膜41。由此，能够实现制造工艺的简化和制造成本的削减。
另外，在形成扩散保护层9时，通过针对栅沟槽6的开口从倾斜方向将Al离子注入，能够在与栅沟槽6的侧面相接的漂移层3内形成p型的半导体层，通过p型的半导体层连接p型的扩散保护层9和p型的基区域4。此外，形成于与该栅沟槽6的侧面相接的漂移层3内的p型的半导体层与终端保护层19隔离地形成。在该情况下，即使不设置上述的接触单元10c，也能够对扩散保护层9和源电极11进行电连接。
在形成扩散保护层9以及终端保护层19之后，去除在离子注入中使用的注入掩模43，使用热处理装置进行使离子注入的杂质活性化的退火处理。在氩(Ar)等惰性气体气氛中或真空中，在1300℃～1900℃下，加热30秒～1小时，而进行退火处理。
接下来，如图5(a)所示，在包括栅沟槽6内以及终端沟槽16内的半导体层2的表面，形成成为栅绝缘膜7的硅氧化膜，之后，通过减压CVD法，沉积成为栅电极8以及栅布线18的多晶硅。
接下来，如图5(b)所示，通过进行构图或者回蚀，在栅沟槽6内形成栅绝缘膜7和栅电极8，在终端沟槽16内形成栅绝缘膜7和栅布线18。成为栅绝缘膜7的硅氧化膜可以对半导体层2的表面进行热氧化而形成或者也可以在半导体层2上通过CVD法等沉积而形成。
接下来，如图5(c)所示，通过减压CVD法，在半导体层2的表面侧形成层间绝缘膜13，覆盖栅电极8以及栅布线18。然后，通过对层间绝缘膜13进行构图，在活性区域中，形成到达源区域5以及基区域4的接触孔24以及到达扩散保护层9的接触孔22。另外，在终端区域中，形成到达栅布线18的接触孔31。之后，在接触孔24内、22内、31内，分别形成欧姆电极25、23、32。各欧姆电极例如也可以是在半导体层2、栅布线18对以镍(Ni)为主成分的金属膜进行制膜之后，通过600℃～1100℃的热处理，使Ni和半导体反应而形成的硅化物膜。之后，在层间绝缘膜13上以及接触孔24内、22内、31内，沉积Al合金等而形成金属电极44。
然后，如图5(d)所示，对金属电极44进行构图而分离源电极11和栅垫33。然后，在碳化硅半导体基板1的与形成有半导体层2的一侧相反的一侧的面沉积Al合金等来形成漏电极12。通过以上的工序，形成半导体装置100。
接下来，说明本发明的半导体装置100的作用效果。
图2所示的本发明的半导体装置100通过控制在栅电极8与源电极11之间施加的电压，控制形成于隔着栅绝缘膜7与栅电极8相对的基区域4的沟道，控制半导体装置100的导通状态和截止状态。
在栅垫33与源电极11之间施加使半导体装置100成为导通状态的大小的电压时，从栅垫33经由栅布线18对栅电极8施加阈值以上的电压。其结果，在隔着栅绝缘膜7与栅电极8相对的基区域4中形成沟道，在n型的源区域5与n型的漂移层3之间形成作为载流子的电子流过的路径。于是，从源区域5流入到漂移层3的电子通过由在漏电极12与源电极11之间施加的电压而形成的电场，经由漂移层3以及碳化硅半导体基板1到达漏电极12。其结果，通过对栅电极8施加阈值以上的电压，电流从漏电极12流到源电极11。该状态是半导体装置100的导通状态。
另一方面，在栅电极8与源电极11之间施加小于阈值的电压的状态下，在隔着栅绝缘膜7与栅电极8相对的基区域4中不形成沟道。在该情况下，在n型的源区域5与n型的漂移层3之间存在p型的基区域4，所以不流过从漏电极12朝向源电极11的电流。该状态是半导体装置100的截止状态。
在半导体装置100成为截止状态时，对漏电极12与源电极11之间施加从外部的电路供给的高的电压。在半导体装置100成为截止状态时，耗尽层从扩散保护层9以及终端保护层19扩展到漂移层3内，所以能够抑制在漏电极12与源电极11之间施加的电压所形成的电场集中到栅沟槽6的底部的栅绝缘膜7，防止栅沟槽6底部的栅绝缘膜7由于电场被破坏。
另一方面，在半导体装置100成为导通状态时，从漏电极12朝向源电极11流过从外部的电路供给的电压所形成的电流，所以漏电极12与源电极11之间的电压成为作为由从漏电极12流到源电极11的电流和半导体装置100的导通电阻决定的电压的导通电压。导通电压远低于在截止状态下施加到漏电极12与源电极11之间的电压。因此，在截止状态下，从扩散保护层9以及终端保护层19扩展到漂移层3内的耗尽层，由于成为导通状态而向扩散保护层9以及终端保护层19侧收缩。即，在半导体装置100反复导通状态和截止状态而进行开关的情况下，伴随开关而从扩散保护层9以及终端保护层19扩展到漂移层3内的耗尽层伸缩。此时，对耗尽层的等价的静电电容进行充放电的位移电流经由源电极11流向扩散保护层9以及终端保护层19。
如图1所示，本发明的半导体装置100在活性区域20设置有多个接触单元10c。另外，如上所述，在本发明的半导体装置中，也可以设置于活性区域内的与活性单元10a以及最外周单元10b相接的栅沟槽6的底部的扩散保护层9通过形成于与栅沟槽6的侧面邻接的漂移层3的p型的半导体层与基区域4电连接，从而扩散保护层9和源电极11电连接。即，伴随半导体装置100的开关而在活性区域的扩散保护层9中流过的位移电流经由接触单元10c、形成于与栅沟槽6的侧面邻接的漂移层3的p型的半导体层，从源电极11流入或者向源电极11流出。
另外，如图2所示，在本发明的半导体装置100中，形成于终端沟槽16的底部的终端保护层19经由与源电极11的接合部11a，与源电极11电连接。因此，伴随半导体装置100的开关而在终端区域的终端保护层19中流过的位移电流经由终端保护层19和源电极11的接合部11a，从源电极11流入或者向源电极11流出。即，在本发明的半导体装置100中，伴随开关而流过的位移电流不会从终端保护层19流入到扩散保护层9或者从扩散保护层9流入到终端保护层19。
在本发明的半导体装置100中，栅沟槽6具有从碳化硅半导体基板1的内周侧朝向外周侧延伸的延伸部6a，延伸部6a的宽度比位于延伸部6a的延伸方向的终端沟槽16的宽度窄。此外，此处所称的终端沟槽16的宽度是指，位于延伸部6a的延伸方向的部位的长度、且与延伸部6a的宽度平行的方向的长度。因此，形成于栅沟槽6的底部的扩散保护层9以及形成于终端沟槽16的底部的终端保护层19也成为与各沟槽同样的形状，扩散保护层9的延伸部9a的宽度比位于延伸部9a的延伸方向的终端保护层19的宽度窄。与终端沟槽16的宽度同样地，此处所称的终端保护层19的宽度是指，位于延伸部9a的延伸方向的部位的长度、且与延伸部9a的宽度平行的方向的长度。
即，扩散保护层9的延伸部9a的宽度比终端保护层19窄，所以扩散保护层9的延伸部9a的电阻大于终端保护层19的电阻。另外，扩散保护层9的延伸部9a与最外周单元10b邻接地形成，所以是在扩散保护层9之中从接触单元10c的距离变得最远的位置。即，扩散保护层9的延伸部9a是由于开关而在扩散保护层9中流过的位移电流和扩散保护层9的电阻所致的电压下降变得最大的部位。因此，对与扩散保护层9的延伸部9a邻接的栅沟槽6底部的栅绝缘膜7，通过位移电流所致的电压下降施加大的电场。
然而，在本发明的半导体装置100中，扩散保护层9的延伸部9a与终端保护层19隔离，所以不会出现位移电流从终端保护层19流入到延伸部9a或者位移电流从延伸部9a流出到终端保护层19，所以能够使在延伸部9a中流过的位移电流的大小小于专利文献1记载的以往的半导体装置。因此，能够将扩散保护层9的延伸部9a中的位移电流所致的电压下降抑制得小于以往的半导体装置，将施加到与延伸部9a邻接的栅绝缘膜7的电场抑制得较小，抑制与延伸部9a邻接的栅绝缘膜7由于电场被破坏。
图6是示出比较例的半导体装置的结构的部分俯视图以及部分剖面图。图6示出与本发明的实施方式1的图2相当的区域，示出与图1的虚线101所包围的区域相当的比较例的半导体装置500的活性区域以及终端区域的一部分。在图6中，附加与图2相同的符号的部分表示同一或者对应的结构，省略其说明。图6的比较例的半导体装置500相比于图2所示的本发明的半导体装置100，扩散保护层9和终端保护层19连续地形成的结构相异。
图6(a)是在半导体层2的上表面的位置示出比较例的半导体装置500的部分俯视图，图6(b)是在栅沟槽6的底部的扩散保护层9的位置示出比较例的半导体装置500的部分俯视图。另外，图6(c)是沿着图6(a)、(b)的虚线A-A的部分剖面图，图6(d)是沿着图6(a)、(b)的虚线B-B的部分剖面图。
如图6(a)、(d)所示，在比较例的半导体装置500中，形成于活性区域的栅沟槽6和形成于终端区域的终端沟槽16连续地形成。另外，如图6(c)、(d)所示，在栅沟槽6的底部形成有扩散保护层9，在终端沟槽16的底部形成有终端保护层19。如图6(b)、(d)所示，扩散保护层9和终端保护层19连续地形成。
如图6(a)所示，在比较例的半导体装置500中，栅沟槽6具有从内周侧延伸到外周侧的延伸部6b，延伸部6b在外周侧端部与终端沟槽16连接。另外，如图6(b)所示，在比较例的半导体装置500中，扩散保护层9具有从内周侧延伸到外周侧的延伸部9b，延伸部9b在外周侧端部与终端保护层19连接。扩散保护层9和终端保护层19都是p型的半导体层，所以两者直接电连接，成为电流从终端保护层19经由延伸部9b流到扩散保护层9的结构。关于终端保护层19，在与扩散保护层9的延伸部9b的连接部中，终端保护层19的宽度比扩散保护层9的延伸部9b的宽度宽。因此，关于从内周侧向外周侧或者从外周侧向内周侧流过的电流所通过的路径的每单位长度的电阻，扩散保护层9的延伸部9b大于终端保护层19。
与本发明的半导体装置100同样地，在比较例的半导体装置500中，活性区域的扩散保护层9也通过接触单元10c与源电极11接合，终端区域的终端保护层19也通过接合部11a与源电极11接合。但是，在扩散保护层9形成的耗尽层和终端保护层19形成的耗尽层中，等价的静电电容的大小一般不同，扩散保护层9与源电极11之间的电阻和终端保护层19与源电极11之间的电阻也一般不同。因此，通过与半导体装置100的开关相伴的位移电流，扩散保护层9形成的耗尽层的等价电容被充放电的时间常数和终端保护层19形成的耗尽层的等价电容被充放电的时间常数不同，位移电流从终端保护层19流到扩散保护层9或者从扩散保护层9流到终端保护层19。
其结果，在比较例的半导体装置500的扩散保护层9的延伸部9b中，从终端保护层19流入的位移电流、向终端保护层19流出的位移电流流过，所以在扩散保护层9的延伸部9b中产生比本发明的半导体装置100大的电压下降，对与扩散保护层9的延伸部9b邻接的栅沟槽6底部的栅绝缘膜7施加过大的电场，与延伸部9b邻接的栅绝缘膜7变得易于被破坏。
另一方面，在本发明的半导体装置100中，活性区域的扩散保护层9的延伸部9a和终端区域的终端保护层19隔离地形成，所以不会经由扩散保护层9的延伸部9a，位移电流从终端保护层19流入到扩散保护层9或者位移电流从扩散保护层9流出到终端保护层19。其结果，能够减小在扩散保护层9的延伸部9a产生的电压下降，从而抑制对与延伸部9a邻接的栅沟槽6底部的栅绝缘膜7施加过大的电场，抑制栅绝缘膜7被破坏。
特别地，在源电极11和终端保护层19的接合部11a与处于最接近该接合部11a的距离的接触单元10c之间的距离比该接触单元10c与处于最接近的距离的其他接触单元10c之间的距离长的情况下，在扩散保护层9和终端保护层19的连接部可能产生过大的电压下降。在这样的情况下，在比较例的半导体装置500中，在扩散保护层9的延伸部9b产生的电压下降变得更过大，所以与延伸部9b邻接的栅绝缘膜7更易于被破坏。相对于此，本发明的半导体装置100抑制在扩散保护层9的延伸部9a流过过大的位移电流，抑制栅绝缘膜7被破坏，所以更有效。
如以上所述，在本发明的实施方式1所涉及的半导体装置100中，隔离设置于栅沟槽6的底部的扩散保护层9和设置于终端沟槽16的底部的终端保护层19，用源电极11对扩散保护层9和终端保护层19进行电连接，所以能够防止位移电流从终端保护层19流入到扩散保护层9，抑制在栅沟槽6的底部由于位移电流产生过大的电场而栅绝缘膜7被破坏。
实施方式2.
图7是示出本发明的实施方式2中的半导体装置的部分俯视图以及部分剖面图。图7是与实施方式1的图2相当的图，在图7中，附加与图2相同的符号的部分表示同一或者对应的结构，省略其说明。相比于本发明的实施方式1，设置于终端区域的终端保护层19具有从碳化硅半导体基板1的外周侧延伸到内周侧的延伸部19a的结构相异。
图7(a)是在半导体层2的上表面的位置示出半导体装置200的部分俯视图，图7(b)是在栅沟槽6的底部的扩散保护层9的位置示出半导体装置200的部分俯视图。另外，图7(c)是沿着图7(a)、(b)的虚线A-A的部分剖面图，图7(d)是沿着图7(a)、(b)的虚线B-B的部分剖面图。
如图7(a)、(b)所示，在本发明的实施方式2的半导体装置200中，终端沟槽16具有从碳化硅半导体基板1的外周侧延伸到内周侧的延伸部16a，形成于终端沟槽16的底部的终端保护层19具有从碳化硅半导体基板1的外周侧延伸到内周侧的延伸部19a。终端沟槽16的延伸部16a以及终端保护层19的延伸部19a形成有多个。另外，活性区域的栅沟槽6的延伸部6a以及扩散保护层9的延伸部9a如在实施方式1中说明的那样设置有多个。终端保护层19的延伸部19a朝向扩散保护层9的多个延伸部9a之间延伸，扩散保护层9的延伸部9a朝向终端保护层19的多个延伸部19a之间延伸。即，终端保护层19的延伸部19a和扩散保护层9的延伸部9a在与各个延伸部的延伸方向垂直的方向交替地设置。
在图7中，设为终端保护层19的延伸部19a的顶端位于比扩散保护层9的延伸部9a的顶端更靠碳化硅半导体基板1的外周侧的位置的结构，但也可以设为使终端保护层19的延伸部19a进一步向碳化硅半导体基板1的内周侧延伸，终端保护层19的延伸部19a的顶端位于比扩散保护层9的延伸部9a的顶端更靠碳化硅半导体基板1的内周侧的位置的结构。在实施方式1的半导体装置100中，终端保护层19的内周侧的端部成为直线状，所以终端保护层19的内周侧的端部需要位于比扩散保护层9的延伸部9a的顶端更靠外周侧的位置。因此，能够在扩散保护层9与终端保护层19之间形成无p型的保护层的区域，所以有可能在扩散保护层9与终端保护层19之间耗尽层变薄，雪崩电压降低。
在本实施方式2的半导体装置200中，终端保护层19具有从外周侧延伸到内周侧的延伸部19a，所以能够使扩散保护层9与终端保护层19之间的无p型的保护层的区域减少，抑制在扩散保护层9与终端保护层19之间耗尽层变薄。特别地，设为终端保护层19的延伸部19a朝向扩散保护层9的多个延伸部9a之间延伸的结构，所以能够使终端保护层19的延伸部19a的顶端位于比扩散保护层9的延伸部9a的顶端更靠内周侧的位置，能够实质上消除耗尽层变薄的区域。其结果，能够抑制雪崩电压降低，提高半导体装置200的耐压。
实施方式3.
图8是示出本发明的实施方式3中的半导体装置的部分俯视图以及部分剖面图。图8是与实施方式1的图2相当的图，在图8中，附加与图2相同的符号的部分表示同一或者对应的结构，省略其说明。相比于本发明的实施方式1，在比栅垫33更靠碳化硅半导体基板1的外周侧设置有源电极11的结构相异。
图8(a)是在半导体层2的上表面的位置示出半导体装置300的部分俯视图，图8(b)是在栅沟槽6的底部的扩散保护层9的位置示出半导体装置300的部分俯视图。另外，图8(c)是沿着图8(a)、(b)的虚线A-A的部分剖面图，图8(d)是沿着图8(a)、(b)的虚线B-B的部分剖面图。
如图8(a)、(c)所示，在本实施方式3的半导体装置300中，相比于栅布线18和栅垫33的接合部18a，终端保护层19和源电极11的接合部11a位于更靠碳化硅半导体基板1的外周侧的位置。终端保护层19和源电极11的接合部11a在半导体装置300的终端区域形成为无端的环状。在图8(c)中，分离地示出与终端保护层19接合的源电极11和通过接触单元10c与扩散保护层9接合的源电极11，但栅垫33仅设置于终端区域的一部分，在终端区域未设置栅垫33的剖面，与终端保护层19接合的源电极11和通过接触单元10c与扩散保护层9接合的源电极11连续地连接。
如图8(b)所示，活性区域的扩散保护层9具有从内周侧延伸到外周侧的延伸部9a，延伸部9a的顶端与形成于终端沟槽16的底部的终端保护层19隔离。在图8的半导体装置300中，终端保护层19具有从外周侧延伸到内周侧的延伸部19a，但也可以是终端保护层19不具有延伸部19a的结构。
如图8所示，即使是终端保护层19和源电极11被接合的接合部11a在终端区域形成为无端的环状的半导体装置300，由于防止伴随开关而在终端保护层19中流过的位移电流流入到扩散保护层9，所以也能够抑制在扩散保护层9的延伸部9a中产生过大的电压下降而与延伸部9a邻接的栅绝缘膜7由于电场被破坏。
实施方式4.
图9是示出本发明的实施方式4中的半导体装置的部分俯视图以及部分剖面图。图9是与实施方式1的图2相当的图，图9中，附加与图2相同的符号的部分表示同一或者对应的结构，省略其说明。相比于本发明的实施方式1，在终端区域的终端保护层19与栅布线18之间设置场绝缘膜17，场绝缘膜17从终端区域连续地设置至活性区域的源区域5上的结构相异。
图9(a)是在半导体层2的上表面的位置示出半导体装置400的部分俯视图，图9(b)是在栅沟槽6的底部的扩散保护层9的位置示出半导体装置400的部分俯视图。另外，图9(c)是沿着图9(a)、(b)的虚线A-A的部分剖面图，图9(d)是沿着图9(a)、(b)的虚线B-B的部分剖面图。
如图9(a)所示，在本实施方式4的半导体装置400中，最外周单元10b的源区域5形成至活性区域的最外周侧，最外周单元10b的源区域5与终端沟槽16相接。而且，如图9(c)、(d)所示，在终端沟槽16内的底部，形成有膜厚比栅绝缘膜7厚的场绝缘膜17，设置于终端区域的栅布线18隔着场绝缘膜17设置于与终端沟槽16的底部邻接的终端保护层19上。场绝缘膜17还形成于终端沟槽16的活性区域侧的侧面，连续地形成至与终端沟槽16邻接的最外周单元10b的源区域5上。此外，在图9中，与实施方式2的半导体装置200同样地，本实施方式4的半导体装置400示出终端保护层19具有从外周侧延伸到内周侧的延伸部19a的结构，但也可以与实施方式1的半导体装置100同样地，是终端保护层19不具有延伸部的结构。
本实施方式4的半导体装置400能够通过在实施方式1中说明的半导体装置100的制造方法中，在形成栅绝缘膜7的工序与形成栅电极8以及栅布线18的工序之间，设置形成场绝缘膜17的工序来制造。场绝缘膜17也可以掩蔽不形成场绝缘膜17的区域，通过CVD法等沉积硅氧化膜等绝缘膜而形成。
在本实施方式4的半导体装置400中，在终端保护层19与设置于终端保护层19上的栅布线18之间形成有膜厚比栅绝缘膜7厚的场绝缘膜17，所以即使在终端保护层19中流过与开关相伴的位移电流而产生过大的电压下降，由于场绝缘膜17厚，所以能够防止电场所致的场绝缘膜17的破坏，进一步提高半导体装置400的耐压。
在图9所示的半导体装置400中，最外周单元10b的源区域5与终端沟槽16相接，所以相比于在实施方式1～3中说明的半导体装置，终端沟槽16的侧面中的与活性区域相接的侧面的绝缘膜的可靠性易于降低。因此，如在实施方式1～3中说明的半导体装置那样，在终端沟槽16的与活性区域相接的侧面形成栅绝缘膜7，在与栅布线18之间保持绝缘的情况下，需要远离终端沟槽16的侧面地形成最外周单元10b的源区域5。
但是，在本实施方式4的半导体装置400中，从终端沟槽16的活性区域侧的侧面至与终端沟槽16邻接的最外周单元10b的源区域5上连续地形成有场绝缘膜17，所以场绝缘膜17不易绝缘破坏，能够提高半导体装置400的可靠性。因此，能够直至与终端沟槽16相接的位置形成最外周单元10b的源区域5。其结果，在半导体装置400的制造方法中，通过在基区域4内的上部整体将N离子注入之后，在作为源区域5留下的部分以外再次将Al离子注入而恢复为p型半导体，能够选择性地留下源区域5而形成源区域5。即，在制造使与源电极接合的部位的基区域4的p型杂质浓度高于与漂移层3相接的部位的基区域4的p型杂质浓度而减小基区域4和源电极的接触电阻的半导体装置的情况下，能够简化制造工序。
实施方式5.
本实施方式5是在电力变换装置中使用的开关元件中适用上述实施方式1～4所示的半导体装置的实施方式。另外，本发明不限定于特定的电力变换装置，但以下，作为实施方式5，说明在三相的逆变器中适用本发明的情况。
图10是示出适用本发明的实施方式5中的电力变换装置的电力变换系统的结构的框图。
图10所示的电力变换系统包括电源50、电力变换装置60、负载70。电源50是直流电源，对电力变换装置60供给直流电力。电源50能够由各种例子构成，例如，既能够由直流系统、太阳能电池、蓄电池构成，也能够由与交流系统连接的整流电路、AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力变换为预定的电力的DC/DC转换器构成电源50。
电力变换装置60是连接于电源50与负载70之间的三相的逆变器，将从电源50供给的直流电力变换为交流电力，对负载70供给交流电力。电力变换装置60如图10所示，具备：主变换电路61，将直流电力变换为交流电力而输出；驱动电路62，输出驱动设置于主变换电路61的各开关元件的驱动信号；以及控制电路63，将控制驱动电路62的控制信号输出到驱动电路62。
负载70是通过从电力变换装置60供给的交流电力驱动的三相的电动机。此外，负载70不限于特定的用途，是搭载于各种电气设备的电动机、例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或者空调设备的电动机。
以下，详细说明电力变换装置60。主变换电路61具备开关元件和续流二极管(未图示)，通过开关元件开关，将从电源50供给的直流电力变换为交流电力，供给给负载70。此外，在开关元件是MOSFET的情况下，也可以是不具备续流二极管的结构。主变换电路61的具体的电路结构有各种例子，但本实施方式所涉及的主变换电路61是2电平的三相全桥电路，能够包括6个开关元件和与各个开关元件反并联的6个续流二极管。在主变换电路61的各开关元件中，适用上述实施方式1～4中的任意实施方式所涉及的半导体装置。6个开关元件针对每2个开关元件串联连接而构成上下臂，各上下臂构成全桥电路的各相(U相、V相、W相)。而且，各上下臂的输出端子、即主变换电路61的3个输出端子与负载70连接。
驱动电路62生成驱动主变换电路61的开关元件的驱动信号，经由主变换电路61的开关元件的栅垫供给给栅电极。具体而言，依照来自后述控制电路63的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号，输出到各开关元件的栅电极。在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路63以对负载70供给期望的电力的方式控制主变换电路61的开关元件。具体而言，根据应供给给负载70的电力，计算主变换电路61的各开关元件应成为导通状态的时间(导通时间)。例如，能够通过根据应输出的电压调制开关元件的导通时间的PWM控制，控制主变换电路61。而且，以在各时间点，向应成为导通状态的开关元件输出导通信号，向应成为截止状态的开关元件输出截止信号的方式，向驱动电路62输出控制指令(控制信号)。驱动电路62依照该控制信号，经由各开关元件的栅垫，向各开关元件的栅电极输出导通信号或者截止信号作为驱动信号。
在本实施方式所涉及的电力变换装置中，作为主变换电路61的开关元件，适用实施方式1～4所涉及的半导体装置，所以能够抑制半导体装置的栅绝缘膜被破坏而故障，提高电力变换装置的可靠性。
在本实施方式中，说明了对2电平的三相逆变器适用本发明的例子，但本发明不限于此，能够适用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平、多电平的电力变换装置，在对单相负载供给电力的情况下也可以对单相的逆变器适用本发明。另外，在对直流负载等供给电力的情况下，还能够对DC/DC转换器、AC/DC转换器适用本发明。
另外，适用本发明的电力变换装置不限定于上述负载为电动机的情况，例如，还能够用作放电加工机、激光加工机或者感应加热烹调器、非接触供电系统的电源装置，进而还能够用作太阳能发电系统、蓄电系统等的功率调节器。

Claims (12)

1.一种半导体装置，具备：
半导体基板；
第1导电类型的漂移层，设置于所述半导体基板上；
第2导电类型的基区域，设置于所述漂移层上；
第1导电类型的源区域，设置于所述基区域内的上部；
栅电极，设置于贯通所述源区域及所述基区域到达至所述漂移层的栅沟槽内；
栅绝缘膜，设置于所述栅沟槽的底面与所述栅电极之间；
第2导电类型的扩散保护层，设置于所述栅绝缘膜的下方；
绝缘膜，设置于位于比所述栅沟槽更靠所述半导体基板的外周侧的位置的终端沟槽的底面；
栅布线，设置于所述绝缘膜上，与所述栅电极电连接；
栅垫，在所述终端沟槽内与所述栅布线接合；
第2导电类型的终端保护层，设置于所述绝缘膜的下方；以及
源电极，与所述源区域、所述扩散保护层及所述终端保护层电连接，
所述扩散保护层具有朝向所述终端保护层延伸的第1延伸部，所述第1延伸部与所述终端保护层隔离。
2.根据权利要求1所述的半导体装置，其中，
所述扩散保护层在俯视时呈现格子状或者条纹状的形状。
3.根据权利要求1所述的半导体装置，其中，
位于所述第1延伸部的上方的所述栅沟槽的延伸部与所述终端沟槽隔离。
4.根据权利要求2所述的半导体装置，其中，
位于所述第1延伸部的上方的所述栅沟槽的延伸部与所述终端沟槽隔离。
5.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述第1延伸部的外周侧端部在俯视时位于比与所述第1延伸部邻接的所述源区域更靠所述半导体基板的外周侧的位置。
6.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述扩散保护层具有多个所述第1延伸部，
所述终端保护层具有朝向多个所述第1延伸部之间延伸的第2延伸部。
7.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述终端保护层与所述源电极接合，仅经由所述源电极与所述扩散保护层电连接。
8.根据权利要求1至4中的任意一项所述的半导体装置，其中，
具有：第1接合部，所述源电极与所述扩散保护层接合；以及第2接合部，所述源电极与所述终端保护层接合，
所述第1接合部是多个，在俯视时多个所述第1接合部中的最接近所述第2接合部的最接近第1接合部与所述第2接合部之间的距离比所述最接近第1接合部与最接近所述最接近第1接合部的其他第1接合部之间的距离长。
9.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述绝缘膜是膜厚比所述栅绝缘膜厚的场绝缘膜，从所述终端沟槽的底面连续地设置至所述源区域上。
10.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述终端沟槽的底面与所述半导体基板之间的长度是所述栅沟槽的底面与所述半导体基板之间的长度以下。
11.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述漂移层由带隙比硅大的宽带隙半导体构成。
12.一种电力变换装置，具备：
主变换电路，具有权利要求1至11中的任意一项所述的半导体装置，该主变换电路变换被输入的电力而输出；
驱动电路，将驱动所述半导体装置的驱动信号输出到所述半导体装置；以及
控制电路，将控制所述驱动电路的控制信号输出到所述驱动电路。
CN201780087733.5A 2017-03-07 2017-03-07 半导体装置以及电力变换装置 Active CN110431669B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/009007 WO2018163286A1 (ja) 2017-03-07 2017-03-07 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
CN110431669A CN110431669A (zh) 2019-11-08
CN110431669B true CN110431669B (zh) 2023-03-28

Family

ID=63448130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780087733.5A Active CN110431669B (zh) 2017-03-07 2017-03-07 半导体装置以及电力变换装置

Country Status (5)

Country Link
US (1) US11355629B2 (zh)
JP (1) JP6641523B2 (zh)
CN (1) CN110431669B (zh)
DE (1) DE112017007186B4 (zh)
WO (1) WO2018163286A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12057500B2 (en) 2019-02-18 2024-08-06 Mitsubishi Electric Corporation Power semiconductor device and power converter
JP7171527B2 (ja) * 2019-09-13 2022-11-15 株式会社 日立パワーデバイス 半導体装置および電力変換装置
EP4128362B8 (en) * 2021-03-22 2023-12-27 Hitachi Energy Ltd Power semiconductor device
WO2023166666A1 (ja) * 2022-03-03 2023-09-07 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN115064596B (zh) * 2022-08-18 2022-11-04 广州粤芯半导体技术有限公司 半导体器件及其制备方法
DE102022210842A1 (de) 2022-10-14 2024-04-25 Robert Bosch Gesellschaft mit beschränkter Haftung Transistoranordnung und Verfahren zur Herstellung eines Transistors mit einer Finnenstruktur

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030178672A1 (en) * 2002-03-25 2003-09-25 Tetsuo Hatakeyama High-breakdown-voltage semiconductor device
CN101401212A (zh) * 2006-03-08 2009-04-01 丰田自动车株式会社 绝缘栅极型半导体器件及其制造方法
JP2010114152A (ja) * 2008-11-04 2010-05-20 Toyota Motor Corp 半導体装置および半導体装置の製造方法
US20130099251A1 (en) * 2011-10-20 2013-04-25 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
CN103262248A (zh) * 2010-12-10 2013-08-21 三菱电机株式会社 半导体装置及其制造方法
CN105474402A (zh) * 2013-08-01 2016-04-06 三菱电机株式会社 碳化硅半导体器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4500530B2 (ja) 2003-11-05 2010-07-14 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP2010147222A (ja) 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
DE112009005069B4 (de) * 2009-07-15 2016-09-01 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
JP5458809B2 (ja) * 2009-11-02 2014-04-02 富士電機株式会社 半導体装置
JP5878331B2 (ja) * 2011-10-18 2016-03-08 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5751213B2 (ja) * 2012-06-14 2015-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6219704B2 (ja) 2013-12-17 2017-10-25 トヨタ自動車株式会社 半導体装置
US10453951B2 (en) * 2014-09-26 2019-10-22 Mitsubishi Electric Corporation Semiconductor device having a gate trench and an outside trench
CN106796917B (zh) * 2015-03-17 2019-10-01 富士电机株式会社 半导体装置及半导体装置的制造方法
US10229969B2 (en) * 2015-06-09 2019-03-12 Mitsubishi Electric Corporation Power semiconductor device
US10559652B2 (en) * 2016-02-09 2020-02-11 Mitsubishi Electric Corporation Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030178672A1 (en) * 2002-03-25 2003-09-25 Tetsuo Hatakeyama High-breakdown-voltage semiconductor device
CN101401212A (zh) * 2006-03-08 2009-04-01 丰田自动车株式会社 绝缘栅极型半导体器件及其制造方法
JP2010114152A (ja) * 2008-11-04 2010-05-20 Toyota Motor Corp 半導体装置および半導体装置の製造方法
CN103262248A (zh) * 2010-12-10 2013-08-21 三菱电机株式会社 半导体装置及其制造方法
US20130099251A1 (en) * 2011-10-20 2013-04-25 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
CN105474402A (zh) * 2013-08-01 2016-04-06 三菱电机株式会社 碳化硅半导体器件及其制造方法

Also Published As

Publication number Publication date
CN110431669A (zh) 2019-11-08
US11355629B2 (en) 2022-06-07
US20210135002A1 (en) 2021-05-06
DE112017007186B4 (de) 2024-06-27
JPWO2018163286A1 (ja) 2019-07-04
WO2018163286A1 (ja) 2018-09-13
JP6641523B2 (ja) 2020-02-05
DE112017007186T5 (de) 2019-12-24

Similar Documents

Publication Publication Date Title
CN110709997B (zh) 半导体装置以及电力变换装置
CN110352497B (zh) 碳化硅半导体装置以及电力变换装置
US10192865B2 (en) Method of manufacturing a semiconductor device
CN110431669B (zh) 半导体装置以及电力变换装置
US11158511B2 (en) Semiconductor device and power converter including a copper film with a small grain size stress relaxtion layer
US11158704B2 (en) Semiconductor device and power conversion device
CN110337725B (zh) 碳化硅半导体装置以及电力变换装置
JP7068916B2 (ja) 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
US11282948B2 (en) Wide band gap semiconductor device and power conversion apparatus
CN111466032B (zh) 碳化硅半导体装置以及电力变换装置
WO2021014570A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
CN113646895B (zh) 半导体装置以及电力变换装置
CN113330579B (zh) 半导体装置以及电力变换装置
CN115956296A (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
CN111480239B (zh) 碳化硅半导体装置以及电力变换装置
CN115668510A (zh) 碳化硅半导体装置以及电力变换装置
JP7047981B1 (ja) 炭化珪素半導体装置および電力変換装置
JP7370476B2 (ja) 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置
JP7062143B1 (ja) 半導体装置及び電力変換装置
US20240274655A1 (en) Semiconductor device, electric power conversion device, and method for manufacturing semiconductor device
CN110176487B (zh) 半导体装置及其制造方法、电力变换装置
CN117642873A (zh) 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置
CN116564904A (zh) 半导体装置、电力变换装置及半导体装置的制造方法
CN116368623A (zh) 半导体装置以及电力变换装置
CN118825069A (zh) 半导体装置、电力转换装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant