JP5366507B2 - Power semiconductor device and method for mounting power semiconductor device - Google Patents
Power semiconductor device and method for mounting power semiconductor device Download PDFInfo
- Publication number
- JP5366507B2 JP5366507B2 JP2008288770A JP2008288770A JP5366507B2 JP 5366507 B2 JP5366507 B2 JP 5366507B2 JP 2008288770 A JP2008288770 A JP 2008288770A JP 2008288770 A JP2008288770 A JP 2008288770A JP 5366507 B2 JP5366507 B2 JP 5366507B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- external substrate
- power semiconductor
- bent portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 185
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 229910000679 solder Inorganic materials 0.000 claims abstract description 60
- 238000003780 insertion Methods 0.000 claims abstract description 27
- 230000037431 insertion Effects 0.000 claims abstract description 27
- 238000005476 soldering Methods 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000020169 heat generation Effects 0.000 abstract description 3
- 238000013341 scale-up Methods 0.000 abstract 1
- 238000005452 bending Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910001111 Fine metal Inorganic materials 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体装置および半導体装置の実装方法に関し、特に、挿入実装型の電力用半導体装置における鉛フリーはんだ実装に対するリードのはんだ付け性を改善することができ、また、実装の際に半導体モジュールの大型化を抑制しつつ、半導体モジュール自体の長寿命化を図ることができる半導体装置および半導体装置の実装方法に関するものである。 The present invention relates to a semiconductor device and a method for mounting the semiconductor device, and in particular, can improve the solderability of leads with respect to lead-free solder mounting in an insertion mounting type power semiconductor device. The present invention relates to a semiconductor device and a semiconductor device mounting method capable of extending the life of the semiconductor module itself while suppressing an increase in size.
一般的に、挿入実装型の半導体装置を外部基板へ実装する場合、リード挿入部(以下、「スルーホール」と記す。)が形成された外部基板に前記半導体装置を挿入し、当該半導体装置のリードを溶融はんだに接触させて前記スルーホールに溶融はんだを充填している。 Generally, when an insertion mounting type semiconductor device is mounted on an external substrate, the semiconductor device is inserted into an external substrate on which a lead insertion portion (hereinafter referred to as a “through hole”) is formed, and the semiconductor device The lead is brought into contact with molten solder to fill the through hole with molten solder.
挿入実装型の半導体装置の外部基板へのはんだ付けには、フローはんだ付け方式や、ポイントフローはんだ付け方式が用いられる。これらは、はんだ付けされるリードと外部基板とにフラックスを供給した後、これらを予熱し、その後、溶融はんだを供給することにより、リードおよび外装基板の温度をはんだの液相線温度以上に昇温させて、はんだ付けを行うものである。 A flow soldering method or a point flow soldering method is used for soldering an insertion mounting type semiconductor device to an external substrate. In these methods, flux is supplied to the lead to be soldered and the external board, and then preheated, and then the molten solder is supplied to raise the temperature of the lead and the outer board to a temperature higher than the liquidus temperature of the solder. It is heated and soldered.
一方、電力用半導体装置において、リードの断面積はそこに流す電流量に依存する。このため、特に、大電流を扱う電力用半導体装置は、リードの断面積が必然的に大きくなるので、リードを所定温度に昇温させるための大きな熱量を与える必要がある。換言すると、前記電力用半導体装置にあっては、リードがはんだ付け可能な温度まで到達しにくく、はんだ付け性が悪化する場合があるという問題を有している。 On the other hand, in the power semiconductor device, the cross-sectional area of the lead depends on the amount of current flowing therethrough. For this reason, particularly in a power semiconductor device that handles a large current, the cross-sectional area of the lead is inevitably large, so it is necessary to apply a large amount of heat to raise the lead to a predetermined temperature. In other words, the power semiconductor device has a problem that it is difficult for the lead to reach a solderable temperature and solderability may deteriorate.
この課題を解決するため、溶融はんだに外部基板を長時間接触させることでリードの温度を上げ、はんだ付け性を改善しようとすると、外部基板全体の温度が上昇してしまうという問題がある。つまり、外部基板には耐熱温度が低い(例えば、電解コンデンサ)電子部品も実装されているため、それらが熱によって壊れてしまう危険性があり、基板全体の温度を上げることはできない。仮に、耐熱温度の低い部品のみを冷却するなど、特殊な技術を用いてはんだ付け性を改善させたとしても、プロセス時間が長くなるためコストアップを招くといった不具合が生じる。このため、上記解決法は好ましくない。 In order to solve this problem, if the temperature of the lead is raised by bringing the external substrate into contact with the molten solder for a long time to improve the solderability, there is a problem that the temperature of the entire external substrate increases. That is, since electronic components having a low heat-resistant temperature (for example, electrolytic capacitors) are also mounted on the external substrate, there is a risk that they will be broken by heat, and the temperature of the entire substrate cannot be raised. Even if the solderability is improved by using a special technique such as cooling only a component having a low heat-resistant temperature, there is a problem that the process time is increased and the cost is increased. For this reason, the above solution is not preferred.
また、はんだ槽の設定温度を高くすることや作業雰囲気温度を高くするという解決法を取り、上記課題を解決しようとしても、電子部品の耐熱温度は依然解決されないままであるし、またフラックスが効力を失ってしまうことで、はんだ付け性が悪くなるという新たな問題が発生する。 In addition, even if we try to solve the above problems by increasing the set temperature of the solder bath or increasing the working atmosphere temperature, the heat-resistant temperature of the electronic parts remains unresolved and the flux is effective. The loss of solder causes a new problem that solderability is deteriorated.
他方、近年、環境問題の観点から、共晶はんだ(Sn−Pbはんだ)は使用しない方向に進んでおり、それに代えて錫を基材とした鉛を含まない鉛フリーはんだが使用され始めている。 On the other hand, in recent years, eutectic solder (Sn—Pb solder) is not used from the viewpoint of environmental problems. Instead, lead-free solder based on tin and containing no lead has begun to be used.
鉛フリーはんだは、共晶はんだと比較して液相線温度が40K程度高いため、はんだ付けのプロセス中に、リードのはんだ付けされるべき部分の温度が液相線温度に到達せず、はんだ付け不良が発生する場合がある。 Lead-free solder has a liquidus temperature about 40K higher than eutectic solder, so the temperature of the part to be soldered does not reach the liquidus temperature during the soldering process. Bad attachment may occur.
したがって、鉛フリーはんだを用いて前述した電力用半導体装置を外部基板へ実装する場合、共晶はんだと比較して液相線温度が40K程度高くなるので、上述したはんだ付け性が悪化する問題はより顕著になる。 Therefore, when the power semiconductor device described above is mounted on an external substrate using lead-free solder, the liquidus temperature is about 40K higher than that of eutectic solder. Become more prominent.
そこで、上述の問題を解決する技術として、外部基板のスルーホールの開口面積を単純にリードの断面積の4倍以上にすることにより、はんだ付けの際に、熱伝導性を高めることができ、高融点の鉛フリーはんだを使用する場合でも良好にはんだ付けを行うことができる半導体装置の実装方法が提案されている(例えば、特許文献1参照。)。 Therefore, as a technique for solving the above-mentioned problem, by simply setting the opening area of the through hole of the external substrate to 4 times or more of the cross-sectional area of the lead, the thermal conductivity can be increased during soldering, There has been proposed a semiconductor device mounting method that can perform soldering satisfactorily even when a high melting point lead-free solder is used (see, for example, Patent Document 1).
例えば、DIP(Dual Inline Package)型の電力用半導体装置の場合、隣接するリード同士で電位が異なることから、絶縁性を確保するための沿面距離が必要となる。このため、外部基板のスルーホールは、前記沿面距離に応じたピッチで形成させる必要がある。 For example, in the case of a DIP (Dual Inline Package) type power semiconductor device, since the potential differs between adjacent leads, a creepage distance is required to ensure insulation. For this reason, it is necessary to form the through holes of the external substrate at a pitch corresponding to the creeping distance.
したがって、特許文献1に記載されている技術思想を前記DIP型の電力用半導体装置の実装に適用した場合、前記沿面距離に応じたピッチでスルーホールを形成することに加え、前記スルーホールの開口面積をリードの断面積の4倍以上にする必要があるため、外部基板が大きくなってしまい、半導体装置を種々の電子部品とともに外部基板に組み付けた、半導体アセンブリモジュール(以下、単に「半導体モジュール」と記す。)が大型化するという問題がある。
Therefore, when the technical idea described in
一方、はんだの電気伝導率や熱伝導率は、主に銅を基材として構成されるリードや導電配線(導体パターン)等に比して劣るため、大電流が通電された場合、はんだ部での温度が高くなる。この現象は、リードの断面積に対してはんだ部の面積が大きくなるほど、リードから導電配線(導体パターン)までの距離が長くなるのでより顕著になる。 On the other hand, the electrical conductivity and thermal conductivity of solder are inferior to those of leads and conductive wiring (conductor pattern) mainly composed of copper as the base material. Temperature rises. This phenomenon becomes more prominent because the distance from the lead to the conductive wiring (conductor pattern) becomes longer as the area of the solder portion becomes larger with respect to the cross-sectional area of the lead.
前述のことから、特許文献1に記載されている技術思想を前記DIP型の電力用半導体装置の実装に適用した場合、通電時におけるはんだ部での温度がさらに高くなるとともに、隣接するスルーホール同士が熱干渉を起こし、はんだ部での温度上昇が著しくなるという問題がある。
From the above, when the technical idea described in
さらに、半導体モジュールには、電力用半導体装置の駆動時に急激な温度サイクル(発熱、冷却)が加わる。この温度サイクルに加えて、前述のはんだ部のジュール損失による温度上昇が加わることになる。これらのことから、熱応力によってはんだ部が損傷し、半導体モジュールとしての製品寿命に悪影響を及ぼすという問題がある。 Furthermore, a rapid temperature cycle (heat generation, cooling) is applied to the semiconductor module when the power semiconductor device is driven. In addition to this temperature cycle, an increase in temperature due to the Joule loss of the solder portion described above is added. From these things, there exists a problem that a solder part is damaged by a thermal stress and has a bad influence on the product life as a semiconductor module.
したがって、本発明は、前記問題点を解決することを課題としてなされたものであり、その目的とするところは、挿入実装型の半導体装置における鉛フリーはんだ実装に対するリードのはんだ付け性を改善することができ、また、実装の際に半導体モジュールの大型化を抑制しつつ、はんだ部での発熱現象を緩和させて半導体モジュール自体の長寿命化を図ることができる電力用半導体装置および電力用半導体装置の実装方法を提供することにある。 Accordingly, the present invention has been made to solve the above-mentioned problems, and its object is to improve the solderability of leads with respect to lead-free solder mounting in an insertion mounting type semiconductor device. can be, also, while suppressing an increase in size of the semiconductor module during mounting, the solder portion in the heat generating phenomenon relaxed allowed by the semiconductor module semiconductor device for electric power can increase the life of itself and the power semiconductor device It is to provide an implementation method.
本発明の電力用半導体装置における発明では、プラスチックパッケージと、前記プラスチックパッケージの側面から外部に突出する複数のリードと、前記プラスチックパッケージにより封止された単数または複数の半導体素子と、前記半導体素子とリードとを接続する電気配線とを備え、前記リードを外部基板に形成されたリード挿入部に挿入してはんだ接合することにより、外部基板に実装される挿入実装型の半導体装置であって、前記プラスチックパッケージの一の側面から外部に突出しているリードの幅は、前記プラスチックパッケージの他の一の側面から外部に突出しているリードの幅よりも広く、前記プラスチックパッケージの一の側面から外部に突出する複数のリードにのみ、その先端近傍を内方へ曲折させた折り曲げ部が形成されていることを特徴としたものである。 In the power semiconductor device of the present invention, a plastic package, a plurality of leads projecting from the side of the plastic package, one or more semiconductor elements sealed by the plastic package, and the semiconductor element and an electric wire connecting the lead, by solder joint by inserting the lead into lead insertion portion formed on the external board, an insertion mounting type semiconductor device is mounted on an external board, said The width of the lead protruding outward from one side of the plastic package is wider than the width of the lead protruding outward from the other side of the plastic package and protrudes outward from the one side of the plastic package. a plurality of leads only bent portion obtained by bending the tip vicinity of the inwardly formed to It is obtained by said being.
また、本発明の電力用半導体装置の実装方法における発明では、請求項1から請求項4のいずれかに記載の電力用半導体装置を、外部基板に形成されたリード挿入部に挿入してはんだ接合することにより、外部基板に実装される半導体装置の実装方法であって、前記リード挿入部にはんだが充填されていることを特徴としたものである。
Further, in the invention in the implementation of the power semiconductor device of the present invention, a power semiconductor device according to any one of
以上の説明から明らかなように、本発明に係る電力用半導体装置によれば、溶融はんだとリードとの接触面積が増加するため、はんだ付け時、溶融はんだからリードに伝わる熱量が大きくなる結果、リードが所定温度まで到達しやすくなり、鉛フリーはんだ実装に対するリードのはんだ付け性を改善することができる。 As apparent from the above description, according to the power semiconductor device according to the present invention, since the contact area between the molten solder and the lead increases, results when soldering is amount of heat transferred to the lead from the molten solder becomes large The lead can easily reach a predetermined temperature, and the solderability of the lead for lead-free solder mounting can be improved.
また、本発明に係る電力用半導体装置の実装方法によれば、上述の電力用半導体装置を外部基板に形成されたリード挿入部に挿入してはんだ接合した場合、必要最小限のスペースで外部基板へ実装することが可能となるので、外部基板のみならず、電力用半導体モジュール自体の大型化を抑制することができる。また、はんだ部での発熱現象を緩和することができるので、電力用半導体モジュール自体の長寿命化を図ることができる。
Further, according to the mounting method of the power semiconductor device according to the present invention, when the solder by inserting the power semiconductor device on predicates in the lead insertion portion formed on the external substrate bonding, external minimum necessary space Since it can be mounted on the substrate, not only the external substrate but also the power semiconductor module itself can be prevented from being enlarged. In addition, since the heat generation phenomenon at the solder portion can be alleviated, the life of the power semiconductor module itself can be extended.
次に、本発明の実施の形態に係る半導体装置および半導体装置の実装方法を添付図面に従って説明する。 Next, a semiconductor device and a semiconductor device mounting method according to embodiments of the present invention will be described with reference to the accompanying drawings.
実施の形態1.
実施の形態1に係る半導体装置は、DIP(Dual Inline Package)型の電力用半導体装置である。図1(a)〜(d)は、それぞれ、実施の形態1に係る半導体装置の平面図、正面図および側面図である。図2は、図1(a)のA−A線における半導体装置の断面図である。また、図3は、この半導体装置を外部基板に実装した状態を示す正面図であり、図4は、半導体装置を外部基板に実装した状態を示す平面図である。さらに、図5は、リードとスルーホールとがはんだ付けされた状態を外部基板の裏面から見た平面図であり、図6は、図5のB−B線における側面断面図である。なお、図1〜図6に示す半導体装置は、所謂、挿入実装型の半導体装置である。
The semiconductor device according to the first embodiment is a DIP (Dual Inline Package) type power semiconductor device. 1A to 1D are a plan view, a front view, and a side view, respectively, of the semiconductor device according to the first embodiment. FIG. 2 is a cross-sectional view of the semiconductor device taken along line AA in FIG. FIG. 3 is a front view showing a state in which the semiconductor device is mounted on the external substrate, and FIG. 4 is a plan view showing a state in which the semiconductor device is mounted on the external substrate. 5 is a plan view of the state in which the lead and the through hole are soldered as seen from the back surface of the external substrate, and FIG. Note that the semiconductor device illustrated in FIGS. 1 to 6 is a so-called insertion mounting type semiconductor device.
1.半導体装置の構成
図1および図2を参照して半導体装置1の構成について説明する。実施の形態1に係る半導体装置1にあっては、電力用半導体素子2と制御用半導体素子3とが、多数のリード4、5を備えた銅製のリードフレーム6a、6bに搭載されている。前記電力用半導体素子2は金属細線7を介してリードフレーム6aに電気的に接続されており、また、制御用半導体素子3は金属細線8を介してリードフレーム6bに電気的に接続されている。さらに、半導体装置1は放熱性を高めるためのヒートシンク9を備えている。
1. Configuration of Semiconductor Device The configuration of the
半導体装置1は、これを構成する前記各構成部材2〜9が樹脂10によってプラスチックパッケージ11内に封止された構造となっている。なお、リード4、5の一部はプラスチックパッケージ11の外側に露出している。
The
半導体装置1の一の長辺側の側面(図1(a)の紙面に向かって上側の面)には、所定の間隔をもって一列に並んでいる複数のリード4の一部が、また、他の一の長辺側の側面(図1(a)の紙面に向かって下側の面)にはリード4よりも狭い間隔で一列に並んでいる複数のリード5の一部がそれぞれ外側に露出しているとともに、それらが底面に向かって逆L字状に曲げられている。ここで、リード4の断面積は、当該リード4の方に大電流を通電させる必要があることから、リード5の断面積よりも大きくなっている。
On one side of the long side of the semiconductor device 1 (the surface on the upper side of the sheet of FIG. 1A), a part of the plurality of
プラスチックパッケージ11の外側に露出しているリード4の先端部分には、リード先端部13が内方(半導体装置1側)に向くように曲折された円弧状の折り曲げ部12が形成されている。
An arc-
これにより、本実施の形態に係る半導体装置1は、溶融はんだとリード4との接触面積が増加するため、はんだ付け時、溶融はんだからリード4に伝わる熱量が大きくなる結果、リード4が所定温度まで到達しやすくなり、鉛フリーはんだ実装に対するリード4のはんだ付け性が改善される。また、比較的はんだ付けが容易なリード5のはんだ付け性とのバランスも良好となるため、半導体装置1における外部基板20への実装を容易に行うことができる。
As a result, in the
併せて、はんだ付けのフロー時に、溶融はんだに外部基板を長時間接触させることで、はんだ付け性を改善しようとする必要もなくなるので、基板に実装されている電子部品が過温度上昇により破壊してしまうといった不具合を防止できる。また、はんだ付け性を改善させる目的で、はんだ槽自体の設定温度を高くすることや作業雰囲気温度を高くする必要がないため、同様に、電子部品を破壊しまうといった不具合を防止できる。 At the same time, it is not necessary to improve the solderability by bringing the external board into contact with the molten solder for a long time during the soldering flow, so the electronic components mounted on the board are destroyed due to an overtemperature rise. It is possible to prevent problems such as In addition, for the purpose of improving solderability, it is not necessary to increase the set temperature of the solder bath itself or the working atmosphere temperature, and similarly, it is possible to prevent problems such as destruction of electronic components.
2.半導体装置の製造方法
図2を参照して半導体装置1の製造方法について説明する。この半導体装置1の製造プロセスにおいては、先ず、銅製のリードフレーム6a、6bに、電力用半導体素子2と制御用半導体素子3とをダイボンディングにより取り付ける(搭載する)。次に、電力用半導体素子2とリードフレーム6aとをアルミニウムからなる金属細線7を用いてワイヤボンディングにより電気的に接続する一方、制御用半導体素子3とリードフレーム6bとを銅からなる金属細線8を用いてワイヤボンディングにより電気的に接続する。
2. Manufacturing Method of Semiconductor Device A manufacturing method of the
そして、電力用半導体素子2および制御用半導体素子3と金属細線7、8とを保護するため、トランスファーモールド技術を用いてプラスチックパッケージ11を形成する。その際、プラスチックパッケージ11内に樹脂10を介してヒートシンク9を組み込む。その後、リードフレーム6a、6bの余分な部分、例えば、タイバ等をタイバカット工程で切断し、リード4、5を形成する。そして、リード4の先端部分に折り曲げ部12を形成する。リード4、5には、ディッピング技術やめっき技術等によりはんだをコーティングし、さらにリードフォーミングを行う。これにより、半導体装置1(製品)が完成する。
Then, in order to protect the
3.半導体装置の外部基板への実装方法
図3〜図6を参照して半導体装置1の外部基板20への実装方法を説明する。外部基板20には、スルーホール21、22が形成されている。また、外部基板20の表面201と裏面202並びにスルーホール21、22の内壁には、導電配線(導体パターン)29が形成されており、表面201と裏面202に形成された当該導電配線(導体パターン)29がスルーホール21、22を介して電気的に接続している。さらに、外部基板20の表面201と裏面202には、導電配線(導体パターン)29の一部を被覆するように絶縁保護膜24が塗布されている。
3. Mounting Method of Semiconductor Device to External Substrate A mounting method of the
先ず、外部基板20の表面201から半導体装置1のリード4をスルーホール21に、リード5をスルーホール22に挿入させる。そして、リード4の折り曲げ部12の一部とリード5のリード先端部14の一部とが外部基板20の裏面202から突出するように挿入させる。なお、半導体装置1の外部基板20への実装方法における以降の説明については、リード4の先端部分およびスルーホール21部分に着目して説明することとする。
First, the
フローはんだ付け工程において、リード4の先端部分が挿入された外部基板20のスルーホール21に、酸化皮膜を除去して良好なはんだ付けを行うためのフラックスを供給する。次に、溶融した鉛フリーはんだ25が貯留した溶融はんだ槽(図示せず)の液面に外部基板20の裏面202を接触させる。この時、溶融はんだが外部基板20のスルーホール21に挿入されたリード4の折り曲げ部12に接触する。
In the flow soldering process, a flux for removing the oxide film and performing good soldering is supplied to the through
そして、溶融はんだの熱により、リード4とスルーホール21が昇温され、前記リード4の折り曲げ部12を含むリード4全体がはんだ付け可能な温度まで到達すると、リード4の先端部分が挿入されているスルーホール21にはんだが充填される。
The
その後、溶融はんだ槽(図示せず)の液面から外部基板20の裏面202を離間させると、リード4の先端部分が挿入されているスルーホール21に供給されたはんだ25が凝固する。なお、半導体装置1の外部基板20への実装に用いられるはんだとしては、錫を基材とした鉛を含まないSn−Ag−Cu系あるいはSn−Ag系が好適である。
Thereafter, when the
次に、外部基板20に形成されているスルーホール21の形状およびその配置方向について説明する。図4に示すように、外部基板20における、半導体装置1の一の長辺側の側面(紙面に向かって上側の面)から露出している複数(本図では5本)のリード4に対応した位置に、長円状に形成された複数(本図では5箇所)のスルーホール21が一列に配置されている。
Next, the shape and arrangement direction of the through
それぞれのスルーホール21は、その長軸がリード4の幅方向と直交する方向に配置されている。さらに、それぞれのスルーホール21における開口面積の約半分が半導体装置1とオーバーラップして配置されている。なお、それぞれのスルーホール21の短辺側(幅方向)の開口寸法L1については、はんだの流しやすさ、また、リードフォーミング時の公差の観点から、リード4の幅よりも例えば、0.2mm〜0.4mm程度長いことが好ましい。また、本実施の形態では、スルーホール21の開口面積の約半分が半導体装置1とオーバーラップしているが、オーバーラップする領域はスルーホール21の開口面積の一部であればよい。
Each through
図5および図6に示すように、半導体装置1のリード4は、当該半導体装置1のリード4における断面の中心線40が、スルーホール21の中心線30によりも外方(半導体装置1の反対側)にオフセットするように外部基板20のスルーホール21へ挿入されている。なお、外部基板20の裏面202から一部突出しているリード4の折り曲げ部12の円弧の曲率半径は、スルーホール21の長辺L2の長さを超えない範囲とすることが好ましい。
As shown in FIGS. 5 and 6, the
上述のように、スルーホール21を長円状に形成するとともに、当該スルーホール21はその長軸がリード4の幅方向と直交する方向に配置されている。このため、大電流が流れる断面積の大きなリードを有する半導体装置であっても、必要最小限のスペースで外部基板に実装することが可能となるので、外部基板20の大型化を抑制することができる。ひいては、半導体モジュール自体の大型化を抑制することができる。
As described above, the through
また、リード4の幅方向側の端面から導電配線(導体パターン)29までの距離を短くすることができるので、通電時におけるはんだ部での温度が高くなるという現象を緩和することができる。その結果、半導体装置1自体の寿命が長くなる。
In addition, since the distance from the end face of the
さらに、スルーホール21の開口面積の一部が半導体装置1とオーバーラップして配置されている、すなわち、スルーホール21の開口面積の一部を半導体装置1の下方のデッドスペースに配置したので、この構成も外部基板20および半導体モジュール自体の大型化の抑制につながっている。
Furthermore, a part of the opening area of the through
4.変形例
なお、上述した半導体装置1においては、リード4の先端部分には、リード先端部13が内方(半導体装置1側)に向くように曲折された円弧状の折り曲げ部12が形成されている例を挙げて説明したが、これに限らず、リード4の先端部分の形状を次のよう形成してもよい。例えば、図7(a)に示すように、リード4における先端部分の折り曲げ部12を、略L字状に曲折させて前記リード4のリード先端部13が内方(半導体装置1側)へ向くようにする。この構成によると、はんだ付け時における溶融はんだとリード4との接触面積は、上述した円弧状の折り曲げ部12とほぼ変わらない。このため、良好なはんだ付け性を維持したまま、折り曲げ部12の加工を簡易にできる。
4). Modified Example In the
また、例えば、図7(b)に示すように、リード先端部13から折り曲げ部12までの部位に所定長さの切れ込みを施して複数のリード先端部13a、13bに分割し、図示のように、一方のリード先端部13aを外方(半導体装置1とは反対側)に、他方のリード先端部13bを内方(半導体装置1側)へ曲折させた形状の折り曲げ部12としてもよい。あるいは、リード先端部13a、13bの両方を内方(半導体装置1側)へ曲折させてもよい。この構成によると、はんだ付け時において、溶融はんだとリード4との接触面積がさらに大きくなるので、はんだ付け性がよりいっそう向上する。
Further, for example, as shown in FIG. 7 (b), a predetermined length of cut is given to a portion from the
さらに、上述した半導体装置1の外部基板20への実装方法においては、略長孔状のスルーホール21を、長円状に形成する例を挙げて説明したが、これに限らず、スルーホール21の長軸がリード4の幅方向と直交する方向に配置可能な略長孔状の孔であれば、スルーホール21の形状を次のようにしてもよい。例えば、図8(a)に示すような楕円状や、図8(b)に示すような菱形状であってもよいし、あるいは、矩形状であってもよい。
Further, in the above-described method for mounting the
上述したように、リード4の先端部分に形成された折り曲げ部12の形状と、外部基板20に形成されたスルーホール21の形状とがもたらす相乗効果により、外部基板や半導体モジュール等の大型化が抑制できるとともに、従来のはんだ付けプロセスを変更することなく、はんだ付け不良を低減することが可能となる。
As described above, due to the synergistic effect brought about by the shape of the
実施の形態2.
実施の形態2に係る半導体装置は、図1〜図8に示す実施の形態1で説明した半導体装置と多くの共通点を有する。そこで、以下では、説明の重複を避けるため、主に実施の形態1と異なる点について説明する。なお、図9において、図1〜図8に示す共通な部材には、同一符号を付している。
The semiconductor device according to the second embodiment has many common points with the semiconductor device described in the first embodiment shown in FIGS. Therefore, in the following, in order to avoid duplication of description, differences from
図9は、実施の形態2に係る、リードのスルーホールへの挿入状態を示す半導体装置の側面断面図である。なお、図9に示す半導体装置は、挿入実装型の半導体装置である。 FIG. 9 is a side cross-sectional view of the semiconductor device showing a state where the lead is inserted into the through hole according to the second embodiment. Note that the semiconductor device illustrated in FIG. 9 is an insertion mounting type semiconductor device.
1.半導体装置の構成および外部基板への実装方法
実施の形態2に係る半導体装置1にあっては、リード4における先端部分の折り曲げ部12を、当該リード4のリード先端部13が半導体装置1側を向くように、ヘアピン状に曲折させた形状としている。そして、前述のように構成された半導体装置1を外部基板20へ実装させる場合、リード4のリード先端部13を、外部基板20の表面201から突出させる。
1. Configuration of Semiconductor Device and Mounting Method to External Substrate In the
その他の点については、実施の形態1に係る半導体装置1および外部基板20の構成と同様であるので、重複する部分については説明を省略する。
Since the other points are the same as those of the
上述のように、リード4における先端部分の折り曲げ部12を、当該リード4のリード先端部13が半導体装置1側を向くように、ヘアピン状に曲折させた形状の半導体装置1によれば、通電時に生じる熱を、外部基板20の表面201から突出したリード先端部13から放散させることが可能となるため、通電時におけるはんだ部での熱応力がさらに緩和される結果、半導体装置自体のさらなる長寿命化を図ることができる。
As described above, according to the
2.変形例
図9に示す半導体装置1においては、リード4の折り曲げ部12をヘアピン状に形成し、当該リード4のリード先端部13をリード4に近接させているが、リード先端部13が半導体装置1側に向いていれば、必ずしもリード4に近接させる必要はなく、リード先端部13をリード4から離間させた、例えば、V字状となるように折り曲げ部12を形成してもよい。
2. Modified Example In the
実施の形態3.
実施の形態3に係る半導体装置は、図1〜図8に示す実施の形態1で説明した半導体装置と多くの共通点を有する。そこで、以下では、説明の重複を避けるため、主に実施の形態1と異なる点について説明する。なお、図10および図11において、図1〜図8に示す共通な部材には、同一符号を付している。
Embodiment 3 FIG.
The semiconductor device according to the third embodiment has many common points with the semiconductor device described in the first embodiment shown in FIGS. Therefore, in the following, in order to avoid duplication of description, differences from
図10は、実施の形態3に係る半導体装置におけるリードの折り曲げ部を示す斜視図である。図11(a)は、実施の形態3に係る、リードとスルーホールとがはんだ付けされた状態を外部基板の裏面から見た平面図であり、図11(b)は、リードのスルーホールへの挿入状態を示す半導体装置の側面断面図である。なお、図11に示す半導体装置は、挿入実装型の半導体装置である。 FIG. 10 is a perspective view illustrating a bent portion of a lead in the semiconductor device according to the third embodiment. FIG. 11A is a plan view of the state in which the lead and the through hole are soldered according to the third embodiment, as viewed from the back surface of the external substrate, and FIG. It is side surface sectional drawing of the semiconductor device which shows the insertion state. Note that the semiconductor device illustrated in FIG. 11 is an insertion mounting type semiconductor device.
1.半導体装置の構成および外部基板への実装方法
実施の形態3に係る半導体装置1にあっては、図10に示すように、リード4の先端部分は、折り曲げ部12の幅W2を当該リード4の幅W1よりも狭く形成した形状としてある。この場合、リード4の折り曲げ部12の幅W2が狭くなっているため、折り曲げ加工時、折り曲げが容易になるという効果が得られる。そして、このように構成された半導体装置1を外部基板20に実装する場合、図11(b)に示すように、リード4の折り曲げ部12の一部を外部基板20の裏面202から突出させるとともに、当該リード4のリード先端部13を外部基板20の表面201から突出させる。
1. Configuration of Semiconductor Device and Mounting Method to External Substrate In the
一方、外部基板20には、図11(a)に示すように、同一軸線上に同一径の孔26、27、28を互いに一部オーバーラップさせてスルーホール21としての連結孔が形成されている。なお、連結孔を形成する孔26、27、28の直径は、リード4の幅W1よりも0.2mm〜0.4mm程度長いことが好ましい。
On the other hand, as shown in FIG. 11A, the
その他の点については、実施の形態1に係る半導体装置1および外部基板20の構成と同様であるので、重複する部分については説明を省略する。
Since the other points are the same as those of the
上述のように、半導体装置1のリード4は、折り曲げ部12に対応する部分のリード4の幅W2のみが、その他の部分(先端および基端)のリード4の幅W1よりも狭く形成されている。また、外部基板20のスルーホール21の形状は、同一軸線上に同一径の孔26、27、28を互いに一部オーバーラップさせた連結孔としてある。これらの構成によると、図11(a)に示すように、孔26、27、28を互いに一部オーバーラップさせたことによって形成された凸部Cが、リード4の矢印方向の動きを規制するので、半導体装置の外部基板への実装時に位置決めが容易となる。その結果、一定した位置に半導体装置を外部基板へ実装することが可能になる。
As described above, the
また、外部基板20のスルーホール21を、上述のように連結孔としたので、これまでエンドミルで実施していたスルーホールの加工を例えば、ドリルや孔パンチ機で実施することが可能となり、作業工程が簡易になる。
Further, since the through
2.変形例
図11に示す外部基板20において、略長孔状のスルーホール21を、同一軸線上に同一径の孔26、27、28を互いに一部オーバーラップさせた連結孔で説明したが、これに限らず、連結孔を次のような形状としてもよい。例えば、図12(a)に示すように、同一軸線上に同一径の2個の孔26、27を互いに一部オーバーラップさせた連結孔であってもよい。また、図12(b)に示すように、中央の孔27の径のみ両端の孔26、28の径よりも小さくし、それらを互いにオーバーラップさせた連結孔であってもよい。
2. Modified Example In the
さらに、中央の孔27の軸線を両端の孔26、28の軸線から例えば、0.2mm〜0.4mm程度オフセットさせ、孔26、27、28が略同一軸線上となるように形成した連結孔であってもよい。
Further, a connecting hole formed such that the axis of the
実施の形態4.
実施の形態4に係る半導体装置は、図1〜図8に示す実施の形態1で説明した半導体装置と多くの共通点を有する。そこで、以下では、説明の重複を避けるため、主に実施の形態1と異なる点について説明する。なお、図13において、図1〜図8に示す共通な部材には、同一符号を付している。
The semiconductor device according to the fourth embodiment has many common points with the semiconductor device described in the first embodiment shown in FIGS. Therefore, in the following, in order to avoid duplication of description, differences from
図13(a)は、実施の形態4に係る、リードとスルーホールとがはんだ付けされた状態を外部基板の裏面から見た平面図であり、図13(b)は、リードのスルーホールへの挿入状態を示す半導体装置の側面断面図である。なお、図13に示す半導体装置は、挿入実装型の半導体装置である。 FIG. 13A is a plan view of the state in which the lead and the through hole are soldered according to the fourth embodiment, as viewed from the back surface of the external substrate, and FIG. 13B is the through hole of the lead. It is side surface sectional drawing of the semiconductor device which shows the insertion state. Note that the semiconductor device illustrated in FIG. 13 is an insertion mounting type semiconductor device.
1.半導体装置の構成
実施の形態4に係る半導体装置1にあっては、図13(b)に示すように、リード4における先端部分には、折り曲げ部12と第2の折り曲げ部50とが形成されている。詳述すると、折り曲げ部12にてリード4をヘアピン状に曲折させて半導体装置1側に向けた後、側面視でチャンネル状に折り返して形成した第2の折り曲げ部50にて、リード4のリード端部13が外部基板20の裏面202側(半導体装置1とは反対側)へ向くようにした。
1. Configuration of Semiconductor Device In the
その他の点については、実施の形態1に係る半導体装置1並びに実施の形態3に係る外部基板20と同様であるので、重複する部分については説明を省略する。
Since the other points are the same as those of the
2.半導体装置の外部基板への実装方法
このように構成された半導体装置1を外部基板20へ実装する場合、先ず、リード4の折り曲げ部12の一部を外部基板20の裏面202から突出させ、次に、リード4を側面視でチャンネル状に折り返すことにより形成された第2の折り曲げ部50がなす平らな面が、外部基板20の表面201と略同じ高さとなる位置に合わせる。
2. Mounting Method of Semiconductor Device on External Substrate When mounting the
上述のように、半導体装置1のリード4における先端部分を、折り曲げ部12にてリード4をヘアピン状に曲折させて半導体装置1側に向けた後、側面視でチャンネル状に形成された第2の折り曲げ部50にて、リード4のリード端部13が底面(半導体装置1とは反対側の方向)へ向くように形成した。この構成によると、はんだ付け時において、溶融はんだとリード4との接触面積が増加する結果、溶融はんだからリード4に伝わる熱量が増加するとともに、リード4が所定温度まで到達しやすくなるため、外部基板20へのはんだ付け性が改善される。
As described above, after the tip portion of the
また、スルーホール21から露出している前述のリード4における第2の折り曲げ部50がなす平らな面は、リード端部13よりも表面積が広いため、通電時に生じる熱を、その部分からより多く放散させることが可能となり、通電時におけるはんだ部での熱応力がさらに緩和される。その結果、半導体装置自体のさらなる長寿命化を図ることができる。
Further, since the flat surface formed by the second
さらに、実施の形態3と同様に、外部基板20の略長孔状のスルーホール21は、同一軸線上に同一径の孔26、27、28を互いに一部オーバーラップさせた連結孔としてあるので、連結孔に形成された凸部Cがリード4の矢印方向の動きを規制する。これにより、半導体装置の外部基板への実装時に位置決めが容易となる結果、一定した位置に半導体装置を外部基板へ実装することが可能になる。
Furthermore, as in the third embodiment, the substantially long through
今回、開示した実施の形態は例示であってこれに制限されるものではない。本発明は、上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲での全ての変更が含まれることが意図される。 The embodiments disclosed herein are illustrative and not limiting. The present invention is defined by the terms of the claims, rather than the scope described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 半導体装置、2 電力用半導体素子、3 制御用半導体素子、4,5 リード、6a,6b リードフレーム、7,8 金属細線、9 ヒートシンク、10 樹脂、11 プラスチックパッケージ、12 折り曲げ部、13,14 リード先端部、20 外部基板、21,22 スルーホール、24 絶縁保護膜、25 はんだ、26〜28 孔、29 導電配線、30 スルーホール21の中心線、40 リード4の断面の中心線、50 面、201 表面、202 裏面、C 凸部
DESCRIPTION OF
Claims (10)
前記プラスチックパッケージの側面から外部に突出する複数のリードと、
前記プラスチックパッケージにより封止された単数または複数の半導体素子と、
前記半導体素子とリードとを接続する電気配線とを備え、
前記リードを外部基板に形成されたリード挿入部に挿入してはんだ接合することにより、外部基板に実装される挿入実装型の半導体装置であって、
前記プラスチックパッケージの一の側面から外部に突出しているリードの幅は、前記プラスチックパッケージの他の一の側面から外部に突出しているリードの幅よりも広く、
前記プラスチックパッケージの一の側面から外部に突出する複数のリードにのみ、その先端近傍を内方へ曲折させた折り曲げ部が形成されていることを特徴とする電力用半導体装置。 Plastic package,
A plurality of leads protruding outward from the side surface of the plastic package;
One or more semiconductor elements sealed by the plastic package; and
Electric wiring for connecting the semiconductor element and the lead,
An insert mounting type semiconductor device mounted on an external substrate by inserting the lead into a lead insertion portion formed on the external substrate and soldering,
The width of the lead protruding outside from one side surface of the plastic package is wider than the width of the lead protruding outside from the other side surface of the plastic package,
A power semiconductor device , wherein only a plurality of leads protruding outward from one side surface of the plastic package is formed with a bent portion in which the vicinity of the tip is bent inward.
前記リード挿入部にはんだが充填されていることを特徴とする電力用半導体装置の実装方法。A method for mounting a power semiconductor device, wherein the lead insertion portion is filled with solder.
当該リード挿入部の長軸が前記リードの幅方向と直交する方向に配置されており、The major axis of the lead insertion part is arranged in a direction perpendicular to the width direction of the lead,
さらに、前記リード挿入部の一部が半導体装置とオーバーラップして配置されている請求項5に記載の電力用半導体装置の実装方法。The method for mounting a power semiconductor device according to claim 5, wherein a part of the lead insertion portion is disposed so as to overlap the semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008288770A JP5366507B2 (en) | 2008-11-11 | 2008-11-11 | Power semiconductor device and method for mounting power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008288770A JP5366507B2 (en) | 2008-11-11 | 2008-11-11 | Power semiconductor device and method for mounting power semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118390A JP2010118390A (en) | 2010-05-27 |
JP5366507B2 true JP5366507B2 (en) | 2013-12-11 |
Family
ID=42305900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008288770A Active JP5366507B2 (en) | 2008-11-11 | 2008-11-11 | Power semiconductor device and method for mounting power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5366507B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013098445A (en) * | 2011-11-03 | 2013-05-20 | Mitsubishi Electric Corp | Printed wiring board and induction heating cooker equipped with the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52103363U (en) * | 1976-02-02 | 1977-08-05 | ||
JPS5531226U (en) * | 1978-08-21 | 1980-02-28 | ||
JPS5684373U (en) * | 1979-11-29 | 1981-07-07 | ||
JPS61270856A (en) * | 1985-05-24 | 1986-12-01 | Nec Corp | Semiconductor device |
JPS6320860A (en) * | 1986-07-15 | 1988-01-28 | Hitachi Ltd | Surface-attached mounting type semiconductor device |
JPH07262337A (en) * | 1994-03-23 | 1995-10-13 | Melco:Kk | Fitting structure for semiconductor package and ic card |
JP2004063688A (en) * | 2002-07-26 | 2004-02-26 | Mitsubishi Electric Corp | Semiconductor device and semiconductor assembly module |
JP2004327692A (en) * | 2003-04-24 | 2004-11-18 | Matsushita Electric Ind Co Ltd | Connection device |
US7718927B2 (en) * | 2005-03-15 | 2010-05-18 | Medconx, Inc. | Micro solder pot |
-
2008
- 2008-11-11 JP JP2008288770A patent/JP5366507B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010118390A (en) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004063688A (en) | Semiconductor device and semiconductor assembly module | |
JP5279632B2 (en) | Semiconductor module | |
CN104170085A (en) | Semiconductor device | |
JP6308300B2 (en) | Semiconductor device | |
JP5213919B2 (en) | Semiconductor device | |
JP2011165836A (en) | Power semiconductor device | |
JP2013101993A (en) | Semiconductor device | |
JP2008016582A (en) | Printed circuit board for electronic device | |
JP2005142189A (en) | Semiconductor device | |
JP5366507B2 (en) | Power semiconductor device and method for mounting power semiconductor device | |
JP5540791B2 (en) | Electronic component, inverter device provided with electronic component, and method of joining electronic component | |
JP2014049582A (en) | Semiconductor device | |
WO2020235583A1 (en) | Resistor | |
JP5282897B2 (en) | fuse | |
JP6257474B2 (en) | Power circuit device | |
JP6276721B2 (en) | Power module | |
US9620442B2 (en) | Semiconductor device | |
JP2017073452A (en) | Circuit board and electric power supply | |
JP6255518B2 (en) | Semiconductor device | |
JP4701802B2 (en) | Case mold type capacitor | |
JP5200673B2 (en) | Electronic component mounting structure | |
US7974097B2 (en) | Printed circuit board and heat sink | |
JP4816796B2 (en) | Method for mounting circuit board and electronic component on printed circuit board | |
JP4350727B2 (en) | Method for manufacturing insertion mounting type semiconductor device | |
JP6255771B2 (en) | Semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5366507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |