JP5366507B2 - 電力用半導体装置および電力用半導体装置の実装方法 - Google Patents
電力用半導体装置および電力用半導体装置の実装方法 Download PDFInfo
- Publication number
- JP5366507B2 JP5366507B2 JP2008288770A JP2008288770A JP5366507B2 JP 5366507 B2 JP5366507 B2 JP 5366507B2 JP 2008288770 A JP2008288770 A JP 2008288770A JP 2008288770 A JP2008288770 A JP 2008288770A JP 5366507 B2 JP5366507 B2 JP 5366507B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- external substrate
- power semiconductor
- bent portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 185
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 229910000679 solder Inorganic materials 0.000 claims abstract description 60
- 238000003780 insertion Methods 0.000 claims abstract description 27
- 230000037431 insertion Effects 0.000 claims abstract description 27
- 238000005476 soldering Methods 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000020169 heat generation Effects 0.000 abstract description 3
- 238000013341 scale-up Methods 0.000 abstract 1
- 238000005452 bending Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910001111 Fine metal Inorganic materials 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
実施の形態1に係る半導体装置は、DIP(Dual Inline Package)型の電力用半導体装置である。図1(a)〜(d)は、それぞれ、実施の形態1に係る半導体装置の平面図、正面図および側面図である。図2は、図1(a)のA−A線における半導体装置の断面図である。また、図3は、この半導体装置を外部基板に実装した状態を示す正面図であり、図4は、半導体装置を外部基板に実装した状態を示す平面図である。さらに、図5は、リードとスルーホールとがはんだ付けされた状態を外部基板の裏面から見た平面図であり、図6は、図5のB−B線における側面断面図である。なお、図1〜図6に示す半導体装置は、所謂、挿入実装型の半導体装置である。
図1および図2を参照して半導体装置1の構成について説明する。実施の形態1に係る半導体装置1にあっては、電力用半導体素子2と制御用半導体素子3とが、多数のリード4、5を備えた銅製のリードフレーム6a、6bに搭載されている。前記電力用半導体素子2は金属細線7を介してリードフレーム6aに電気的に接続されており、また、制御用半導体素子3は金属細線8を介してリードフレーム6bに電気的に接続されている。さらに、半導体装置1は放熱性を高めるためのヒートシンク9を備えている。
図2を参照して半導体装置1の製造方法について説明する。この半導体装置1の製造プロセスにおいては、先ず、銅製のリードフレーム6a、6bに、電力用半導体素子2と制御用半導体素子3とをダイボンディングにより取り付ける(搭載する)。次に、電力用半導体素子2とリードフレーム6aとをアルミニウムからなる金属細線7を用いてワイヤボンディングにより電気的に接続する一方、制御用半導体素子3とリードフレーム6bとを銅からなる金属細線8を用いてワイヤボンディングにより電気的に接続する。
図3〜図6を参照して半導体装置1の外部基板20への実装方法を説明する。外部基板20には、スルーホール21、22が形成されている。また、外部基板20の表面201と裏面202並びにスルーホール21、22の内壁には、導電配線(導体パターン)29が形成されており、表面201と裏面202に形成された当該導電配線(導体パターン)29がスルーホール21、22を介して電気的に接続している。さらに、外部基板20の表面201と裏面202には、導電配線(導体パターン)29の一部を被覆するように絶縁保護膜24が塗布されている。
なお、上述した半導体装置1においては、リード4の先端部分には、リード先端部13が内方(半導体装置1側)に向くように曲折された円弧状の折り曲げ部12が形成されている例を挙げて説明したが、これに限らず、リード4の先端部分の形状を次のよう形成してもよい。例えば、図7(a)に示すように、リード4における先端部分の折り曲げ部12を、略L字状に曲折させて前記リード4のリード先端部13が内方(半導体装置1側)へ向くようにする。この構成によると、はんだ付け時における溶融はんだとリード4との接触面積は、上述した円弧状の折り曲げ部12とほぼ変わらない。このため、良好なはんだ付け性を維持したまま、折り曲げ部12の加工を簡易にできる。
実施の形態2に係る半導体装置は、図1〜図8に示す実施の形態1で説明した半導体装置と多くの共通点を有する。そこで、以下では、説明の重複を避けるため、主に実施の形態1と異なる点について説明する。なお、図9において、図1〜図8に示す共通な部材には、同一符号を付している。
実施の形態2に係る半導体装置1にあっては、リード4における先端部分の折り曲げ部12を、当該リード4のリード先端部13が半導体装置1側を向くように、ヘアピン状に曲折させた形状としている。そして、前述のように構成された半導体装置1を外部基板20へ実装させる場合、リード4のリード先端部13を、外部基板20の表面201から突出させる。
図9に示す半導体装置1においては、リード4の折り曲げ部12をヘアピン状に形成し、当該リード4のリード先端部13をリード4に近接させているが、リード先端部13が半導体装置1側に向いていれば、必ずしもリード4に近接させる必要はなく、リード先端部13をリード4から離間させた、例えば、V字状となるように折り曲げ部12を形成してもよい。
実施の形態3に係る半導体装置は、図1〜図8に示す実施の形態1で説明した半導体装置と多くの共通点を有する。そこで、以下では、説明の重複を避けるため、主に実施の形態1と異なる点について説明する。なお、図10および図11において、図1〜図8に示す共通な部材には、同一符号を付している。
実施の形態3に係る半導体装置1にあっては、図10に示すように、リード4の先端部分は、折り曲げ部12の幅W2を当該リード4の幅W1よりも狭く形成した形状としてある。この場合、リード4の折り曲げ部12の幅W2が狭くなっているため、折り曲げ加工時、折り曲げが容易になるという効果が得られる。そして、このように構成された半導体装置1を外部基板20に実装する場合、図11(b)に示すように、リード4の折り曲げ部12の一部を外部基板20の裏面202から突出させるとともに、当該リード4のリード先端部13を外部基板20の表面201から突出させる。
図11に示す外部基板20において、略長孔状のスルーホール21を、同一軸線上に同一径の孔26、27、28を互いに一部オーバーラップさせた連結孔で説明したが、これに限らず、連結孔を次のような形状としてもよい。例えば、図12(a)に示すように、同一軸線上に同一径の2個の孔26、27を互いに一部オーバーラップさせた連結孔であってもよい。また、図12(b)に示すように、中央の孔27の径のみ両端の孔26、28の径よりも小さくし、それらを互いにオーバーラップさせた連結孔であってもよい。
実施の形態4に係る半導体装置は、図1〜図8に示す実施の形態1で説明した半導体装置と多くの共通点を有する。そこで、以下では、説明の重複を避けるため、主に実施の形態1と異なる点について説明する。なお、図13において、図1〜図8に示す共通な部材には、同一符号を付している。
実施の形態4に係る半導体装置1にあっては、図13(b)に示すように、リード4における先端部分には、折り曲げ部12と第2の折り曲げ部50とが形成されている。詳述すると、折り曲げ部12にてリード4をヘアピン状に曲折させて半導体装置1側に向けた後、側面視でチャンネル状に折り返して形成した第2の折り曲げ部50にて、リード4のリード端部13が外部基板20の裏面202側(半導体装置1とは反対側)へ向くようにした。
このように構成された半導体装置1を外部基板20へ実装する場合、先ず、リード4の折り曲げ部12の一部を外部基板20の裏面202から突出させ、次に、リード4を側面視でチャンネル状に折り返すことにより形成された第2の折り曲げ部50がなす平らな面が、外部基板20の表面201と略同じ高さとなる位置に合わせる。
Claims (10)
- プラスチックパッケージと、
前記プラスチックパッケージの側面から外部に突出する複数のリードと、
前記プラスチックパッケージにより封止された単数または複数の半導体素子と、
前記半導体素子とリードとを接続する電気配線とを備え、
前記リードを外部基板に形成されたリード挿入部に挿入してはんだ接合することにより、外部基板に実装される挿入実装型の半導体装置であって、
前記プラスチックパッケージの一の側面から外部に突出しているリードの幅は、前記プラスチックパッケージの他の一の側面から外部に突出しているリードの幅よりも広く、
前記プラスチックパッケージの一の側面から外部に突出する複数のリードにのみ、その先端近傍を内方へ曲折させた折り曲げ部が形成されていることを特徴とする電力用半導体装置。 - 前記折り曲げ部が形成されているリードは、当該折り曲げ部からリードの先端までの部位が長手方向に少なくとも二分割されている請求項1に記載の電力用半導体装置。
- 前記折り曲げ部に対応するリードの幅が、リード先端およびリード基端に対応するリード幅よりも狭い請求項1に記載の電力用半導体装置。
- 前記折り曲げ部が形成されているリードは、さらに、当該リード先端が外部基板の裏面側を向くように曲折させた第2の折り曲げ部が形成されていることを特徴とする請求項1に記載の電力用半導体装置。
- 請求項1から請求項4のいずれかに記載の電力用半導体装置を、外部基板に形成されたリード挿入部に挿入してはんだ接合することにより、外部基板に実装される半導体装置の実装方法であって、
前記リード挿入部にはんだが充填されていることを特徴とする電力用半導体装置の実装方法。 - 前記折り曲げ部を有するリードが挿入されるリード挿入部は、略長孔状に形成されているとともに、
当該リード挿入部の長軸が前記リードの幅方向と直交する方向に配置されており、
さらに、前記リード挿入部の一部が半導体装置とオーバーラップして配置されている請求項5に記載の電力用半導体装置の実装方法。 - 前記折り曲げ部を有するリードの先端の一部を外部基板の表面から突出するように実装する請求項6に記載の電力用半導体装置の実装方法。
- 前記折り曲げ部を有するリードが挿入されるリード挿入部は、リードの幅よりも大きな直径からなる複数の孔を互いに一部オーバーラップさせて形成した連結孔である請求項6に記載の電力用半導体装置の実装方法。
- 前記連結孔は、リードの幅よりも大きな直径の孔と、リードの幅よりも小さな直径の孔とからなる請求項8に記載の電力用半導体装置の実装方法。
- 前記半導体装置は、錫を基材とした鉛を含まないはんだを用いて外部基板に実装される請求項6から請求項9のいずれかに記載の電力用半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008288770A JP5366507B2 (ja) | 2008-11-11 | 2008-11-11 | 電力用半導体装置および電力用半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008288770A JP5366507B2 (ja) | 2008-11-11 | 2008-11-11 | 電力用半導体装置および電力用半導体装置の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118390A JP2010118390A (ja) | 2010-05-27 |
JP5366507B2 true JP5366507B2 (ja) | 2013-12-11 |
Family
ID=42305900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008288770A Active JP5366507B2 (ja) | 2008-11-11 | 2008-11-11 | 電力用半導体装置および電力用半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5366507B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013098445A (ja) * | 2011-11-03 | 2013-05-20 | Mitsubishi Electric Corp | プリント配線板及びこれを備えた誘導加熱調理器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52103363U (ja) * | 1976-02-02 | 1977-08-05 | ||
JPS5531226U (ja) * | 1978-08-21 | 1980-02-28 | ||
JPS5684373U (ja) * | 1979-11-29 | 1981-07-07 | ||
JPS61270856A (ja) * | 1985-05-24 | 1986-12-01 | Nec Corp | 半導体装置 |
JPS6320860A (ja) * | 1986-07-15 | 1988-01-28 | Hitachi Ltd | 面付実装型半導体装置 |
JPH07262337A (ja) * | 1994-03-23 | 1995-10-13 | Melco:Kk | 半導体パッケージの取付構造およびicカード |
JP2004063688A (ja) * | 2002-07-26 | 2004-02-26 | Mitsubishi Electric Corp | 半導体装置及び半導体アセンブリモジュール |
JP2004327692A (ja) * | 2003-04-24 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 接続装置 |
US7718927B2 (en) * | 2005-03-15 | 2010-05-18 | Medconx, Inc. | Micro solder pot |
-
2008
- 2008-11-11 JP JP2008288770A patent/JP5366507B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010118390A (ja) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004063688A (ja) | 半導体装置及び半導体アセンブリモジュール | |
JP5279632B2 (ja) | 半導体モジュール | |
CN104170085A (zh) | 半导体装置 | |
JP6308300B2 (ja) | 半導体装置 | |
JP5213919B2 (ja) | 半導体装置 | |
JP2011165836A (ja) | 電力用半導体装置 | |
JP2013101993A (ja) | 半導体装置 | |
JP2008016582A (ja) | 電子機器用プリント基板 | |
JP2005142189A (ja) | 半導体装置 | |
JP5366507B2 (ja) | 電力用半導体装置および電力用半導体装置の実装方法 | |
JP5540791B2 (ja) | 電子部品、電子部品を備えたインバータ装置、及び電子部品の接合方法 | |
JP2014049582A (ja) | 半導体装置 | |
WO2020235583A1 (ja) | 抵抗器 | |
JP5282897B2 (ja) | ヒューズ | |
JP6257474B2 (ja) | 電力用回路装置 | |
JP6276721B2 (ja) | パワーモジュール | |
US9620442B2 (en) | Semiconductor device | |
JP2017073452A (ja) | 回路基板および電源装置 | |
JP6255518B2 (ja) | 半導体装置 | |
JP4701802B2 (ja) | ケースモールド型コンデンサ | |
JP5200673B2 (ja) | 電子部品搭載構造 | |
US7974097B2 (en) | Printed circuit board and heat sink | |
JP4816796B2 (ja) | 回路基板および電子部品のプリント基板への実装方法 | |
JP4350727B2 (ja) | 挿入実装型の半導体装置を製造する方法 | |
JP6255771B2 (ja) | 半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5366507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |