[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5366507B2 - 電力用半導体装置および電力用半導体装置の実装方法 - Google Patents

電力用半導体装置および電力用半導体装置の実装方法 Download PDF

Info

Publication number
JP5366507B2
JP5366507B2 JP2008288770A JP2008288770A JP5366507B2 JP 5366507 B2 JP5366507 B2 JP 5366507B2 JP 2008288770 A JP2008288770 A JP 2008288770A JP 2008288770 A JP2008288770 A JP 2008288770A JP 5366507 B2 JP5366507 B2 JP 5366507B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
external substrate
power semiconductor
bent portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008288770A
Other languages
English (en)
Other versions
JP2010118390A (ja
Inventor
裕史 川島
建一 林
信也 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008288770A priority Critical patent/JP5366507B2/ja
Publication of JP2010118390A publication Critical patent/JP2010118390A/ja
Application granted granted Critical
Publication of JP5366507B2 publication Critical patent/JP5366507B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置および半導体装置の実装方法に関し、特に、挿入実装型の電力用半導体装置における鉛フリーはんだ実装に対するリードのはんだ付け性を改善することができ、また、実装の際に半導体モジュールの大型化を抑制しつつ、半導体モジュール自体の長寿命化を図ることができる半導体装置および半導体装置の実装方法に関するものである。
一般的に、挿入実装型の半導体装置を外部基板へ実装する場合、リード挿入部(以下、「スルーホール」と記す。)が形成された外部基板に前記半導体装置を挿入し、当該半導体装置のリードを溶融はんだに接触させて前記スルーホールに溶融はんだを充填している。
挿入実装型の半導体装置の外部基板へのはんだ付けには、フローはんだ付け方式や、ポイントフローはんだ付け方式が用いられる。これらは、はんだ付けされるリードと外部基板とにフラックスを供給した後、これらを予熱し、その後、溶融はんだを供給することにより、リードおよび外装基板の温度をはんだの液相線温度以上に昇温させて、はんだ付けを行うものである。
一方、電力用半導体装置において、リードの断面積はそこに流す電流量に依存する。このため、特に、大電流を扱う電力用半導体装置は、リードの断面積が必然的に大きくなるので、リードを所定温度に昇温させるための大きな熱量を与える必要がある。換言すると、前記電力用半導体装置にあっては、リードがはんだ付け可能な温度まで到達しにくく、はんだ付け性が悪化する場合があるという問題を有している。
この課題を解決するため、溶融はんだに外部基板を長時間接触させることでリードの温度を上げ、はんだ付け性を改善しようとすると、外部基板全体の温度が上昇してしまうという問題がある。つまり、外部基板には耐熱温度が低い(例えば、電解コンデンサ)電子部品も実装されているため、それらが熱によって壊れてしまう危険性があり、基板全体の温度を上げることはできない。仮に、耐熱温度の低い部品のみを冷却するなど、特殊な技術を用いてはんだ付け性を改善させたとしても、プロセス時間が長くなるためコストアップを招くといった不具合が生じる。このため、上記解決法は好ましくない。
また、はんだ槽の設定温度を高くすることや作業雰囲気温度を高くするという解決法を取り、上記課題を解決しようとしても、電子部品の耐熱温度は依然解決されないままであるし、またフラックスが効力を失ってしまうことで、はんだ付け性が悪くなるという新たな問題が発生する。
他方、近年、環境問題の観点から、共晶はんだ(Sn−Pbはんだ)は使用しない方向に進んでおり、それに代えて錫を基材とした鉛を含まない鉛フリーはんだが使用され始めている。
鉛フリーはんだは、共晶はんだと比較して液相線温度が40K程度高いため、はんだ付けのプロセス中に、リードのはんだ付けされるべき部分の温度が液相線温度に到達せず、はんだ付け不良が発生する場合がある。
したがって、鉛フリーはんだを用いて前述した電力用半導体装置を外部基板へ実装する場合、共晶はんだと比較して液相線温度が40K程度高くなるので、上述したはんだ付け性が悪化する問題はより顕著になる。
そこで、上述の問題を解決する技術として、外部基板のスルーホールの開口面積を単純にリードの断面積の4倍以上にすることにより、はんだ付けの際に、熱伝導性を高めることができ、高融点の鉛フリーはんだを使用する場合でも良好にはんだ付けを行うことができる半導体装置の実装方法が提案されている(例えば、特許文献1参照。)。
特開2007−235044号公報(第1−5頁(請求項1)第1図)
例えば、DIP(Dual Inline Package)型の電力用半導体装置の場合、隣接するリード同士で電位が異なることから、絶縁性を確保するための沿面距離が必要となる。このため、外部基板のスルーホールは、前記沿面距離に応じたピッチで形成させる必要がある。
したがって、特許文献1に記載されている技術思想を前記DIP型の電力用半導体装置の実装に適用した場合、前記沿面距離に応じたピッチでスルーホールを形成することに加え、前記スルーホールの開口面積をリードの断面積の4倍以上にする必要があるため、外部基板が大きくなってしまい、半導体装置を種々の電子部品とともに外部基板に組み付けた、半導体アセンブリモジュール(以下、単に「半導体モジュール」と記す。)が大型化するという問題がある。
一方、はんだの電気伝導率や熱伝導率は、主に銅を基材として構成されるリードや導電配線(導体パターン)等に比して劣るため、大電流が通電された場合、はんだ部での温度が高くなる。この現象は、リードの断面積に対してはんだ部の面積が大きくなるほど、リードから導電配線(導体パターン)までの距離が長くなるのでより顕著になる。
前述のことから、特許文献1に記載されている技術思想を前記DIP型の電力用半導体装置の実装に適用した場合、通電時におけるはんだ部での温度がさらに高くなるとともに、隣接するスルーホール同士が熱干渉を起こし、はんだ部での温度上昇が著しくなるという問題がある。
さらに、半導体モジュールには、電力用半導体装置の駆動時に急激な温度サイクル(発熱、冷却)が加わる。この温度サイクルに加えて、前述のはんだ部のジュール損失による温度上昇が加わることになる。これらのことから、熱応力によってはんだ部が損傷し、半導体モジュールとしての製品寿命に悪影響を及ぼすという問題がある。
したがって、本発明は、前記問題点を解決することを課題としてなされたものであり、その目的とするところは、挿入実装型の半導体装置における鉛フリーはんだ実装に対するリードのはんだ付け性を改善することができ、また、実装の際に半導体モジュールの大型化を抑制しつつ、はんだ部での発熱現象を緩和させて半導体モジュール自体の長寿命化を図ることができる電力用半導体装置および電力用半導体装置の実装方法を提供することにある。
本発明の電力用半導体装置における発明では、プラスチックパッケージと、前記プラスチックパッケージの側面から外部に突出する複数のリードと、前記プラスチックパッケージにより封止された単数または複数の半導体素子と、前記半導体素子とリードとを接続する電気配線とを備え、前記リードを外部基板に形成されたリード挿入部に挿入してはんだ接合することにより、外部基板に実装される挿入実装型の半導体装置であって、前記プラスチックパッケージの一の側面から外部に突出しているリードの幅は、前記プラスチックパッケージの他の一の側面から外部に突出しているリードの幅よりも広く、前記プラスチックパッケージの一の側面から外部に突出する複数のリードにのみ、その先端近傍を内方へ曲折させた折り曲げ部が形成されていることを特徴としたものである。
また、本発明の電力用半導体装置の実装方法における発明では、請求項1から請求項のいずれかに記載の電力用半導体装置を、外部基板に形成されたリード挿入部に挿入してはんだ接合することにより、外部基板に実装される半導体装置の実装方法であって、前記リード挿入部にはんだが充填されていることを特徴としたものである。
以上の説明から明らかなように、本発明に係る電力用半導体装置によれば、溶融はんだとリードとの接触面積が増加するため、はんだ付け時、溶融はんだからリードに伝わる熱量が大きくなる結果、リードが所定温度まで到達しやすくなり、鉛フリーはんだ実装に対するリードのはんだ付け性を改善することができる。
また、本発明に係る電力用半導体装置の実装方法によれば、上述の電力用半導体装置を外部基板に形成されたリード挿入部に挿入してはんだ接合した場合、必要最小限のスペースで外部基板へ実装することが可能となるので、外部基板のみならず、電力用半導体モジュール自体の大型化を抑制することができる。また、はんだ部での発熱現象を緩和することができるので、電力用半導体モジュール自体の長寿命化を図ることができる。

次に、本発明の実施の形態に係る半導体装置および半導体装置の実装方法を添付図面に従って説明する。
実施の形態1.
実施の形態1に係る半導体装置は、DIP(Dual Inline Package)型の電力用半導体装置である。図1(a)〜(d)は、それぞれ、実施の形態1に係る半導体装置の平面図、正面図および側面図である。図2は、図1(a)のA−A線における半導体装置の断面図である。また、図3は、この半導体装置を外部基板に実装した状態を示す正面図であり、図4は、半導体装置を外部基板に実装した状態を示す平面図である。さらに、図5は、リードとスルーホールとがはんだ付けされた状態を外部基板の裏面から見た平面図であり、図6は、図5のB−B線における側面断面図である。なお、図1〜図6に示す半導体装置は、所謂、挿入実装型の半導体装置である。
1.半導体装置の構成
図1および図2を参照して半導体装置1の構成について説明する。実施の形態1に係る半導体装置1にあっては、電力用半導体素子2と制御用半導体素子3とが、多数のリード4、5を備えた銅製のリードフレーム6a、6bに搭載されている。前記電力用半導体素子2は金属細線7を介してリードフレーム6aに電気的に接続されており、また、制御用半導体素子3は金属細線8を介してリードフレーム6bに電気的に接続されている。さらに、半導体装置1は放熱性を高めるためのヒートシンク9を備えている。
半導体装置1は、これを構成する前記各構成部材2〜9が樹脂10によってプラスチックパッケージ11内に封止された構造となっている。なお、リード4、5の一部はプラスチックパッケージ11の外側に露出している。
半導体装置1の一の長辺側の側面(図1(a)の紙面に向かって上側の面)には、所定の間隔をもって一列に並んでいる複数のリード4の一部が、また、他の一の長辺側の側面(図1(a)の紙面に向かって下側の面)にはリード4よりも狭い間隔で一列に並んでいる複数のリード5の一部がそれぞれ外側に露出しているとともに、それらが底面に向かって逆L字状に曲げられている。ここで、リード4の断面積は、当該リード4の方に大電流を通電させる必要があることから、リード5の断面積よりも大きくなっている。
プラスチックパッケージ11の外側に露出しているリード4の先端部分には、リード先端部13が内方(半導体装置1側)に向くように曲折された円弧状の折り曲げ部12が形成されている。
これにより、本実施の形態に係る半導体装置1は、溶融はんだとリード4との接触面積が増加するため、はんだ付け時、溶融はんだからリード4に伝わる熱量が大きくなる結果、リード4が所定温度まで到達しやすくなり、鉛フリーはんだ実装に対するリード4のはんだ付け性が改善される。また、比較的はんだ付けが容易なリード5のはんだ付け性とのバランスも良好となるため、半導体装置1における外部基板20への実装を容易に行うことができる。
併せて、はんだ付けのフロー時に、溶融はんだに外部基板を長時間接触させることで、はんだ付け性を改善しようとする必要もなくなるので、基板に実装されている電子部品が過温度上昇により破壊してしまうといった不具合を防止できる。また、はんだ付け性を改善させる目的で、はんだ槽自体の設定温度を高くすることや作業雰囲気温度を高くする必要がないため、同様に、電子部品を破壊しまうといった不具合を防止できる。
2.半導体装置の製造方法
図2を参照して半導体装置1の製造方法について説明する。この半導体装置1の製造プロセスにおいては、先ず、銅製のリードフレーム6a、6bに、電力用半導体素子2と制御用半導体素子3とをダイボンディングにより取り付ける(搭載する)。次に、電力用半導体素子2とリードフレーム6aとをアルミニウムからなる金属細線7を用いてワイヤボンディングにより電気的に接続する一方、制御用半導体素子3とリードフレーム6bとを銅からなる金属細線8を用いてワイヤボンディングにより電気的に接続する。
そして、電力用半導体素子2および制御用半導体素子3と金属細線7、8とを保護するため、トランスファーモールド技術を用いてプラスチックパッケージ11を形成する。その際、プラスチックパッケージ11内に樹脂10を介してヒートシンク9を組み込む。その後、リードフレーム6a、6bの余分な部分、例えば、タイバ等をタイバカット工程で切断し、リード4、5を形成する。そして、リード4の先端部分に折り曲げ部12を形成する。リード4、5には、ディッピング技術やめっき技術等によりはんだをコーティングし、さらにリードフォーミングを行う。これにより、半導体装置1(製品)が完成する。
3.半導体装置の外部基板への実装方法
図3〜図6を参照して半導体装置1の外部基板20への実装方法を説明する。外部基板20には、スルーホール21、22が形成されている。また、外部基板20の表面201と裏面202並びにスルーホール21、22の内壁には、導電配線(導体パターン)29が形成されており、表面201と裏面202に形成された当該導電配線(導体パターン)29がスルーホール21、22を介して電気的に接続している。さらに、外部基板20の表面201と裏面202には、導電配線(導体パターン)29の一部を被覆するように絶縁保護膜24が塗布されている。
先ず、外部基板20の表面201から半導体装置1のリード4をスルーホール21に、リード5をスルーホール22に挿入させる。そして、リード4の折り曲げ部12の一部とリード5のリード先端部14の一部とが外部基板20の裏面202から突出するように挿入させる。なお、半導体装置1の外部基板20への実装方法における以降の説明については、リード4の先端部分およびスルーホール21部分に着目して説明することとする。
フローはんだ付け工程において、リード4の先端部分が挿入された外部基板20のスルーホール21に、酸化皮膜を除去して良好なはんだ付けを行うためのフラックスを供給する。次に、溶融した鉛フリーはんだ25が貯留した溶融はんだ槽(図示せず)の液面に外部基板20の裏面202を接触させる。この時、溶融はんだが外部基板20のスルーホール21に挿入されたリード4の折り曲げ部12に接触する。
そして、溶融はんだの熱により、リード4とスルーホール21が昇温され、前記リード4の折り曲げ部12を含むリード4全体がはんだ付け可能な温度まで到達すると、リード4の先端部分が挿入されているスルーホール21にはんだが充填される。
その後、溶融はんだ槽(図示せず)の液面から外部基板20の裏面202を離間させると、リード4の先端部分が挿入されているスルーホール21に供給されたはんだ25が凝固する。なお、半導体装置1の外部基板20への実装に用いられるはんだとしては、錫を基材とした鉛を含まないSn−Ag−Cu系あるいはSn−Ag系が好適である。
次に、外部基板20に形成されているスルーホール21の形状およびその配置方向について説明する。図4に示すように、外部基板20における、半導体装置1の一の長辺側の側面(紙面に向かって上側の面)から露出している複数(本図では5本)のリード4に対応した位置に、長円状に形成された複数(本図では5箇所)のスルーホール21が一列に配置されている。
それぞれのスルーホール21は、その長軸がリード4の幅方向と直交する方向に配置されている。さらに、それぞれのスルーホール21における開口面積の約半分が半導体装置1とオーバーラップして配置されている。なお、それぞれのスルーホール21の短辺側(幅方向)の開口寸法L1については、はんだの流しやすさ、また、リードフォーミング時の公差の観点から、リード4の幅よりも例えば、0.2mm〜0.4mm程度長いことが好ましい。また、本実施の形態では、スルーホール21の開口面積の約半分が半導体装置1とオーバーラップしているが、オーバーラップする領域はスルーホール21の開口面積の一部であればよい。
図5および図6に示すように、半導体装置1のリード4は、当該半導体装置1のリード4における断面の中心線40が、スルーホール21の中心線30によりも外方(半導体装置1の反対側)にオフセットするように外部基板20のスルーホール21へ挿入されている。なお、外部基板20の裏面202から一部突出しているリード4の折り曲げ部12の円弧の曲率半径は、スルーホール21の長辺L2の長さを超えない範囲とすることが好ましい。
上述のように、スルーホール21を長円状に形成するとともに、当該スルーホール21はその長軸がリード4の幅方向と直交する方向に配置されている。このため、大電流が流れる断面積の大きなリードを有する半導体装置であっても、必要最小限のスペースで外部基板に実装することが可能となるので、外部基板20の大型化を抑制することができる。ひいては、半導体モジュール自体の大型化を抑制することができる。
また、リード4の幅方向側の端面から導電配線(導体パターン)29までの距離を短くすることができるので、通電時におけるはんだ部での温度が高くなるという現象を緩和することができる。その結果、半導体装置1自体の寿命が長くなる。
さらに、スルーホール21の開口面積の一部が半導体装置1とオーバーラップして配置されている、すなわち、スルーホール21の開口面積の一部を半導体装置1の下方のデッドスペースに配置したので、この構成も外部基板20および半導体モジュール自体の大型化の抑制につながっている。
4.変形例
なお、上述した半導体装置1においては、リード4の先端部分には、リード先端部13が内方(半導体装置1側)に向くように曲折された円弧状の折り曲げ部12が形成されている例を挙げて説明したが、これに限らず、リード4の先端部分の形状を次のよう形成してもよい。例えば、図7(a)に示すように、リード4における先端部分の折り曲げ部12を、略L字状に曲折させて前記リード4のリード先端部13が内方(半導体装置1側)へ向くようにする。この構成によると、はんだ付け時における溶融はんだとリード4との接触面積は、上述した円弧状の折り曲げ部12とほぼ変わらない。このため、良好なはんだ付け性を維持したまま、折り曲げ部12の加工を簡易にできる。
また、例えば、図7(b)に示すように、リード先端部13から折り曲げ部12までの部位に所定長さの切れ込みを施して複数のリード先端部13a、13bに分割し、図示のように、一方のリード先端部13aを外方(半導体装置1とは反対側)に、他方のリード先端部13bを内方(半導体装置1側)へ曲折させた形状の折り曲げ部12としてもよい。あるいは、リード先端部13a、13bの両方を内方(半導体装置1側)へ曲折させてもよい。この構成によると、はんだ付け時において、溶融はんだとリード4との接触面積がさらに大きくなるので、はんだ付け性がよりいっそう向上する。
さらに、上述した半導体装置1の外部基板20への実装方法においては、略長孔状のスルーホール21を、長円状に形成する例を挙げて説明したが、これに限らず、スルーホール21の長軸がリード4の幅方向と直交する方向に配置可能な略長孔状の孔であれば、スルーホール21の形状を次のようにしてもよい。例えば、図8(a)に示すような楕円状や、図8(b)に示すような菱形状であってもよいし、あるいは、矩形状であってもよい。
上述したように、リード4の先端部分に形成された折り曲げ部12の形状と、外部基板20に形成されたスルーホール21の形状とがもたらす相乗効果により、外部基板や半導体モジュール等の大型化が抑制できるとともに、従来のはんだ付けプロセスを変更することなく、はんだ付け不良を低減することが可能となる。
実施の形態2.
実施の形態2に係る半導体装置は、図1〜図8に示す実施の形態1で説明した半導体装置と多くの共通点を有する。そこで、以下では、説明の重複を避けるため、主に実施の形態1と異なる点について説明する。なお、図9において、図1〜図8に示す共通な部材には、同一符号を付している。
図9は、実施の形態2に係る、リードのスルーホールへの挿入状態を示す半導体装置の側面断面図である。なお、図9に示す半導体装置は、挿入実装型の半導体装置である。
1.半導体装置の構成および外部基板への実装方法
実施の形態2に係る半導体装置1にあっては、リード4における先端部分の折り曲げ部12を、当該リード4のリード先端部13が半導体装置1側を向くように、ヘアピン状に曲折させた形状としている。そして、前述のように構成された半導体装置1を外部基板20へ実装させる場合、リード4のリード先端部13を、外部基板20の表面201から突出させる。
その他の点については、実施の形態1に係る半導体装置1および外部基板20の構成と同様であるので、重複する部分については説明を省略する。
上述のように、リード4における先端部分の折り曲げ部12を、当該リード4のリード先端部13が半導体装置1側を向くように、ヘアピン状に曲折させた形状の半導体装置1によれば、通電時に生じる熱を、外部基板20の表面201から突出したリード先端部13から放散させることが可能となるため、通電時におけるはんだ部での熱応力がさらに緩和される結果、半導体装置自体のさらなる長寿命化を図ることができる。
2.変形例
図9に示す半導体装置1においては、リード4の折り曲げ部12をヘアピン状に形成し、当該リード4のリード先端部13をリード4に近接させているが、リード先端部13が半導体装置1側に向いていれば、必ずしもリード4に近接させる必要はなく、リード先端部13をリード4から離間させた、例えば、V字状となるように折り曲げ部12を形成してもよい。
実施の形態3.
実施の形態3に係る半導体装置は、図1〜図8に示す実施の形態1で説明した半導体装置と多くの共通点を有する。そこで、以下では、説明の重複を避けるため、主に実施の形態1と異なる点について説明する。なお、図10および図11において、図1〜図8に示す共通な部材には、同一符号を付している。
図10は、実施の形態3に係る半導体装置におけるリードの折り曲げ部を示す斜視図である。図11(a)は、実施の形態3に係る、リードとスルーホールとがはんだ付けされた状態を外部基板の裏面から見た平面図であり、図11(b)は、リードのスルーホールへの挿入状態を示す半導体装置の側面断面図である。なお、図11に示す半導体装置は、挿入実装型の半導体装置である。
1.半導体装置の構成および外部基板への実装方法
実施の形態3に係る半導体装置1にあっては、図10に示すように、リード4の先端部分は、折り曲げ部12の幅W2を当該リード4の幅W1よりも狭く形成した形状としてある。この場合、リード4の折り曲げ部12の幅W2が狭くなっているため、折り曲げ加工時、折り曲げが容易になるという効果が得られる。そして、このように構成された半導体装置1を外部基板20に実装する場合、図11(b)に示すように、リード4の折り曲げ部12の一部を外部基板20の裏面202から突出させるとともに、当該リード4のリード先端部13を外部基板20の表面201から突出させる。
一方、外部基板20には、図11(a)に示すように、同一軸線上に同一径の孔26、27、28を互いに一部オーバーラップさせてスルーホール21としての連結孔が形成されている。なお、連結孔を形成する孔26、27、28の直径は、リード4の幅W1よりも0.2mm〜0.4mm程度長いことが好ましい。
その他の点については、実施の形態1に係る半導体装置1および外部基板20の構成と同様であるので、重複する部分については説明を省略する。
上述のように、半導体装置1のリード4は、折り曲げ部12に対応する部分のリード4の幅W2のみが、その他の部分(先端および基端)のリード4の幅W1よりも狭く形成されている。また、外部基板20のスルーホール21の形状は、同一軸線上に同一径の孔26、27、28を互いに一部オーバーラップさせた連結孔としてある。これらの構成によると、図11(a)に示すように、孔26、27、28を互いに一部オーバーラップさせたことによって形成された凸部Cが、リード4の矢印方向の動きを規制するので、半導体装置の外部基板への実装時に位置決めが容易となる。その結果、一定した位置に半導体装置を外部基板へ実装することが可能になる。
また、外部基板20のスルーホール21を、上述のように連結孔としたので、これまでエンドミルで実施していたスルーホールの加工を例えば、ドリルや孔パンチ機で実施することが可能となり、作業工程が簡易になる。
2.変形例
図11に示す外部基板20において、略長孔状のスルーホール21を、同一軸線上に同一径の孔26、27、28を互いに一部オーバーラップさせた連結孔で説明したが、これに限らず、連結孔を次のような形状としてもよい。例えば、図12(a)に示すように、同一軸線上に同一径の2個の孔26、27を互いに一部オーバーラップさせた連結孔であってもよい。また、図12(b)に示すように、中央の孔27の径のみ両端の孔26、28の径よりも小さくし、それらを互いにオーバーラップさせた連結孔であってもよい。
さらに、中央の孔27の軸線を両端の孔26、28の軸線から例えば、0.2mm〜0.4mm程度オフセットさせ、孔26、27、28が略同一軸線上となるように形成した連結孔であってもよい。
実施の形態4.
実施の形態4に係る半導体装置は、図1〜図8に示す実施の形態1で説明した半導体装置と多くの共通点を有する。そこで、以下では、説明の重複を避けるため、主に実施の形態1と異なる点について説明する。なお、図13において、図1〜図8に示す共通な部材には、同一符号を付している。
図13(a)は、実施の形態4に係る、リードとスルーホールとがはんだ付けされた状態を外部基板の裏面から見た平面図であり、図13(b)は、リードのスルーホールへの挿入状態を示す半導体装置の側面断面図である。なお、図13に示す半導体装置は、挿入実装型の半導体装置である。
1.半導体装置の構成
実施の形態4に係る半導体装置1にあっては、図13(b)に示すように、リード4における先端部分には、折り曲げ部12と第2の折り曲げ部50とが形成されている。詳述すると、折り曲げ部12にてリード4をヘアピン状に曲折させて半導体装置1側に向けた後、側面視でチャンネル状に折り返して形成した第2の折り曲げ部50にて、リード4のリード端部13が外部基板20の裏面202側(半導体装置1とは反対側)へ向くようにした。
その他の点については、実施の形態1に係る半導体装置1並びに実施の形態3に係る外部基板20と同様であるので、重複する部分については説明を省略する。
2.半導体装置の外部基板への実装方法
このように構成された半導体装置1を外部基板20へ実装する場合、先ず、リード4の折り曲げ部12の一部を外部基板20の裏面202から突出させ、次に、リード4を側面視でチャンネル状に折り返すことにより形成された第2の折り曲げ部50がなす平らな面が、外部基板20の表面201と略同じ高さとなる位置に合わせる。
上述のように、半導体装置1のリード4における先端部分を、折り曲げ部12にてリード4をヘアピン状に曲折させて半導体装置1側に向けた後、側面視でチャンネル状に形成された第2の折り曲げ部50にて、リード4のリード端部13が底面(半導体装置1とは反対側の方向)へ向くように形成した。この構成によると、はんだ付け時において、溶融はんだとリード4との接触面積が増加する結果、溶融はんだからリード4に伝わる熱量が増加するとともに、リード4が所定温度まで到達しやすくなるため、外部基板20へのはんだ付け性が改善される。
また、スルーホール21から露出している前述のリード4における第2の折り曲げ部50がなす平らな面は、リード端部13よりも表面積が広いため、通電時に生じる熱を、その部分からより多く放散させることが可能となり、通電時におけるはんだ部での熱応力がさらに緩和される。その結果、半導体装置自体のさらなる長寿命化を図ることができる。
さらに、実施の形態3と同様に、外部基板20の略長孔状のスルーホール21は、同一軸線上に同一径の孔26、27、28を互いに一部オーバーラップさせた連結孔としてあるので、連結孔に形成された凸部Cがリード4の矢印方向の動きを規制する。これにより、半導体装置の外部基板への実装時に位置決めが容易となる結果、一定した位置に半導体装置を外部基板へ実装することが可能になる。
今回、開示した実施の形態は例示であってこれに制限されるものではない。本発明は、上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲での全ての変更が含まれることが意図される。
本発明の実施の形態1に係る半導体装置の平面図、正面図および側面図である。 図1(a)のA−A線における半導体装置の断面図である。 半導体装置を外部基板に実装した状態を示す正面図である。 半導体装置を外部基板に実装した状態を示す平面図である。 リードとスルーホールとがはんだ付けされた状態を外部基板の裏面から見た平面図である。 図5のB−B線における側面断面図である。 半導体装置の外部基板への実装状態の変形例を示す側面断面図である。 実施の形態1における、スルーホールの変形例を示す平面図である。 実施の形態2に係るリードのスルーホールへの挿入状態を示す半導体装置の側面断面図である。 実施の形態2に係る半導体装置におけるリードの先端部分を示す斜視図である。 実施の形態3に係る半導体装置の構成および外部基板への実装方法を示す図である。 実施の形態3におけるスルーホールの変形例を示す平面図である。 実施の形態4に係る半導体装置の構成および外部基板への実装方法を示す図である。
符号の説明
1 半導体装置、2 電力用半導体素子、3 制御用半導体素子、4,5 リード、6a,6b リードフレーム、7,8 金属細線、9 ヒートシンク、10 樹脂、11 プラスチックパッケージ、12 折り曲げ部、13,14 リード先端部、20 外部基板、21,22 スルーホール、24 絶縁保護膜、25 はんだ、26〜28 孔、29 導電配線、30 スルーホール21の中心線、40 リード4の断面の中心線、50 面、201 表面、202 裏面、C 凸部

Claims (10)

  1. プラスチックパッケージと、
    前記プラスチックパッケージの側面から外部に突出する複数のリードと、
    前記プラスチックパッケージにより封止された単数または複数の半導体素子と、
    前記半導体素子とリードとを接続する電気配線とを備え、
    前記リードを外部基板に形成されたリード挿入部に挿入してはんだ接合することにより、外部基板に実装される挿入実装型の半導体装置であって、
    前記プラスチックパッケージの一の側面から外部に突出しているリードの幅は、前記プラスチックパッケージの他の一の側面から外部に突出しているリードの幅よりも広く、
    前記プラスチックパッケージの一の側面から外部に突出する複数のリードにのみ、その先端近傍を内方へ曲折させた折り曲げ部が形成されていることを特徴とする電力用半導体装置。
  2. 前記折り曲げ部が形成されているリードは、当該折り曲げ部からリードの先端までの部位が長手方向に少なくとも二分割されている請求項1に記載の電力用半導体装置。
  3. 前記折り曲げ部に対応するリードの幅が、リード先端およびリード基端に対応するリード幅よりも狭い請求項1に記載の電力用半導体装置。
  4. 前記折り曲げ部が形成されているリードは、さらに、当該リード先端が外部基板の裏面側を向くように曲折させた第2の折り曲げ部が形成されていることを特徴とする請求項1に記載の電力用半導体装置。
  5. 請求項1から請求項4のいずれかに記載の電力用半導体装置を、外部基板に形成されたリード挿入部に挿入してはんだ接合することにより、外部基板に実装される半導体装置の実装方法であって、
    前記リード挿入部にはんだが充填されていることを特徴とする電力用半導体装置の実装方法。
  6. 前記折り曲げ部を有するリードが挿入されるリード挿入部は、略長孔状に形成されているとともに、
    当該リード挿入部の長軸が前記リードの幅方向と直交する方向に配置されており、
    さらに、前記リード挿入部の一部が半導体装置とオーバーラップして配置されている請求項5に記載の電力用半導体装置の実装方法。
  7. 前記折り曲げ部を有するリードの先端の一部を外部基板の表面から突出するように実装する請求項6に記載の電力用半導体装置の実装方法。
  8. 前記折り曲げ部を有するリードが挿入されるリード挿入部は、リードの幅よりも大きな直径からなる複数の孔を互いに一部オーバーラップさせて形成した連結孔である請求項6に記載の電力用半導体装置の実装方法。
  9. 前記連結孔は、リードの幅よりも大きな直径の孔と、リードの幅よりも小さな直径の孔とからなる請求項8に記載の電力用半導体装置の実装方法。
  10. 前記半導体装置は、錫を基材とした鉛を含まないはんだを用いて外部基板に実装される請求項6から請求項9のいずれかに記載の電力用半導体装置の実装方法。
JP2008288770A 2008-11-11 2008-11-11 電力用半導体装置および電力用半導体装置の実装方法 Active JP5366507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008288770A JP5366507B2 (ja) 2008-11-11 2008-11-11 電力用半導体装置および電力用半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008288770A JP5366507B2 (ja) 2008-11-11 2008-11-11 電力用半導体装置および電力用半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JP2010118390A JP2010118390A (ja) 2010-05-27
JP5366507B2 true JP5366507B2 (ja) 2013-12-11

Family

ID=42305900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008288770A Active JP5366507B2 (ja) 2008-11-11 2008-11-11 電力用半導体装置および電力用半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP5366507B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098445A (ja) * 2011-11-03 2013-05-20 Mitsubishi Electric Corp プリント配線板及びこれを備えた誘導加熱調理器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52103363U (ja) * 1976-02-02 1977-08-05
JPS5531226U (ja) * 1978-08-21 1980-02-28
JPS5684373U (ja) * 1979-11-29 1981-07-07
JPS61270856A (ja) * 1985-05-24 1986-12-01 Nec Corp 半導体装置
JPS6320860A (ja) * 1986-07-15 1988-01-28 Hitachi Ltd 面付実装型半導体装置
JPH07262337A (ja) * 1994-03-23 1995-10-13 Melco:Kk 半導体パッケージの取付構造およびicカード
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP2004327692A (ja) * 2003-04-24 2004-11-18 Matsushita Electric Ind Co Ltd 接続装置
US7718927B2 (en) * 2005-03-15 2010-05-18 Medconx, Inc. Micro solder pot

Also Published As

Publication number Publication date
JP2010118390A (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
JP2004063688A (ja) 半導体装置及び半導体アセンブリモジュール
JP5279632B2 (ja) 半導体モジュール
CN104170085A (zh) 半导体装置
JP6308300B2 (ja) 半導体装置
JP5213919B2 (ja) 半導体装置
JP2011165836A (ja) 電力用半導体装置
JP2013101993A (ja) 半導体装置
JP2008016582A (ja) 電子機器用プリント基板
JP2005142189A (ja) 半導体装置
JP5366507B2 (ja) 電力用半導体装置および電力用半導体装置の実装方法
JP5540791B2 (ja) 電子部品、電子部品を備えたインバータ装置、及び電子部品の接合方法
JP2014049582A (ja) 半導体装置
WO2020235583A1 (ja) 抵抗器
JP5282897B2 (ja) ヒューズ
JP6257474B2 (ja) 電力用回路装置
JP6276721B2 (ja) パワーモジュール
US9620442B2 (en) Semiconductor device
JP2017073452A (ja) 回路基板および電源装置
JP6255518B2 (ja) 半導体装置
JP4701802B2 (ja) ケースモールド型コンデンサ
JP5200673B2 (ja) 電子部品搭載構造
US7974097B2 (en) Printed circuit board and heat sink
JP4816796B2 (ja) 回路基板および電子部品のプリント基板への実装方法
JP4350727B2 (ja) 挿入実装型の半導体装置を製造する方法
JP6255771B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130910

R150 Certificate of patent or registration of utility model

Ref document number: 5366507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250