JP5361663B2 - Device storage package and mounting structure - Google Patents
Device storage package and mounting structure Download PDFInfo
- Publication number
- JP5361663B2 JP5361663B2 JP2009248899A JP2009248899A JP5361663B2 JP 5361663 B2 JP5361663 B2 JP 5361663B2 JP 2009248899 A JP2009248899 A JP 2009248899A JP 2009248899 A JP2009248899 A JP 2009248899A JP 5361663 B2 JP5361663 B2 JP 5361663B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- substrate
- output terminal
- input
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体に関する。 The present invention relates to an element storage package and a mounting structure using the element storage package.
従来から、誘電体層の一主面に信号線路を形成し、誘電体層の他主面にグランド層を形成した入出力端子を有する素子収納用パッケージが知られている(下記特許文献1参照)。
2. Description of the Related Art Conventionally, an element storage package having an input / output terminal in which a signal line is formed on one main surface of a dielectric layer and a ground layer is formed on the other main surface of the dielectric layer is known (see
ところで、マイクロ波、ミリ波等の高周波を信号線路に伝送させた場合、高周波に起因して信号線路が高温になることがある。そして、素子収納用パッケージ内部が高温になることによって、内部に実装される素子の電気特性が大きく変化する虞がある。 By the way, when high frequency waves such as microwaves and millimeter waves are transmitted to the signal line, the signal line may become high temperature due to the high frequency. Then, when the inside of the element storage package becomes high temperature, there is a possibility that the electrical characteristics of the elements mounted inside will change greatly.
本発明は、上記に鑑みてなされたものであって、放熱性に優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide an element housing package excellent in heat dissipation and a mounting structure using the element housing package.
上記課題を解決するために、本発明の第1の態様に係る素子収納用パッケージは、上面に素子の実装領域を有する基板と、前記基板上であって前記実装領域の外周に沿って設けられ、一部に前記基板の上面が露出する貫通溝を有する枠体と、前記貫通溝に設けられ、露出する前記基板の上面と接するとともに、前記枠体の内外に延在される誘電体層と、前記誘電体層の上面に形成される信号線路と、前記誘電体層の下面に形成されるグランド層と、を有する入出力端子と、を備え、前記入出力端子を挟んで対向する前記枠体の一対の
端部は、前記枠体の内側又は外側に向かって湾曲していることを特徴とする。
In order to solve the above-described problems, an element storage package according to a first aspect of the present invention is provided on a substrate having an element mounting region on an upper surface thereof and on the substrate along the outer periphery of the mounting region. A frame having a through groove partially exposing the upper surface of the substrate; and a dielectric layer provided in the through groove and in contact with the exposed upper surface of the substrate and extending in and out of the frame. And an input / output terminal having a signal line formed on the upper surface of the dielectric layer and a ground layer formed on the lower surface of the dielectric layer, the frame facing each other with the input / output terminal interposed therebetween A pair of body
The end portion is curved toward the inside or the outside of the frame .
また、本発明の第2の態様に係る実装構造体は、前記素子収納用パッケージと、前記素子収納用パッケージに実装する素子を備えたことを特徴とする。 A mounting structure according to a second aspect of the present invention includes the element storage package and an element mounted on the element storage package.
本発明によれば、放熱性に優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することを目的とする。 According to the present invention, it is an object to provide an element storage package having excellent heat dissipation and a mounting structure using the element storage package.
以下に添付図面を参照して、本発明にかかる素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体の実施形態を詳細に説明する。なお、本発明は以下の実施形態に限定されないものとする。 Exemplary embodiments of an element storage package according to the present invention and a mounting structure using the element storage package will be described below in detail with reference to the accompanying drawings. In addition, this invention shall not be limited to the following embodiment.
<実装構造体の概略構成>
図1は、本実施形態に係る実装構造体1を示す概観斜視図である。図2は、本実施形態に係る素子収納用パッケージ2の概観斜視図である。実装構造体1は、テレビ等の家電機器、携帯電話又はコンピュータ機器等の電子機器に用いるものである。特に、マイクロ波、ミリ波等の高周波で用いられる電子機器の高周波回路に用いられる。
<Schematic configuration of mounting structure>
FIG. 1 is a schematic perspective view showing a
素子収納用パッケージ2は、例えば、半導体素子、光半導体素子、トランジスタ、ダイオード又はサイリスタ等の能動素子、或いは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子又はセラミック発振子等の受動素子からなる素子3を実装するのに用いるものである。なお、素子収納用パッケージ2に素子3を実装したものを実装構造体1とする。
The
素子収納用パッケージ2は、上面に素子3の実装領域Rを有する基板4と、基板4上であって実装領域Rの外周に沿って設けられ、一部に貫通溝Dを有する枠体5と、貫通溝Dに設けられ、枠体5内外を電気的に接続する入出力端子6とを備えている。
The
基板4は、平面視したとき四角形状に形成された部材である。基板4は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、或いはこれらの金属材料を含有する合金、或いはこれらの複合材料から成る。基板4は、熱伝導率を良好にして、実装領域Rに実装した素子3から発生する熱を効率良く基板4を介して外部に放散させる機能を備えている。なお、基板4の熱伝導率は、例えば、15W/(m・K)以上450W/(m・K)以下に設定されている。また、基板4のヤング率は、例えば、100GPa以上500GPa以下に設定されている。
The
また、基板4は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工又は打ち抜き加工等の金属加工法を用いることで、例えば板状等の所定形状に製作される。なお、基板4の一辺の長さは、例えば、3mm以上50mm以下に設定されている。また、基板4の厚みは、例えば、0.3mm以上5mm以下に設定されている。
In addition, the
また、基板4の表面は、酸化腐食の防止、又は実装領域Rに素子3をろう付けしやすくするために、電気めっき法又は無電解めっき法を用いて、ニッケル又は金等の鍍金層が形成されている。基板4の実装領域Rは、基板4の上面に枠体5を接続したときに、枠体5と接続されない領域である。なお、本実施形態では、基板4の形状を四角形状としているが、素子を実装することが可能であれば、四角形状に限られず、多角形状又は楕円形状等であってもよい。
Further, a plating layer such as nickel or gold is formed on the surface of the
図4は、基板2上に設けた枠体5の概観斜視図である。枠体5は、図4に示すように、基板4の実装領域Rの外周に沿って接続され、実装領域Rに実装する素子を外部から保護するための部材である。また、枠体5は、側面の一部に入出力端子6を設ける貫通溝Dが形成されている。枠体5は、ろう材等の接着剤g1を介して基板4にろう付けされる。なお、ろう材は、例えば、銀、銅、金、アルミニウム又はマグネシウム等からなり、ニッケル、カドミウム又は燐等の添加物を含有させてもよい。
FIG. 4 is a schematic perspective view of the
ここで、接着剤g1のヤング率は、基板2のヤング率又は枠体5のヤング率よりも小さくなるように、接着剤g1の材料が選択される。入出力端子6は、マイクロ波、ミリ波等の高周波を信号線路に伝送させた場合、高周波に起因して信号線路が高温になることがある。そして、入出力端子6の熱に起因して、基板2又は枠体5が熱膨張を起こそうとする。そこで、接着剤g1のヤング率を、基板2又は枠体5のヤング率よりも小さくすることで、基板2又は枠体5の熱変形による応力を接着剤g1が変形することにより、基板2又は枠体5から受ける応力を緩和することができる。その結果、基板2又は枠体5から入出力端子6に加わる応力を低減することができ、入出力端子6にクラックが発生するのを抑制することができる。なお、接着剤g1のヤング率は、例えば、50GPa以上95GPa以下に設定されている。
Here, the material of the adhesive g1 is selected so that the Young's modulus of the adhesive g1 is smaller than the Young's modulus of the
また、枠体5は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、或いはこれらの金属材料を含有する合金、或いはこれらの複合材料から成る。枠体5は、実装領域Rに素子3が実装されている状態で、素子3から発生する熱を効率良く枠体5の外部に発散させる機能を備えている。なお、枠体5の熱伝導率は、例えば、15W/(m・K)以上450W/(m・K)以下に設定されている。また、枠体5のヤング率は、例えば、100GPa以上500GPa以下に設定されている。
The
平面視したときの枠体5の一辺の長さは、例えば、3mm以上50mm以下に設定されている。また、平面視したときの枠体5の内側から外側までの厚み幅は、例えば、0.3mm以上3mm以下に設定されている。さらに、枠体5の上下方向の厚みは、例えば、1mm以上20mm以下に設定されている。
The length of one side of the
貫通溝Dは、枠体5の対向する面には、それぞれ貫通溝Dが設けられている。貫通溝Dは、枠体5の一部を分断するように枠体5の下端から上端にかけて形成されている。そして、基板2上に枠体5を設けた状態で、枠体5の貫通溝Dが設けられている箇所は、基板2の上面の一部を露出する。
The through grooves D are respectively provided on the opposing surfaces of the
貫通溝Dは、上下方向の大きさは、例えば、1mm以上20mm以下に設定されている。貫通溝Dは、幅方向の大きさは、例えば、1mm以上20mm以下に設定されている。貫通溝Dは、枠体5の内側から外側までの厚みの大きさは、例えば、0.3mm以上3mm以下に設定されている。
The size of the through groove D in the vertical direction is set to, for example, 1 mm or more and 20 mm or less. The size of the through groove D in the width direction is set to, for example, 1 mm or more and 20 mm or less. The thickness of the through groove D from the inside to the outside of the
図5は、入出力端子6の概観斜視図である。
FIG. 5 is a schematic perspective view of the input /
貫通溝Dに設けられる入出力端子6は、枠体5の内外に延在される誘電体層7と、誘電体層7の上面に形成される信号線路8と、誘電体層7の下面に形成されるグランド層9と、誘電体層7上に信号線路8上を横切るように形成される絶縁体層10と、が含まれる。ここでは、信号線路8とグランド層9がペアで、高周波伝送線路として機能する。
The input /
信号線路8は、所定の電気信号を伝達する機能を備えている。信号線路8は、例えば、マイクロストリップ線路又はコプレーナ線路として用いる。信号線路8は、例えば、銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。信号線路8の線路幅は、信号線路8に伝わる信号の波長の4分の1以下であって、例えば、0.05mm以上0.5mm以下に設定されている。
The
信号線路8には、例えばろう材を介して、外部と接続するためのリード端子が形成される。なお、リード端子は、外部の電子機器等と素子3とを電気的に接続するための部材である。
The
また、グランド層9は、誘電体層7の下面に形成されている。グランド層9は、共通の電位、例えばアース電位にする機能を備えている。また、グランド層9は、例えば、銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。グランド層9は、平面視して信号線路8と重なる領域に形成されている。基板4は、金属材料からなり、グランド層9と基板4とは電気的に接続されている。
The
誘電体層7及び絶縁体層10は、絶縁性の基板であって、例えば、酸化アルミニウム、窒化アルミニウム又は窒化珪素等の無機材料、或いはエポキシ樹脂、ポリイミド樹脂又はエチレン樹脂等の有機材料、或いはアルミナ又はムライト等のセラミック材料、或いはガラスセラミック材料等から成る。または、これらの材料のうち複数の材料を混合した複合系材料から成る。なお、誘電体層7及び絶縁体層10の厚みは、信号線路8に伝わる信号の波長の2分の1以下であって、例えば、0.1mm以上1.0mm以下に設定されている。
The
また、誘電体層7又は絶縁体層10には、多数のフィラーが含有されていても構わない。誘電体層7又は絶縁体層10が有機材料からなる場合、誘電体層7又は絶縁体層10にフィラーが含有されていることによって、誘電体層7又は絶縁体層10の硬化前の粘度を調整することができ、誘電体層7又は絶縁体層10の厚み寸法を所望の値に近づけることができる。フィラーは、球状であって、フィラーの径は、例えば、0.05μm以上6μm以下に設定されており、熱膨張率は、例えば−5ppm/℃以上5ppm/℃以下である。なお、フィラーは、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウム又は水酸化アルミニウム等から成る。
In addition, the
また、誘電体層7又は絶縁体層10に含有されるフィラーの比誘電率は、誘電体層7又は絶縁体層10を構成する材料の比誘電率よりも小さく設定することができる。このように、誘電体層7又は絶縁体層10の比誘電率よりも小さい低誘電率のフィラーとすることで、誘電体層6全体を更に低誘電率化することができ、信号線路8に伝送される信号の伝送効率を向上させることができる。
Further, the relative dielectric constant of the filler contained in the
また、フィラーは、絶縁性のフィラーとすることができる。フィラーを絶縁性とすることで、信号線路8に伝わる信号の特性インピーダンスへの影響を低減することができる。
The filler can be an insulating filler. By making the filler insulative, the influence on the characteristic impedance of the signal transmitted to the
絶縁体層10は、誘電体層7上であって信号線路8上を横切って設けられる。入出力端子6を貫通溝Dに設けた状態において、平面視した絶縁体層10の枠体内側から枠体外側に向かった長さは、平面視したときの枠体5の枠体内側から枠体外側までの厚み幅よりも大きく設定されている。
The
また、入出力端子6の上面の高さ位置は、枠体5の上面の高さ位置よりも高く設定されている。入出力端子6の上面の高さ位置が、枠体5の上面の高さ位置よりも高いことで、枠体5から入出力端子6に加わる応力を、入出力端子6の側面全体で受けることができる。その結果、入出力端子6は、枠体5から受ける応力を分散させることができ、入出力端子6にクラックが発生するのを抑制することができる。なお、入出力端子6は、グランド層9の下面から絶縁体層10の上面までの長さが、例えば、1mm以上20mm以下に設定されている。
The height position of the upper surface of the input /
枠体5上には、ろう材等の接着剤g2を介してシールリング11がろう付けされる。なお、ろう材は、例えば、銀、銅、金、アルミニウム又はマグネシウム等からなり、ニッケル、カドミウム又は燐等の添加物を含有させてもよい。
A
ここで、接着剤g2のヤング率は、枠体5のヤング率よりも小さくなるように、接着剤g2の材料が選択される。接着剤g2のヤング率を、枠体5のヤング率よりも小さくすることで、枠体5の熱変形による応力を接着剤g2が変形することにより、枠体5から受ける応力を緩和することができる。その結果、枠体5から入出力端子6に加わる応力を低減することができ、入出力端子6にクラックが発生するのを抑制することができる。なお、接着剤g2のヤング率は、例えば、50GPa以上95GPa以下に設定されている。
Here, the material of the adhesive g2 is selected so that the Young's modulus of the adhesive g2 is smaller than the Young's modulus of the
シールリング11は、平面視したとき、基板2上に設けた枠体5及び入出力端子6と重なる枠状部材である。シールリング11は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の熱伝導性の優れた緩衝材料からなる。
The
また、シールリング11上には、蓋体12が設けられる。蓋体12は、実装領域Rに素子3が実装された状態で、シールリング11上に設けられる。蓋体12は、基板2と枠体5とで囲まれる空間を封止する機能を備えている。蓋体12は、例えばろう材を介して枠体5上にろう付けされる。なお、蓋体12は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、或いはこれらの金属材料を含有する合金から成る。
A
図6は、入出力端子6と枠体5との接合箇所を示す平面図である。
FIG. 6 is a plan view showing a joint portion between the input /
入出力端子6を挟んで対向する枠体5の一対の端部5aは、枠体5の外側に向かって湾曲している。入出力端子6と接続される枠体5の端部5aが、平面視して湾曲することで、枠体5が熱膨張を起こしても、入出力端子6と接する端部5aが湾曲している方向に適度に変形し、端部5aから入出力端子6に伝わる応力を緩和することができる。その結果、入出力端子6の両側面に応力集中が発生するのを抑制することができる。なお、枠体5の端部5aは、図7に示すように、枠体5の内側に向かって湾曲していてもよい。また、枠体5の一対の端部5aは、図8に示すように、一方が枠体5の内側に向かって湾曲するとともに、他方が枠体5の外側に向かって湾曲していてもよい。
A pair of
また、枠体5の一対の端部5aと入出力端子6との間には、ろう材フィレット13が形成されている。両者の間にろう材フィレット13が形成されることで、入出力端子6が枠体5に接合される面積を拡大できるという作用を奏し、枠体5と入出力端子6の接合力を向上させることができ、しいてはパッケージ内部の気密封止性を良好に維持することができる。
A
枠体5の外側面であって、平面視した枠体5の角部Cは、曲面に形成されている。枠体5の角部Cが曲面となることで、枠体5が熱に起因して熱膨張を起こしても、枠体5の角部Cにて入出力端子6の側面から反発される応力を吸収緩和することができる。その結果、枠体5の角部Cにクラックが発生するのを抑制することができる。さらに、入出力端子6にクラックが発生するのを抑制することができる。
The corner C of the
素子収納用パッケージ2に、素子3を半田等のバンプを介してフリップチップ実装することで、実装構造体1を構成することができる。IC又はLSI等の半導体素子を実装する場合、半導体素子としては、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いることができる。
The mounting
本実施形態によれば、枠体5内は、入出力端子6の信号線路8から発生する熱に起因して、枠体5外に比べて高温になりやすい。そのため、信号線路8の温度が上昇して、信号線路8の電気抵抗が大きくなり、入出力端子6の消費電力が大きくなろうとするが、入出力端子6の熱を、入出力端子6と直接接続される熱伝導性の優れた基板2に伝達することで、入出力端子6の消費電力を抑制することができる。さらに、入出力端子6の温度が高温になるのを抑制することで、枠体5内の素子3の温度が上昇して、素子3の電気特性が変化するのを抑制することができ、素子3の電気的特性を良好に維持することができる。
According to the present embodiment, the inside of the
本実施形態によれば、入出力端子6の温度が高温になるのを抑制することができ、放熱性に優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することができる。
According to the present embodiment, it is possible to suppress the temperature of the input /
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。 The present invention is not limited to the above-described embodiments, and various changes and improvements can be made without departing from the scope of the present invention.
<実装構造体の製造方法>
ここで、図1に示す実装構造体1及び素子収納用パッケージ2の製造方法を説明する。
<Method for manufacturing mounting structure>
Here, a manufacturing method of the mounting
まず、基板4、枠体5のそれぞれを準備する。基板4、枠体5のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
First, each of the
ここで、枠体5の型枠は、貫通溝Dが設けられる形状に製作するとともに、型枠から取り出す枠体5の端部が、平面視して湾曲するように予め設定しておく。
Here, the mold of the
次に、入出力端子6を準備する。ここでは、誘電体層7及び絶縁体層10の材料が、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体又はムライト質焼結体等の場合の、入出力端子6の作製方法について説明する。
Next, the input /
具体的には、誘電体層7及び絶縁体層10の材料が酸化アルミニウム質焼結体から成る場合、先ず、酸化アルミニウム、酸化珪素、酸化マグネシウム及び酸化カルシウム等の原料粉末に有機バインダー、可塑剤又は溶剤等を添加混合して泥漿状と成す。
Specifically, when the material of the
次に、誘電体層7及び絶縁体層10の型枠を準備する。そして、型枠内に、泥漿状の酸化アルミニウム質の材料を充填し、焼結前の誘電体層7及び絶縁体層10を取り出す。
Next, a mold for the
また、タングステン又はモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤又は溶剤等を添加混合して金属ペーストを得る。 Moreover, a high melting point metal powder such as tungsten or molybdenum is prepared, and an organic binder, a plasticizer, a solvent, or the like is added to and mixed with the powder to obtain a metal paste.
そして、取り出した前駆体の誘電体層7及び絶縁体層10のそれぞれに対して、例えばスクリーン印刷法を用いて、所定箇所に信号線路8及びグランド層9となる金属ペーストを塗る。
Then, a metal paste to be used as the
次に、前駆体の誘電体層7上に前駆体の絶縁体層10を載せて加圧させることで、両者密着させる。そして、約1600℃の温度で焼成することにより、セラミックからなる入出力端子6を作製することができる。
Next, the
そして、準備した枠体5の貫通溝Dに、入出力端子6をろう材を介して嵌めて接続する。このようにして、素子収納用パッケージ2を作製することができる。
Then, the input /
次に、素子収納用パッケージ2に半田を介して素子3を実装し、枠体5上にシールリング11を介して蓋体12を設けることで、実装構造体1を作製することができる。
Next, the mounting
1 実装構造体
2 素子収納用パッケージ
3 素子
4 基板
5 枠体
5a 端部
6 入出力端子
7 誘電体層
8 信号線路
9 グランド層
10 絶縁体層
11 シールリング
12 蓋体
13 ろう材フィレット
R 実装領域
D 貫通溝
g1,g2 接着剤
C 角部
DESCRIPTION OF
Claims (4)
前記基板上であって前記実装領域の外周に沿って設けられ、一部に前記基板の上面が露出する貫通溝を有する枠体と、
前記貫通溝に設けられ、露出する前記基板の上面と接するとともに、前記枠体の内外に延在される誘電体層と、前記誘電体層の上面に形成される信号線路と、前記誘電体層の下面に形成されるグランド層と、を有する入出力端子と、を備え、
前記入出力端子を挟んで対向する前記枠体の一対の端部は、前記枠体の内側又は外側に向かって湾曲していることを特徴とする素子収納用パッケージ。 A substrate having an element mounting region on the upper surface;
A frame provided on the substrate along the outer periphery of the mounting region, and having a through groove in which a top surface of the substrate is exposed in part;
A dielectric layer provided in the through groove and in contact with the exposed upper surface of the substrate and extending in and out of the frame, a signal line formed on the upper surface of the dielectric layer, and the dielectric layer comprising of a ground layer formed on the lower surface, and a output terminal having,
A pair of element storage packages , wherein a pair of end portions of the frame body facing each other with the input / output terminal interposed therebetween are curved toward the inside or the outside of the frame body .
前記枠体の一対の端部は、一方が前記枠体の内側に向かって湾曲するとともに、他方が前記枠体の外側に向かって湾曲することを特徴とする素子収納用パッケージ。 The device storage package according to claim 1 ,
One of the pair of end portions of the frame body is curved toward the inside of the frame body, and the other is curved toward the outside of the frame body.
前記枠体の一対の端部と前記入出力端子との間には、ろう材フィレットが形成されることを特徴とする素子収納用パッケージ。 The element storage package according to claim 1 or 2 ,
An element storage package, wherein a brazing filler fillet is formed between the pair of end portions of the frame body and the input / output terminal.
前記素子収納用パッケージに実装する素子を備えたことを特徴とする実装構造体。
The element storage package according to any one of claims 1 to 3 ,
A mounting structure comprising an element to be mounted on the element storage package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009248899A JP5361663B2 (en) | 2009-10-29 | 2009-10-29 | Device storage package and mounting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009248899A JP5361663B2 (en) | 2009-10-29 | 2009-10-29 | Device storage package and mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011096827A JP2011096827A (en) | 2011-05-12 |
JP5361663B2 true JP5361663B2 (en) | 2013-12-04 |
Family
ID=44113442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009248899A Active JP5361663B2 (en) | 2009-10-29 | 2009-10-29 | Device storage package and mounting structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5361663B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9576877B2 (en) | 2013-10-25 | 2017-02-21 | Canon Kabushiki Kaisha | Electronic component, electronic device, method of manufacturing mounted member, and method of manufacturing electronic component |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04287950A (en) * | 1991-02-28 | 1992-10-13 | Mitsubishi Electric Corp | Package for semiconductor device |
JPH07302856A (en) * | 1994-04-28 | 1995-11-14 | Nippon Telegr & Teleph Corp <Ntt> | Package for mounting high frequency semiconductor element, and mounter using it |
JPH10163353A (en) * | 1996-02-27 | 1998-06-19 | Toshiba Corp | Microwave device package |
JP2000294667A (en) * | 1999-04-09 | 2000-10-20 | Matsushita Electronics Industry Corp | Semiconductor package and its manufacture |
JP2004296576A (en) * | 2003-03-26 | 2004-10-21 | Kyocera Corp | Package for housing semiconductor element, and semiconductor device |
-
2009
- 2009-10-29 JP JP2009248899A patent/JP5361663B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9576877B2 (en) | 2013-10-25 | 2017-02-21 | Canon Kabushiki Kaisha | Electronic component, electronic device, method of manufacturing mounted member, and method of manufacturing electronic component |
Also Published As
Publication number | Publication date |
---|---|
JP2011096827A (en) | 2011-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5518086B2 (en) | Device storage package and mounting structure | |
JP6329238B2 (en) | Device storage package and mounting structure | |
JP6767204B2 (en) | Boards for mounting electronic components, electronic devices and electronic modules | |
JP2012049224A (en) | Packaging structure and method of manufacturing the same | |
JP6181777B2 (en) | Device storage package and mounting structure | |
JP5361663B2 (en) | Device storage package and mounting structure | |
JP2015103619A (en) | Element accommodation package and mounting structure | |
JP5725886B2 (en) | Device storage package and mounting structure | |
JP5334746B2 (en) | Device storage package and mounting structure | |
JP6030371B2 (en) | Device storage package and mounting structure | |
JP5905728B2 (en) | Device storage package and mounting structure | |
US10388628B2 (en) | Electronic component package | |
JP5886637B2 (en) | Cooling substrate, element storage package, and mounting structure | |
JP2003229521A (en) | Semiconductor module and manufacturing method therefor | |
JP2014160697A (en) | Device housing package and mounting structure | |
CN110945644B (en) | Wiring substrate, package for electronic device, and electronic device | |
WO2015029880A1 (en) | Package for housing elements and mounting structure | |
JP2006013241A (en) | Semiconductor device and package therefor | |
JP2014175559A (en) | Cooling substrate, package for housing element, and mounting structure | |
JP2014192165A (en) | Cooling substrate, package for storing element, and package structure | |
JP2014127589A (en) | Package for housing element and mounting structure | |
JP2015002206A (en) | Package for housing element, and packaging structure | |
JP5355468B2 (en) | Input / output terminal, element storage package, and mounting structure | |
JP2014165208A (en) | Element accommodation package and mounting structure | |
JP2005012166A (en) | Ceramic wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5361663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |