[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5276824B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5276824B2
JP5276824B2 JP2007270744A JP2007270744A JP5276824B2 JP 5276824 B2 JP5276824 B2 JP 5276824B2 JP 2007270744 A JP2007270744 A JP 2007270744A JP 2007270744 A JP2007270744 A JP 2007270744A JP 5276824 B2 JP5276824 B2 JP 5276824B2
Authority
JP
Japan
Prior art keywords
film
opening
forming
silicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007270744A
Other languages
English (en)
Other versions
JP2009099813A (ja
Inventor
政司 横山
雄一郎 関本
信一 今田
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Priority to JP2007270744A priority Critical patent/JP5276824B2/ja
Priority to US12/253,035 priority patent/US7781320B2/en
Publication of JP2009099813A publication Critical patent/JP2009099813A/ja
Priority to US12/840,063 priority patent/US8440557B2/en
Application granted granted Critical
Publication of JP5276824B2 publication Critical patent/JP5276824B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、半導体装置の製造方法に関し、より詳細には、シリコンリッチ膜を有する半導体装置の製造方法に関する。
半導体装置の製造方法において、ＲＩＥ（反応性イオンエッチング）法を用いたエッチングやプラズマＣＶＤ（プラズマ化学気相成長）法を用いた膜堆積は広く用いられている。これら、ＲＩＥ法やプラズマＣＶＤ法はプラズマを基本として用いた製造方法である。
プラズマを用いた製造方法を実行すると紫外線が発生する。紫外線は、例えば酸化シリコンのＳｉ−Ｏ結合や窒化シリコンのＳｉ−Ｎ結合を切断することが知られている。このため、電荷蓄積層を含むＯＮＯ（Oxide Nitride Oxide）膜を有するフラッシュメモリにおいて、ＯＮＯ膜上方に紫外線を吸収する紫外線吸収膜を設けたフラッシュメモリ（従来例１）が提案されている（例えば特許文献１）。
図１（ａ）は従来例１に係るフラッシュメモリを説明するための上面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ間の断面図である。図１（ａ）および図１（ｂ）を参照に、半導体基板１０内に延伸するように、ソースおよびドレインを兼ねるビットライン１２が形成されている。半導体基板１０上に、トンネル絶縁膜１４、電荷蓄積層１６、トップ絶縁膜１８からなるＯＮＯ膜２０が形成されている。ＯＮＯ膜２０上にビットライン１２に交差して延伸する、ゲートを兼ねるワードライン２２が形成されている。ワードライン２２上に、層間絶縁膜２４、紫外線吸収膜２６、反射防止膜２８、キャップ層３０が順次形成されている。キャップ層３０、反射防止膜２８、紫外線吸収膜２６、層間絶縁膜２４およびＯＮＯ膜２０を貫通するコンタクトホールが形成され、コンタクトホールに埋め込まれるように、プラグ金属３２が形成されている。このような構成により、ＲＩＥ法でコンタクトホールを形成する際に発生する紫外線は紫外線吸収膜２６で吸収されるため、ＯＮＯ膜２０に達する紫外線の量が抑制され、ＯＮＯ膜２０が受けるダメージを抑制することができる。
特表２００７−５１６５９８号公報
キャップ層３０、反射防止膜２８、紫外線吸収膜２６、層間絶縁膜２４およびＯＮＯ膜２０を貫通するコンタクトホールの形成において、紫外線吸収膜２６のエッチングレートは様々な大きさになる場合がある。これにより、所望の形状をしたコンタクトホールの形成が難しくなる。コンタクトホールの形状が様々になると、コンタクトホールに埋め込まれるように形成されるプラグ金属３２の電気抵抗も様々な大きさになり、所望の電気抵抗値を得ることが難しくなる。
本発明は、上記課題に鑑みなされたものであり、所望のエッチングレートで紫外線吸収膜をエッチングすることが可能な半導体装置の製造方法を提供することを目的とする。
本発明は、半導体基板上にシリコンリッチ膜を形成する工程と、前記シリコンリッチ膜の紫外線に対する消衰係数を測定する工程と、前記消衰係数に対応した酸素ガス流量を用いたエッチング条件により、前記シリコンリッチ膜をエッチングする工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、所望のエッチングレートでシリコンリッチ膜をエッチングすることが可能となる。
上記構成において、前記シリコンリッチ膜は、シリコンリッチな酸化膜およびシリコンリッチな窒化膜の少なくとも一方を含む構成とすることができる。
上記構成において、前記半導体基板と前記シリコンリッチ膜との間に第１絶縁膜を形成する工程と、前記消衰係数に対応した酸素ガス流量を用いたエッチング条件により、前記シリコンリッチ膜をエッチングした領域下の前記第１絶縁膜の一部をエッチングして、第１開口部を形成する工程と、所定の酸素ガス流量を用いたエッチング条件により、前記第１開口部下の前記第１絶縁膜をエッチングして、第２開口部を形成する工程と、を有する工程とすることができる。この構成によれば、所望の形状をした第２開口部を形成することができる。
上記構成において、前記第１絶縁膜は酸化膜である構成とすることができる。
上記構成において、前記半導体基板内を延伸するようにビットラインを形成する工程を有し、前記第１開口部を形成する工程は、前記ビットライン上に形成されるように、前記第１開口部を形成する工程を含み、前記第２開口部を形成する工程は、前記第１開口部下の前記第１絶縁膜をエッチングして、前記シリコンリッチ膜と前記第１絶縁膜とを貫通し、前記ビットラインが露出するように、前記第２開口部を形成する工程を含む構成とすることができる。この構成によれば、ビットライン上に所望の形状をした第２開口部からなるコンタクトホールを形成することができる。
上記構成において、前記半導体基板と前記第１絶縁膜との間に電荷蓄積層を含むＯＮＯ膜を形成する工程と、前記シリコンリッチ膜上に反射防止膜を形成する工程と、を有し、前記シリコンリッチ膜は紫外線を吸収する紫外線吸収膜であり、前記第１絶縁膜は層間絶縁膜であり、前記第１開口部を形成する工程は、前記反射防止膜、前記紫外線吸収膜および前記層間絶縁膜の一部をエッチングして、前記第１開口部を形成する工程を含み、前記第２開口部を形成する工程は、前記第１開口部下の前記第１絶縁膜および前記ＯＮＯ膜をエッチングして、前記反射防止膜、前記紫外線吸収膜、前記層間絶縁膜および前記ＯＮＯ膜を貫通し、前記ビットラインが露出するように、前記第２開口部を形成する工程を含む構成とすることができる。この構成によれば、所望の形状をした第２開口部からなるコンタクトホールを形成することができる。
上記構成において、前記半導体基板と前記第１絶縁膜との間に配線層を形成する工程を有し、前記第１開口部を形成する工程は、前記配線層上に形成されるように、前記第１開口部を形成する工程を有し、前記第２開口部を形成する工程は、前記第１開口部下の前記第１絶縁膜をエッチングして、前記シリコンリッチ膜と前記第１絶縁膜とを貫通し、前記配線層が露出するように、前記第２開口部を形成する工程を含む構成とすることができる。この構成によれば、配線層上に所望の形状をした第２開口部からなるコンタクトホールを形成することができる。
前記シリコンリッチ膜は反射防止膜である構成とすることができる。
前記第２開口部に金属を埋め込むことにより、プラグ金属を形成する工程を有する構成とすることができる。この構成によれば、所望の抵抗値を有するプラグ金属を得ることができる。
前記シリコンリッチ膜をエッチングする工程は、水素とフッ素とを含んだエッチングガスを用いる構成とすることができる。
本発明によれば、所望のエッチングレートでシリコンリッチ膜をエッチングすることが可能となる。
まず初めに、課題を明確にするため、紫外線吸収膜２６のエッチングレートについて説明する。紫外線吸収膜２６はシリコンリッチな酸化膜を用いることができる。シリコンリッチな酸化膜は、紫外線に対する消衰係数（以下、消衰係数）が変動すると、エッチングレートも変動する。消衰係数はシリコンリッチな酸化膜中に含まれるシリコンの比率により変動するため、シリコンリッチな酸化膜を成膜する際の装置間や、同一装置であってもチャンバー内の状態により、消衰係数に変動が生じる。このため、様々なエッチングレートを有する紫外線吸収膜２６が形成される場合がある。
次に、所望の大きさの消衰係数を有する紫外線吸収膜２６が形成されている比較例１に係るフラッシュメモリにおいて、図２（ａ）および図２（ｂ）を用い、コンタクトホールの形成について説明する。なお、比較例１に係るフラッシュメモリの構造は従来例１と同じであり、図１（ａ）および図１（ｂ）に示しているので説明を省略する。また、図２（ａ）および図２（ｂ）は、図１（ａ）のＡ−Ａ間に相当する断面図を示している。
図２（ａ）および図２（ｂ）を参照に、コンタクトホールの形成は２度のエッチング工程に分けて実行される。つまり、１回目のエッチング工程と２回目のエッチング工程とは、異なるエッチング条件で実行される。これは、紫外線吸収膜２６はシリコンリッチな酸化膜であるため、層間絶縁膜２４等に比べてエッチングレートが遅いためである。また、１回目のエッチング工程と２回目のエッチング工程とは共に、エッチング時間を固定してエッチングが実行される。
図２（ａ）を参照に、１回目のエッチング工程は、キャップ層３０上に形成されたフォトレジスト３４をマスクに、キャップ層３０から層間絶縁膜２４の一部までエッチングして、第１開口部３６を形成する。紫外線吸収膜２６の消衰係数は所望の大きさであることから、紫外線吸収膜２６のエッチングレートも所望の大きさになる。このため、第１開口部３６は、第１開口部３６の底面が、層間絶縁膜２４と紫外線吸収膜２６との境から１００ｎｍ程度の位置になるような、所望の深さに形成することができる。
図２（ｂ）を参照に、２回目のエッチング工程は、第１開口部３６下の層間絶縁膜２４およびＯＮＯ膜２０をエッチングして、キャップ層３０、反射防止膜２８、紫外線吸収膜２６、層間絶縁膜２４およびＯＮＯ膜２０を貫通する第２開口部３８を形成する。これにより、第２開口部３８からなり、所望の形状をしたコンタクトホールを形成することができる。
次に、紫外線吸収膜２６の消衰係数が所望の大きさに比べて大きい、比較例２に係るフラッシュメモリにおいて、図３（ａ）および図３（ｂ）を用い、コンタクトホールの形成について説明する。なお、比較例２に係るフラッシュメモリの構造は従来例１と同じであり、図１（ａ）および図１（ｂ）に示しているので説明を省略する。また、図３（ａ）および図３（ｂ）は、図１（ａ）のＡ−Ａ間に相当する断面図を示している。
図３（ａ）を参照に、紫外線吸収膜２６の消衰係数が大きい場合は、紫外線吸収膜２６に含まれるシリコンの比率が大きいため、紫外線吸収膜２６のエッチングレートは小さくなる。第１開口部３６を形成する際のエッチング時間は固定であるため、紫外線吸収膜２６の途中までしか第１開口部３６が形成されない場合が生じる。この状態で、第２開口部３８の形成を実行すると、第３（ｂ）に示すように、第２開口部３８は底面に向かうに連れて段々と幅が細くなる先細りの形状となる。
また、反対に、紫外線吸収膜２６の消衰係数が所望の大きさに比べて小さい場合は、紫外線吸収膜２６に含まれるシリコンの比率が小さいため、紫外線吸収膜２６のエッチングレートは大きくなる。このため、第１開口部３６の深さは図２（ａ）の場合より大きくなる。この状態で、第２開口部３８の形成を実行すると、第２開口部３８を形成する際のエッチング時間は固定であるため、第２開口部３８下に形成されたビットライン１２は、長い時間エッチングされることになり、ビットライン１２はダメージを受ける場合がある。
このように、紫外線吸収膜２６の消衰係数は様々な大きさになる場合があり、これにより、紫外線吸収膜２６のエッチングレートも様々な大きさになる場合がある。図２（ａ）から図３（ｂ）に示すように、第２開口部３８の形状は第１開口部３６の深さに依存している。つまり、紫外線吸収膜２６のエッチングレートに依存している。このため、紫外線吸収膜２６のエッチングレートが様々な大きさになる場合は、所望の形状をした第２開口部３８を安定して形成することは難しい。
次に、このような課題の解決を図った比較例３に係るフラッシュメモリの製造方法を説明する。図４は比較例３に係るフラッシュメモリの製造方法を示すフローチャートである。なお、比較例３に係るフラッシュメモリの構造は従来例１と同じであり、図１（ａ）および図１（ｂ）に示しているので説明を省略する。
図４を参照に、半導体基板１０内を延伸するようにビットライン１２を形成する。半導体基板１０上にトンネル絶縁膜１４、電荷蓄積層１６、トップ絶縁膜１８を順次形成して、ＯＮＯ膜２０を形成する。ＯＮＯ膜２０上にビットライン１２に交差して延伸するワードライン２２を形成する（ステップＳ１０）。ワードライン２２上に層間絶縁膜２４を形成する（ステップＳ１２）。
ここで、比較例３に係るフラッシュメモリの製造とは別バッチで、ダミー基板上に紫外線吸収膜２６を形成する。これは、紫外線吸収膜２６の形成に用いる装置で毎日実施する日常点検の際の動作確認を兼ねていてもよい。ダミー基板上に形成した紫外線吸収膜２６の消衰係数を測定する。消衰係数が所望の範囲内であるか否かを確認する（ステップＳ１４）。消衰係数が所望の範囲内であればステップＳ１８に進む。消衰係数が所望の範囲内でない場合は、紫外線吸収膜２６の成膜条件を変更する（ステップＳ１６）。変更した成膜条件でダミー基板上に再度紫外線吸収膜２６を形成し、紫外線吸収膜２６の消衰係数を測定する。消衰係数が所望の範囲内であるか否かを確認する（ステップＳ１４）。消衰係数が所望の範囲内になるまでステップＳ１６とステップＳ１４とを繰り返す。
なお、ダミー基板に紫外線吸収膜２６を形成し、紫外線吸収膜２６の消衰係数が所望の範囲内か否かを確認する工程（ステップＳ１４）は、層間絶縁膜２４の形成（ステップＳ１２）の後に実行しなければならないわけではなく、層間絶縁膜２４の形成（ステップＳ１２）の前でもよく、ビットライン１２等の形成（ステップＳ１０）の前でもよい。つまり、比較例３に係るフラッシュメモリの製造における紫外線吸収膜２６の形成（ステップＳ１８）の前であればいつでもよい。
層間絶縁膜２４上に紫外線吸収膜２６を形成する（ステップＳ１８）。ステップＳ１４より、層間絶縁膜２４上に形成された紫外線吸収膜２６の消衰係数は所望の大きさである。つまり、紫外線吸収膜２６のエッチングレートは所望の大きさになる。次に、紫外線吸収膜２６上に反射防止膜２８とキャップ層３０とを順次形成する（ステップＳ２０）。
キャップ層３０上に形成されたフォトレジストをマスクに、キャップ層３０から層間絶縁膜２４の一部までを、所定のエッチング条件を用いてエッチングし、第１開口部３６を形成する（ステップＳ２２）。紫外線吸収膜２６のエッチングレートは所望の大きさであるため、第１開口部３６を形成するためのエッチング時間が固定されている場合であっても、図２（ａ）に示したような、所望の深さの第１開口部３６を形成することができる。
第１開口部３６下の層間絶縁膜２４およびＯＮＯ膜２０を、所定のエッチング条件を用いてエッチングし、キャップ層３０、反射防止膜２８、紫外線吸収膜２６、層間絶縁膜２４およびＯＮＯ膜２０を貫通し、ビットライン１２が露出するような第２開口部３８を形成する（ステップＳ２４）。これにより、第２開口部３８からなるコンタクトホールが形成される。第２開口部３８（コンタクトホール）に金属を埋め込み、プラグ金属３２を形成する（ステップＳ２６）。
比較例３に係るフラッシュメモリの製造方法によれば、所望の消衰係数を有する紫外線吸収膜２６を形成することができる。つまり、所望のエッチングレートを有する紫外線吸収膜２６を形成することができる。このため、第２開口部３８の形状が先細りの形状になることや、第２開口部３８下のビットライン１２にダメージを与えることを抑制することができ、安定して所望の形状を有する第２開口部３８を形成することができる。
しかしながら、比較例３に係るフラッシュメモリの製造方法では、図４に示すように、紫外線吸収膜２６の消衰係数が所望の大きさになるまで、ステップＳ１４とステップＳ１６とを繰り返し実行しなければならない。そこで、以下に、紫外線吸収膜２６の消衰係数の大きさに関わらず、所望のエッチングレートで紫外線吸収膜２６をエッチングすることが可能な実施例１に係るフラッシュメモリの製造方法について説明する。
図５は実施例１に係るフラッシュメモリの製造方法を示すフローチャートである。図６（ａ）から図７（ｃ）は実施例１に係るフラッシュメモリの製造方法を示す、図１（ａ）のＡ−Ａ間に相当する断面図である。なお、実施例１に係るフラッシュメモリの構造は従来例１と同じであり、図１（ａ）および図１（ｂ）に示しているので説明を省略する。
図５および図６（ａ）を参照に、Ｐ型シリコン基板である半導体基板１０内に砒素イオンを注入し、半導体基板１０内を延伸するようにＮ型拡散領域であるビットライン１２を形成する。半導体基板１０上に、酸化シリコン膜からなるトンネル絶縁膜１４、窒化シリコン膜からなる電荷蓄積層１６、酸化シリコン膜からなるトップ絶縁膜１８を順次形成して、ＯＮＯ膜２０を形成する。トンネル絶縁膜１４およびトップ絶縁膜１８は熱酸化法およびＣＶＤ法を用いて形成することができる。電荷蓄積層１６はＣＶＤ法を用いて形成することができる。ＯＮＯ膜２０上に、ポリシリコン膜からなり、ビットライン１２に交差して延伸するワードライン２２を形成する（ステップＳ３０）。
図５および図６（ｂ）を参照に、ワードライン２２上に、ＣＶＤ法を用いて、ＢＰＳＧ（Boro-phospho silicate glass）膜からなる層間絶縁膜２４（第１絶縁膜）を形成する（ステップＳ３２）。
図５および図６（ｃ）を参照に、層間絶縁膜２４上に、ＣＶＤ法を用いて、シリコンリッチな酸化膜である紫外線吸収膜２６を形成する（ステップＳ３４）。この時、同一バッチ内に紫外線吸収膜２６の消衰係数を測定するためのモニター基板を取り付けておいてもよい。図５を参照に、紫外線吸収膜２６の消衰係数を光学的測定方法により測定する（ステップＳ３６）。紫外線吸収膜２６の消衰係数の測定は、製品基板で行ってもよく、製品基板と同一バッチ内に取り付けたモニター基板で行ってもよい。また、モニター基板で紫外線吸収膜２６の消衰係数を測定する場合は、紫外線吸収膜２６を形成した直後に行う場合に限らず、反射防止膜２８を形成した後やキャップ層３０を形成した後に行ってもよい。つまり、第１開口部３６を形成する前であればいつ行ってもよい。
図５および図６（ｄ）を参照に、紫外線吸収膜２６上に、ＳｉＯＮ膜からなる反射防止膜２８と酸化シリコン膜からなるキャップ層３０とを順次形成する（ステップＳ３８）。
図５および図７（ａ）を参照に、キャップ層３０上に形成されたフォトレジスト３４をマスクに、ＲＩＥ法を用いて、ビットライン１２上に形成されたキャップ層３０から層間絶縁膜２４の一部までを、紫外線吸収膜２６の消衰係数に対応した酸素ガス流量を用いたエッチング条件によりエッチングし、第１開口部３６を形成する（ステップＳ４０）。エッチング条件は、例えば、電極間隔２７ｍｍの狭ギャップタイプのエッチング装置で、エッチング時間１４０秒、ガス圧７０mＴｏｒｒ、ＲＦパワー６００Ｗ、アルゴンガス流量３００ｓｃｃｍ、ＣＨＦ３ガス流量２０ｓｃｃｍ、紫外線吸収膜２６の消衰係数に対応した酸素ガス流量、を用いることができる。
ここで、図８に、上記エッチング条件のうち酸素ガス流量を変化させた場合のエッチング量の変化についての実験結果を示す。図８中の横軸は酸素ガス流量を示しており、縦軸は第１開口部３６の深さを示している。実線のグラフは紫外線吸収膜２６の消衰係数が０．９９の場合の測定値を示しており、１点鎖線のグラフは紫外線吸収膜２６の消衰係数が１．１８の場合の推量値を示しており、２点鎖線のグラフは紫外線吸収膜２６の消衰係数が０．８９の場合の推量値を示している。また、破線は第２開口部３８の形状が所望の形状になる場合の、第１開口部３６の深さの上限値と下限値とを示している。
図８の実線のグラフを参照に、酸素ガス流量を変えて紫外線吸収膜２６等をエッチングすることにより、第１開口部３６の深さが変化することが確認できる。よって、所望の深さの第１開口部３６を形成するためには、紫外線吸収膜２６の消衰係数が０．９９の場合（実線のグラフ）は、Ｍｒ範囲内の酸素ガス流量を用いてエッチングを行えばよいことが分かる。このことから、シリコンリッチな酸化膜である紫外線吸収膜２６は、酸素ガス流量の影響を強く受けることが確認できる。
また、図８の実線のグラフ、１点鎖線のグラフおよび２点鎖線のグラフから、紫外線吸収膜２６の消衰係数が変化すると、所望の深さの第１開口部３６を形成することができる酸素ガス流量も変化することが確認できる。例えば、紫外線吸収膜２６の消衰係数が１．１８の場合（１点鎖線のグラフ）は、Ｌｒの範囲内の酸素ガス流量を用いることで第１開口部３６の深さを所望の大きさにでき、紫外線吸収膜２６の消衰係数が０．８９の場合（２点鎖線のグラフ）は、Ｈｒの範囲内の酸素ガス流量を用いることで第１開口部３６の深さを所望の大きさにすることができる。つまり、酸素ガス流量がある一定の値である場合、所望の深さの第１開口部３６を形成することが可能な紫外線吸収膜２６の消衰係数はある範囲を有している。
したがって、例えば、表１に示すように、所望の深さの第１開口部３６を形成するために、紫外線吸収膜２６の消衰係数がａからｂの範囲内である場合は、酸素ガス流量はＸを用いると決めることができる。同様に、紫外線吸収膜２６の消衰係数がｂからｃの範囲内である場合は、酸素ガス流量はＹを用い、紫外線吸収膜２６の消衰係数がｃからｄの範囲内である場合は、酸素ガス流量はＺを用いると決めることができる。なお、表１では、紫外線吸収膜２６の消衰係数を３グループに分けた場合を記載したが、あくまで例示であり、グループ数はいくつに細分化しても構わない。
Figure 0005276824
このように、紫外線吸収膜２６の消衰係数に対応した酸素ガス流量を用いたエッチング条件で、紫外線吸収膜２６等をエッチングして、第１開口部３６を形成することで、第１開口部３６の深さを所望の大きさにすることができる。つまり、紫外線吸収膜２６のエッチングレートを所望の大きさにすることができる。
図５および図７（ｂ）に戻り、第１開口部３６下の層間絶縁膜２４およびＯＮＯ膜２０を、ＲＩＥ法を用いて、所定のエッチング条件でエッチングし、キャップ層３０、反射防止膜２８、紫外線吸収膜２６、層間絶縁膜２４およびＯＮＯ膜２０を貫通し、ビットライン１２が露出するような第２開口部３８を形成する（ステップＳ４２）。所定のエッチング条件とは、例えば、電極間隔２７ｍｍの狭ギャップタイプのエッチング装置で、エッチング時間１３５秒、ガス圧４０ｍＴｏｒｒ、ＲＦパワー１７００Ｗ、アルゴンガス流量４５０ｓｃｃｍ、酸素ガス流量３．０ｓｃｃｍ、Ｃ４Ｆ８ガス流量１４ｓｃｃｍ、ＣＯガス流量７５ｓｃｃｍを用いることができる。
図５および図７（ｃ）を参照に、第２開口部３８に金属を埋め込むように形成する。これにより、第２開口部３８にプラグ金属３２が形成される（ステップＳ４４）。
実施例１によれば、図５のステップＳ３４および図６（ｃ）に示すように、半導体基板１０上にシリコンリッチな酸化膜である紫外線吸収膜２６を形成する。図５のステップＳ３６に示すように、紫外線吸収膜２６の紫外線に対する消衰係数を測定する。図５のステップＳ４０および図７（ａ）に示すように、消衰係数に対応した酸素ガス流量を用いたエッチング条件により、紫外線吸収膜２６等をエッチングして、第１開口部３６を形成する。この製造方法により、紫外線吸収膜２６を所望のエッチングレートでエッチングすることが可能となる。つまり、所望の深さの第１開口部３６を安定して形成することができる。
第１開口部３６の深さは、図５のステップ４２および図７（ｂ）に示すような、所定の酸素ガス流量を用いたエッチング条件により、第１開口部３６下の層間絶縁膜２４等をエッチングして、第２開口部３８を形成する際に、第２開口部３８の形状に影響を与える。このため、実施例１のように、所望の深さの第１開口部３６を安定して形成することができれば、所望の形状をした第２開口部３８を安定して形成することが可能となる。
特に、実施例１によれば、図５のステップＳ４０および図７（ａ）に示すように、第１開口部３６は、ビットライン１２上の反射防止膜２８、紫外線吸収膜２６、層間絶縁膜２４の一部等をエッチングして、ビットライン１２上に形成される。図５のステップＳ４２および図７（ｂ）に示すように、第２開口部３８は、第１開口部３６下の層間絶縁膜２４とＯＮＯ膜２０をエッチングして、反射防止膜２８、紫外線吸収膜２６、層間絶縁膜２４、ＯＮＯ膜２０等を貫通して、ビットライン１２表面が露出するよう形成される。これにより、第２開口部３８は、ビットライン１２上に形成され、ビットライン１２と配線層（不図示）とを電気的に接続するプラグ金属３２を形成するためのコンタクトホールとして用いられる。つまり、実施例１によれば、所望の形状をしたコンタクトホール（第２開口部３８）を安定して形成することができる。プラグ金属３２はコンタクトホール（第２開口部３８）に埋め込まれるように形成されるため、コンタクトホール（第２開口部３８）を安定して所望の形状に形成することができると、所望の大きさの抵抗値を有するプラグ金属３２を安定して得ることができる。
また、実施例１によれば、紫外線吸収膜２６の消衰係数に対応した酸素ガス流量を用いたエッチング条件で、紫外線吸収膜２６をエッチングすることで、所望のエッチングレートで紫外線吸収膜２６をエッチングすることができる。このため、比較例１のように、紫外線吸収膜２６の消衰係数を所望の大きさになるように合わせ込む必要がない。
さらに、紫外線吸収膜２６の消衰係数と酸素ガス流量との関係による紫外線吸収膜２６のエッチングレートのデータを収集・解析し、次の紫外線吸収膜２６のエッチング時にフィードバックをかけることで、紫外線吸収膜２６のエッチングレートを一定に保つことが可能となる。
さらに、例えば、紫外線吸収膜２６の紫外線を吸収する効果がより大きくなるよう、紫外線吸収膜２６の消衰係数をより大きくする場合がある。図８に示すように、紫外線吸収膜２６の消衰係数が大きくなりすぎると、酸素ガス流量を増やしても、所望の深さの第１開口部３６を形成することができない場合が考えられる。この場合は、第１開口部３６の深さが所望の深さになるよう、エッチング時間で制御する必要がある。
実施例１において、図５のステップＳ４０および図７（ａ）に示す、第１開口部３６を形成する工程において、酸素ガスの他に、ＣＨＦ３ガスを用いてエッチングを行っている。ＣＨＦ３ガスを用いた理由は、紫外線吸収膜２６の他に、層間絶縁膜２４、反射防止膜２８、キャップ層３０も同時にエッチングするためである。したがって、ＣＨＦ３ガス以外のＨ（水素）やＦ（フッ素）を含むガスを用いた場合でも、紫外線吸収膜２６の消衰係数に対応した酸素ガス流量を用いて、紫外線吸収膜２６をエッチングすることにより、紫外線吸収膜２６のエッチングレートを所望の大きさにすることができる。
実施例２は多層配線層間にシリコンリッチなＳｉＯＮ膜である反射防止膜が形成されている場合の例である。図９（ａ）から図９（ｄ）を用い、上下の配線層を接続するプラグ金属の製造方法を説明する。
図９（ａ）を参照に、半導体基板（不図示）上方に配線層４２を形成する。配線層４２上に、酸化シリコン膜である層間絶縁膜４４およびキャップ層４６を順次形成する。層間絶縁膜４４およびキャップ層４６の積層膜を第１絶縁膜とする。キャップ層４６上に、シリコンリッチなＳｉＯＮ膜である反射防止膜４８を形成する。
図９（ｂ）を参照に、反射防止膜４８上に形成されたフォトレジスト３４をマスクに、反射防止膜４８の消衰係数に対応した酸素ガス流量を用いたエッチング条件により、反射防止膜４８とキャップ層４６の一部をエッチングして、配線層４２上に第１開口部５０を形成する。
図９（ｃ）を参照に、所定の酸素ガス流量を用いたエッチング条件により、第１開口部５０下のキャップ層４６および層間絶縁膜４４をエッチングして、反射防止膜４８、キャップ層４６、層間絶縁膜４４を貫通し、配線層４２の表面が露出する第２開口部５２を形成する。これにより、第２開口部５２からなるコンタクトホールが形成される。
図９（ｄ）を参照に、第２開口部５２に金属を埋め込むように形成する。これにより、第２開口部５２にプラグ金属５４が形成される。
実施例２によれば、配線層４２上にシリコンリッチなＳｉＯＮ膜である反射防止膜４８が形成されている。このため、実施例１に示した紫外線吸収膜２６のエッチングと同じように、反射防止膜４８の消衰係数に対応した酸素ガス流量を用いたエッチング条件により、エッチングを実行することで、反射防止膜４８のエッチングレートを所望の大きさにすることができる。つまり、配線層４２上に所望の深さの第１開口部５０を安定して形成することができる。よって、第１開口部５０下のキャップ層４６と層間絶縁膜４４とをエッチングして形成される第２開口部５２（コンタクトホール）は、所望の形状に形成することができる。したがって、コンタクトホールに埋め込まれるように形成されるプラグ金属５４は、所望の抵抗値を有することができる。
実施例１において、シリコンリッチ膜は、シリコンリッチな酸化膜である場合を例に示し、実施例２において、シリコンリッチ膜は、シリコンリッチなＳｉＯＮ膜である場合を例に示したがこれに限られない。シリコンリッチ膜はシリコンリッチな酸化膜およびシリコンリッチな窒化膜の少なくとも一方を含む場合であればよい。また、実施例１において、第１絶縁膜はＢＰＳＧ膜である場合を例に示し、実施例２において、第１絶縁膜は酸化シリコン膜である場合を例に示したが、第１絶縁膜は酸化膜であればよい。これらの場合でも、実施例１に示した製造方法を実行することで、シリコンリッチ膜のエッチングレートを制御することができ、所望の深さの第１開口部を安定して形成することができる。したがって、所望の形状をした第２開口部を安定して形成することができる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１（ａ）は従来例１に係るフラッシュメモリの上面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ間の断面図である。 図２（ａ）および図２（ｂ）は比較例１に係るフラッシュメモリのコンタクトホールの形成について説明する、図１（ａ）のＡ−Ａ間に相当する断面図である。 図３（ａ）および図３（ｂ）は比較例２に係るフラッシュメモリのコンタクトホールの形成について説明する、図１（ａ）のＡ−Ａ間に相当する断面図である。 図４は比較例３に係るフラッシュメモリの製造方法を示すフローチャートである。 図５は実施例１に係るフラッシュメモリの製造方法を示すフローチャートである。 図６（ａ）から図６（ｄ）は実施例１に係るフラッシュメモリの製造方法を示す、図１（ａ）のＡ−Ａ間に相当する断面図（その１）である。 図７（ａ）から図７（ｃ）は実施例１に係るフラッシュメモリの製造方法を示す、図１（ａ）のＡ−Ａ間に相当する断面図（その２）である。 図８は第１開口部を形成するエッチング条件うち酸素ガス流量を変化させた場合のエッチング量の変化についての実験結果である。 図９（ａ）から図９（ｄ）は多層配線層間に消衰係数の大きな反射防止膜が形成される場合において、配線層上に反射防止膜等を貫通するプラグ金属の製造方法を示す断面図である。
符号の説明
１０ 半導体基板
１２ ビットライン
１４ トンネル絶縁膜
１６ 電荷蓄積層
１８ トップ絶縁膜
２０ ＯＮＯ膜
２２ ワードライン
２４ 層間絶縁膜
２６ 紫外線吸収膜
２８ 反射防止膜
３０ キャップ層
３２ プラグ金属
３４ フォトレジスト
３６ 第１開口部
３８ 第２開口部
４２ 配線層
４４ 層間絶縁膜
４６ キャップ層
４８ 反射防止膜
５０ 第１開口部
５２ 第２開口部
５４ プラグ金属

Claims (9)

  1. シリコンリッチな酸化膜およびシリコンリッチな窒化膜の少なくとも一方を含むシリコンリッチ膜を半導体基板上に形成する工程と、
    前記シリコンリッチ膜の紫外線に対する消衰係数を測定する工程と、
    前記消衰係数に対応した酸素ガス流量を用いたエッチング条件により、前記シリコンリッチ膜をエッチングする工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記半導体基板と前記シリコンリッチ膜との間に第１絶縁膜を形成する工程と、
    前記消衰係数に対応した酸素ガス流量を用いたエッチング条件により、前記シリコンリッチ膜をエッチングした領域下の前記第１絶縁膜の一部をエッチングして、第１開口部を形成する工程と、
    所定の酸素ガス流量を用いたエッチング条件により、前記第１開口部下の前記第１絶縁膜をエッチングして、第２開口部を形成する工程と、を有することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第１絶縁膜は酸化膜であることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記半導体基板内を延伸するようにビットラインを形成する工程を有し、
    前記第１開口部を形成する工程は、前記ビットライン上に形成されるように、前記第１開口部を形成する工程を含み、
    前記第２開口部を形成する工程は、前記第１開口部下の前記第１絶縁膜をエッチングして、前記シリコンリッチ膜と前記第１絶縁膜とを貫通し、前記ビットラインが露出するように、前記第２開口部を形成する工程を含むことを特徴とする請求項２または３記載の半導体装置の製造方法。
  5. 前記半導体基板と前記第１絶縁膜との間に電荷蓄積層を含むＯＮＯ膜を形成する工程と、
    前記シリコンリッチ膜上に反射防止膜を形成する工程と、を有し、
    前記シリコンリッチ膜は紫外線を吸収する紫外線吸収膜であり、前記第１絶縁膜は層間絶縁膜であり、
    前記第１開口部を形成する工程は、前記反射防止膜、前記紫外線吸収膜および前記層間絶縁膜の一部をエッチングして、前記第１開口部を形成する工程を含み、
    前記第２開口部を形成する工程は、前記第１開口部下の前記層間絶縁膜および前記ＯＮＯ膜をエッチングして、前記反射防止膜、前記紫外線吸収膜、前記層間絶縁膜および前記ＯＮＯ膜を貫通し、前記ビットラインが露出するように、前記第２開口部を形成する工程を含むことを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記半導体基板と前記第１絶縁膜との間に配線層を形成する工程を有し、
    前記第１開口部を形成する工程は、前記配線上に形成されるように、前記第１開口部を形成する工程を含み、
    前記第２開口部を形成する工程は、前記第１開口部下の前記第１絶縁膜をエッチングして、前記シリコンリッチ膜と前記第１絶縁膜とを貫通し、前記配線層が露出するように、前記第２開口部を形成する工程を含むことを特徴とする請求項２または３記載の半導体装置の製造方法。
  7. 前記シリコンリッチ膜は反射防止膜であることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記第２開口部に金属を埋め込むことにより、プラグ金属を形成する工程を有することを特徴とする請求項４から７のいずれか一項記載の半導体装置の製造方法。
  9. 前記シリコンリッチ膜をエッチングする工程は、水素とフッ素とを含んだガスを用いることを特徴とする請求項１から８のいずれか一項記載の半導体装置の製造方法。
JP2007270744A 2007-10-17 2007-10-17 半導体装置の製造方法 Expired - Fee Related JP5276824B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007270744A JP5276824B2 (ja) 2007-10-17 2007-10-17 半導体装置の製造方法
US12/253,035 US7781320B2 (en) 2007-10-17 2008-10-16 Method for fabricating a semiconductor device by considering the extinction coefficient during etching of an interlayer insulating film
US12/840,063 US8440557B2 (en) 2007-10-17 2010-07-20 Method for fabricating a semiconductor device by considering the extinction coefficient during etching of an interlayer insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007270744A JP5276824B2 (ja) 2007-10-17 2007-10-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009099813A JP2009099813A (ja) 2009-05-07
JP5276824B2 true JP5276824B2 (ja) 2013-08-28

Family

ID=40702526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007270744A Expired - Fee Related JP5276824B2 (ja) 2007-10-17 2007-10-17 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7781320B2 (ja)
JP (1) JP5276824B2 (ja)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4690728A (en) * 1986-10-23 1987-09-01 Intel Corporation Pattern delineation of vertical load resistor
EP0265584A3 (en) * 1986-10-30 1989-12-06 International Business Machines Corporation Method and materials for etching silicon dioxide using silicon nitride or silicon rich dioxide as an etch barrier
US5382545A (en) * 1993-11-29 1995-01-17 United Microelectronics Corporation Interconnection process with self-aligned via plug
JPH08153708A (ja) * 1994-11-29 1996-06-11 Nec Corp エッチング装置およびエッチング方法
US5897372A (en) * 1995-11-01 1999-04-27 Micron Technology, Inc. Formation of a self-aligned integrated circuit structure using silicon-rich nitride as a protective layer
JPH11214507A (ja) * 1998-01-21 1999-08-06 Nec Corp 半導体装置の配線構造およびその製造方法
US6045954A (en) * 1998-06-12 2000-04-04 Industrial Technology Research Institute Formation of silicon nitride film for a phase shift mask at 193 nm
TW415060B (en) * 1998-08-31 2000-12-11 United Microelectronics Corp Manufacturing method of self-aligned via hole in the multilevel interconnects
US6255717B1 (en) * 1998-11-25 2001-07-03 Advanced Micro Devices, Inc. Shallow trench isolation using antireflection layer
US7061075B1 (en) * 1998-11-25 2006-06-13 Advanced Micro Devices, Inc. Shallow trench isolation using antireflection layer
US6235653B1 (en) * 1999-06-04 2001-05-22 Taiwan Semiconductor Manufacturing Company Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
US6207556B1 (en) * 1999-07-09 2001-03-27 United Microelectronics Corp. Method of fabricating metal interconnect
US6326301B1 (en) * 1999-07-13 2001-12-04 Motorola, Inc. Method for forming a dual inlaid copper interconnect structure
US6383874B1 (en) * 2001-03-07 2002-05-07 Advanced Micro Devices, Inc. In-situ stack for high volume production of isolation regions
JP2002269328A (ja) * 2001-03-12 2002-09-20 Pioneer Electronic Corp 予算管理システムおよび方法ならびに予算管理用記録媒体
US20020197835A1 (en) * 2001-06-06 2002-12-26 Sey-Ping Sun Anti-reflective coating and methods of making the same
JP2003060031A (ja) * 2001-08-14 2003-02-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法。
US6790772B2 (en) * 2002-05-09 2004-09-14 Macronix International Co., Ltd. Dual damascene processing method using silicon rich oxide layer thereof and its structure
US6774432B1 (en) * 2003-02-05 2004-08-10 Advanced Micro Devices, Inc. UV-blocking layer for reducing UV-induced charging of SONOS dual-bit flash memory devices in BEOL
US7916986B2 (en) * 2004-03-15 2011-03-29 Sharp Laboratories Of America, Inc. Erbium-doped silicon nanocrystalline embedded silicon oxide waveguide
JP4813778B2 (ja) * 2004-06-30 2011-11-09 富士通セミコンダクター株式会社 半導体装置
JP2006202841A (ja) * 2005-01-18 2006-08-03 Alps Electric Co Ltd シリコン基板の加工方法
JP2007158289A (ja) * 2005-11-11 2007-06-21 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
US7602067B2 (en) * 2007-12-17 2009-10-13 Spansion Llc Hetero-structure variable silicon rich nitride for multiple level memory flash memory device
US20100051096A1 (en) * 2008-08-26 2010-03-04 Sixtron Advanced Materials, Inc. Silicon carbonitride antireflective coating
US8158335B2 (en) * 2008-09-15 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. High etch resistant material for double patterning

Also Published As

Publication number Publication date
JP2009099813A (ja) 2009-05-07
US7781320B2 (en) 2010-08-24
US8440557B2 (en) 2013-05-14
US20090269864A1 (en) 2009-10-29
US20100279441A1 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
TWI694489B (zh) 半導體裝置的形成方法
US20060163730A1 (en) Electronic device and its manufacturing method
US7709369B2 (en) Method for forming a roughened contact in a semiconductor device
JP4257343B2 (ja) 半導体装置の製造方法
KR100772681B1 (ko) 반도체 소자의 스토리지노드콘택홀 형성 방법
US7371636B2 (en) Method for fabricating storage node contact hole of semiconductor device
JP5276824B2 (ja) 半導体装置の製造方法
US7582560B2 (en) Method for fabricating semiconductor device
KR100419815B1 (ko) 반도체 장치 및 그 제조 방법
CN109037040B (zh) 提高双大马士革刻蚀次沟槽工艺窗口的方法
JP2011243639A (ja) 半導体装置の製造方法
JP4360393B2 (ja) ポリシリコンエッチング方法
JP2009054879A (ja) 集積回路の製造方法
JP3902726B2 (ja) 未ドープ二酸化ケイ素に対して選択的に高密度プラズマエッチング器でドープ二酸化ケイ素をエッチングする方法
KR100780616B1 (ko) 반도체 소자의 제조 방법
US7842608B2 (en) Method for manufacturing semiconductor device having via plug
US20070202710A1 (en) Method for fabricating semiconductor device using hard mask
KR20030093715A (ko) 반도체소자 제조 방법
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100933683B1 (ko) 텅스텐 및 실리콘의 공존 상태의 반도체 장치 제조공정에서 선택적 실리콘 산화막 형성 방법
KR20080074504A (ko) 반도체 소자 및 그것의 제조 방법
JP2006351862A (ja) 半導体装置の製造方法
KR20060064998A (ko) 반도체 소자의 딥 컨택홀 형성방법
KR20080002537A (ko) 반도체소자의 깊은 콘택홀 형성 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100327

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5276824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees